JP5197856B2 - 記憶素子及び記憶方法 - Google Patents

記憶素子及び記憶方法 Download PDF

Info

Publication number
JP5197856B2
JP5197856B2 JP2011551892A JP2011551892A JP5197856B2 JP 5197856 B2 JP5197856 B2 JP 5197856B2 JP 2011551892 A JP2011551892 A JP 2011551892A JP 2011551892 A JP2011551892 A JP 2011551892A JP 5197856 B2 JP5197856 B2 JP 5197856B2
Authority
JP
Japan
Prior art keywords
layer
free
free magnetic
insulating layer
portions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011551892A
Other languages
English (en)
Other versions
JPWO2011093363A1 (ja
Inventor
幸男 菊地
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ulvac Inc
Original Assignee
Ulvac Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ulvac Inc filed Critical Ulvac Inc
Priority to JP2011551892A priority Critical patent/JP5197856B2/ja
Application granted granted Critical
Publication of JP5197856B2 publication Critical patent/JP5197856B2/ja
Publication of JPWO2011093363A1 publication Critical patent/JPWO2011093363A1/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Description

本発明は、記憶素子及び記憶方法に関する。
現在、トンネル磁気抵抗（Ｔｕｎｎｅｌｉｎｇ Ｍａｇｎｅｔｏ−Ｒｅｓｉｓｔｉｖｅ）効果を発現する磁性多層膜を用いた記憶素子（トンネル磁気抵抗素子）は、ＭＲＡＭ等の不揮発性メモリー等に応用されている。
トンネル磁気抵抗素子の多層膜は、二層の磁性層と、二層の磁性層の間に挟まれた絶縁層とを有している。絶縁層の膜厚は薄く、記憶素子として動作させるために膜面に垂直にセンス電流を流すと、トンネル効果により絶縁層を通してトンネル電流が流れる。
二層の磁性層の磁化方向が互いに逆向き（反平行）のときの抵抗値は大きく、同じ向き（平行）のときの抵抗値は小さい。大小の抵抗値を『０』『１』に対応させることにより不揮発的に二値の情報を記憶する記憶素子を実現できる。
トンネル磁気抵抗素子に対するデータ書き込み方法としては、例えば、特許文献１では磁性層の膜面に平行に電流を流すことで、磁性層内における互いに逆向きの磁区の境界である磁壁の移動による方法が開示されている。
従来採用されているトンネル磁気抵抗素子の形状では、基本的に二層の磁性層の磁化方向の関係が平行か反平行の状態しかあり得ないので、抵抗は高抵抗と低抵抗の二種類であり、大小の抵抗値を『０』『１』に対応させることにより、二値による情報の記憶しかあり得なかった。
現在研究開発が進められている不揮発性メモリーのＭＲＡＭにしても、あるいは量産され更に微細化が進められているＤＲＡＭにしても、情報の基本となるビットは『０』『１』の二つの状態を基本としている。そのためそれが揮発性であれ不揮発性であれ、容量という観点から見れば優位性はない。
記憶容量を増やすためには記憶素子の個数（密度）を増やすこと以外に解はなく、そのためには微細化をより進める以外に方法はないが、記憶素子の微細化には限界がある。従って、微細化以外の方法で記録密度を向上させるための手段が必要である。
国際公開第２００７／０２０８２３号
本発明は上記従来技術の不都合を解決するために創作されたものであり、その目的は、トンネル磁気抵抗効果を用いて三値又は四値の情報が記憶される記憶素子及び記憶方法を提供することにある。
上記課題を解決するために本発明は、帯状の自由磁性層と、前記自由磁性層の表面上に密着された絶縁層と、前記絶縁層の表面上に密着して互いに離間して配置され、同一の方向に磁化された第一、第二の固定層部と、を有し、前記絶縁層のうち、表面が前記第一、第二の固定層部と密着した部分の前記表面から裏面の間の部分を第一、第二の絶縁層部と呼び、前記自由磁性層のうち、表面が前記第一、第二の絶縁層部と密着した部分の前記表面から裏面の間の部分を第一、第二の自由層部と呼ぶと、前記第一の自由層部と前記第一の絶縁層部と前記第一の固定層部とで、前記第一の絶縁層部を通ってトンネル電流が流れる第一の素子が形成され、前記第二の自由層部と前記第二の絶縁層部と前記第二の固定層部とで、前記第二の絶縁層部を通ってトンネル電流が流れる第二の素子が形成され、前記第一、第二の固定層部の磁化方向を固定方向とすると、前記第一、第二の素子の前記トンネル電流が流れるときの抵抗値は、前記第一、第二の自由層部の磁化方向が前記固定方向と同方向の時に小さく、逆方向の時に大きくなるようにされ、前記第一、第二の素子の抵抗値が両方とも大きいときを第一の抵抗状態とし、前記第一の素子の抵抗値が大きく前記第二の素子の抵抗値が小さいときを第二の抵抗状態とし、前記第二の素子の抵抗値が大きく前記第一の素子の抵抗値が小さいときを第三の抵抗状態とし、前記第一、第二の素子の抵抗値が両方とも小さいときを第四の抵抗状態とし、前記第一の抵抗状態乃至前記第四の抵抗状態を形成し、抵抗値が測定可能にされ、前記自由磁性層の前記第一、第二の自由層部の間の部分を中間部とし、前記自由磁性層のうちの前記中間部と前記第一、第二の自由層部との外部であって、前記第一、第二の自由層部に接触した部分を第一、第二の端部とすると、前記自由磁性層内には、磁化方向が互いに異なる領域の境界である磁壁が形成された記憶素子であって、前記第一、第二の端部と前記中間部とは、幅と、前記幅よりも長い長手方向を有しており、前記第一、第二の端部は同一方向に伸ばされており、前記第一、第二の端部と前記中間部とに外部磁場を印加して、前記第一、第二の端部を、前記第一、第二の端部の前記長手方向に向く同一方向に磁化させた後、前記第一の端部と前記中間部と前記第二の端部とをこの順序で流れる初期化電流か、又は、前記第二の端部と前記中間部と前記第一の端部とをこの順序で流れる初期化電流のいずれかを流して前記第一の端部と前記中間部の境界、又は前記第二の端部と前記中間部の境界のいずれかに形成された前記磁壁が、前記自由磁性層を帯状の長手方向に流れる書き込み電流によって移動され、前記磁壁が、前記第一の端部と、前記第二の端部と、前記中間部のいずれかに位置するようにされた記憶素子である。
本発明は記憶素子であって、前記第一、第二の固定層部の磁化方向と前記第一、第二の自由層部の磁化方向はいずれも膜厚方向に垂直な方向である記憶素子である。
本発明は記憶素子であって、前記第一、第二の固定層部の磁化方向と前記第一、第二の自由層部の磁化方向はいずれも膜厚方向に平行な方向である記憶素子である。
本発明は記憶素子であって、前記第一、第二の端部にはそれぞれ第一、第二の電極が電気的に接続され、前記磁壁は前記第一、第二の電極の間の部分に配置され、前記書き込み電流は前記第一、第二の電極の間を流れるように構成された記憶素子である。
本発明は、帯状の下部自由磁性層と、前記下部自由磁性層の表面の一部に密着された下部絶縁層と、裏面の一部が前記下部絶縁層の表面に密着された帯状の上部自由磁性層と、前記上部自由磁性層の表面の一部に密着された上部絶縁層と、前記上部絶縁層の表面に密着され、一方向に磁化された固定層と、を有し、前記上部絶縁層のうち、前記表面が前記固定層と密着した部分の前記表面から裏面の間の部分を上部絶縁層部と呼び、前記上部自由磁性層のうち、前記表面が前記上部絶縁層部と密着した部分の前記表面から裏面の間の部分を第一の上部自由層部、前記裏面が前記下部絶縁層と密着した部分の前記裏面から前記表面の間の部分を第二の上部自由層部と呼び、前記下部自由磁性層のうち、前記表面が前記下部絶縁層と密着した部分の前記表面から裏面の間の部分を下部自由層部と呼ぶと、前記固定層と前記上部絶縁層部と前記第一の上部自由層部とで、前記上部絶縁層部を通ってトンネル電流が流れる第一の素子が形成され、前記第二の上部自由層部と前記下部絶縁層と前記下部自由層部とで、前記下部絶縁層を通ってトンネル電流が流れる第二の素子が形成され、前記第一の素子の前記トンネル電流が流れるときの抵抗値は前記第一の上部自由層部の磁化方向が前記固定層の磁化方向と同方向の時に小さく、逆方向の時に大きくなるようにされ、前記第二の素子の前記トンネル電流が流れるときの抵抗値は前記第二の上部自由層部の磁化方向と前記下部自由層部の磁化方向が同方向の時に小さく、逆方向の時に大きくなるようにされ、前記第一、第二の素子の抵抗値が両方とも大きいときを第一の抵抗状態とし、前記第一の素子の抵抗値が大きく前記第二の素子の抵抗値が小さいときを第二の抵抗状態とし、前記第二の素子の抵抗値が大きく前記第一の素子の抵抗値が小さいときを第三の抵抗状態とし、前記第一、第二の素子の抵抗値が両方とも小さいときを第四の抵抗状態とし、前記第一の抵抗状態乃至前記第四の抵抗状態を形成し、抵抗値が測定可能にされた記憶素子であって、前記上部自由磁性層のうちの前記第一の上部自由層部の外部でかつ前記第二の上部自由層部の外部であって、前記上部自由磁性層の帯状の長手方向の互いに異なる端部に接続した部分を第一、第二の上方端部とし、前記下部自由磁性層のうちの前記下部自由層部の外部であって、前記下部自由磁性層の帯状の長手方向の互いに異なる端部に接続した部分を第一、第二の下方端部とすると、前記上部自由磁性層内には、磁化方向が互いに異なる領域の境界である上部磁壁が形成され、前記下部自由磁性層内には、磁化方向が互いに異なる領域の境界である下部磁壁が形成され、前記上部磁壁は、前記上部自由磁性層を前記長手方向に流れる上部書き込み電流によって移動され、前記第一の上方端部と、前記第二の上方端部のいずれかに位置するようにされ、前記下部磁壁は、前記下部自由磁性層を前記長手方向に流れる下部書き込み電流によって移動され、前記第一の下方端部と、前記第二の下方端部のいずれかに位置するようにされて前記第一の抵抗状態乃至前記第四の抵抗状態の中で前記抵抗状態が変更可能にされた記憶素子である。
本発明は記憶素子であって、前記固定層の磁化方向と前記第一、第二の上部自由層部の磁化方向と前記下部自由層部の磁化方向はいずれも膜厚方向に垂直な方向である記憶素子である。
本発明は記憶素子であって、前記固定層の磁化方向と前記第一、第二の上部自由層部の磁化方向と前記下部自由層部の磁化方向はいずれも膜厚方向に平行な方向である記憶素子である。
本発明は記憶素子であって、前記第一、第二の上方端部にはそれぞれ第一、第二の上部書き込み電極が電気的に接続され、前記上部磁壁は前記第一、第二の上部書き込み電極の間の部分に配置され、前記上部書き込み電流は前記第一、第二の上部書き込み電極の間を流れるように構成され、前記第一、第二の下方端部にはそれぞれ第一、第二の下部書き込み電極が電気的に接続され、前記下部磁壁は前記第一、第二の下部書き込み電極の間の部分に配置され、前記下部書き込み電流は前記第一、第二の下部書き込み電極の間を流れるように構成された記憶素子である。
本発明は、自由層部と、前記自由層部の表面上に密着された絶縁層と、前記絶縁層の表面上に密着され、一方向に磁化された固定層と、を有し、前記自由層部と前記絶縁層と前記固定層とで、前記絶縁層を通ってトンネル電流が流れる素子が形成され、前記トンネル電流が流れるときの抵抗値は、前記自由層部の磁化方向が前記固定層の磁化方向と同方向の時に小さく、逆方向の時に大きくなるようにされた第一、第二の素子を並列接続し、前記第一、第二の素子の抵抗値が両方とも大きいときを第一の抵抗状態とし、前記第一の素子の抵抗値が大きく前記第二の素子の抵抗値が小さいときを第二の抵抗状態とし、前記第二の素子の抵抗値が大きく前記第一の素子の抵抗値が小さいときを第三の抵抗状態とし、前記第一、第二の素子の抵抗値が両方とも小さいときを第四の抵抗状態とし、前記第一の抵抗状態乃至前記第四の抵抗状態を形成し、抵抗値が測定可能にされた記憶素子を用い、前記第一、第二の素子の前記自由層部を同一の帯状の自由磁性層内の長手方向に離間した互いに異なる位置に形成し、前記自由磁性層のうち、二つの前記自由層部の間の部分を中間部とし、前記中間部と二つの前記自由層部の外側を第一、第二の端部とすると、前記第一、第二の端部と前記中間部とは、幅と、前記幅よりも長い長手方向を有するように形成しておき、前記第一、第二の端部は同一方向に伸ばしておき、前記第一、第二の端部と前記中間部とに外部磁場を印加して、前記第一、第二の端部を、前記第一、第二の端部の前記長手方向に向く同一方向に磁化させる磁化工程と、前記第一の端部と前記中間部と前記第二の端部とをこの順序で流れる初期化電流か、又は、前記第二の端部と前記中間部と前記第一の端部とをこの順序で流れる初期化電流のいずれかを流し、前記第一の端部と前記中間部の境界、又は前記第二の端部と前記中間部の境界のいずれかに、磁化方向が互いに異なる領域の境界である磁壁を形成する磁壁形成工程と、前記磁壁を前記自由磁性層で前記長手方向に移動させ、前記磁壁を、前記第一の端部と、前記第二の端部と、前記中間部のいずれかに位置させ、前記第一の抵抗状態乃至前記第四の抵抗状態の中で前記抵抗状態を変更する記憶工程と、を有する記憶方法である。
本発明は記憶方法であって、前記第一、第二の端部にそれぞれ第一、第二の電極を電気的に接続しておき、前記記憶工程では、前記磁壁を前記第一、第二の電極の間の部分に位置させ、前記第一、第二の電極の間に書き込み電流を流して前記磁壁を移動させる記憶方法である。
本発明は、自由層部と、前記自由層部の表面上に密着された絶縁層と、前記絶縁層の表面上に密着され、一方向に磁化された固定層と、を有し、前記自由層部と前記絶縁層と前記固定層とで、前記絶縁層を通ってトンネル電流が流れる素子が形成され、前記トンネル電流が流れるときの抵抗値は、前記自由層部の磁化方向が前記固定層の磁化方向と同方向の時に小さく、逆方向の時に大きくなるようにされた第一、第二の素子を直列接続し、前記第一、第二の素子の抵抗値が両方とも大きいときを第一の抵抗状態とし、前記第一の素子の抵抗値が大きく前記第二の素子の抵抗値が小さいときを第二の抵抗状態とし、前記第二の素子の抵抗値が大きく前記第一の素子の抵抗値が小さいときを第三の抵抗状態とし、前記第一、第二の素子の抵抗値が両方とも小さいときを第四の抵抗状態とし、前記第一の抵抗状態乃至前記第四の抵抗状態を形成し、前記第一の抵抗状態乃至第四の抵抗状態を、四値のうちの一値又は三値のうちの一値のいずれかの値にそれぞれ対応させて、対応させた値を記憶する記憶方法であって、帯状の下部自由磁性層の中央部分である下部自由磁性層中央部の表面に下部絶縁層を裏面を接触させて配置し、帯状の上部自由磁性層の中央部分である上部自由磁性層中央部を、裏面を前記下部絶縁層の表面に接触させて配置し、前記下部自由磁性層中央部と、前記下部絶縁層と、前記上部自由磁性層中央部を、一方の前記素子の前記自由層部と、前記絶縁層と、前記固定層にし、前記上部自由磁性層中央部の表面に上部絶縁層を裏面を接触させて配置し、前記上部絶縁層の表面に、固定層部を裏面を接触させて配置し、前記上部自由磁性層中央部と、前記上部絶縁層と、前記固定層部を、他方の前記素子の前記自由層部と、前記絶縁層と、前記固定層にし、前記上部自由磁性層のうち、前記上部自由磁性層中央部の両側の部分を第一、第二の上方端部とし、前記下部自由磁性層のうち、下部自由磁性層中央部の両側の部分を第一、第二の下方端部とし、磁化方向が互いに異なる領域の境界である上部磁壁を前記第一又は第二の上方端部のいずれか一方に配置し、磁化方向が互いに異なる領域の境界である下部磁壁を前記第一又は第二の下方端部のいずれか一方に配置し、一方の前記上方端部と他方の前記上方端部との間で前記上部磁壁の位置を変更させ、一方の前記下方端部と他方の前記下方端部との間で前記下部磁壁の位置を変更させて、前記二つの素子の抵抗値の大小を変えることで、前記抵抗状態を変え、前記記憶した前記値を変える記憶方法である。
本発明は記憶方法であって、前記第一、第二の上方端部にそれぞれ第一、第二の上部書き込み電極を電気的に接続し、前記上部磁壁を前記第一、第二の上部書き込み電極の間の部分に位置させ、前記第一、第二の上部書き込み電極の間に書き込み電流を流して前記上部磁壁を移動させ、前記第一、第二の下方端部にそれぞれ第一、第二の下部書き込み電極を電気的に接続し、前記下部磁壁を前記第一、第二の下部書き込み電極の間の部分に位置させ、前記第一、第二の下部書き込み電極の間に書き込み電流を流して前記下部磁壁を移動させる記憶方法である。
一素子で三値又は四値の情報を記憶できるので、微細化によらずに記憶素子の記録密度を向上させることができる。
本発明の三値記憶素子の平面図 本発明の三値記憶素子のＡ−Ａ線切断断面図 （ａ）〜（ｄ）：長方形から一辺が除かれた形状の自由磁性層の磁化方向の初期化を説明するための図 （ａ）〜（ｃ）：第一、第二の自由層部の磁化方向の変化を説明するための図 三値記憶素子を用いた記憶装置の一例を示す断面図 第一、第二の素子の配置の一例を説明するための平面図 「Ｕ」字形状の自由磁性層を有する三値記憶素子の平面図 「Ｕ」字形状の自由磁性層の磁化方向の初期化を説明するための図 本発明の三値又は四値の記憶素子の平面図 本発明の三値又は四値の記憶素子のＢ−Ｂ線切断断面図 （ａ）〜（ｄ）：第一、第二の上部自由層部及び下部自由層部の磁化方向の変化を説明するための図 第一、第二の上部自由層部が互いに離間した記憶素子の断面図 第一、第二の上部自由層部が互いに離間した記憶素子の第二例の断面図 読み出し下部電極を有する三値記憶素子の断面図 読み出し下部電極を有する三値又は四値の記憶素子の断面図 「Ｌ」字形状の自由磁性層を有する三値記憶素子の平面図
本発明の多値記憶素子の第一例である三値の記憶素子の構造を説明する。
図１は本発明の三値記憶素子１の平面図、図２は同Ａ−Ａ線切断断面図を示している。図１では層間絶縁膜２ａ、２ｂを省略している。
三値記憶素子１は平面形状が帯状の自由磁性層１３を有している。図１を参照し、ここでは自由磁性層１３の平面形状は、幅と、幅よりも長い長手方向を有する帯状の自由磁性層中央部１３ａと、自由磁性層中央部１３ａの長手方向のそれぞれ異なる端部に接続され、自由磁性層中央部１３ａの幅方向に平行な同一方向に延びるように形成された帯状の第一、第二の自由磁性層端部１３ｂ、１３ｃとを有する長方形から一辺が除かれた形状に形成されている。
自由磁性層１３内の磁化方向（磁気モーメントの向き）は後述するように帯状の長手方向に平行な方向を向くようになっている。図１、図２の矢印は磁化方向を示している。
図２を参照し、自由磁性層中央部１３ａ表面には絶縁層１２が密着して配置され、絶縁層１２表面には第一、第二の固定層部１１1、１１2が密着して、互いに自由磁性層中央部１３ａの長手方向に離間して配置されている。
第一、第二の固定層部１１1、１１2の磁化方向（磁極の向き）は同一方向に向けられて固定されている。以下第一、第二の固定層部１１1、１１2の磁化方向を固定方向と呼ぶ。ここでは固定方向は自由磁性層中央部１３ａの長手方向に平行であり、図２の符号Ｆ01は固定方向を示している。
ここでは図１、図２に示すように第一、第二の固定層１１1、１１2はそれぞれ異なる絶縁層１２表面に密着されているが、本発明はこの構成に限定されず、一枚の絶縁層１２表面の互いに異なる位置に密着されていてもよい。
絶縁層１２のうち、第一、第二の固定層部１１1、１１2と密着した部分の表面から裏面の間の部分を第一、第二の絶縁層部１２1、１２2と呼び、自由磁性層１３のうち、第一、第二の絶縁層部１２1、１２2と密着した部分の表面から裏面の間の部分を第一、第二の自由層部１３1、１３2と呼ぶ。
上述のように第一、第二の固定層部１１1、１１2は互いに離間しているため、第一、第二の自由層部１３1、１３2も互いに離間して位置している。
図２の符号Ｆ11、Ｆ21は第一、第二の自由層部１３1、１３2の磁化方向を示している。後述するように、第一、第二の自由層部１３1、１３2の磁化方向Ｆ11、Ｆ21は自由磁性層１３を帯状の長手方向に流れる書き込み電流によって反転可能に構成されている。
第一の自由層部１３1と第一の絶縁層部１２1と第一の固定層部１１1とで第一の素子１０1が形成され、第二の自由層部１３2と第二の絶縁層部１２2と第二の固定層部１１2とで第二の素子１０2が形成されている。
第一、第二の固定層部１１1、１１2上にはそれぞれ第一、第二の上部電極１５1、１５2が電気的に接続され、第一、第二の自由磁性層端部１３ｂ、１３ｃにはそれぞれ第一、第二の下部電極（第一、第二の電極）１４ａ、１４ｂが電気的に接続されている。
第一、第二の上部電極１５1、１５2と第一、第二の下部電極１４ａ、１４ｂの間に電圧が印加されると、第一、第二の絶縁層部１２1、１２2の膜厚は薄いため、トンネル効果により、第一、第二の素子１０1、１０2内では第一、第二の絶縁層部１２1、１２2を通ってトンネル電流が流れる。トンネル電流は書き込み電流よりも電流量が小さいため、トンネル電流が流れても後述する磁壁１９は移動しないようになっている。
第一、第二の素子１０1、１０2のトンネル電流が流れるときの抵抗値は、トンネル磁気抵抗効果により、第一、第二の自由層部１３1、１３2の磁化方向Ｆ11、Ｆ21が第一、第二の固定層部１１1、１１2の磁化方向（固定方向）Ｆ01と同じ向きの時に小さく、逆向きの時に大きい。
三値記憶素子１内では、第一、第二の素子１０1、１０2が並列に接続された並列接続回路が構成され、後述するように、第一、第二の素子１０1、１０2の抵抗値が両方とも大きいときを第一の状態、第一、第二の素子１０1、１０2のうち一方の抵抗値が大きく他方が小さいときを第二の状態、第一、第二の素子１０1、１０2の抵抗値が両方とも小さいときを第三の状態として区別される。
次に、第一、第二の自由層部１３1、１３2の磁化方向Ｆ11、Ｆ21の変化について説明する。
先ず磁化方向の初期化として、図３（ａ）又は図３（ｃ）に示すように、自由磁性層１３の膜面に平行で、第一、第二の自由磁性層端部１３ｂ、１３ｃの長手方向に平行な方向から外部磁場Ｈを印加し、第一、第二の自由磁性層端部１３ｂ、１３ｃを外部磁場Ｈと同一の方向に磁化させる。符号Ｆｂ、Ｆｃはそれぞれ第一、第二の自由磁性層端部１３ｂ、１３ｃの磁化方向を示している。
次いで、外部磁場Ｈを除去したのち、ここでは第二の下部電極１４ｂから第一の下部電極１４ａに向けて初期化電流Ｉ0を流すと、伝導電子から磁気モーメントへのスピントランスファー効果（スピン角運動量の授受）により、図３（ｃ）のように第一の自由磁性層端部１３ｂの磁化方向Ｆｂが初期化電流Ｉ0の向きと同じ場合には、図３（ｄ）のように自由磁性層中央部１３ａの磁化方向Ｆａも初期化電流の向きと同じ方向を向き、図３（ａ）のように第一の自由磁性層端部１３ｂの磁化方向Ｆｂが初期化電流Ｉ0の向きと逆の場合には、図３（ｂ）のように自由磁性層中央部１３ａの磁化方向Ｆａも初期化電流Ｉ0の向きと逆の方向を向くため、自由磁性層中央部１３ａと第二の自由磁性層端部１３ｃとの境界には、磁化方向が互いに異なる領域の境界である磁壁１９が形成される。言い換えると、磁化方向が自由磁性層１３の長手方向に流れる初期化電流の向きと同じ向きの順部分と逆向きの逆部分が磁壁１９を間に位置している。
外部磁場Ｈを除去したのち、第一の下部電極１４ａから第二の下部電極１４ｂに向けて初期化電流Ｉ0を流して、自由磁性層中央部１３ａと第一の自由磁性層端部１３ｂとの境界に磁壁１９を形成してもよい。
図４（ａ）〜（ｃ）は、固定方向Ｆ01に対する、第一、第二の自由層部１３1、１３2の磁化方向Ｆ11、Ｆ21の変化を示している。
第一、第二の素子１０1、１０2のコンダクタンスの最小値をそれぞれＣ１、Ｃ２、最大値をそれぞれＣ１＋ΔＣ１、Ｃ２＋ΔＣ２とする（コンダクタンス値は抵抗値の逆数である）。
ここでは、まず図４（ａ）に示すように、磁壁１９は第二の下部電極１４ｂと第二の自由層部１３2の間の領域（以下第二の端部１８ｃと呼ぶ）に位置し、第一、第二の自由層部１３1、１３2の磁化方向Ｆ11、Ｆ21の両方が、固定方向Ｆ01と同じ向きであり、三値記憶素子１のコンダクタンスはＣ１＋Ｃ２＋ΔＣ１＋ΔＣ２で表される最大値になっている。
次に、図４（ｂ）に示すように、第一の下部電極１４ａから第二の下部電極１４ｂに向けて予め定められたパルス幅の書き込み電流Ｉｗを流すと、伝導電子から磁気モーメントへのスピントランスファー効果により、磁壁１９は第二の端部１８ｃから第一の自由層部１３1と第二の自由層部１３2の間の領域（以下中間部１８ｂと呼ぶ）に移動し、すなわち第二の自由層部１３2の磁化方向Ｆ21だけが反転して、三値記憶素子１のコンダクタンス値はＣ１＋Ｃ２＋ΔＣ１になる。
次に、図４（ｃ）に示すように、第一の下部電極１４ａから第二の下部電極１４ｂに向けて予め定められたパルス幅の書き込み電流Ｉｗを流すと、磁壁１９は中間部１８ｂから第一の自由層部１３1と第一の下部電極１４ａの間の領域（以下第一の端部１８ａと呼ぶ）に移動し、すなわち第一の自由層部１３1の磁化方向Ｆ11も反転して、三値記憶素子１のコンダクタンス値は最小値Ｃ１＋Ｃ２になる。
次に、第二の下部電極１４ｂから第一の下部電極１４ａに向けて予め定められたパルス幅の書き込み電流Ｉｗを流すと、磁壁１９は第一の端部１８ａから第二の端部１８ｃに移動し、第一、第二の自由層部１３1、１３2の磁化方向Ｆ11、Ｆ21は両方とも再度反転して、図４（ａ）に示すようなコンダクタンスが最大値Ｃ１＋Ｃ２＋ΔＣ１＋ΔＣ２の状態に戻る。
このように、三値記憶素子１のコンダクタンスは、最大値Ｃ１＋Ｃ２＋ΔＣ１＋ΔＣ２、中間値Ｃ１＋Ｃ２＋ΔＣ１、最小値Ｃ１＋Ｃ２の３通りのコンダクタンス値をとる。
最大値と中間値の間に第一の基準値を置き、中間値と最小値の間に第二の基準値を置いて、最大値、最小値、中間値の３通りのコンダクタンス値を判別することで三値の記憶素子１が得られる。
上記説明では書き込み電流Ｉｗのパルス幅で磁壁１９の移動量を制御しているが、書き込み電流Ｉｗのパルスの数で磁壁１９の移動量を制御してもよい。
本発明は、図１４の断面図に示すように、第一、第二の下部電極１４ａ、１４ｂとは別に、第一、第二の自由層部１３1、１３2に第一、第二の読み出し下部電極１６1、１６2が電気的に接続されていてもよい。第一、第二の上部電極１５1、１５2と第一、第二の読み出し下部電極１６1、１６2の間に電圧が印加されると、第一、第二の素子１０1、１０2にトンネル電流が流れる。トンネル電流は自由磁性層１３内で膜厚方向に流れるため、トンネル電流によって磁壁１９が移動する虞がない。
本発明の自由磁性層１３は例えばＣｏＦｅＢ層からなり、絶縁層１２はＭｇＯ層からなり、第一、第二の固定層部１１1、１１2は絶縁層１２上にＣｏＦｅＢ層と、Ｒｕ層と、ＣｏＦｅ層と、ＰｔＭｎ層と、Ｔａ層とがこの順に積層された多層膜からなっている。
本発明の自由磁性層１３の平面形状は上述のような長方形から一辺が除かれた形状に限定されず、図１６に示すように、自由磁性層中央部１３ａの長手方向の一端に帯状の自由磁性層端部１３ｃが自由磁性層中央部１３ａの幅方向に平行な方向に延びるように接続された「Ｌ」字形状に形成されていてもよい。
本発明の自由磁性層１３の平面形状が長方形から一辺が除かれた形状の場合には、第一、第二の素子１０1、１０2が自由磁性層中央部１３ａに位置する構成に限定されず、図６に示すように第一、第二の自由層端部１３ｂ、１３ｃにそれぞれ位置するように構成されてもよい。
さらに本発明の自由磁性層１３の平面形状は、図７に示すように、上述の長方形から一辺が除かれた形状に比べて、自由磁性層中央部１３ａの形状が外側に弓なりに曲がった形状である「Ｕ」字形状でもよい。「Ｕ」字形状の自由磁性層１３の場合には、図８に示すように第一、第二の自由磁性層端部１３ｂ、１３ｃの長手方向に沿って外部磁場Ｈを印加して自由磁性層１３を外部磁場Ｈと同一の方向に磁化させたのち、外部磁場Ｈを除去することにより、弓形状の自由磁性層中央部１３ａ内に磁壁１９が形成される。
つまり本発明の自由磁性層１３の平面形状は、内部に磁壁１９を形成できる形状であればよい。
本発明である多値記憶素子の第二例である三値又は四値の記憶素子の構造を説明する。
図９は本発明の記憶素子２１の平面図、図１０は同Ｂ−Ｂ線切断断面図を示している。図９では層間絶縁膜２２ａ、２２ｂ、２２ｃを省略している。
記憶素子２１は平面形状がそれぞれ帯状の上部自由磁性層３３と下部自由磁性層３７を有している。図９を参照し、ここでは上部自由磁性層３３の平面形状は、帯状の上部自由磁性層中央部３３ａと、上部自由磁性層中央部３３ａの長手方向のそれぞれ異なる端部に接続され、上部自由磁性層中央部３３ａの幅方向に平行な同一方向に延びるように形成された帯状の第一、第二の上部自由磁性層端部３３ｂ、３３ｃとを有する長方形から一辺が除かれた形状に形成され、下部自由磁性層３７の平面形状は、帯状の下部自由磁性層中央部３７ａと、下部自由磁性層中央部３７ａの長手方向のそれぞれ異なる端部に接続され、下部自由磁性層中央部３７ａの幅方向に平行な同一方向に延びるように形成された帯状の第一、第二の下部自由磁性層端部３７ｂ、３７ｃとを有する長方形から一辺が除かれた形状に形成されている。
上部、下部自由磁性層３３、３７内の磁化方向は前述のように、それぞれ帯状の長手方向に平行な方向を向くようになっている。図９、図１０の矢印は磁化方向を示している。
本発明である多値記憶素子の第二例である三値又は四値の記憶素子の構造を説明する。
図９は本発明の記憶素子２１の平面図、図１０は同Ｂ−Ｂ線切断断面図を示している。図９では層間絶縁膜２２ａ、２２ｂ、２２ｃを省略している。
記憶素子２１は平面形状がそれぞれ帯状の上部自由磁性層３３と下部自由磁性層３７を有している。図９を参照し、ここでは上部自由磁性層３３の平面形状は、帯状の上部自由磁性層中央部３３ａと、上部自由磁性層中央部３３ａの長手方向のそれぞれ異なる端部に接続され、上部自由磁性層中央部３３ａの幅方向に平行な同一方向に延びるように形成された帯状の第一、第二の上部自由磁性層端部３３ｂ、３３ｃとを有する長方形から一辺が除かれた形状に形成され、下部自由磁性層３７の平面形状は、帯状の下部自由磁性層中央部３７ａと、下部自由磁性層中央部３７ａの長手方向のそれぞれ異なる端部に接続され、下部自由磁性層中央部３７ａの幅方向に平行な同一方向に延びるように形成された帯状の第一、第二の下部自由磁性層端部３７ｂ、３７ｃとを有する長方形から一辺が除かれた形状に形成されている。
上部、下部自由磁性層３３、３７内の磁化方向は前述のように、それぞれ帯状の長手方向に平行な方向を向くようになっている。図９、図１０の矢印は磁化方向を示している。
図１０を参照し、下部自由磁性層中央部３７ａ表面には下部絶縁層３６が密着して配置され、上部自由磁性層中央部３３ａ裏面は下部絶縁層３６表面に密着して配置されている。上部自由磁性層３３裏面と下部自由磁性層３７表面に挟まれた部分であって下部絶縁層３６の外側には層間絶縁膜２２ｂが充填するように配置され、層間絶縁膜２２ｂには後述するトンネル電流は流れないようになっている。
上部自由磁性層中央部３３ａ表面には上部絶縁層３２が密着して配置され、上部絶縁層３２表面には固定層３１が密着して配置されている。
固定層３１の磁化方向はここでは上部、下部自由磁性層中央部３３ａ、３７ａの長手方向に平行な向きに固定されている。図１０の符号Ｆ02は固定層３１の磁化方向を示している。
上部絶縁層３２のうち、固定層３１と密着した部分の表面から裏面の間の部分を上部絶縁層部３２0と呼ぶ。また上部自由磁性層３３のうち、上部絶縁層部３２0と密着した部分の表面から裏面の間の部分を第一の上部自由層部３３1、下部絶縁層３６と密着した部分の裏面から表面の間の部分を第二の上部自由層部３３2と呼ぶ。さらに下部自由磁性層３７のうち、下部絶縁層３６と密着した部分の表面から裏面の間の部分を下部自由層部３７0と呼ぶ。
図１０の符号Ｆ12、Ｆ22、Ｆ32はそれぞれ第一、第二の上部自由層部３３1、３３2と下部自由層部３７0の磁化方向を示している。後述するように、第一、第二の上部自由層部３３1、３３2の磁化方向Ｆ12、Ｆ22は上部自由磁性層３３を帯状の長手方向に流れる書き込み電流（上部書き込み電流）によって反転可能に構成され、下部自由層部３７0の磁化方向Ｆ32は下部自由磁性層３７を帯状の長手方向に流れる書き込み電流（下部書き込み電流）によって反転可能に構成されている。
固定層３１と上部絶縁層部３２0と第一の上部自由層部３３1とで第一の素子３０1が形成され、第二の上部自由層部３３2と下部絶縁層３６と下部自由層部３７0とで第二の素子３０2が形成されている。
固定層３１上には上部電極３５が電気的に接続され、第一、第二の上部自由磁性層端部３３ｂ、３３ｃにはそれぞれ第一、第二の中間電極（第一、第二の上部書き込み電極）３４ａ、３４ｂが電気的に接続され、第一、第二の下部自由磁性層端部３７ｂ、３７ｃにはそれぞれ第一、第二の下部電極（第一、第二の下部書き込み電極）３８ａ、３８ｂが電気的に接続されている。
上部電極３５と第一、第二の下部電極３８ａ、３８ｂの間に電圧が印加されると、上部、下部絶縁層３２、３６の膜厚は薄いため、トンネル効果により、上部、下部絶縁層３２、３６を通ってトンネル電流が流れる。トンネル電流は書き込み電流よりも電流量が小さいため、トンネル電流が流れても後述する上部、下部磁壁３９1、３９2は移動しないようになっている。
第一の素子３０1のトンネル電流が流れるときの抵抗値は、第一の上部自由層部３３1の磁化方向Ｆ12が固定層３１の磁化方向（固定方向）Ｆ02と同じ向きの時に小さく、逆向きの時に大きい。第二の素子３０2のトンネル電流が流れるときの抵抗値は、下部自由層部３７0の磁化方向Ｆ32が第二の上部自由層部３３2の磁化方向Ｆ22と同じ向きの時に小さく、逆向きの時に大きい。
記憶素子２１内では、第一、第二の素子３０1、３０2が直列に接続された直列接続回路が構成されている。後述するように、第一、第二の素子３０1、３０2の抵抗値が両方とも大きいときを高抵抗状態、第一、第二の素子３０1、３０2のうち一方の抵抗値が大きく他方が小さいときを中間抵抗状態、第一、第二の素子３０1、３０2の抵抗値が両方とも小さいときを低抵抗状態として区別される。
次に、図１１（ａ）〜（ｄ）を参照し、第一、第二の上部自由層部３３1、３３2の磁化方向Ｆ12、Ｆ22と下部自由層部３７0の磁化方向Ｆ32の変化について説明する。
第一、第二の素子３０1、３０2の抵抗の最小値をそれぞれＲ１、Ｒ２、最大値をそれぞれＲ１＋ΔＲ１、Ｒ２＋ΔＲ２とする。
上部自由磁性層３３のうち第一の上部自由層部３３1の外部でかつ第二の上部自由層部３３2の外部であって、第一、第二の中間電極３４ａ、３４ｂに接続する領域をそれぞれ第一、第二の上方端部４１ａ、４１ｂと呼び、下部自由層部３７0と第一、二の下部電極３８ａ、３８ｂの間の領域をそれぞれ第一、第二の下方端部４２ａ、４２ｂと呼ぶ。
ここでは上述したような磁化方向の初期化により、図１１（ａ）に示すように、第二の上方端部４１ｂと第二の下方端部４２ｂにはそれぞれ上部磁壁３９1と下部磁壁３９2が位置し、第一、第二の上部自由層部３３1、３３2の磁化方向Ｆ12、Ｆ22と下部自由層部３７0の磁化方向Ｆ32のいずれもが、固定方向Ｆ02と同じ向きであり、記憶素子２１の抵抗値はＲ１＋Ｒ２で表される最小値になっている。
次に、図１１（ｂ）に示すように、第一の下部電極３８ａから第二の下部電極３８ｂに向けて予め定められたパルス幅の書き込み電流Ｉｗを流すと、下部磁壁３９2は第二の下方端部４２ｂから第一の下方端部４２ａに移動し、すなわち下部自由層部３７0の磁化方向Ｆ32だけが反転して、記憶素子２１の抵抗値はＲ１＋Ｒ２＋ΔＲ２になる。
次に、図１１（ｃ）に示すように、第一の中間電極３４ａから第二の中間電極３４ｂに向けて予め定められたパルス幅の書き込み電流Ｉｗを流すと、上部磁壁３９1は第二の上方端部４１ｂから第一の上方端部４１ａに移動し、すなわち第一、第二の上部自由層部３３1、３３2の磁化方向Ｆ12、Ｆ22も反転して、記憶素子２１の抵抗値はＲ１＋Ｒ２＋ΔＲ１になる。
次に、図１１（ｄ）に示すように、第二の下部電極３８ｂから第一の下部電極３８ａに向けて予め定められたパルス幅の書き込み電流Ｉｗを流すと、下部磁壁３９2は第一の下方端部４２ａから第二の下方端部４２ｂに移動し、下部自由層部３７0の磁化方向Ｆ32は再度反転して、記憶素子２１の抵抗値は最大値Ｒ１＋Ｒ２＋ΔＲ１＋ΔＲ２になる。
このように、記憶素子２１の抵抗は、最大値Ｒ１＋Ｒ２＋ΔＲ１＋ΔＲ２、第一の中間値Ｒ１＋Ｒ２＋ΔＲ１、第二の中間値Ｒ１＋Ｒ２＋ΔＲ２、最小値Ｒ１＋Ｒ２の４通りの抵抗値をとる。
第一の抵抗差ΔＲ１が第二の抵抗差ΔＲ２より大きい場合（ΔＲ１＞ΔＲ２）には、第一の中間値が大なる中間値になり、第二の中間値が小なる中間値になる。第一の抵抗差ΔＲ１が第二の抵抗差ΔＲ２より小さい場合（ΔＲ１＜ΔＲ２）には、第二の中間値が大なる中間値になり、第一の中間値が小なる中間値になる。
最大値と中間値の間に第一の基準値を置き、中間値と最小値の間に第二の基準値を置いて、最大値、最小値、中間値の３通りの抵抗値を判別することで三値の記憶素子２１が得られる。
更に、第一、第二の基準値に加えて、大なる中間値と小なる中間値の間に第三の基準値を置いて、最大値、大なる中間値、小なる中間値、最小値の４通りの抵抗値を判別することで四値の記憶素子２１が得られる。
本発明では、図１５の断面図に示すように、第一、第二の下部電極３８ａ、３８ｂとは別に、下部自由層部３７0に読み出し下部電極４４が電気的に接続されていてもよい。上部電極３５と読み出し下部電極４４の間に電圧が印加されると、第一、第二の素子３０1、３０2にトンネル電流が流れる。トンネル電流は上部、下部自由磁性層３３、３７内で膜厚方向に流れるため、トンネル電流によって第一、第二の上方端部４１ａ、４１ｂに位置する上方磁壁３９1や第一、第二の下方端部４２ａ、４２ｂに位置する下方磁壁３９2が移動する虞がない。
本発明の記憶素子２１では、図１０に示すように、第一、第二の上部自由層部３３1、３３2が互いに重なり合っている構成に限定されず、図１２に示すように第一、第二の上部自由層部３３1、３３2が互いに離間して構成されていてもよい。第一、第二の上部自由層部３３1、３３2が互いに離間している場合には、上部磁壁３９1を第一、第二の上部自由層部３３1、３３2の間の領域に位置させてもよい。
また第一、第二の上部自由層部３３1、３３2が互いに離間している場合には、図１３に示すように、一方の中間電極（ここでは第一の中間電極３４ａ）は第一、第二の上部自由層部３３1、３３2の間の領域に電気的に接続されて構成されていてもよい。
本発明の上部、下部自由磁性層３３、３７の平面形状は、内部に磁壁３９1、３９2を形成できる形状であれば、上述のような長方形から一辺が除かれた形状に限定されない。
本発明の固定層３１と第一、第二の上部自由層部３３1、３３2と下部自由層部３７0の磁化方向は上述のようにいずれも膜厚方向に垂直な方向に磁化されている場合に限定されず、膜厚方向に平行に磁化されていてもよい。
次に本発明の多値記憶素子を用いた記憶装置の構造を説明する。図５はＭＲＡＭ等の記憶装置９の一例を示す断面図である。ここでは三値記憶素子１を用いた構成で代表して説明する。三値記憶素子１の代わりに第二例の記憶素子２１を用いることもできる。
記憶装置９は第一、第二の配線４、５を複数本ずつ有している。第一の配線４は所定間隔を空けて互いに平行に配置され、第二の配線５は第一の配線４が配置された平面と平行な異なる平面内で、第一の配線４と交差するように配置されている。ここでは、第一、第二の配線４、５は層間絶縁膜２に埋設されている。
第一の配線４と第二の配線５の立体交差位置の近傍には、本発明の三値記憶素子１が配置されている。第一の配線４と第二の配線５の交差位置は行列状に配置されているから、三値記憶素子１は行列状に配置されている。
三値記憶素子１の第一、第二の上部電極１５1、１５2は両方とも近傍で交差する第一の配線４に電気的に接続され、ここでは第一の下部電極１４ａは第二の配線５に電気的に接続されている。
第一、第二の配線４、５は制御装置７に接続され、制御装置７には測定装置８が接続されている。情報を読み出す場合、制御装置７は、第一、第二の配線４、５を選択して所望の三値記憶素子１にセンス電流を流し、測定装置８はセンス電流が流れた三値記憶素子１のコンダクタンスを測定し、測定結果を制御装置７へ伝送する。
上述したように、本発明の三値記憶素子１のコンダクタンスは、最大値、最小値、中間値の３通りが得られ、制御装置７には少なくともコンダクタンスの最大値と最小値が設定されている。
制御装置７は測定装置８の測定結果と設定されたコンダクタンスの値とを比較し、測定結果が最大値、最小値、又は最大値と最小値の間（中間値）のいずれかに相当するか判断する。制御装置７は、判断した結果をそれぞれ『０』『１』『２』等の情報に関連付け、情報として読み出す。
従って、この記憶装置９では、第一、第二の配線４、５と、制御装置７と、測定装置８とで、情報を読み出す読み出し手段が構成される。
次に、情報の書き換えについて説明する。この記憶装置９では、第二の配線５の配線に沿って第三の配線６が延設されている。
三値記憶素子１の第二の下部電極１４ｂは第三の配線６に電気的に接続されている。
制御装置７は、第二、第三の配線５、６を選択して所望の三値記憶素子１に書き込み電流を流す。
三値記憶素子１のコンダクタンスを最大値、最小値、中間値にする書き込み電流の向きとパルス幅の長さの条件は予め求められ、制御装置７に設定されている。
制御装置７は記憶したい情報と三値記憶素子１のコンダクタンスを関連付け、コンダクタンスを関連付けた値にする通電条件で、第二、第三の配線５、６に電流を流し、三値記憶素子１に所望の記憶情報をコンダクタンスとして記憶する。
このように、第二、第三の配線５、６と、制御装置７とで、情報を書き換える書き換え手段が構成される。
上記説明ではコンダクタンス値を測定して三値のコンダクタンス値を得たが、抵抗値を測定して三値の抵抗値を得てもよい。
１……三値記憶素子
１０1、３０1……第一の素子
１０2、３０2……第二の素子
１１1、１１2……第一、第二の固定層部
１２……絶縁層
１２1、１２2……第一、第二の絶縁層部
１３……自由磁性層
１３1、１３2……第一、第二の自由層部
１４ａ、１４ｂ……第一、第二の電極（第一、第二の下部電極）
１８ａ、１８ｃ……第一、第二の端部
１８ｂ……中間部
２１……記憶素子
３１……固定層
３２……上部絶縁層
３２0……上部絶縁層部
３３……上部自由磁性層
３３1、３３2……第一、第二の上部自由層部
３４ａ、３４ｂ……第一、第二の上部書き込み電極（第一、第二の中間電極）
３６……下部絶縁層
３７……下部自由磁性層
３７0……下部自由層部
３８ａ、３８ｂ……第一、第二の下部書き込み電極（第一、第二の下部電極）
４１ａ、４１ｂ……第一、第二の上方端部
４２ａ、４２ｂ……第一、第二の下方端部

Claims (12)

  1. 帯状の自由磁性層と、
    前記自由磁性層の表面上に密着された絶縁層と、
    前記絶縁層の表面上に密着して互いに離間して配置され、同一の方向に磁化された第一、第二の固定層部と、
    を有し、
    前記絶縁層のうち、表面が前記第一、第二の固定層部と密着した部分の前記表面から裏面の間の部分を第一、第二の絶縁層部と呼び、前記自由磁性層のうち、表面が前記第一、第二の絶縁層部と密着した部分の前記表面から裏面の間の部分を第一、第二の自由層部と呼ぶと、前記第一の自由層部と前記第一の絶縁層部と前記第一の固定層部とで、前記第一の絶縁層部を通ってトンネル電流が流れる第一の素子が形成され、前記第二の自由層部と前記第二の絶縁層部と前記第二の固定層部とで、前記第二の絶縁層部を通ってトンネル電流が流れる第二の素子が形成され、
    前記第一、第二の固定層部の磁化方向を固定方向とすると、
    前記第一、第二の素子の前記トンネル電流が流れるときの抵抗値は、前記第一、第二の自由層部の磁化方向が前記固定方向と同方向の時に小さく、逆方向の時に大きくなるようにされ、
    前記第一、第二の素子の抵抗値が両方とも大きいときを第一の抵抗状態とし、前記第一の素子の抵抗値が大きく前記第二の素子の抵抗値が小さいときを第二の抵抗状態とし、前記第二の素子の抵抗値が大きく前記第一の素子の抵抗値が小さいときを第三の抵抗状態とし、前記第一、第二の素子の抵抗値が両方とも小さいときを第四の抵抗状態とし、前記第一の抵抗状態乃至前記第四の抵抗状態を形成し、抵抗値が測定可能にされ、
    前記自由磁性層の前記第一、第二の自由層部の間の部分を中間部とし、前記自由磁性層のうちの前記中間部と前記第一、第二の自由層部との外部であって、前記第一、第二の自由層部に接触した部分を第一、第二の端部とすると、
    前記自由磁性層内には、磁化方向が互いに異なる領域の境界である磁壁が形成された記憶素子であって、
    前記第一、第二の端部と前記中間部とは、幅と、前記幅よりも長い長手方向を有しており、
    前記第一、第二の端部は同一方向に伸ばされており、
    前記第一、第二の端部と前記中間部とに外部磁場を印加して、前記第一、第二の端部を、前記第一、第二の端部の前記長手方向に向く同一方向に磁化させた後、前記第一の端部と前記中間部と前記第二の端部とをこの順序で流れる初期化電流か、又は、前記第二の端部と前記中間部と前記第一の端部とをこの順序で流れる初期化電流のいずれかを流して前記第一の端部と前記中間部の境界、又は前記第二の端部と前記中間部の境界のいずれかに形成された前記磁壁が、前記自由磁性層を帯状の長手方向に流れる書き込み電流によって移動され、前記磁壁が、前記第一の端部と、前記第二の端部と、前記中間部のいずれかに位置するようにされた記憶素子。
  2. 前記第一、第二の固定層部の磁化方向と前記第一、第二の自由層部の磁化方向はいずれも膜厚方向に垂直な方向である請求項１記載の記憶素子。
  3. 前記第一、第二の固定層部の磁化方向と前記第一、第二の自由層部の磁化方向はいずれも膜厚方向に平行な方向である請求項１記載の記憶素子。
  4. 前記第一、第二の端部にはそれぞれ第一、第二の電極が電気的に接続され、
    前記磁壁は前記第一、第二の電極の間の部分に配置され、前記書き込み電流は前記第一、第二の電極の間を流れるように構成された請求項１乃至請求項３のいずれか１項記載の記憶素子。
  5. 帯状の下部自由磁性層と、
    前記下部自由磁性層の表面の一部に密着された下部絶縁層と、
    裏面の一部が前記下部絶縁層の表面に密着された帯状の上部自由磁性層と、
    前記上部自由磁性層の表面の一部に密着された上部絶縁層と、
    前記上部絶縁層の表面に密着され、一方向に磁化された固定層と、
    を有し、
    前記上部絶縁層のうち、前記表面が前記固定層と密着した部分の前記表面から裏面の間の部分を上部絶縁層部と呼び、前記上部自由磁性層のうち、前記表面が前記上部絶縁層部と密着した部分の前記表面から裏面の間の部分を第一の上部自由層部、前記裏面が前記下部絶縁層と密着した部分の前記裏面から前記表面の間の部分を第二の上部自由層部と呼び、前記下部自由磁性層のうち、前記表面が前記下部絶縁層と密着した部分の前記表面から裏面の間の部分を下部自由層部と呼ぶと、前記固定層と前記上部絶縁層部と前記第一の上部自由層部とで、前記上部絶縁層部を通ってトンネル電流が流れる第一の素子が形成され、前記第二の上部自由層部と前記下部絶縁層と前記下部自由層部とで、前記下部絶縁層を通ってトンネル電流が流れる第二の素子が形成され、
    前記第一の素子の前記トンネル電流が流れるときの抵抗値は前記第一の上部自由層部の磁化方向が前記固定層の磁化方向と同方向の時に小さく、逆方向の時に大きくなるようにされ、前記第二の素子の前記トンネル電流が流れるときの抵抗値は前記第二の上部自由層部の磁化方向と前記下部自由層部の磁化方向が同方向の時に小さく、逆方向の時に大きくなるようにされ、
    前記第一、第二の素子の抵抗値が両方とも大きいときを第一の抵抗状態とし、前記第一の素子の抵抗値が大きく前記第二の素子の抵抗値が小さいときを第二の抵抗状態とし、前記第二の素子の抵抗値が大きく前記第一の素子の抵抗値が小さいときを第三の抵抗状態とし、前記第一、第二の素子の抵抗値が両方とも小さいときを第四の抵抗状態とし、前記第一の抵抗状態乃至前記第四の抵抗状態を形成し、抵抗値が測定可能にされた記憶素子であって、
    前記上部自由磁性層のうちの前記第一の上部自由層部の外部でかつ前記第二の上部自由層部の外部であって、前記上部自由磁性層の帯状の長手方向の互いに異なる端部に接続した部分を第一、第二の上方端部とし、前記下部自由磁性層のうちの前記下部自由層部の外部であって、前記下部自由磁性層の帯状の長手方向の互いに異なる端部に接続した部分を第一、第二の下方端部とすると、前記上部自由磁性層内には、磁化方向が互いに異なる領域の境界である上部磁壁が形成され、前記下部自由磁性層内には、磁化方向が互いに異なる領域の境界である下部磁壁が形成され、
    前記上部磁壁は、前記上部自由磁性層を前記長手方向に流れる上部書き込み電流によって移動され、前記第一の上方端部と、前記第二の上方端部のいずれかに位置するようにされ、前記下部磁壁は、前記下部自由磁性層を前記長手方向に流れる下部書き込み電流によって移動され、前記第一の下方端部と、前記第二の下方端部のいずれかに位置するようにされて前記第一の抵抗状態乃至前記第四の抵抗状態の中で前記抵抗状態が変更可能にされた記憶素子。
  6. 前記固定層の磁化方向と前記第一、第二の上部自由層部の磁化方向と前記下部自由層部の磁化方向はいずれも膜厚方向に垂直な方向である請求項５記載の記憶素子。
  7. 前記固定層の磁化方向と前記第一、第二の上部自由層部の磁化方向と前記下部自由層部の磁化方向はいずれも膜厚方向に平行な方向である請求項５記載の記憶素子。
  8. 前記第一、第二の上方端部にはそれぞれ第一、第二の上部書き込み電極が電気的に接続され、前記上部磁壁は前記第一、第二の上部書き込み電極の間の部分に配置され、前記上部書き込み電流は前記第一、第二の上部書き込み電極の間を流れるように構成され、
    前記第一、第二の下方端部にはそれぞれ第一、第二の下部書き込み電極が電気的に接続され、前記下部磁壁は前記第一、第二の下部書き込み電極の間の部分に配置され、前記下部書き込み電流は前記第一、第二の下部書き込み電極の間を流れるように構成された請求項５記載の記憶素子。
  9. 自由層部と、
    前記自由層部の表面上に密着された絶縁層と、
    前記絶縁層の表面上に密着され、一方向に磁化された固定層と、
    を有し、
    前記自由層部と前記絶縁層と前記固定層とで、前記絶縁層を通ってトンネル電流が流れる素子が形成され、前記トンネル電流が流れるときの抵抗値は、前記自由層部の磁化方向が前記固定層の磁化方向と同方向の時に小さく、逆方向の時に大きくなるようにされた第一、第二の素子を並列接続し、
    前記第一、第二の素子の抵抗値が両方とも大きいときを第一の抵抗状態とし、前記第一の素子の抵抗値が大きく前記第二の素子の抵抗値が小さいときを第二の抵抗状態とし、前記第二の素子の抵抗値が大きく前記第一の素子の抵抗値が小さいときを第三の抵抗状態とし、前記第一、第二の素子の抵抗値が両方とも小さいときを第四の抵抗状態とし、前記第一の抵抗状態乃至前記第四の抵抗状態を形成し、抵抗値が測定可能にされた記憶素子を用い、
    前記第一、第二の素子の前記自由層部を同一の帯状の自由磁性層内の長手方向に離間した互いに異なる位置に形成し、
    前記自由磁性層のうち、二つの前記自由層部の間の部分を中間部とし、前記中間部と二つの前記自由層部の外側を第一、第二の端部とすると、
    前記第一、第二の端部と前記中間部とは、幅と、前記幅よりも長い長手方向を有するように形成しておき、
    前記第一、第二の端部は同一方向に伸ばしておき、
    前記第一、第二の端部と前記中間部とに外部磁場を印加して、前記第一、第二の端部を、前記第一、第二の端部の前記長手方向に向く同一方向に磁化させる磁化工程と、
    前記第一の端部と前記中間部と前記第二の端部とをこの順序で流れる初期化電流か、又は、前記第二の端部と前記中間部と前記第一の端部とをこの順序で流れる初期化電流のいずれかを流し、前記第一の端部と前記中間部の境界、又は前記第二の端部と前記中間部の境界のいずれかに、磁化方向が互いに異なる領域の境界である磁壁を形成する磁壁形成工程と、
    前記磁壁を前記自由磁性層で前記長手方向に移動させ、前記磁壁を、前記第一の端部と、前記第二の端部と、前記中間部のいずれかに位置させ、前記第一の抵抗状態乃至前記第四の抵抗状態の中で前記抵抗状態を変更する記憶工程と、を有する記憶方法。
  10. 前記第一、第二の端部にそれぞれ第一、第二の電極を電気的に接続しておき、
    前記記憶工程では、前記磁壁を前記第一、第二の電極の間の部分に位置させ、前記第一、第二の電極の間に書き込み電流を流して前記磁壁を移動させる請求項９記載の記憶方法。
  11. 自由層部と、
    前記自由層部の表面上に密着された絶縁層と、
    前記絶縁層の表面上に密着され、一方向に磁化された固定層と、
    を有し、
    前記自由層部と前記絶縁層と前記固定層とで、前記絶縁層を通ってトンネル電流が流れる素子が形成され、前記トンネル電流が流れるときの抵抗値は、前記自由層部の磁化方向が前記固定層の磁化方向と同方向の時に小さく、逆方向の時に大きくなるようにされた第一、第二の素子を直列接続し、
    前記第一、第二の素子の抵抗値が両方とも大きいときを第一の抵抗状態とし、前記第一の素子の抵抗値が大きく前記第二の素子の抵抗値が小さいときを第二の抵抗状態とし、前記第二の素子の抵抗値が大きく前記第一の素子の抵抗値が小さいときを第三の抵抗状態とし、前記第一、第二の素子の抵抗値が両方とも小さいときを第四の抵抗状態とし、前記第一の抵抗状態乃至前記第四の抵抗状態を形成し、
    前記第一の抵抗状態乃至第四の抵抗状態を、四値のうちの一値又は三値のうちの一値のいずれかの値にそれぞれ対応させて、対応させた値を記憶する記憶方法であって、
    帯状の下部自由磁性層の中央部分である下部自由磁性層中央部の表面に下部絶縁層を裏面を接触させて配置し、帯状の上部自由磁性層の中央部分である上部自由磁性層中央部を、裏面を前記下部絶縁層の表面に接触させて配置し、
    前記下部自由磁性層中央部と、前記下部絶縁層と、前記上部自由磁性層中央部を、一方の前記素子の前記自由層部と、前記絶縁層と、前記固定層にし、
    前記上部自由磁性層中央部の表面に上部絶縁層を裏面を接触させて配置し、前記上部絶縁層の表面に、固定層部を裏面を接触させて配置し、
    前記上部自由磁性層中央部と、前記上部絶縁層と、前記固定層部を、他方の前記素子の前記自由層部と、前記絶縁層と、前記固定層にし、
    前記上部自由磁性層のうち、前記上部自由磁性層中央部の両側の部分を第一、第二の上方端部とし、前記下部自由磁性層のうち、下部自由磁性層中央部の両側の部分を第一、第二の下方端部とし、
    磁化方向が互いに異なる領域の境界である上部磁壁を前記第一又は第二の上方端部のいずれか一方に配置し、
    磁化方向が互いに異なる領域の境界である下部磁壁を前記第一又は第二の下方端部のいずれか一方に配置し、
    一方の前記上方端部と他方の前記上方端部との間で前記上部磁壁の位置を変更させ、一方の前記下方端部と他方の前記下方端部との間で前記下部磁壁の位置を変更させて、前記二つの素子の抵抗値の大小を変えることで、前記抵抗状態を変え、前記記憶した前記値を変える記憶方法。
  12. 前記第一、第二の上方端部にそれぞれ第一、第二の上部書き込み電極を電気的に接続し、前記上部磁壁を前記第一、第二の上部書き込み電極の間の部分に位置させ、前記第一、第二の上部書き込み電極の間に書き込み電流を流して前記上部磁壁を移動させ、
    前記第一、第二の下方端部にそれぞれ第一、第二の下部書き込み電極を電気的に接続し、前記下部磁壁を前記第一、第二の下部書き込み電極の間の部分に位置させ、前記第一、第二の下部書き込み電極の間に書き込み電流を流して前記下部磁壁を移動させる請求項１１記載の記憶方法。
JP2011551892A 2010-01-29 2011-01-27 記憶素子及び記憶方法 Expired - Fee Related JP5197856B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011551892A JP5197856B2 (ja) 2010-01-29 2011-01-27 記憶素子及び記憶方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2010019246 2010-01-29
JP2010019246 2010-01-29
JP2011551892A JP5197856B2 (ja) 2010-01-29 2011-01-27 記憶素子及び記憶方法
PCT/JP2011/051569 WO2011093363A1 (ja) 2010-01-29 2011-01-27 記憶素子及び記憶方法

Publications (2)

Publication Number Publication Date
JP5197856B2 true JP5197856B2 (ja) 2013-05-15
JPWO2011093363A1 JPWO2011093363A1 (ja) 2013-06-06

Family

ID=44319346

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011551892A Expired - Fee Related JP5197856B2 (ja) 2010-01-29 2011-01-27 記憶素子及び記憶方法

Country Status (4)

Country Link
JP (1) JP5197856B2 (ja)
KR (1) KR101455483B1 (ja)
TW (1) TW201143079A (ja)
WO (1) WO2011093363A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108666339B (zh) * 2017-03-28 2020-11-13 中芯国际集成电路制造(上海)有限公司 磁性随机存储器及其存储单元的制造方法
US10600461B2 (en) * 2018-01-12 2020-03-24 Tdk Corporation Magnetic domain wall displacement type magnetic recording element and magnetic recording array
WO2021192128A1 (ja) * 2020-03-26 2021-09-30 日本電信電話株式会社 ワイルフェルミオンの輸送現象を発現する物質および磁気抵抗素子

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007201059A (ja) * 2006-01-25 2007-08-09 Toshiba Corp 磁気素子、磁気記録装置及び書き込み方法
JP2008166787A (ja) * 2006-12-29 2008-07-17 Samsung Electronics Co Ltd 磁壁移動を利用した情報保存装置及びその製造方法
WO2009019947A1 (ja) * 2007-08-03 2009-02-12 Nec Corporation 磁壁ランダムアクセスメモリ

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2879349B1 (fr) * 2004-12-15 2007-05-11 Thales Sa Dispositif a electronique de spin a commande par deplacement de parois induit par un courant de porteurs polarises en spin
JP2006287081A (ja) * 2005-04-04 2006-10-19 Fuji Electric Holdings Co Ltd スピン注入磁区移動素子およびこれを用いた装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007201059A (ja) * 2006-01-25 2007-08-09 Toshiba Corp 磁気素子、磁気記録装置及び書き込み方法
JP2008166787A (ja) * 2006-12-29 2008-07-17 Samsung Electronics Co Ltd 磁壁移動を利用した情報保存装置及びその製造方法
WO2009019947A1 (ja) * 2007-08-03 2009-02-12 Nec Corporation 磁壁ランダムアクセスメモリ

Also Published As

Publication number Publication date
KR101455483B1 (ko) 2014-10-27
TW201143079A (en) 2011-12-01
JPWO2011093363A1 (ja) 2013-06-06
KR20120109598A (ko) 2012-10-08
WO2011093363A1 (ja) 2011-08-04

Similar Documents

Publication Publication Date Title
JP5329766B2 (ja) マグネチックドメインドラッギングを利用する磁性メモリ素子
EP1593126B1 (en) Mram architecture for low power consumption and high selectivity
KR100604913B1 (ko) 멀티 비트 셀 어레이 구조를 가지는 마그네틱 램
EP1320102A2 (en) Magnetic random access memory and method of operating the same
CN100541650C (zh) 非易失性存储阵列和地址转换方法
KR101323784B1 (ko) 정적 자계 보조 저항성 감지 소자
JP2007518216A (ja) 磁気トンネル接合用の分離書込みおよび読出しアクセスアーキテクチャ
US20020000597A1 (en) Nonvolatile semiconductor memory device and method for recording information
JP2002246567A5 (ja)
US8164940B2 (en) Read/write structures for a three dimensional memory
JP2009093781A (ja) マルチフェロイック材料を有する磁気抵抗センサメモリ
KR20120050916A (ko) 독립적으로 프로그래밍 가능한 자유 층 도메인들을 가지는 멀티-비트 자기 메모리
KR20100062220A (ko) 자구벽 이동을 이용한 정보저장장치 및 그의 동작방법
JP5197856B2 (ja) 記憶素子及び記憶方法
KR100538972B1 (ko) 다가의, 자기 저항 기록/판독 메모리 및 상기 메모리의기록 및 판독 방법
US20100091564A1 (en) Magnetic stack having reduced switching current
WO2011081051A1 (ja) 磁気メモリセル及び磁気メモリ
US6836429B2 (en) MRAM having two write conductors
JP2019016673A (ja) 磁気メモリ素子及び該磁気メモリ素子に用いる磁性材料
US7474569B2 (en) Two-element magnetic memory cell
JP5351894B2 (ja) 多層積層フェリ構造を備えた磁気抵抗効果素子、磁気メモリ及び磁気ランダムアクセスメモリ
US7821822B2 (en) Read/write elements for a three-dimensional magnetic memory
WO2010041719A1 (ja) 記憶素子
WO2010128615A1 (ja) 記憶素子及び記憶方法
KR101236116B1 (ko) 마그네틱 도메인의 이동을 이용하는 마그네틱 메모리 및 동작방법

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130122

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130205

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160215

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5197856

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees