KR100538972B1 - 다가의, 자기 저항 기록/판독 메모리 및 상기 메모리의기록 및 판독 방법 - Google Patents
다가의, 자기 저항 기록/판독 메모리 및 상기 메모리의기록 및 판독 방법 Download PDFInfo
- Publication number
- KR100538972B1 KR100538972B1 KR10-2002-7003993A KR20027003993A KR100538972B1 KR 100538972 B1 KR100538972 B1 KR 100538972B1 KR 20027003993 A KR20027003993 A KR 20027003993A KR 100538972 B1 KR100538972 B1 KR 100538972B1
- Authority
- KR
- South Korea
- Prior art keywords
- layers
- layer
- memory
- magnetic layers
- magnetic
- Prior art date
Links
- 230000015654 memory Effects 0.000 title claims abstract description 149
- 238000000034 method Methods 0.000 title claims abstract description 49
- 230000005291 magnetic effect Effects 0.000 claims abstract description 108
- 230000005415 magnetization Effects 0.000 claims abstract description 89
- 239000004020 conductor Substances 0.000 claims abstract description 54
- 238000001514 detection method Methods 0.000 claims description 9
- 238000005259 measurement Methods 0.000 claims description 7
- 239000000463 material Substances 0.000 claims description 4
- 239000003302 ferromagnetic material Substances 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 160
- 230000008859 change Effects 0.000 description 10
- 230000008569 process Effects 0.000 description 8
- 230000000694 effects Effects 0.000 description 5
- 239000000696 magnetic material Substances 0.000 description 4
- 230000005294 ferromagnetic effect Effects 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 239000010941 cobalt Substances 0.000 description 2
- 229910017052 cobalt Inorganic materials 0.000 description 2
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- UGKDIUIOSMUOAW-UHFFFAOYSA-N iron nickel Chemical compound [Fe].[Ni] UGKDIUIOSMUOAW-UHFFFAOYSA-N 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000001066 destructive effect Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 230000003446 memory effect Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5607—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using magnetic storage elements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
- G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
- G11C2211/561—Multilevel memory cell aspects
- G11C2211/5615—Multilevel magnetic memory cell using non-magnetic non-conducting interlayer, e.g. MTJ
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Memories (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Hall/Mr Elements (AREA)
Abstract
본 발명은 다가의 자기 저항 기록/판독 메모리(10)에 관한 것이다. 상기 메모리(10)는 하나 이상의 메모리 셀(11)을 포함하고, 각각의 메모리 셀(11)은 교차하는 2개의 전기 도체(12, 13) 및 상기 전기 도체(12, 13)의 교차점에 배치된 자기 층 시스템을 포함한다. 상응하는 메모리 용량 및 최상의 기록 및 판독 특성을 가진 다가의 메모리(10)를 형성하기 위해, 본 발명에 따라 상기 층 시스템은 2 이상의 자기 층(31, 32) 및 그 사이에 배치된 터널 유전층(35)으로 이루어진 다층 시스템(30)으로 형성되고, 적어도 2개의 자기 층, 최대로 모든 자기 층(31, 32)이 서로 무관하게 세팅될 수 있는 자화 방향(33, 34)을 가지며, 개별 층(31, 32)내의 자화 방향(33, 34)은 전기 도체(12, 13)를 통해 흐르는 전류에 의해 변동되거나 또는 변동될 수 있다. 또한, 본 발명은 상기 메모리(10)를 기록 및 판독하기 위한 방법에 관한 것이다.
Description
본 발명은 청구항 제 1항의 전제부에 따른 자기 저항 기록/판독 메모리에 관한 것이다. 본 발명은 또한 청구항 제 7항의 전제부에 따른 상기 메모리의 기록 방법 및 청구항 제 11항의 전제부에 따른 상기 메모리의 판독 방법에 관한 것이다.
MRAM 메모리(magnetoresistive random access memory)라 하는 자기 저항 판독/기록 메모리로는 하나의 어드레스 하에 데이터를 저장하고 다시 판독할 수 있는 메모리가 있다. 상기 메모리는 일반적으로 하나 이상의 메모리 셀을 포함하며, 메모리 효과는 메모리 셀(들)의 자기적으로 변동 가능한 전기 저항에서 주어진다.
지금까지는 자기 저항 메모리에 2진 메모리 내용을 가진 소위 1가 메모리 셀을 사용하는 것이 개발되었다. 상기 메모리 셀은 2개의 교차된, 바람직하게는 서로 수직으로 배치된 전기 도체로 이루어진다. 상기 도체들의 교차점에는 2개의 자기 층으로 이루어진 층 시스템이 배치된다. 상기 층들 중 하나는 연질 자기 재료로 형성되고, 다른 층은 경질 자기 재료로 형성된다. 자기 층들 사이에는 터널 산화물이 배치된다. 이러한 메모리 셀은 도면 설명에서 도 1과 관련해서 설명된다. 자화 상태에 따라 자기 층 내의 자화 방향이 평행하거나 또는 반대 방향으로 평행하게(antiparallel) 배열될 수 있다. 자기 층 내의 자화 방향에 따라 메모리 셀은 상이한 전기 저항을 갖는다. 평행한 자화 방향은 메모리 셀의 낮은 전기 저항을 야기하는 한편, 반대 방향으로 평행한 자화 방향은 높은 저항을 야기한다.
이러한 메모리 셀의 기록 또는 이러한 메모리 셀에 정보의 저장에 있어서, 지금까지는 메모리 셀의 연질 자기 재료만이 자화 전환되는 한편, 경질 자기 재료는 자화 전환되지 않는다는 사실이 전제되었다. 상기 자화 전환은 2개의 전기 도체에 동시에 높은 전류가 인가됨으로써 이루어진다. 상기 전류에 의해 상기 두 도체의 교차점에 생긴 자계는 거기서 연질 자기 층의 자화 전환을 위한 충분히 높은 필드 세기를 갖는다.
그러나, 이러한 1가의 메모리 셀은 여러 단점을 갖는다. 먼저, 그 메모리 용량은 2진 메모리 내용으로 인해 제한된다. 따라서, 많은 양의 정보를 저장하기 위해 많은 수의 메모리 셀이 필요하다. 이것은 전체 메모리에 대한 큰 표면 요구를 야기한다.
메모리 셀의 판독은 예컨대 상응하는 저항 측정을 통해 이루어질 수 있다. 메모리 셀의 정보 내용이 변하면, 그 전기 저항도 변한다. 이러한 변동된 저항 또는 이러한 저항 변동이 측정될 수 있다.
자기 저항 메모리로부터 정보를 판독하는, 다른 공지된 방법으로는 전압 펄스 또는 전류 펄스를 이용한 소위 "파괴 판독"이 있다. 이 방법은 원칙적으로 특정 정보가 메모리 셀에 기록되는 기록 과정이다. 여기서는 메모리 셀의 정보 내용 변동이 있는지에 따라, 상응하는 판독 라인에서 전류 펄스 또는 전압 펄스, 또는 상기 펄스의 없음이 검출될 수 있다. 각각의 판독 과정은 셀의 정보 손실을 초래한다. 이러한 손실을 보상하기 위해, 판독된 정보는 판독 과정의 종료 후에 다시 메모리 셀에 재기록된다.US-A-5,734,605호에는 2개의 전기 전도체사이에 2개이상의 자기층이 배치된 1가 MRAM 메모리셀이 개시되어 있다. 자기층들간의 강자성 결합때문에, 그 자화방향은 자기장 없는 곳에서 항상 서로 평행한 방향이다. 메모리셀내에 저장된 정보는 자기층의 공통 방위의 방향으로 엔코딩된다. 정보를 판독하기 위하여, 큰 자기 저항효과에 기초한 층들 전기저항의 가능한 변화는 제2자기층의 자화방향으로 포개어지기에는 충분하지 않지만 제1자기층의 자화방향으로 포개어지기 충분한 자계를 인가함으로써 검출된다.
효율적인 메모리 시스템을 얻기 위해 1가 메모리 셀의 필요한 표면 증가의 문제와 관련해서, 다가의 메모리 개념이 개발되었으나, 상기 다가의 메모리 개념은 지금까지는 MRAM과는 다른 타입의 메모리에만 적용되었다. 이러한 타입의 메모리로는 예컨대 전기로 기록 및 소거될 수 있는 EEPROM(electrically erasable PROM)이 있다. 여기서는 연속하는 값 범위의 특정 부분 범위가 이산 상태로 동일하게 세팅된다. 이러한 할당은 MRAM-메모리 셀에서는 이루어질 수 없는데, 그 이유는 연속적으로 변동 가능한 정보의 저장이 불가능하기 때문이다. 즉, MRAM-메모리 셀은 원칙적으로 유한 수의 이산 상태를 가진 시스템이다. 따라서, 상기 EEPROM과 관련한 다가 개념은 자기 저항 메모리에 적용될 수 없다.Jeong 등(Jeong, WC, Lee, BI, Joo, SK (1998) "A New Multilayered Structure for Multilevel Magnetoresistive Random Access Memory (MRAM) cell", IEEE Transactions on Magnetics, US, IEEE Inc., New York, Vol. 34, No. 4, Part 01, pp. 1069-1071)에 의하면, 자기 니켈-철, 니켈-철/코발트 및 코발트층의 연속층을 사용하여 구리 중간층으로 서로 분리된 경우 및 실리콘 구리 이중층으로 형성된 경우의 각각에 대하여, 3개의 자기층의 상이한 보자력계(coercivity field) 때문에, 조절가능한 자계를 인가함으로써 자기층들의 자화방향이 개별적으로 포개질 수 있다고 한다. 이 현상은 큰 자기저항효과로 인하여 4-포인트 측정을 사용하여 검출된, 연속층의 저항의 급격한 변화를 각각에 대하여 이용함으로써 측정되었다. 또한, Jeong 등은 가장 높은 자기경도(magnetic hardness)를 갖는 자기층을 아래로부터 시작하여 가장 낮은 전기경도를 가지는 자기층까지 순서대로 자기층의 각각의 자화방향을 세팅하고 있다.
다가 구조와 관련해서, 미국 특허 제 5,585,986호에는 자기 데이터 메모리 시스템을 판독하기 위한 디지탈 자기 저항 센서가 공지되어 있다. 상기 센서는 다층 구조물을 포함하며, 상기 구조물의 전기 저항이 측정된다. 다층 구조물은 소수의 강자성 층으로 이루어진다. 자기 모멘트 및 그에 따라 개별 층의 자화 방향은 상응하는 데이터 캐리어에 의해 발생되는 외부 자계에 의해 영향을 받는다. 다층 구조물의 강자성 층의 자화 방향은 상이한 자계 세기를 기초로 서로 무관하게 세팅될 수 있다. 따라서, 외부 자계가 변함으로써, 디지탈 출력 신호가 생기면, 센서의 저항은 단계적으로 변동된다.
도 1a은 선행 기술에 따른 자기 저항 메모리 셀의 사시도.
도 1b는 도 1a에 따른 메모리 셀의 횡단면도.
도 1c는 도 1a에 따른 메모리 셀의 회로도.
도 2는 본 발명에 따른 다가의, 여기서는 2가의 메모리 셀의 제 1 실시예의 횡단면도로서, a) 내지 d)는 여러 가지 자화상태를 나타낸다.
도 3은 본 발명에 따른 다가의 메모리 셀의 제 2 실시예의 횡단면도.
본 발명의 목적은 선행 기술의 단점 및 문제점이 피해지는 자기 저항 기록/판독 메모리 및 상기 메모리의 기록 및 판독 방법을 제공하는 것이다. 특히, 가능한 표면 절약과 관련해서 개선된 MRAM 메모리 및 상기 MRAM 메모리를 기록 및 판독하기 위해 적합한 방법을 제공하는 것이다.
메모리와 관련한 상기 목적은 본 발명에 따라 하나 이상의 메모리 셀을 포함하며, 각각의 메모리 셀은 2개의 교차하는 전기 도체 및 상기 전기 도체의 교차점에 있는 자기 층으로 이루어진 층 시스템을 포함하는, 자기 저항 기록/판독 메모리에 있어서, 상기 층 시스템이 2개 이상의 자기 층을 가진 다층 시스템으로 형성되고, 2개 이상의 자기 층, 최대로 모든 자기 층이 서로 무관하게 세팅될 수 있는 자화 방향을 가지며, 개별 층 내의 상기 자기 방향은 전기 도체를 통해 흐르는 전류로 인해 변동되거나 변동될 수 있음으로써 달성된다.
따라서, 하나 이상의 다가의 메모리 셀 및 상응하게 높은 메모리 용량을 가진 다가의 메모리가 형성된다. 또한, 상기 메모리 또는 적어도 하나의 메모리 셀은 간단한 방식으로 기록 및/또는 판독될 수 있다.
본 발명에 따른 메모리 또는 상기 메모리를 형성하는 메모리 셀 또는 메모리 셀들의 기본 특징은 2개의 전기 도체의 교차점에 n (n≥2) 자기 층을 가진 다층 시스템이 사용된다는 것이다. m (n ≥ m ≥2) 층 내에서 자화 방향은 다른 층 내의 자화 방향과 무관하게 세팅될 수 있다. 1가의 메모리에서는 단 하나의 자기 층의 자화 방향이 세팅되는 한편, 본 발명에 따른 다가의 메모리에서는 임의의 수의 자기 층의 자화 방향이 세팅될 수 있다. 자기 층의 수는 필요 및 용도에 따라 변할 수 있으므로, 본 발명은 특정 수의 층에 국한되지 않는다. 유사한 다층 시스템이 미국 특허 제 5,585,986호에 공지되어 있다.
본 발명에 따른 메모리의 다른 특징은 개별 층 내의 자화 방향이 전기 도체를 통해 흐르는 전류에 의해 변동되거나 변동될 수 있다는 것이다.
개별 자기 층의 자화 방향을 서로 무관하게 세팅하기 위해서는 개별 층의 자화 방향 세팅(자화 전환)이 상이한 필드 세기 또는 도체 내의 전류에서 이루어져야 한다.
미국 특허 제 5,585,986호에서는 다층 시스템이 결정 구조를 가지며 개별 층들이 상이한 결정 대칭 및 그에 따라 자기 이방성을 가지게 함으로써, 상기 요구를 충족시켰다. 또한, 상기 층들은 상이한 두께 및 층 형태를 갖는다. 다층 시스템이 특정 필드 세기를 가진 자계에 노출되면, 개별 층 또는 다수 층의 자화 방향이 인가된 자계의 세기로 인해 그리고 각 층의 특별한 디자인으로 인해 변경되거나 변경되지 않는다. 이러한 시스템은 다층 시스템의 복잡한 제조 공정으로 인해 매우 복잡하고 많은 비용을 필요로 한다.
본 발명에 따른 자기 저항 메모리에 의해 다른 방법이 개발된다. 이 방법은 실질적으로 동일한 구조 및 형태를 가진 자기 층의 제조를 가능하게 한다. 개별 층의 자화 방향의 개별 세팅은 상이한 전류 세기에 의한 상이한 필드 세기를 통해 이루어진다. 이것을 위해, 교차하는 2개의 도체를 통해 전류가 흐르고, 상기 전류로 인해 두 도체 주위에 각각 자계가 형성된다. 상기 자계는 다층 시스템의 개별 자기 층에 작용하므로, 자계 세기가 충분히 높을 때 상기 자기 층이 자환 전환될 수 있다. 따라서, 개별 층의 자화 전환은 두 도체를 통해 흐르는 전류의 크기 및 전기 도체에 대한 자기 층의 공간적 배치에 따라 이루어진다.
필드를 발생시키는 전류가 인가되는, 교차하는 도체가 메모리에 적합한 판독 및/또는 기록 장치로 작용한다. 1가의 메모리에서는 자화 전환가능한 자기 층의 자화 방향을 변경하거나 또는 변경하지 않는 고정 전류가 도체에 인가되는 한편, 본 발명에서는 자기 필드 세기의 변경에 의해 다수의 자기 층의 자화 방향을 서로 무관하게 개별적으로 세팅한다. 상이한 자기 필드 세기의 제공은 하기 설명에 상세히 설명되는 바와 같이 다양한 방식으로 이루어질 수 있다.
본 발명에 따른 메모리의 바람직한 실시예는 청구범위 종속항에 제시된다.
바람직하게는 개별 층의 서로 무관하게 세팅되는 자화 방향은 상이한 전류 세기를 통해 세팅되거나 세팅될 수 있다. 이것은 메모리 셀의 디자인에 따라 여러 방식으로 이루어질 수 있다. 예컨대, 개별 자기 층의 상이한 자화 방향 세팅을 위해 상이한 전류 세기를 가진 전류가 전기 도체에 인가될 수 있다. 상이한 전류 세기에 의해 상이한 필드 세기가 형성되고, 상기 필드 세기는 하나의 자기 층 또는 다수의 자기 층의 자화 방향을 변경시키거나 또는 변경시키지 않는다.
다른 실시예에서는, 전기 도체가 높은 전류 밀도에 대해 설계될 수 있다.
개별 자기 층은 바람직하게는 강자성 재료로 형성된다. 그러나, 본 발명은 특정 재료에 국한되지 않으므로, 다른 적합한 재료도 가능하다.
바람직하게는 교차하는 전기 도체가 서로 수직으로 배치될 수 있다.
또 다른 실시예에서는 2개의 인접한 자기 층 사이에 각각 하나의 터널 유전층이 제공된다. 자기 층 및 그 사이에 놓인 터널 유전층으로 이루어진 다층 시스템의 전기 전도성은 실질적으로 터널 유전체에 의한 터널 효과에 의해 결정된다. 따라서, 터널 유전체에 대한 적합한 두께의 선택이 매우 중요한데, 그 이유는 층의 두께가 거의 지수적으로 터널 전류로 받아들여지므로, 층 두께의 변동이 전도성의 심한 변동을 일으키기 때문이다. 바람직하게는 -물론 배타적인 것은 아님- 2 내지 3 나노미터(nm)의 두께를 가진 얇은 터널 유전층이 사용된다.
본 발명에 따른 자기 저항 기록/판독 메모리를 기록하기 위한 방법은 하기 단계를 포함하는 것을 특징으로 한다: a) 2개의 전기 도체에 가변 전류의 인가 및 그로 인한 자계의 형성 단계; b) 상기 형성된 자계의 필드 세기를 통해 다층 시스템의 개별 자기 층에 자화 방향 세팅 단계, 상기 개별 층 내의 자화 방향은, 먼저 최대로 높은 필드 세기를 필요로 하는 층의 자화 방향이 세팅된 다음, 그 보다 낮은 필드 세기를 필요로 하는 층의 자화 방향이 세팅되는 방식으로, 각각 상이한 크기의 필드 세기를 통해 서로 무관하게 세팅된다.
본 발명에 따른 방법에 의해, 간단한 방식으로 다가의 자기 저항 메모리 또는 그것의 메모리 셀 또는 메모리 셀들을 기록할 수 있다. 본 발명에 따라 개별 자기 층 내에 정보를 저장하는 순서는, 층의 자화를 위한 필드 세기(층에 요구되는 필드 세기에 알맞는 프로그래밍 전류 세기)가 작아지는 순서로 메모리 셀의 층이 기록되도록 선택된다. 따라서, 메모리 셀 내에 이미 기록된 정보, 즉 높은 프로그래밍 필드 세기로 기록되었던 정보가 다른 층에 그 보다 낮은 프로그래밍 필드 세기로 기록되는 정보의 기록 시에 오버라이트되지 않는다.
본 발명에 따른 방법의 장점, 작용, 효과 및 동작은 본 발명에 따른 메모리에 대한 전술한 설명을 참고할 수 있다. 본 발명에 따른 방법의 바람직한 실시예는 청구범위 종속항에 제시된다.
바람직하게는 상이한 크기의 전류가 도체에 인가됨으로써, 층에 작용하는 상이한 필드 세기가 발생될 수 있다. 층에 작용하는 상이한 필드 세기는 층과 전기 도체 사이의 상이한 공간적 간격에 의해 결정된다.
또한, 상이한 크기의 필드 세기에 의해 층에 자화 방향을 세팅하는 것은 층 재료의 특성 및/또는 층 두께 및/또는 층 형태에 의해 영향을 받을 수 있다.
상기 실시예가 이미 상세히 설명되었기 때문에, 여기서는 상기 실시예를 참고한다.
본 발명에 따른 자기 저항 기록/판독 메모리의 판독 방법은 하기 단계를 포함하는 것을 특징으로 한다: a) 특정 데이터를 먼저 자화 방향의 세팅을 위해 가장 낮은 필드 세기를 필요로 하는 층에 인가한 다음, 그 보다 높은 필드 세기를 필요로 하는 층에 인가하는 방식으로, 특정 데이터를 다층 시스템의 개별 층에 인가하는 단계; b) 인가된 일정한 데이터로 인해, 층 또는 층들 내의 가능한 정보 변동을 검출하는 단계.
본 발명에 따른 방법에 의해 다가의 자기 저항 메모리가 간단한 방식으로 판독될 수 있다. 본 발명에 따른 방법의 장점, 작용, 효과 및 동작은 하기 설명에 부가해서, 본 발명에 따른 메모리에 대한 전술한 설명, 및 본 발명에 따른 메모리의 기록 방법을 참고할 수 있다.
본 발명에 따른 메모리 판독 방법의 기본 사상은 특정 데이터, 즉 특정 정보를 메모리 셀 또는 메모리 셀들의 개별 자기 층 내에 기록하는 것이다. 특정 데이터의 인가 후에 층의 정보 내용이 변하면, 이것은 상기 층이 전에 다른 정보로 기록되었었다는 것을 의미한다. 특정 데이터의 인가 후에 층의 정보 내용이 변하지않으면, 이것은 층이 전에 동일한 정보로 기록되었었다는 것을 의미한다. 여기서는 설정 데이터가 공지된다는 것이 중요하다. 상기 설정 데이터는 전술한 바와 같이 의도적으로 메모리 셀에 기록되는 데이터를 의미한다.
가능한 정보 변동 또는 정보 변동이 일어나지 않음이 적합한 방식으로 검출된 다음, 평가될 수 있다. 이것에 대한 실시예는 하기 설명에 상세히 설명된다.
메모리의 메모리 셀 또는 메모리 셀들을 최상으로 판독하기 위해, 먼저 자화 방향의 세팅을 위해 가장 낮은 프로그래밍 필드 세기를 필요로 하는 층이 판독된다. 즉, 특정 데이터로 의도적으로 재기록된다. 따라서, 상기 특정 데이터는 프로그래밍 필드 세기가 커지는 순서로 메모리 셀에 또는 메모리 셀의 다층 시스템의 개별 층에 기록된다.
본 발명에 따른 방법의 바람직한 실시예는 청구범위 종속항에 제시된다.
바람직하게는 층 또는 층들에서 가능한 정보 변동은 전기 저항의 측정에 의해 검출될 수 있다. 메모리 셀의 전기 저항이 개별 층의 자화 방향(평행 또는 반대 방향으로 평행(antiparallel))에 의존하고 상기 자화 방향이 가능한 정보 변동으로 인해 변할 수 있기 때문에, 전기 저항의 변동은 메모리 셀 또는 메모리 셀의 개별 층의 정보 내용이 변했다는 것을 의미한다.
또한, 층 또는 층들 내에서의 가능한 정보 변동은 전류 펄스 및/또는 전압 펄스의 검출에 의해 검출될 수도 있다. 메모리 셀의 층들에 특정 데이터의 기록이 정보 변동을 야기하면, 검출될 수 있는 전류 펄스 및/또는 전압 펄스가 발생한다. 전류 펄스 및/또는 전압 펄스가 검출되지 않으면, 이것은 층 또는 층들내에서 정보 변동이 일어나지 않았다는 것을 의미한다.
바람직하게는 층 또는 층들 내에서의 가능한 정보 변동은 층 또는 층들에 특정 데이터를 인가하기 전 및 인가한 후 및/또는 인가하는 동안 검출될 수 있다.
바람직한 실시예에서, 모든 층들에 차례로 동일한 값을 가진 특정 데이터가 인가될 수 있다. 메모리 셀에 2진 형태의, 즉 논리 "1" 및 "0"을 가진 정보가 기록되면, 메모리 셀의 모든 층에 차례로 기록된 특정 정보가 논리 값 "1" 또는 "0"을 가질 수 있다.
다른 실시예에서, 대체 알고리즘을 따르는 데이터가 층들에 차례로 인가되는 것도 가능하다.
바람직하게는 각각의 층에 대한 가능한 정보 변동의 검출 결과가 적어도 일시적으로 적합한 메모리 장치에 저장될 수 있다.
이하, 본 발명의 실시예를 첨부한 도면을 참고로 구체적으로 설명한다.
도 1a 내지 1c는 선행 기술에 따른 자기 저항 메모리(10)의 메모리 셀(11)을 도시한다. 메모리 셀(11)은 1가의 메모리 셀로 형성되며 상부 전기 도체(12) 및 하부 전기 도체(13)를 포함한다. 상기 도체(12, 13)들은 서로 수직으로 배열되며 메모리 셀(11)의 교차점에서 교차된다. 교차점에는 2개의 자기 층, 즉 하나의 경질 자기 층(15) 및 하나의 연질 자기 층(16)을 포함하는 층 시스템(14)이 배치된다. 층(15, 16) 사이에는 터널 유전층(20)이 배치된다. 메모리 셀(11)의 회로도는 도 1c에 도시되며, 도체(12, 13) 사이의 저항(19)의 값은 자기 층(15, 16)내의 자화 방향(17, 18)이 평행한지 아니면 반대 방향으로 평행한지에(antiparallel) 의존한다. 도 1b에 따른 실시예는 자화 방향이 반대 방향으로 평행한 것을 나타낸다. 평행한 자화 방향은 낮은 저항값을 야기하는 한편, 반대 방향으로 평행한 자화 방향은 높은 저항값을 야기한다.
메모리 셀(11)의 기록을 위해, 도체(12, 13)에 동시에 높은 전류가 인가된다. 상기 전류에 의해 도체(12, 13)의 교차점에 발생된 자계는 거기서 연질 자기 층(16)의 자화 전환을 위한 충분히 높은 필드 세기를 갖는다.
메모리 셀(11) 및 하나 또는 다수의 상기 메모리 셀(11)로 형성된 메모리(10)는 상대적으로 큰 표면을 필요로 한다.
이러한 단점을 피하기 위해, 다가의 메모리 셀을 가진 다가의 메모리가 제공된다. 이러한 본 발명에 따른 메모리 셀에 대한 2가지 실시예가 도 2 및 도 3에 도시된다.
도 2에는 소위 2 층-2 비트 메모리(11)가 도시된다. 2개의 전기 도체(12, 13) 사이에서 그 교차점에는 다수의 자기 층(31, 32) 및 그 사이에 놓인 터널 유전 층(35)을 포함하는 다층 시스템(30)이 배치된다.
기본적으로 다층 시스템은 n개의 자기 층을 갖으며, n ≥ 2의 조건이 적용된다. 상기 n 층 중에서 다른 인접한 층과 무관하게 m 층에 자화 방향이 세팅될 수 있다. 여기서, n ≥ m ≥2 조건을 만족한다.
도 2에 따른 실시예에서 2개의 자기 층(31, 32)이 도시된다. 상기 층의 자화방향(33, 34)은 서로 무관하게 세팅될 수 있다. 도 2의 2a 내지 2d는 자기 층(31, 32)에서 여러 가지 가능한 자화 상태 또는 자화 방향(33, 34)을 나타낸다.
메모리 셀(11)의 정보 내용을 설명하기 위해, 자화 방향은 논리 "0" 및 논리 "1"과 같은 상응하는 참조 숫자로 표시된다. 자화 방향은 위에서부터 아래로 카운팅되는 자기 층에 대해 점점 커지는 숫자로 표시된다. 논리 0은 도 2 및 도 3에 도시된 "좌측으로부터 우측으로"의 자화 방향을 나타내고, 논리 1은 도 2 및 도 3에 도시된 "우측으로부터 좌측으로"의 자화 방향을 나타낸다.
도 2에 따르면, 자기 층(31, 32)에는 총 4개의 상이한 자화 방향이 세팅될 수 있다. 도 2a에서, 상기 설명한 표시 방식에 따라 자화 방향(33)에는 논리 "0"이 주어지는 한편, 자화 방향(34)에도 논리 "0"이 주어진다. 도 2b에서는 33 = "0" 및 34 = "1" 이다. 도 2c에서는 자화 상태 33 = "1" 및 34 = "0"이고, 도 2d에서는 자화 상태 33 = "1" 및 34 = "1"이다.
도 3은 메모리 셀(11)의 다른 실시예를 도시한다. 메모리 셀(11)은 교차하는 2개의 전기 도체(12, 13) 및 상기 도체(12, 13)의 교차점에 있는 다층 시스템(40)을 포함한다. 상기 다층 시스템은 본 경우에는 5개의 자기 층(41-45)으로 형성되고, 상기 층 내에는 각각의 자화 방향(46-50)이 각각 인접한 층과 무관하게 세팅될 수 있다. 자기 층들 사이에는 터널 유전층(51)이 배치된다.
상기 설명한 표시 방식에 따라, 도 3에 따른 메모리 셀(11)은 하기의 자화 상태를 갖는다: 층(41)은 논리 "0"을 가진 자화 방향(46)을 갖고, 층(42)은 논리 "1"을 가진 자화 방향(47)을 가지며, 층(43)은 논리 "1"을 가진 자화 방향(48)을 갖고, 층(44)은 논리 "0"을 가진 자화 방향(49)을 가지며, 층(45)은 논리 "1"을 가진 자화 방향(50)을 갖는다.
전술한 메모리 셀(11)을 기록하기 위해, 상이한 자기 층(31, 32) 또는 (41- 45)은 그 자화 전환을 위해 필드 발생 도체(12, 13)내에 상이한 전류 세기가 요구된다는 전제 조건을 충족시켜야 한다. 이것은 개별 층 내에 각각 상이한 자계 세기가 요구됨으로써 이루어질 수 있다. 이 경우에는 도체(12, 13)에 상이한 크기의 전류가 인가될 수 있고, 상기 전류는 개별 층의 자화 전환을 위한 상이한 필드 세기를 발생시킨다. 또한, 개별 층 내에 자화 방향을 세팅하기 위한 상이한 크기의 필드 세기를 제공하기 위해, 자화 전환될 층과 도체(12, 13)의 상이한 공간적 간격이 이용된다.
메모리 셀(11)의 개별 층(31, 32) 또는 (41-45)내에 정보를 저장하는 순서는, 메모리 셀의 층들이 프로그래밍 필드 세기가 작아지는 순서로 기록되도록 선택되어야 한다. 즉, 먼저 자화 방향을 세팅하기 위해 최대 필드 세기를 필요로 하는 층이 기록된 다음, 그 보다 낮은 필드 세기를 필요로 하는 층이 기록된다는 것을 의미한다. 이로 인해, 이미 메모리 셀(11)내에 기록된 정보, 즉 먼저 하나의 층 내에 높은 프로그래밍 필드 세기로 기록되었던 정보가 다른 층에 정보를 기록할 때 다시 오버라이트되지 않을 수 있다.
판독 과정을 위해 본 발명에 따라 저항의 직접 측정 또는 판독될 메모리 셀(11)의 상응하는 비트에 특정 정보를 인가할 때 전류 펄스 및/또는 전압 펄스의 검출을 기초로 하는 방법이 제공된다. 메모리 셀(11)의 정보 내용은 완전한 판독 과정 동안 기본적으로 변동된다. 그러나, 부가의 기준 메모리 셀은 필요치 않다.
판독 방법은 예컨대, 2-비트 셀로 디자인된 m-비트 셀로 설명된다. 상기 셀은 정확히 m (m=2) 자화 전환될 층을 포함하며, 상기 층들은 각각 자화 방향(MRk)을 갖는데, 이 MRk는 위에서부터 아래로 카운팅되는 k번째 자기 층의 자화 방향을 나타내며, 여기서 1 ≤ k ≤ m 이다. 메모리 셀은 2진 형태로 주어지는 데이터(Dk)를 포함하며, 여기서 1 ≤ k ≤ m 이다. 상기 셀을 판독하기 위해, 프로그래밍 필드 세기가 커지는 순서로 (즉, 자화 방향의 세팅을 위해 낮은 필드 세기를 필요로 하는 층이 먼저) 특정 데이터 Ek = Efix (1 ≤ k ≤ m)가 상기 셀에 기록된다. 예컨대, 상기 데이터는 모든 k에 대해 논리값 "0" 또는 "1"을 가질 수 있다.
모든 층 k에 대해(1 ≤ k ≤ m), 상기 판독 과정의 시작 전에는, MRk = Dk, 종료 후에는 MRk = Efix 다.
k번째 기록 과정 동안 전류 펄스 및/또는 전압 펄스가 검출되는 경우, 이는 상응하는 k번째 데이터에 변동이 생긴다는 정확한 표시(positive indicator)다. 즉, Dk = Efix의 상보 데이터가 성립된다. 상기 층에 특정 데이터 Efix가 판독 기입(read into)되기 전에, 상기 층은 Efix의 상보 데이터였던 데이터를 저장한다. 전류 펄스 및/또는 전압 펄스가 검출되지 않는 경우에는 Dk = Efix 가 성립된다. 따라서, 판독 과정의 종료 후에, 메모리 셀의 완전한 2진 데이터가 이용될 수 있다.
전류 및/또는 전압 펄스의 검출에 대한 대안으로서, 각각의 기록 과정 동안 특정 데이터(Efix)를 상응하는 비트에 인가하기 전 및 인가한 후에 전기 저항의 측정이 이루어질 수 있다. m-비트 셀, 본 경우에는 2-비트 셀의 경우, 이것은 총 m+1 측정, 본 경우에 3 측정이 이루어져야 한다는 것을 의미한다. 각각의 층에 대해 측정된 개별 값은 적어도 일시적으로 적합한 메모리 장치에 저장된다. k번째 비트에 대한 측정 시에 저항값이 데이터(Efix)의 인가 전후에 상이한 경우에는, Dk가 데이터(Efix)의 인가 전에 원래 Efix에 대한 보정 데이터이다. 저항값이 데이터(Efix)의 인가 전후에 동일한 경우에는, Dk = Efix 다.
상기 판독 방법은 2-비트 셀의 판독에 사용되었으나, 유사한 방법이 m-비트(m>2) 셀의 판독에도 사용될 수 있다.
Claims (17)
- 복수의 다가 메모리 셀(11)을 포함하고, 각각의 메모리 셀(11)은 교차하는 2개의 전기 도체(12, 13) 및 상기 전기 도체(12, 13)의 교차점에 배치된 자기 층들을 포함하는 층 시스템을 갖는 자기 저항 기록/판독 메모리에 있어서,상기 층 시스템은 2 이상의 자기 층(31, 32; 41-45)을 가진 다층 시스템(30; 40)으로 형성되고,적어도 2개의 자기 층, 최대로 모든 자기 층(31, 32; 41-45)이 서로 무관하게 세팅될 수 있는 자화 방향(33, 34; 46-50)을 가지며,상기 자기 층들의 개별 층(31, 32; 41-45)내의 자화 방향(33, 34; 46-50)은 전기 도체(12, 13)를 통해 흐르는 전류에 의해 변동되고,서로 인접한 2개의 자기층들 각각의 사이에 각각 터널 유전체(35; 51)를 더욱 포함하고, 상기 다가 메모리 셀의 상기 2이상의 자기 층들은 상기 2개의 교차하는 전기 도체들 사이에 끼워져 있는 것을 특징으로 하는 자기 저항 기록/판독 메모리.
- 제 1항에 있어서,상기 개별 층(31, 32; 41-45)내의 서로 무관하게 세팅될 수 있는 상기 자화 방향(33, 34; 46-50)은 상이한 전류 세기에 의해 세팅되는 것을 특징으로 하는 자기 저항 기록/판독 메모리.
- 삭제
- 제 1항에 있어서,상기 자기 층(31, 32; 41-45)이 강자성 재료로 형성되는 것을 특징으로 하는 자기 저항 기록/판독 메모리.
- 제 1항에 있어서,상기 교차하는 도체(12, 13)는 서로 수직으로 배치되는 것을 특징으로 하는 자기 저항 기록/판독 메모리.
- 제 1항에 있어서,상기 터널 유전층은 2 내지 3 nm의 두께를 가지는 것을 특징으로 하는 자기 저항 기록/판독 메모리.
- 자기 저항 기록/판독 메모리의 기록 방법에 있어서,상기 자기 저항 기록/판독 메모리는 복수의 다가 메모리 셀(11)을 포함하고, 각각의 메모리 셀(11)은 교차하는 2개의 전기 도체(12, 13) 및 상기 전기 도체(12, 13)의 교차점에 배치된 자기 층들을 포함하는 층 시스템을 갖고,상기 층 시스템은 2 이상의 자기 층(31, 32; 41-45)을 가진 다층 시스템(30; 40)으로 형성되고,적어도 2개의 자기 층, 최대로 모든 자기 층(31, 32; 41-45)이 서로 무관하게 세팅될 수 있는 자화 방향(33, 34; 46-50)을 가지며,상기 자기 층들의 개별 층(31, 32; 41-45)내의 자화 방향(33, 34; 46-50)은 전기 도체(12, 13)를 통해 흐르는 전류에 의해 변동될 수 있고,서로 인접한 2개의 자기층들 각각의 사이에 각각 터널 유전체(35; 51)를 더욱 포함하고, 상기 다가 메모리 셀의 상기 2이상의 자기 층들은 상기 2개의 교차하는 전기 도체들 사이에 끼워져 있고,a) 2개의 전기 도체에 가변 전류의 인가 및 그로 인한 자계의 형성 단계;b) 상기 형성된 자계의 필드 세기를 통해 다층 시스템의 개별 자기 층에 자화 방향 세팅 단계를 포함하며, 상기 개별 층 내의 자화 방향은, 먼저 최대 필드 세기를 필요로 하는 층의 자화 방향이 세팅된 다음, 그 보다 낮은 필드 세기를 필요로 하는 층의 자화 방향이 세팅되는 방식으로, 각각 상이한 크기의 필드 세기를 통해 서로 무관하게 세팅되는 것을 특징으로 하는 방법.
- 제 7항에 있어서,상이한 크기의 전류가 상기 도체에 인가됨으로써, 상기 층들에 작용하는 상이한 필드 세기가 발생되는 것을 특징으로 하는 방법.
- 제 7항에 있어서,상기 층들에 작용하는 상이한 필드 세기가 상기 층들과 도체 사이의 상이한 공간적 간격에 의해 발생되는 것을 특징으로 하는 방법.
- 제 7항에 있어서,상이한 크기의 필드 세기에 의해 상기 층들에 자화 방향을 세팅하는 것이 층 재료 및/또는 층 두께 및/또는 층 형태에 의해 영향을 받는 것을 특징으로 하는 방법.
- 자기 저항 기록/판독 메모리의 판독 방법에 있어서,상기 자기 저항 기록/판독 메모리는 복수의 다가 메모리 셀(11)을 포함하고, 각각의 메모리 셀(11)은 교차하는 2개의 전기 도체(12, 13) 및 상기 전기 도체(12, 13)의 교차점에 배치된 자기 층들을 포함하는 층 시스템을 갖고,상기 층 시스템은 2 이상의 자기 층(31, 32; 41-45)을 가진 다층 시스템(30; 40)으로 형성되고,적어도 2개의 자기 층, 최대로 모든 자기 층(31, 32; 41-45)이 서로 무관하게 세팅될 수 있는 자화 방향(33, 34; 46-50)을 가지며,상기 자기 층들의 개별 층(31, 32; 41-45)내의 자화 방향(33, 34; 46-50)은 전기 도체(12, 13)를 통해 흐르는 전류에 의해 변동될 수 있고,서로 인접한 2개의 자기층들 각각의 사이에 각각 터널 유전체(35; 51)를 더욱 포함하고, 상기 다가 메모리 셀의 상기 2이상의 자기 층들은 상기 2개의 교차하는 전기 도체들 사이에 끼워져 있고,a) 특정 데이터를 먼저 자화 방향의 세팅을 위해 가장 낮은 필드 세기를 필요로 하는 층에 인가한 다음, 그 보다 높은 필드 세기를 필요로 하는 층에 인가하는 방식으로, 특정 데이터를 다층 시스템의 개별 층에 인가하는 단계;b) 인가된 일정한 데이터로 인해, 층 또는 층들 내의 가능한 정보 변동을 검출하는 단계를 포함하는 것을 특징으로 하는 방법.
- 제 11항에 있어서,상기 층 또는 층들에서 가능한 정보 변동의 검출이 전기 저항의 측정에 의해 이루어지는 것을 특징으로 하는 방법.
- 제 11항에 있어서,상기 층 또는 층들에서 가능한 정보 변동의 검출이 전류 펄스 및/또는 전압 펄스의 검출에 의해 이루어지는 것을 특징으로 하는 방법.
- 제 11항에 있어서,상기 층 또는 층들에서 가능한 정보 변동의 검출이 상기 층들에 특정 데이터를 인가하기 전에 및 인가한 후에 및/또는 인가하는 동안 이루어지는 것을 특징으로 하는 방법.
- 제 11항에 있어서,상기 모든 층들에 차례로 동일한 값을 가진 데이터가 인가되는 것을 특징으로 하는 방법.
- 제 11항에 있어서,대체 알고리즘을 따르는 데이터가 상기 층들에 차례로 인가되는 것을 특징으로 하는 방법.
- 제 11항에 있어서,각각의 층에 대한 가능한 정보 변동의 검출 결과가 적어도 일시적으로 메모리 장치에 기억되는 것을 특징으로 하는 방법.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19946490.1 | 1999-09-28 | ||
| DE19946490A DE19946490A1 (de) | 1999-09-28 | 1999-09-28 | Magnetoresistiver Schreib/Lese-Speicher sowie Verfahren zum Beschreiben und Auslesen eines solchen Speichers |
| PCT/DE2000/003293 WO2001024190A1 (de) | 1999-09-28 | 2000-09-21 | Mehrwertiger magnetoresistiver schreib/lese-speicher sowie verfahren zum beschreiben und auslesen eines solchen speichers |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20030009301A KR20030009301A (ko) | 2003-01-29 |
| KR100538972B1 true KR100538972B1 (ko) | 2005-12-26 |
Family
ID=7923600
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2002-7003993A KR100538972B1 (ko) | 1999-09-28 | 2000-09-21 | 다가의, 자기 저항 기록/판독 메모리 및 상기 메모리의기록 및 판독 방법 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US6717843B1 (ko) |
| EP (1) | EP1222662B1 (ko) |
| JP (1) | JP4338926B2 (ko) |
| KR (1) | KR100538972B1 (ko) |
| CN (1) | CN1183548C (ko) |
| DE (2) | DE19946490A1 (ko) |
| TW (1) | TW480489B (ko) |
| WO (1) | WO2001024190A1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100982455B1 (ko) | 2008-04-30 | 2010-09-16 | 노던 라이트 세미컨덕터 코포레이션 | 전기 에너지 저장 장치 |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002334971A (ja) * | 2001-05-09 | 2002-11-22 | Nec Corp | 磁性メモリ及びその動作方法 |
| US6795336B2 (en) * | 2001-12-07 | 2004-09-21 | Hynix Semiconductor Inc. | Magnetic random access memory |
| TWI222763B (en) * | 2002-03-29 | 2004-10-21 | Toshiba Corp | Magnetic logic element and magnetic logic element array |
| EP1890296B1 (en) * | 2004-05-21 | 2010-11-17 | Samsung Electronics Co., Ltd. | Multi-bit magnetic random access memory device and methods of operating and sensing the same |
| US7502248B2 (en) * | 2004-05-21 | 2009-03-10 | Samsung Electronics Co., Ltd. | Multi-bit magnetic random access memory device |
| JP4599259B2 (ja) | 2005-09-20 | 2010-12-15 | 株式会社東芝 | 磁気素子及びこれを用いた磁気信号処理装置 |
| TWI449040B (zh) * | 2006-10-06 | 2014-08-11 | Crocus Technology Sa | 用於提供內容可定址的磁阻式隨機存取記憶體單元之系統及方法 |
| US7388776B1 (en) * | 2006-12-22 | 2008-06-17 | Hitachi Global Storage Technologies Netherlands, B.V. | Three-dimensional magnetic memory |
| JP2009080904A (ja) * | 2007-09-26 | 2009-04-16 | Toshiba Corp | 磁気記録装置 |
| CN101635841B (zh) * | 2009-09-04 | 2012-02-08 | 杭州华三通信技术有限公司 | 视频业务信息读写性能的调整方法和设备 |
| TWI393894B (zh) * | 2009-11-20 | 2013-04-21 | Inst Information Industry | 識別迴路上電器用電行為的方法、系統與電腦程式產品 |
| KR101598833B1 (ko) * | 2009-12-21 | 2016-03-03 | 삼성전자주식회사 | 자기 메모리 소자 및 그 동작방법 |
| KR20130015927A (ko) * | 2011-08-05 | 2013-02-14 | 에스케이하이닉스 주식회사 | 멀티 레벨을 갖는 자기 저항 메모리 장치 및 그 구동방법 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5930164A (en) * | 1998-02-26 | 1999-07-27 | Motorola, Inc. | Magnetic memory unit having four states and operating method thereof |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5585986A (en) | 1995-05-15 | 1996-12-17 | International Business Machines Corporation | Digital magnetoresistive sensor based on the giant magnetoresistance effect |
| US5734605A (en) | 1996-09-10 | 1998-03-31 | Motorola, Inc. | Multi-layer magnetic tunneling junction memory cells |
| US5768181A (en) * | 1997-04-07 | 1998-06-16 | Motorola, Inc. | Magnetic device having multi-layer with insulating and conductive layers |
| US5864498A (en) | 1997-10-01 | 1999-01-26 | High Density Circuits | Ferromagnetic memory using soft magnetic material and hard magnetic material |
| US5953248A (en) * | 1998-07-20 | 1999-09-14 | Motorola, Inc. | Low switching field magnetic tunneling junction for high density arrays |
-
1999
- 1999-09-28 DE DE19946490A patent/DE19946490A1/de not_active Withdrawn
-
2000
- 2000-09-21 JP JP2001527290A patent/JP4338926B2/ja not_active Expired - Fee Related
- 2000-09-21 CN CNB008134669A patent/CN1183548C/zh not_active Expired - Fee Related
- 2000-09-21 WO PCT/DE2000/003293 patent/WO2001024190A1/de active IP Right Grant
- 2000-09-21 US US10/089,531 patent/US6717843B1/en not_active Expired - Fee Related
- 2000-09-21 KR KR10-2002-7003993A patent/KR100538972B1/ko not_active IP Right Cessation
- 2000-09-21 DE DE50002394T patent/DE50002394D1/de not_active Expired - Fee Related
- 2000-09-21 EP EP00974329A patent/EP1222662B1/de not_active Expired - Lifetime
- 2000-09-27 TW TW089119935A patent/TW480489B/zh not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5930164A (en) * | 1998-02-26 | 1999-07-27 | Motorola, Inc. | Magnetic memory unit having four states and operating method thereof |
Non-Patent Citations (1)
| Title |
|---|
| Won-Cheol Jeong et al, IEEE Transactin on Marnetics Vol 34, NO4, 10691071, July 1998 * |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100982455B1 (ko) | 2008-04-30 | 2010-09-16 | 노던 라이트 세미컨덕터 코포레이션 | 전기 에너지 저장 장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6717843B1 (en) | 2004-04-06 |
| EP1222662A1 (de) | 2002-07-17 |
| WO2001024190A1 (de) | 2001-04-05 |
| JP4338926B2 (ja) | 2009-10-07 |
| TW480489B (en) | 2002-03-21 |
| KR20030009301A (ko) | 2003-01-29 |
| CN1376299A (zh) | 2002-10-23 |
| DE19946490A1 (de) | 2001-04-19 |
| DE50002394D1 (de) | 2003-07-03 |
| JP2003510755A (ja) | 2003-03-18 |
| EP1222662B1 (de) | 2003-05-28 |
| CN1183548C (zh) | 2005-01-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100893852B1 (ko) | 자기 메모리 셀 | |
| EP1320102B1 (en) | Magnetic random access memory and method of operating the same | |
| US5768181A (en) | Magnetic device having multi-layer with insulating and conductive layers | |
| EP1038299B1 (en) | Low switching field magnetic tunneling junction usable for multi-state magnetic memory cell | |
| US6812537B2 (en) | Magnetic memory and method of operation thereof | |
| US20050167657A1 (en) | Multi-bit magnetic memory cells | |
| KR100538972B1 (ko) | 다가의, 자기 저항 기록/판독 메모리 및 상기 메모리의기록 및 판독 방법 | |
| EP0773551A2 (en) | High-speed, low current magnetoresistive memory device | |
| US7200035B2 (en) | Magneto-resistive memory cell structures with improved selectivity | |
| GB2368982A (en) | Nonvolatile semiconductor memory device and method for recording information | |
| EP1609153A1 (en) | Simultaneous reading from and writing to different memory cells | |
| US7206220B2 (en) | MRAM-cell and array-architecture with maximum read-out signal and reduced electromagnetic interference | |
| US6594175B2 (en) | High density giant magnetoresistive memory cell | |
| JP4477829B2 (ja) | 磁気記憶デバイスを動作させる方法 | |
| US7889542B2 (en) | Method of addressing digital data | |
| EP0685849A2 (en) | Storage device | |
| KR20090112037A (ko) | 자기 저항 소자를 이용한 멀티 비트 기록 방법 및 이를이용한 ｍｒａｍ | |
| JPH09306160A (ja) | 磁気メモリ素子および情報記憶装置 | |
| JP2005122885A (ja) | メモリセルを読み取るための方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |