JP5183303B2 - スイッチング電源装置 - Google Patents

Description

本発明は、スイッチング電源装置に関し、特に、スイッチング動作に伴って発生するノイズを低減するためのスナバ回路を備えたスイッチング電源装置に関する。

トランスと、当該トランスに接続されたスイッチング素子とからなるスイッチング電源装置には、トランスの漏れインダクタンスに起因するサージ電圧がスイッチング素子の両端に発生するという問題がある。サージ電圧は、ノイズ源となって当該スイッチング電源装置自体や、これに接続される他の機器、または周辺に設置される他の機器の動作に重大な悪影響を及ぼすとともに、スイッチング素子を破壊するおそれがある。

そこで、従来から、サージ電圧の発生を抑制するための各種対策を施したスイッチング電源装置が知られている。図４はこのようなスイッチング電源装置の一例であり、２つのスナバ回路を備えている。すなわち、スイッチング素子Ｑのドレイン−ソース間には、スナバ抵抗ＲとスナバコンデンサＣを直列に接続してなるダンパタイプのスナバ回路が接続され、また、トランスＴの一次巻線Ｔ_１には、スナバ抵抗Ｒ_３とスナバコンデンサＣ_３とダイオードＤ_３とからなるクランパタイプのスナバ回路が接続されている。このスイッチング電源装置１’によれば、各スナバ回路の素子値を適当に調整することによって、問題となっているサージ電圧を吸収し、スイッチング素子Ｑを保護するとともに、ノイズの発生をある程度抑制することができる（例えば、非特許文献１参照）。
トランジスタ技術ＳＰＥＣＩＡＬ Ｎｏ．５７"最新・スイッチング電源技術のすべて"、ＣＱ出版株式会社、１９９７年１月１日、ｐ．１７〜１８

しかしながら、図４に示すスイッチング電源装置１’では、スイッチング素子ＱがＯＦＦ状態になると、スナバ抵抗Ｒを通って流れる電流Ｉ_ＯＦＦでスナバコンデンサＣが充電されるため、スナバ抵抗Ｒで損失が発生する。一方、スイッチング素子ＱがＯＮ状態になると、スナバコンデンサＣに蓄えられていた電荷が放電されて電流Ｉ_ＯＮが流れ、スイッチング素子Ｑおよびスナバ抵抗Ｒにおいて損失が発生する。損失の発生は、スイッチング電源装置としての効率を低下させる。

また、これらの損失はスイッチング素子Ｑのスイッチング動作（ＯＮ／ＯＦＦ状態の切替わり）の度に発生する。したがって、装置を小形化するためにスイッチング周波数を高くすると、さらに損失が増加し、効率が低下することになる。

そこで、本発明は、高効率で、かつ、スイッチング動作に伴って発生するノイズを低減させることができるスイッチング電源装置を提供することを課題とする。

上記課題を解決するために、本発明に係るスイッチング電源装置は、トランスの一次巻線に接続されたスイッチング素子と、当該スイッチング素子のスイッチング動作を制御する制御部とを備え、前記スイッチング素子のスイッチング動作によって前記トランスの二次巻線に誘起される交流電圧を整流および平滑して出力電圧を生成するとともに、当該出力電圧を前記制御部にフィードバックすることにより、前記出力電圧が一定に保たれるスイッチング電源装置であって、前記トランスの一次側に設けられた補助巻線と、前記補助巻線の一端にアノードが接続された第１ダイオードおよび、当該第１ダイオードのカソードにアノードが接続された第２ダイオードを含み、前記補助巻線に誘起される交流電圧を整流する整流部と、一端が前記第２ダイオードのカソードに接続されるとともに他端が前記補助巻線の他端に接続され、前記整流部によって整流された前記交流電圧を平滑する平滑コンデンサと、前記一次巻線および前記スイッチング素子の接続点と、前記第１ダイオードおよび第２ダイオードの接続点の間に介装されたスナバコンデンサとを有し、前記補助巻線の他端が、前記スイッチング素子の端部のうち前記一次巻線と接続されている端部とは反対側の端部に接続され、前記スイッチング素子がＯＦＦ状態となった際に、前記スナバコンデンサを充電する充電電流が前記第２ダイオードおよび前記平滑コンデンサを介して流れ、前記スイッチング素子がＯＮ状態となった際に、前記スナバコンデンサから放電される放電電流が前記スイッチング素子、前記補助巻線および前記第１ダイオードを介して流れることを特徴とする。

この構成によれば、スイッチング素子がＯＦＦ状態となった際にスナバコンデンサを充電する充電電流が、該充電電流の流通方向に対して順方向に接続された第２ダイオードを経由して平滑コンデンサに流れる。したがって、スイッチング素子の出力電圧は比較的なだらかに上昇し、ノイズの低減を図ることができる。
また、スイッチング素子がＯＮ状態となった際にスナバコンデンサから放電される放電電流は、スイッチング素子、補助巻線、および第１ダイオードを通じて流れる。すなわち、放電電流の流通方向に対して逆方向に接続された第２ダイオードの存在により、放電電流は平滑コンデンサを通じて流れることはなく、必ず補助巻線に流れる。このため、放電電流は補助巻線のインダクタンスによって波高値が抑えられ、スイッチング素子の導通損失が低減される。
その結果、本発明に係るスイッチング電源装置は、高効率であり、かつスイッチング動作に伴って発生するノイズを低減させることができる。

ここで、スイッチング素子がＯＮ状態となった際に、補助巻線に流れる誘導電流の向きと、スイッチング素子を通って補助巻線に流れ出すスナバコンデンサの放電電流の向きとが同一となるように構成するのが好ましい。この構成によれば、放電電流が補助巻線に流れる誘導電流の一部として流用される。このため、放電電流をトランスの駆動エネルギーの一部に有効利用することができ、装置のさらなる高効率化を図ることができる。

また、上記スイッチング電源装置において、スイッチング素子をＦＥＴとし、ＦＥＴのドレインを一次巻線に接続し、ＦＥＴのソースを補助巻線の他端に接続し、ＦＥＴのドレイン−ソース間にスナバコンデンサと平滑コンデンサとを第２ダイオードを挟んで介装させてもよい。この構成によれば、スナバコンデンサを充電する充電電流が第２ダイオードを通ってから平滑コンデンサに流れる。このため、ＦＥＴのドレイン−ソース間電圧が比較的なだらかに上昇し、ノイズを低減することができる。

また、制御部を簡易かつ効率的に動作させる観点から、前記補助巻線、前記第１ダイオード、前記第２ダイオード、および前記平滑コンデンサが補助電源部を構成し、当該補助電源部が、前記平滑コンデンサで平滑された後の電圧を前記制御部の電源電圧として供給することが好ましい。

本発明によれば、高効率で、かつ、スイッチング動作に伴って発生するノイズを低減させることが可能なスイッチング電源装置を提供することができる。

以下、添付図面を参照して、本発明に係るスイッチング電源装置の好ましい実施形態について説明する。

［構成］
図１に、本発明に係るスイッチング電源装置を示す。このスイッチング電源装置１は、整流ダイオードＤ_１と平滑コンデンサＣ_１とを備え、交流電源２から入力される交流電圧Ｖ_ＩＮを整流および平滑する。また、スイッチング電源装置１は、トランスＴと、その一次巻線Ｔ_１に接続されたスイッチング素子Ｑ（本実施形態では、ＦＥＴ）と、そのスイッチング動作を制御する制御部３とを備える。制御部３がスイッチング素子Ｑをスイッチング動作させると、トランスＴの二次側に設けられた二次巻線Ｔ_２および一次側に設けられた補助巻線Ｔ_３に、それぞれ、交流電圧が誘起され、誘導電流が流れる。

二次巻線Ｔ_２には整流ダイオードＤ_２と平滑コンデンサＣ_２が接続され、二次巻線Ｔ_２に誘起された交流電圧が整流および平滑されて、直流の出力電圧Ｖ_ＯＵＴが生成される。出力電圧Ｖ_ＯＵＴは、出力電圧検出部４を介して制御部３にフィードバックされる。制御部３は、出力電圧検出部４で検出された出力電圧Ｖ_ＯＵＴと目標電圧を比較し、その結果に応じてスイッチング素子Ｑのスイッチング動作（ＯＮ／ＯＦＦ状態のデューティ比）を調整する。これにより、出力電圧Ｖ_ＯＵＴは目標電圧付近でほぼ一定に保たれる。

一方、補助巻線Ｔ_３は、整流部Ｄ_４および平滑コンデンサＣ_４とともに補助電源部５を構成し、補助電源部５は、補助巻線Ｔ_３に誘起される交流電圧を整流および平滑して、直流の補助電源電圧Ｖ_Ｓを制御部３に対して出力する。図１に示すように、整流部Ｄ_４は直列に接続された２つの整流ダイオード、つまり第１ダイオードＤ_４Ａおよび第２ダイオードＤ_４Ｂからなり、第１ダイオードＤ_４Ａのアノードは補助巻線Ｔ_３の一端に接続される。また、第１ダイオードＤ_４Ａのカソードは第２ダイオードＤ_４Ｂのアノードに接続され、第２ダイオードＤ_４Ｂのカソードと補助巻線Ｔ_３の他端との間には、平滑コンデンサＣ_４が接続される。また、補助巻線Ｔ_３の他端はスイッチング素子Ｑのソースに接続され、スイッチング素子Ｑのドレインは一次巻線Ｔ_１に接続される。

本実施形態におけるトランスＴの各巻線の巻数比は、一次巻線Ｔ_１：二次巻線Ｔ_２：補助巻Ｔ_３線＝５６：９：１４であり、入力交流電圧Ｖ_ＩＮが１００Ｖである場合の出力電圧Ｖ_ＯＵＴは約１６Ｖ、補助電源電圧Ｖ_Ｓは約２５Ｖである。また、本実施形態において、補助電源電圧Ｖ_Ｓは制御部３の電源電圧として使用される。補助電源電圧Ｖ_Ｓは、もちろん他の用途に使用することもできる。また、トランスＴの各巻線の巻数比も、必要とされる出力電圧Ｖ_ＯＵＴの多寡等に応じて適宜変更することができる。

また、スイッチング電源装置１は、一次巻線Ｔ_１およびスイッチング素子Ｑの接続点（一次巻線Ｔ_１とスイッチング素子Ｑとを繋ぐ配線部）と、第１ダイオードＤ_４Ａおよび第２ダイオードＤ_４Ｂの接続点（第１ダイオードＤ_４Ａと第２ダイオードＤ_４Ｂとを繋ぐ配線部）との間に介装されたスナバコンデンサＣを備えている。すなわち、スナバコンデンサＣの一端が一次巻線Ｔ_１とスイッチング素子Ｑとの接続点に接続され、スナバコンデンサＣの他端が第１ダイオードＤ_４Ａと第２ダイオードＤ_４Ｂとの接続点に接続されている。したがって、スイッチング素子Ｑのドレイン−ソース間には、スナバコンデンサＣと平滑コンデンサＣ_４とが第２ダイオードＤ_４Ｂを挟んで介装されることになる。

後述するが、本発明に係るスイッチング電源装置１では、スナバコンデンサＣと補助電源部５とがダンパタイプのスナバ回路として機能する。この他、トランスＴの一次巻線Ｔ_１には、スナバ抵抗Ｒ_３とスナバコンデンサＣ_３とダイオードＤ_３とからなるクランパタイプのスナバ回路も接続されている。このクランパタイプのスナバ回路は、スイッチング素子Ｑに印加されるピーク電圧を低下させる役割を担う。

［動作］
次に、図２を参照して、スイッチング素子Ｑをスイッチング動作させた際のスイッチング電源装置１の動作を説明する。図２において、波形Ａはスイッチング素子Ｑのドレイン−ソース間電圧Ｖ_ＤＳ、波形Ｂは整流ダイオードＤ_２の順方向電流、波形ＣはスナバコンデンサＣおよび補助電源部５からなるスナバ回路を省略した場合の、スイッチング素子Ｑのドレイン電流Ｉ_Ｄ’、波形ＤはスナバコンデンサＣの充放電電流Ｉ_ＯＮ／Ｉ_ＯＦＦ、そして、波形Ｅはスナバ回路による影響を加味した実際のドレイン電流Ｉ_Ｄを示す。
なお、波形Ｄに示す電流Ｉ_ＯＦＦの下側への変動は、図１に示す回路図において矢印方向に流れる電流Ｉ_ＯＦＦが増加することに対応し、電流Ｉ_ＯＮの上側への変動は、矢印方向に流れる電流Ｉ_ＯＮが増加することに対応している。
また、以下では、出力負荷電流が比較的少ない“不連続動作モード”における動作を例に挙げて説明する。

スイッチング素子ＱがＯＮ状態からＯＦＦ状態に切替わると、スイッチング素子Ｑにドレイン電流Ｉ_Ｄが流れなくなるとともに（波形Ｅ参照）、スナバコンデンサＣ、第２ダイオードＤ_４Ｂおよび平滑コンデンサＣ_４に電流（充電電流）Ｉ_ＯＦＦが流れる（波形Ｄ参照）。そして、スナバコンデンサＣは、この電流Ｉ_ＯＦＦによって充電される。電流Ｉ_ＯＦＦは、第２ダイオードＤ_４Ｂを通じて平滑コンデンサＣ_４に流れるので、ドレイン−ソース間電圧Ｖ_ＤＳは比較的なだらかに上昇する（波形Ａ参照）。なお、電流Ｉ_ＯＦＦは第１ダイオードＤ_４Ａを通って補助巻線Ｔ_３側に流れることはない。第１ダイオードＤ_４Ａが電流Ｉ_ＯＦＦの流通方向に対して逆方向に接続されているからである。

また、スイッチング素子ＱがＯＮ状態からＯＦＦ状態に切替わると、トランスＴに蓄積されていたエネルギーが二次巻線Ｔ_２から放出され、整流ダイオードＤ_２に三角波状の順方向電流が流れる（波形Ｂ参照）。このとき、トランスＴの二次巻線Ｔ_２は、整流ダイオードＤ_２および平滑コンデンサＣ_２を通じて短絡されていることになるので、一次巻線Ｔ_１のインダクタンスは、漏れインダクタンス（二次巻線Ｔ_２を短絡した際の一次巻線Ｔ_２の残留インダクタンス）が有している数μＨオーダーのかなり小さなインダクタンスとなる。漏れインダクタンスは、スイッチング素子Ｑのドレイン−ソース間に接続されているスナバ回路のコンデンサ成分やスイッチング素子Ｑに付随する寄生容量（ドレイン−ソース間容量等）と共振回路を構成し、これによりドレイン−ソース間電圧Ｖ_ＤＳが振動する（波形Ａ参照）。また、上記のように、漏れインダクタンスのインダクタンスはかなり小さいので、ドレイン−ソース間電圧Ｖ_ＤＳの振動周波数は比較的高い。

その後、整流ダイオードＤ_２に順方向電流が流れなくなると（波形Ｂ参照）、二次巻線Ｔ_２が短絡状態から開放状態に移行するので、一次巻線Ｔ_１のインダクタンスは本来のインダクタンス（数百μＨオーダー）に戻り、ドレイン−ソース間電圧Ｖ_ＤＳの振動周波数は低くなる。

一方、スイッチング素子ＱがＯＦＦ状態からＯＮ状態に切替わると、スナバコンデンサＣに蓄えられていた電荷が放電され、スイッチング素子Ｑ、補助巻線Ｔ_３、および第１ダイオードＤ_４Ａに電流（放電電流）Ｉ_ＯＮが流れる（波形Ｄ参照）。電流Ｉ_ＯＮの波高値は、補助巻線Ｔ_３のインダクタンスによって制限される。すなわち、本実施形態では、図４に示すダンパタイプのスナバ回路のスナバ抵抗Ｒに代えて、補助巻線Ｔ_３を利用して電流Ｉ_ＯＮの波高値を下げることが可能となっている。ここで、図４に示すスナバ抵抗Ｒでも電流Ｉ_ＯＮの波高値を制限してスイッチング素子Ｑの損失を低減することはできるが、スナバ抵抗Ｒ自体での損失が発生してしまう。これに対し、本実施形態では、スナバ抵抗Ｒを用いることなく、補助巻線Ｔ_３のインダクタンスにより電流Ｉ_ＯＮの波高値を制限しているので、スイッチング素子Ｑの導通損失を低減しながらも、スナバ抵抗Ｒによる損失を回避することができる。

ここで、電流Ｉ_ＯＮの波高値は、スナバコンデンサＣの充電電荷、つまり静電容量が大きくなるにつれて上昇する。このため、図４に示す従来のスイッチング電源装置において、逆に、スナバコンデンサＣの静電容量を小さくして電流Ｉ_ＯＮの波高値を下げることにより、スナバ抵抗Ｒでの損失を抑制することも考えられる。しかしながら、スナバコンデンサＣの静電容量はある程度大きくないと、ドレイン−ソース間電圧Ｖ_ＤＳの振動周波数を低下させることができず、所望のノイズ対策効果が得られないという問題が生じてしまう。したがって、スナバコンデンサＣの静電容量を小さくすることによって、スナバ抵抗Ｒでの損失を低減するのには限界がある。

なお、図１において、電流Ｉ_ＯＮは、スイッチング素子Ｑを通った後に平滑コンデンサＣ_４を経由して第２ダイオードＤ_４Ｂに向かって流れていくことはない。第２ダイオードＤ_４Ｂが電流Ｉ_ＯＮの流通方向に対して逆方向に接続されているからである。

また、図１において、トランスＴの各巻線に付された「●」は巻線の極性を示しており、一次巻線Ｔ_１に電流が流れると、他の巻線においても同一方向に誘導電流が流れるようになっている。したがって、スイッチング素子ＱがＯＮ状態に切替わり、一次巻線Ｔ_１の一端側（●が付された側）から他端側に向かう電流が流れると、補助巻線Ｔ_３においても一端側（●が付された側）から他端側に向かう誘導電流が発生する。
ここで、本実施形態では、スイッチング素子ＱがＯＮ状態に切替わった際に、スナバコンデンサＣの放電電流である電流Ｉ_ＯＮが、補助巻線Ｔ_３の一端側（●が付された側）から他端側に向かって流れる。したがって、電流Ｉ_ＯＮはトランスＴの駆動電流に流用されていることになる。

以上のように、本発明に係るスイッチング電源装置１では、スイッチング素子ＱをＯＦＦ状態に切替えた際にスナバコンデンサＣを充電する充電電流（Ｉ_ＯＦＦ）が、第２ダイオードＤ_４Ｂを経由して平滑コンデンサＣ_４に流れる。したがって、スイッチング素子Ｑのドレイン−ソース間電圧Ｖ_ＤＳを比較的なだらかに上昇させ、ノイズの低減を図ることができる。一方、スイッチング素子ＱをＯＮ状態に切替えた際に流れる電流Ｉ_ＯＮは、補助巻線Ｔ_３の誘導電流の一部として流用される。これにより、電流Ｉ_ＯＮをトランスＴの駆動エネルギーの一部として有効利用することが可能となり、装置の高効率化を図ることができる。
また、本発明に係るスイッチング電源装置１では、補助巻線Ｔ_３のインダクタンスによって電流Ｉ_ＯＮの波高値を下げることができるので、スイッチング素子Ｑのドレイン電流Ｉ_Ｄも減少し、スイッチング素子Ｑの導通損失を低減することができる。その結果、ノイズの低減とスイッチング電源装置の高効率化を図ることができる。

［比較実験］
図１に示す本発明に係るスイッチング電源装置１（実施例）と、図４に示す従来のスイッチング電源装置１’（従来例）について、同一条件の下で入力電力と変換効率を測定した結果を示す。なお、いずれの電源装置においても、交流電圧Ｖ_ＩＮはＡＣ１００Ｖ、出力条件は１６Ｖ／１．８Ａ、スイッチング周波数は７０ｋＨｚ、スナバコンデンサＣは２２０ｐＦとした。また、従来例におけるスナバ抵抗Ｒは４７Ωとした。

表１に示す結果から明らかなように、実施例に係るスイッチング電源装置は、従来例に係るスイッチング電源装置よりも変換効率が高く、同一出力条件における入力電力が少ない。上記したように、本発明に係るスイッチング電源装置では、スナバ回路における損失が低減されるとともに、スイッチング動作をさせた際のスナバコンデンサＣの放電電流（Ｉ_ＯＮ）が有効に活用されるからである。

なお、上記比較実験においては、スナバコンデンサＣの静電容量はいずれも２２０ｐＦとしたが、本発明に係るスイッチング電源装置は、スナバコンデンサＣの静電容量をさらに増加させても、従来例に比較して効率が悪化することがない。このため、実施例に係るスイッチング電源装置では、効率を悪化させることなく、さらにスナバコンデンサＣの容量を増加させることができる。
これにより、図３に示すように、スイッチング素子Ｑのドレイン−ソース間電圧Ｖ_ＤＳの立ち上がりを緩やかにし、振動周波数を低くすることができるので、ＯＦＦ状態に切替わる際に発生するノイズをさらに抑制することができる。すなわち、実施例に係るスイッチング電源装置では、主として一次巻線Ｔ_１の漏れインダクタンスとスナバコンデンサＣとで共振している振動波形の振動周波数、および主として一次巻線Ｔ_１の本来のインダクタンスとスナバコンデンサＣとで共振している振動波形の振動周波数を低下させるとともに、その振幅を小さくすることができる。これにより、図３（Ａ）（Ｂ）に示すように、スイッチング素子Ｑのドレイン−ソース間電圧Ｖ_ＤＳの波形と、ドレイン電流Ｉ_Ｄの波形との重複部分の面積で表されるスイッチングロスを増加させることなく、ノイズを低減することができる。

以上のように、実施例に係るスイッチング電源装置によれば、放電電流（Ｉ_ＯＮ）の波高値を補助巻線Ｔ_３のインダクタンスで抑えるとともに、スナバコンデンサＣの放電電流（Ｉ_ＯＮ）を有効に活用することができるので、装置の高効率化を図ることができる。したがって、従来例に比較して効率を悪化させることなく、スナバコンデンサＣの静電容量を増加させることができる。そして、これにより、スイッチング素子Ｑのドレイン−ソース間電圧Ｖ_ＤＳの立ち上がりを緩やかにし、立ち上がり時に発生する共振の振動周波数を低下させ、ノイズの低減を図ることができる。
したがって、本発明によれば、高効率で、かつスイッチング動作に伴って発生するノイズを低減することができるスイッチング電源装置を提供することができる。

本発明に係るスイッチング電源装置の回路図およびブロック図である。 スイッチング素子をスイッチング動作させた際の、本発明に係るスイッチング電源装置の動作を示すグラフである。 本発明に係るスイッチング電源装置におけるスイッチング素子のドレイン−ソース間電圧とドレイン電流のグラフであって、（Ｂ）は（Ａ）よりもスナバコンデンサの静電容量を増加させた場合のグラフである。 従来のスイッチング電源装置の回路図およびブロック図である。

符号の説明

１ スイッチング電源装置
２ 交流電源
３ 制御部
４ 出力電圧検出部
５ 補助電源部

Claims (4)

1. トランスの一次巻線に接続されたスイッチング素子と、当該スイッチング素子のスイッチング動作を制御する制御部とを備え、前記スイッチング素子のスイッチング動作によって前記トランスの二次巻線に誘起される交流電圧を整流および平滑して出力電圧を生成するとともに、当該出力電圧を前記制御部にフィードバックすることにより、前記出力電圧が一定に保たれるスイッチング電源装置であって、
   前記トランスの一次側に設けられた補助巻線と、
   前記補助巻線の一端にアノードが接続された第１ダイオード、および当該第１ダイオードのカソードにアノードが接続された第２ダイオードを含み、前記補助巻線に誘起される交流電圧を整流する整流部と、
   一端が前記第２ダイオードのカソードに接続されるとともに他端が前記補助巻線の他端に接続され、前記整流部によって整流された前記交流電圧を平滑する平滑コンデンサと、
   前記一次巻線および前記スイッチング素子の接続点と、前記第１ダイオードおよび第２ダイオードの接続点の間に介装されたスナバコンデンサと、
   を有し、
   前記補助巻線の他端が、前記スイッチング素子の端部のうち前記一次巻線と接続されている端部とは反対側の端部に接続され、
   前記スイッチング素子がＯＦＦ状態となった際に、前記スナバコンデンサを充電する充電電流が前記第２ダイオードおよび前記平滑コンデンサを介して流れ、前記スイッチング素子がＯＮ状態となった際に、前記スナバコンデンサから放電される放電電流が前記スイッチング素子、前記補助巻線および前記第１ダイオードを介して流れることを特徴とするスイッチング電源装置。
2. 前記スイッチング素子がＯＮ状態となった際に、前記補助巻線に流れる誘導電流の向きと、前記スイッチング素子を通って前記補助巻線に流れ出す前記スナバコンデンサの放電電流の向きとが同一であることを特徴とする請求項１に記載のスイッチング電源装置。
3. 前記スイッチング素子はＦＥＴであり、前記ＦＥＴのドレインが前記一次巻線に接続され、前記ＦＥＴのソースが前記補助巻線の他端に接続され、
   前記ＦＥＴのドレイン−ソース間に前記スナバコンデンサと前記平滑コンデンサとが前記第２ダイオードを挟んで介装されていることを特徴とする請求項１または２に記載のスイッチング電源装置。
4. 前記補助巻線、前記第１ダイオード、前記第２ダイオード、および前記平滑コンデンサが補助電源部を構成し、当該補助電源部が、前記平滑コンデンサで平滑された後の電圧を前記制御部の電源電圧として供給することを特徴とする請求項１ないし３のいずれかに記載のスイッチング電源装置。

Images