JP5171639B2 - クロックおよび電源グリッドスタンダードセルを用いたasicデザイン - Google Patents
クロックおよび電源グリッドスタンダードセルを用いたasicデザイン Download PDFInfo
- Publication number
- JP5171639B2 JP5171639B2 JP2008547813A JP2008547813A JP5171639B2 JP 5171639 B2 JP5171639 B2 JP 5171639B2 JP 2008547813 A JP2008547813 A JP 2008547813A JP 2008547813 A JP2008547813 A JP 2008547813A JP 5171639 B2 JP5171639 B2 JP 5171639B2
- Authority
- JP
- Japan
- Prior art keywords
- grid
- clock
- design
- circuit
- cells
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000013461 design Methods 0.000 title claims description 85
- 238000000034 method Methods 0.000 claims description 22
- 239000002184 metal Substances 0.000 claims description 12
- 230000008878 coupling Effects 0.000 claims description 2
- 238000010168 coupling process Methods 0.000 claims description 2
- 238000005859 coupling reaction Methods 0.000 claims description 2
- 238000001465 metallisation Methods 0.000 description 19
- 239000004020 conductor Substances 0.000 description 13
- 238000009792 diffusion process Methods 0.000 description 12
- 239000000872 buffer Substances 0.000 description 11
- 239000003990 capacitor Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 230000010354 integration Effects 0.000 description 5
- 239000000463 material Substances 0.000 description 4
- 238000012360 testing method Methods 0.000 description 4
- 238000003780 insertion Methods 0.000 description 3
- 230000037431 insertion Effects 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000001934 delay Effects 0.000 description 2
- 230000001419 dependent effect Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000012938 design process Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 238000010561 standard procedure Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/10—Distribution of clock signals, e.g. skew
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/118—Masterslice integrated circuits
- H01L27/11803—Masterslice integrated circuits using field effect technology
- H01L27/11807—CMOS gate arrays
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Manipulation Of Pulses (AREA)
- Logic Circuits (AREA)
Description
Claims (21)
- 複数のデザインセルから構成された回路であって、
第1および第2の配向の導電グリッド部分を有する集積された電源およびクロック導電グリッドと第1および第2の配向の前記集積された電源およびクロック導電グリッド部分間の規則的な交差とを含む集積された電源およびクロックグリッドを形成するようにともに配されたグリッドデザインセルであって、各グリッドデザインセルは、第1および第2の配向の少なくとも1つにグリッドデザインセルの長さを延在する少なくとも1つのクロックラインと少なくとも1つの電源レールを含む、前記グリッドデザインセルと、
前記集積された電源およびクロックグリッドと結合されかつ前記集積された電源およびクロックグリッド内に回路を形成する回路デザインセルと、
を有する回路。 - デカップリングキャパシタンスは、各グリッドデザインセルの電源レールとグランドラインとの間に提供される、請求項1に記載の回路。
- 前記集積された電源およびクロックグリッドのクロック部分は、前記集積された電源およびクロックグリッドの電源部分によってシールドされる、請求項1に記載の回路。
- 少なくとも1つの電源レールおよび少なくとも1つのクロックラインは、同一の金属層で構成される、請求項1に記載の回路。
- 各グリッドデザインセルは、第2の配向の少なくとも1つの電源レールおよび少なくとも1つのクロックラインと第1の配向の少なくとも1つの他の電源レールとを含む、請求項1に記載の回路。
- 各グリッドデザインセルは、第1および第2の配向の各々に少なくとも1つの電源レールと少なくとも1つのクロックラインとを含む、請求項1に記載の回路。
- 各グリッドデザインセルは、異なる配向の電源レールを相互接続し、かつ異なる配向のクロックラインを相互接続する、請求項6に記載の回路。
- 各グリッドデザインセルは、隣接するグリッドデザインセルが隣り合わせることによって互いに電気的に結合されるように形成される、請求項1に記載の回路。
- 回路を設計するコンピュータが実施する方法であって、
集積された電源およびクロックグリッドの設計であって、当該集積された電源およびクロックグリッドは、第1および第2の配向の導電グリッド部分を有する集積された電源およびクロック導電グリッドと第1および第2の配向の前記集積された電源およびクロック導電グリッド部分間の規則的な交差を含み、かつともに配置された個々のグリッドデザインセルからなり、各グリッドデザインセルは、第1および第2の配向の少なくとも1つにグリッドデザインセルの長さを延在する少なくとも1つのクロックラインおよび少なくとも1つの電源レールを含んでおり、
コンピュータを用いることにより、前記集積された電源およびクロックグリッドに結合されかつ前記集積された電源およびクロックグリッド内に個々の回路デザインセルの回路を設計する、
方法。 - 前記方法はさらに、ソフトウエアツールを使用することで、個々のグリッドデザインセルを配置し、
前記ソフトウエアツールを使用することで個々の回路デザインセルを配置することを含む、請求項9に記載の方法。 - 前記ソフトウエアツールは、ASICソフトウエアツールである、請求項9に記載の方法。
- 前記方法はさらに、前記集積された電源およびクロックグリッドのクロック部分を、前記集積された電源およびクロックグリッドの電源部分でシールドすることを含む、請求項9に記載の方法。
- 前記方法はさらに、前記集積された電源およびクロックグリッドの電源部分を使用してデカップリングキャパシタンスを提供することを含む、請求項9に記載の方法。
- 前記方法はさらに、同一の金属層に少なくとも1つの電源レールと少なくとも1つのクロックラインを提供することを含む、請求項9に記載の方法。
- 個々のグリッドデザインセルは、第2の配向に少なくとも1つの電源レールと少なくとも1つのクロックラインとを含み、かつ第1の配向に少なくとも1つの他の電源レールを含む、請求項9に記載の方法。
- 個々のグリッドデザインセルは、第1および第2の配向の各々に少なくとも1つの電源レールと少なくとも1つのクロックラインとを含む、請求項9に記載の方法。
- 前記方法はさらに、相互接続を提供するものであり、前記グリッドデザインセルは、異なる配向の電源レールを相互接続し、かつ異なる配向のクロックラインを相互接続することを含む、請求項16に記載の方法。
- 相互接続は、隣接するグリッドデザインセルを接合することによって提供される、請求項17に記載の方法。
- 集積された電源およびクロックグリッドを提供するコンピュータが実施する方法であって、
コンピュータを使用することにより、ASICツールで個々のグリッドデザインセルを配置するものであり、前記グリッドデザインセルは、電圧およびクロック要素を含み、集積された電源およびクロックグリッドを形成し、前記集積された電源およびクロックグリッドは、第1および第2の配向の導電グリッド部分を有する集積された電源およびクロック導電グリッドと第1および第2の配向の前記集積された電源およびクロック導電グリッド部分間の規則的な交差とを含み、各グリッドデザインセルはさらに、少なくとも1つの電源レールと第1および第2の配向の少なくとも1つにグリッドデザインセルの長さを延在する少なくとも1つのクロックラインとを有しており、
コンピュータを使用することにより、ASICツールで個々の回路デザインセルを配置すること、
を含む方法。 - デザインシステムであって、
少なくとも1つの回路デザインセルと、
集積された電源およびクロックグリッドを形成する複数のグリッドデザインセルであって、前記集積された電源およびクロックグリッドは、第1および第2の配向の導電グリッド部分を有する集積された電源およびクロック導電グリッドと第1および第2の配向の前記集積された電源およびクロック導電グリッド部分間の規則的な交差とを含み、各グリッドデザインセルはさらに、第1および第2の配向の少なくとも1つにグリッドデザインセルの長さを拡張する少なくとも1つのクロックラインと少なくとも1つの電源レールとを含む、前記複数のグリッドデザインセルと、
配置するソフトウエアであって、当該配置するソフトウエアは、複数のグリッドデザインセルと少なくとも1つの回路デザインセルを配置する、前記配置するソフトウエアと、
ルーティングするソフトウエアであって、当該ルーティングソフトウエアは、複数のグリッドデザインセル間、少なくとも1つの回路デザインセルと複数のグリッドデザインセル間、および少なくとも1つの回路デザインセルと少なくとも1つの他の回路デザインセル間の相互結合を提供する、前記ルーティングするソフトウエアと、
を有するデザインシステム。 - ASICスタンダードデザインセルであって、
少なくとも1つの電源レールと、
少なくとも1つのクロックラインであって、前記少なくとも1つの電源レールと前記少なくとも1つのクロックラインは互いに並行であり、前記少なくとも1つの電源レールと前記少なくとも1つのクロックラインは、隣接する回路デザインセルのグリッドラインに接続されるよう適合される、前記少なくとも1つのクロックラインと、
を有するデザインセル。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/322,160 US7761831B2 (en) | 2005-12-29 | 2005-12-29 | ASIC design using clock and power grid standard cell |
US11/322,160 | 2005-12-29 | ||
PCT/CA2006/002118 WO2007073599A1 (en) | 2005-12-29 | 2006-12-22 | Asic design using clock and power grid standard cell |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2009521811A JP2009521811A (ja) | 2009-06-04 |
JP2009521811A5 JP2009521811A5 (ja) | 2010-02-04 |
JP5171639B2 true JP5171639B2 (ja) | 2013-03-27 |
Family
ID=38217649
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008547813A Expired - Fee Related JP5171639B2 (ja) | 2005-12-29 | 2006-12-22 | クロックおよび電源グリッドスタンダードセルを用いたasicデザイン |
Country Status (7)
Country | Link |
---|---|
US (1) | US7761831B2 (ja) |
EP (1) | EP1974382A4 (ja) |
JP (1) | JP5171639B2 (ja) |
KR (1) | KR101328208B1 (ja) |
CN (1) | CN101351886B (ja) |
TW (1) | TWI444841B (ja) |
WO (1) | WO2007073599A1 (ja) |
Families Citing this family (51)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7475374B1 (en) * | 2005-12-20 | 2009-01-06 | Advanced Micro Devices, Inc. | Clock grid driven by virtual leaf drivers |
US7550820B2 (en) * | 2006-08-10 | 2009-06-23 | Taiwan Semiconductor Manufacturing Co., Ltd. | Reverse-biased PN diode decoupling capacitor |
JP4733059B2 (ja) * | 2007-01-30 | 2011-07-27 | 富士通株式会社 | 集積回路設計装置、集積回路設計方法及び集積回路設計プログラム |
JP2008218730A (ja) * | 2007-03-05 | 2008-09-18 | Nec Electronics Corp | 半導体装置の設計方法及び設計プログラム |
US20080256380A1 (en) * | 2007-04-16 | 2008-10-16 | Masanori Tsutsumi | Semiconductor integrated circuit and layout method for the same |
JP2008311361A (ja) * | 2007-06-13 | 2008-12-25 | Nec Electronics Corp | 半導体集積回路、半導体集積回路のレイアウト設計方法、及び半導体集積回路の自動レイアウトプログラム |
KR101477512B1 (ko) * | 2008-03-18 | 2014-12-31 | 삼성전자주식회사 | 액티브 클럭 쉴딩 구조의 회로 및 이를 포함하는 반도체집적 회로 |
JP2009231513A (ja) * | 2008-03-21 | 2009-10-08 | Elpida Memory Inc | 半導体装置 |
TWI361362B (en) * | 2008-03-25 | 2012-04-01 | Realtek Semiconductor Corp | Integrated circuit design method applied to a plurality of library cells and integrated circuit design system thereof |
US8024690B2 (en) * | 2008-05-19 | 2011-09-20 | Arm Limited | Method, system and computer program product for determining routing of data paths in interconnect circuitry providing a narrow interface for connection to a first device and a wide interface for connection to a distributed plurality of further devices |
JP4582195B2 (ja) * | 2008-05-29 | 2010-11-17 | ソニー株式会社 | 表示装置 |
US7847408B2 (en) * | 2009-01-16 | 2010-12-07 | Oracle America, Inc. | Integrated clock and power distribution |
US8368226B2 (en) * | 2009-12-23 | 2013-02-05 | Oracle International Corporation | Die power structure |
US8402418B2 (en) * | 2009-12-31 | 2013-03-19 | Nvidia Corporation | System and process for automatic clock routing in an application specific integrated circuit |
US8742464B2 (en) | 2011-03-03 | 2014-06-03 | Synopsys, Inc. | Power routing in standard cells |
US8612914B2 (en) | 2011-03-23 | 2013-12-17 | Synopsys, Inc. | Pin routing in standard cells |
US8631374B2 (en) | 2011-03-30 | 2014-01-14 | Synopsys, Inc. | Cell architecture for increasing transistor size |
US8513978B2 (en) * | 2011-03-30 | 2013-08-20 | Synopsys, Inc. | Power routing in standard cell designs |
CN102799698B (zh) * | 2011-05-26 | 2014-07-23 | 国际商业机器公司 | 一种用于专用集成电路的时钟树规划的方法和系统 |
JP5112539B2 (ja) * | 2011-06-01 | 2013-01-09 | 株式会社東芝 | 半導体集積回路 |
US9939883B2 (en) | 2012-12-27 | 2018-04-10 | Nvidia Corporation | Supply-voltage control for device power management |
US8819610B2 (en) | 2013-01-09 | 2014-08-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method and layout of an integrated circuit |
US9602083B2 (en) | 2013-07-03 | 2017-03-21 | Nvidia Corporation | Clock generation circuit that tracks critical path across process, voltage and temperature variation |
US9766649B2 (en) | 2013-07-22 | 2017-09-19 | Nvidia Corporation | Closed loop dynamic voltage and frequency scaling |
US10103719B2 (en) | 2013-07-22 | 2018-10-16 | Nvidia Corporation | Integrated voltage regulator with in-built process, temperature and aging compensation |
US9984191B2 (en) * | 2014-08-29 | 2018-05-29 | Taiwan Semiconductor Manufacturing Company | Cell layout and structure |
CN104732029A (zh) * | 2015-03-27 | 2015-06-24 | 西安华芯半导体有限公司 | 一种低失配时钟输出电路 |
US9640480B2 (en) * | 2015-05-27 | 2017-05-02 | Qualcomm Incorporated | Cross-couple in multi-height sequential cells for uni-directional M1 |
CN106777437B (zh) * | 2015-11-24 | 2020-05-19 | 龙芯中科技术有限公司 | 时钟系统的构造方法、装置和时钟系统 |
CN105550459B (zh) * | 2015-12-29 | 2019-03-19 | 山东海量信息技术研究院 | 一种asic设计时钟网络提取系统 |
US10157254B2 (en) * | 2015-12-29 | 2018-12-18 | Taiwan Semiconductor Manufacturing Co., Ltd. | Techniques based on electromigration characteristics of cell interconnect |
EP3414642A4 (en) * | 2016-02-08 | 2020-09-30 | Chaologix, Inc. | SIDE CHANNEL CONSCIOUS AUTOMATIC PLACE AND ROUTE |
US11189569B2 (en) * | 2016-09-23 | 2021-11-30 | Advanced Micro Devices, Inc. | Power grid layout designs for integrated circuits |
US10366199B2 (en) | 2017-04-11 | 2019-07-30 | Qualcomm Incorporated | Cell-based power grid (PG) architecture |
US10186510B2 (en) | 2017-05-01 | 2019-01-22 | Advanced Micro Devices, Inc. | Vertical gate all around library architecture |
US10304728B2 (en) | 2017-05-01 | 2019-05-28 | Advanced Micro Devices, Inc. | Double spacer immersion lithography triple patterning flow and method |
US10540470B1 (en) * | 2017-05-03 | 2020-01-21 | Cadence Design Systems, Inc. | Generating a power grid for an integrated circuit |
CN107424991A (zh) * | 2017-06-19 | 2017-12-01 | 南京中感微电子有限公司 | 一种集成电路及印刷电路板 |
US10747931B2 (en) | 2017-07-28 | 2020-08-18 | Advanced Micro Devices, Inc. | Shift of circuit periphery layout to leverage optimal use of available metal tracks in periphery logic |
US10163884B1 (en) | 2017-08-02 | 2018-12-25 | Qualcomm Incorporated | Cell architecture with intrinsic decoupling capacitor |
CN107817870A (zh) * | 2017-10-16 | 2018-03-20 | 算丰科技(北京)有限公司 | 时钟信号传递方法和装置、时钟树、芯片、电子设备 |
US11120190B2 (en) * | 2017-11-21 | 2021-09-14 | Advanced Micro Devices, Inc. | Metal zero power ground stub route to reduce cell area and improve cell placement at the chip level |
US10438937B1 (en) | 2018-04-27 | 2019-10-08 | Advanced Micro Devices, Inc. | Metal zero contact via redundancy on output nodes and inset power rail architecture |
US10818762B2 (en) | 2018-05-25 | 2020-10-27 | Advanced Micro Devices, Inc. | Gate contact over active region in cell |
KR102157355B1 (ko) | 2019-04-23 | 2020-09-18 | 삼성전자 주식회사 | 표준 셀들을 포함하는 집적 회로, 이를 제조하기 위한 방법 및 컴퓨팅 시스템 |
US10796061B1 (en) | 2019-08-29 | 2020-10-06 | Advanced Micro Devices, Inc. | Standard cell and power grid architectures with EUV lithography |
US11687778B2 (en) | 2020-01-06 | 2023-06-27 | The Research Foundation For The State University Of New York | Fakecatcher: detection of synthetic portrait videos using biological signals |
CN111934684B (zh) * | 2020-07-31 | 2022-12-20 | 新华三半导体技术有限公司 | 一种缓冲器、时钟网格电路和信号驱动方法 |
CN113657065B (zh) * | 2021-07-20 | 2023-08-25 | 长鑫存储技术有限公司 | 时钟电路、存储器及半导体结构的制作方法 |
US11853672B2 (en) | 2021-07-28 | 2023-12-26 | International Business Machines Corporation | Integrated circuit development using adaptive tile design approach for metal insulator metal capacitor insertion |
US11862640B2 (en) | 2021-09-29 | 2024-01-02 | Advanced Micro Devices, Inc. | Cross field effect transistor (XFET) library architecture power routing |
Family Cites Families (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5691662A (en) * | 1994-04-07 | 1997-11-25 | Hitachi Microsystems, Inc. | Method for minimizing clock skew in integrated circuits and printed circuits |
JPH10189746A (ja) | 1996-12-27 | 1998-07-21 | Oki Electric Ind Co Ltd | Lsi論理回路の配線レイアウト方法 |
US6205571B1 (en) * | 1998-12-29 | 2001-03-20 | International Business Machines Corporation | X-Y grid tree tuning method |
US6510545B1 (en) * | 2000-01-19 | 2003-01-21 | Sun Microsystems, Inc. | Automated shielding algorithm for dynamic circuits |
US6397375B1 (en) | 2000-02-18 | 2002-05-28 | Hewlett-Packard Company | Method for managing metal resources for over-the-block routing in integrated circuits |
US6467074B1 (en) * | 2000-03-21 | 2002-10-15 | Ammocore Technology, Inc. | Integrated circuit architecture with standard blocks |
US6370678B1 (en) * | 2000-04-27 | 2002-04-09 | Agilent Technologies, Inc. | System and method for adjusting logic synthesis based on power supply circuit models |
US6617621B1 (en) * | 2000-06-06 | 2003-09-09 | Virage Logic Corporation | Gate array architecture using elevated metal levels for customization |
US6737728B1 (en) * | 2000-10-12 | 2004-05-18 | Intel Corporation | On-chip decoupling capacitor and method of making same |
JP2002158335A (ja) * | 2000-11-22 | 2002-05-31 | Toshiba Corp | 半導体装置の配線構造およびその設計方法 |
US6909127B2 (en) | 2001-06-27 | 2005-06-21 | Intel Corporation | Low loss interconnect structure for use in microelectronic circuits |
US6522186B2 (en) | 2001-06-27 | 2003-02-18 | Intel Corporation | Hierarchical clock grid for on-die salphasic clocking |
US6614279B2 (en) * | 2001-08-29 | 2003-09-02 | Intel Corporation | Clock receiver circuit for on-die salphasic clocking |
US6823499B1 (en) * | 2001-09-18 | 2004-11-23 | Lsi Logic Corporation | Method for designing application specific integrated circuit structure |
JP4931308B2 (ja) * | 2001-09-28 | 2012-05-16 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置 |
US6910194B2 (en) * | 2002-07-19 | 2005-06-21 | Agilent Technologies, Inc. | Systems and methods for timing a linear data path element during signal-timing verification of an integrated circuit design |
US7739624B2 (en) * | 2002-07-29 | 2010-06-15 | Synopsys, Inc. | Methods and apparatuses to generate a shielding mesh for integrated circuit devices |
US6898769B2 (en) * | 2002-10-10 | 2005-05-24 | International Business Machines Corporation | Decoupling capacitor sizing and placement |
US6948142B2 (en) * | 2003-06-02 | 2005-09-20 | Lsi Logic Corporation | Intelligent engine for protection against injected crosstalk delay |
US7107200B1 (en) * | 2003-10-03 | 2006-09-12 | Sun Microsystems, Inc. | Method and apparatus for predicting clock skew for incomplete integrated circuit design |
US7237217B2 (en) * | 2003-11-24 | 2007-06-26 | International Business Machines Corporation | Resonant tree driven clock distribution grid |
US7111266B2 (en) * | 2003-11-24 | 2006-09-19 | International Business Machines Corp. | Multiple voltage integrated circuit and design method therefor |
US7117457B2 (en) * | 2003-12-17 | 2006-10-03 | Sequence Design, Inc. | Current scheduling system and method for optimizing multi-threshold CMOS designs |
JP2005268278A (ja) * | 2004-03-16 | 2005-09-29 | Matsushita Electric Ind Co Ltd | 半導体装置 |
US7424696B2 (en) * | 2004-12-03 | 2008-09-09 | Lsi Corporation | Power mesh for multiple frequency operation of semiconductor products |
US7788613B2 (en) * | 2005-07-06 | 2010-08-31 | Fujitsu Limited | Border-enhanced sliding window scheme (SWS) for determining clock timing in a mesh-based clock architecture |
-
2005
- 2005-12-29 US US11/322,160 patent/US7761831B2/en active Active
-
2006
- 2006-12-20 TW TW095147967A patent/TWI444841B/zh not_active IP Right Cessation
- 2006-12-22 EP EP06840545A patent/EP1974382A4/en not_active Withdrawn
- 2006-12-22 KR KR1020087017299A patent/KR101328208B1/ko active IP Right Grant
- 2006-12-22 CN CN2006800499085A patent/CN101351886B/zh not_active Expired - Fee Related
- 2006-12-22 JP JP2008547813A patent/JP5171639B2/ja not_active Expired - Fee Related
- 2006-12-22 WO PCT/CA2006/002118 patent/WO2007073599A1/en active Application Filing
Also Published As
Publication number | Publication date |
---|---|
CN101351886A (zh) | 2009-01-21 |
KR20080089597A (ko) | 2008-10-07 |
KR101328208B1 (ko) | 2013-11-14 |
US7761831B2 (en) | 2010-07-20 |
CN101351886B (zh) | 2012-05-09 |
TW200809560A (en) | 2008-02-16 |
TWI444841B (zh) | 2014-07-11 |
JP2009521811A (ja) | 2009-06-04 |
WO2007073599A1 (en) | 2007-07-05 |
US20070157144A1 (en) | 2007-07-05 |
EP1974382A4 (en) | 2010-11-03 |
EP1974382A1 (en) | 2008-10-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5171639B2 (ja) | クロックおよび電源グリッドスタンダードセルを用いたasicデザイン | |
US10747933B2 (en) | Channel-less integrated circuit layout wiring for chips including a plurality of partitions | |
CN109314110B (zh) | 用于基于鳍片计数的扩散的标准单元架构 | |
Pavlidis et al. | Interconnect-based design methodologies for three-dimensional integrated circuits | |
Das | Design automation and analysis of three-dimensional integrated circuits | |
JP4002412B2 (ja) | 基本セル、集積回路レイアウトセクション、集積回路レイアウト、集積回路デバイスおよび集積回路の信号線を設計する方法 | |
US9292644B2 (en) | Row based analog standard cell layout design and methodology | |
US9024657B2 (en) | Architectural floorplan for a structured ASIC manufactured on a 28 NM CMOS process lithographic node or smaller | |
US8629548B1 (en) | Clock network fishbone architecture for a structured ASIC manufactured on a 28 NM CMOS process lithographic node | |
US6308309B1 (en) | Place-holding library elements for defining routing paths | |
US10812079B2 (en) | Integrated circuit layout wiring for multi-core chips | |
US7564077B2 (en) | Performance and area scalable cell architecture technology | |
US10114919B2 (en) | Placing and routing method for implementing back bias in FDSOI | |
Shi et al. | On the design of ultra-high density 14nm finfet based transistor-level monolithic 3d ics | |
TW202219808A (zh) | 具有背側電力軌的單元架構 | |
Pentapati et al. | A logic-on-memory processor-system design with monolithic 3-D technology | |
Chang et al. | Impact and design guideline of monolithic 3-D IC at the 7-nm technology node | |
Zhu et al. | Package clock distribution design optimization for high-speed and low-power VLSIs | |
Moraes et al. | An Efficient Layout Style for Three-Metal CMOS Macro-Cells | |
Deng et al. | A feasibility study of 2.5 D system integration | |
Sabado II | Asynchronous 3D (Async3D): Design Methodology and Analysis of 3D Asynchronous Circuits | |
Kalargaris | Design Methodologies and Tools for Vertically Integrated Circuits | |
Xu | HIGH PERFORMANCE CLOCK DISTRIBUTION FOR HIGH-SPEED VLSI SYSTEMS | |
Chen et al. | Clock-tree routing with single buffer-block allocation strategy |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091210 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091210 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120823 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120828 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121122 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121225 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121225 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |