JP5168117B2 - シリコンエピタキシャルウェーハの製造方法 - Google Patents

シリコンエピタキシャルウェーハの製造方法 Download PDF

Info

Publication number
JP5168117B2
JP5168117B2 JP2008315519A JP2008315519A JP5168117B2 JP 5168117 B2 JP5168117 B2 JP 5168117B2 JP 2008315519 A JP2008315519 A JP 2008315519A JP 2008315519 A JP2008315519 A JP 2008315519A JP 5168117 B2 JP5168117 B2 JP 5168117B2
Authority
JP
Japan
Prior art keywords
substrate
single crystal
heat treatment
silicon
diffusion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008315519A
Other languages
English (en)
Other versions
JP2010141099A (ja
Inventor
裕之 丸山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP2008315519A priority Critical patent/JP5168117B2/ja
Publication of JP2010141099A publication Critical patent/JP2010141099A/ja
Application granted granted Critical
Publication of JP5168117B2 publication Critical patent/JP5168117B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Crystals, And After-Treatments Of Crystals (AREA)

Description

本発明は、拡散熱処理されたシリコン単結晶基板上にエピタキシャル層を成長させるシリコンエピタキシャルウェーハの製造方法に関する。
半導体素子を形成するための半導体基板として、CZ(Czochralski)法やMCZ(Magnetic Czochralski)法で成長させたシリコン単結晶基板や、シリコン単結晶基板表面に不純物(ドーパント)を拡散し、その後エピタキシャル層を形成したシリコンエピタキシャルウェーハ等が従来から用いられている。
気相エピタキシャル成長技術は、バイポーラトランジスタやMOSLSI等の集積回路の製造に用いられる単結晶薄膜技術であり、清浄な半導体単結晶基板上に基板の結晶方位に合わせて均一な単結晶薄膜を成長させたり、ドーパント濃度差が大きい接合の急峻な不純物濃度勾配を形成することができるため、きわめて重要な技術である。気相エピタキシャル成長に用いる装置としては、一般的には枚葉型、縦型(パンケーキ型)、バレル型(シリンダー型)の3種類があり、これらの成長装置の原理は共通している。
一方、基板としてはシリコン単結晶基板をそのまま用いる場合と、埋め込み拡散を行ったシリコン単結晶基板を用いる場合がある。後者は、主にバイポーラデバイス用として用いられることがしばしばある。このときの拡散物質としては、N型として、Sb(アンチモン)、P(リン)、As(ヒ素)などが用いられ、P型としては、B(ボロン)が用いられるのが一般的である。また、拡散方法として、イオン注入法、塗布拡散法、熱拡散法がよく用いられる。
エピタキシャル成長のプロセスの一例としては、上記のような単結晶基板を成長装置内のサセプターと呼ばれる載置台の上に載置し、同基板を所定の反応温度に加熱して、Siを含んだ原料ガスの熱分解によってエピタキシャル層を成長させ、シリコンエピタキシャルウェーハを得る。
ところで、シリコン単結晶基板上にエピタキシャル層を形成する場合、スタッキングフォルト(SF)が発生することがあるという問題が生じる。このようなSFが発生した基板を使用して、半導体素子を製造した場合、著しい歩留まりの低下が認められることが知られている。
このSFの発生原因として主なものには、基板表面のパーティクルと呼ばれるいわゆる粒子状のごみ、基板表面のダメージ、基板表面の金属不純物等があげられる。SFは上述の原因物質を核として、逆四角錐、または逆三角錐に成長することから、基板の結晶方位により見え方が異なり、(100)の基板の場合は正方形、(111)の基板の場合は三角形の形状で観察される。(111)の基板にエピタキシャル層を成長させた場合のSFを観察した図を図4に示す。
従来、これらの原因を取り除く為に基板を洗浄することがある。この洗浄方法としては、NHOH及びHを成分とするSC−1溶液による洗浄、HCl及びHを成分とするSC−2溶液による洗浄を行う場合が多い。このような技術については、特許文献1に記載されている。
しかし、特にボロン等のドーパント拡散のための熱処理を行った基板にエピタキシャル層を成長させる際には、上記のような洗浄を行った場合でもSFが生じてしまうという問題があった。
また、拡散工程で使用される炉や、環境から、基板がCuに汚染されることがある。一般にCuの汚染源は、炉の部材であるチューブ本体、ボート、均熱管等のSiCに含まれるCuが汚染源になる場合が多く、基板内部に拡散したCuはデバイス不良等の原因となっていた。
特許第2749938号
本発明は、上記問題点に鑑みてなされたものであって、エピタキシャル層に発生するSFを防止するとともに、基板内部のCu濃度を効果的に低減することによって、後工程での歩留まりを向上することができるシリコンエピタキシャルウェーハの製造方法を提供することを目的とする。
上記目的を達成するために、本発明は、少なくとも、シリコン単結晶基板に拡散熱処理を行い、該拡散熱処理を行ったシリコン単結晶基板の表面上にエピタキシャル層を成長させるシリコンエピタキシャルウェーハの製造方法であって、前記拡散熱処理を行ったシリコン単結晶基板を常温で7日間以上保持した後に、前記シリコン単結晶基板の表面をエッチングし、その後前記エピタキシャル層を成長させることを特徴とするシリコンエピタキシャルウェーハの製造方法を提供する(請求項1)。
このように、拡散熱処理後に常温で7日間以上保持することにより、拡散熱処理等の前工程で基板内部に拡散した金属不純物であるCuを、基板の表層に十分に集結させることができる。そしてこの保持後の基板表面をエッチングすることにより、表面のパーティクル等と共に、表層に集結したCuも効果的に除去することができるため、基板のCu汚染濃度を効率的に低減することができる。さらに、このようにエピタキシャル層成長前に基板のパーティクル等と共にCuも除去することができるため、エピタキシャル層成長時に生じるSFを効果的に防止することができる。
これにより、SF等の欠陥がほとんどないエピタキシャル層を有し、基板内部のCu濃度も低いシリコンエピタキシャルウェーハを製造することができるため、後工程のデバイス作製工程等での歩留まりが向上する。
このとき、前記拡散熱処理を行ったシリコン単結晶基板を常温で14日間以上保持することが好ましい(請求項2)。
このように、常温で保持する期間が14日間以上であれば、基板表層での集結するCuが飽和状態に達して、後のエッチングによって、基板内部のCuをより多く除去することができる。
このとき、前記シリコン単結晶基板の表面のエッチングを、SC−1溶液により行うことが好ましい(請求項3)。
このようにSC−1溶液であれば、容易に表層のみをエッチングすることができ、また、基板表面への洗浄効果も高いため、より欠陥の少ないエピタキシャル層を成長させることができる。
このとき、前記拡散熱処理を行ったシリコン単結晶基板を、洗浄した後に常温で保持することが好ましい(請求項4)。
このように、洗浄によって不純物等を除去する等して基板表面を清浄にしてから保持することにより、保持している間に基板が汚染されることを防止することができるため、より汚染の少ないエピタキシャルシリコンウェーハを製造することができる。
以上のように、本発明のシリコンエピタキシャルウェーハの製造方法によれば、SF等の欠陥がほとんどないエピタキシャル層を有し、基板内部のCu濃度も低いシリコンエピタキシャルウェーハを製造することができるため、後工程のデバイス作製工程等での歩留まりが向上する。
エピタキシャル層を成長させる際に生じるSF等の欠陥や、その前工程でのCu汚染によって、デバイス作製工程での歩留まりが低下してしまうという問題があった。
本発明者はこのような問題に対して鋭意検討を行った。
図2に、TXRF法(全反射蛍光X線法)により測定したエピタキシャル成長前の拡散熱処理を施した基板表面のCu濃度と、その基板にエピタキシャル成長させた後のSF発生マップを示す。
この結果から、Cuの基板表層の濃度分布と、エピタキシャル層成長時に発生するSFには相関関係があることを見出した。これは、拡散熱処理の際の降温時に表面付近に集まってきたCuが、洗浄を行っても十分には除去されず、エピタキシャル成長時にSFの核となるためであると考えられる。なお、図中のDLとは測定限界以下であることを示す。
そして、本発明者は、このSF発生の要因となる基板表面のCu濃度について検討した結果、以下のことを見出した。
図3は、ボロン拡散熱処理を行ったシリコン単結晶基板を常温で保持した場合の、基板表面のCu濃度と経過日数の関係を示すグラフである。
Cuは常温でも基板表面に集まりやすい性質があり、発明者が調査したところによると、図3に示すように、一度基板内部に拡散したCuは、7日以上経過すると表面のCu濃度が高くなるほど基板表層に集まり、14日以上経過すると表面Cu濃度は飽和状態に達する。
以上より、本発明者は、Cu汚染が発生しやすい拡散熱処理後に、常温で7日間以上保持して表面をエッチングすることにより基板内部のCuを効果的に除去でき、その後にエピタキシャル層を成長させることで、Cu起因のSFを防止することができることを見出して、本発明を完成させた。
以下、本発明のシリコンエピタキシャルウェーハの製造方法について、実施態様の一例として、図を参照しながら詳細に説明するが、本発明はこれに限定されるものではない。
図1は、本発明のシリコンエピタキシャルウェーハの製造方法の実施態様の一例を示すフロー図である。
本発明の製造方法では、パターン付き又はパターン無しシリコン単結晶基板に拡散熱処理を行う。
この拡散熱処理は、図1A、Bに示すように、Sb、P、As等のドーパントを拡散する工程の後にB等のドーパントを拡散する工程を行うこともできるし、同時でも、順序逆でも、一方の工程のみ行うこともできる。また、拡散させる方法としては、特に限定されず、塗布拡散法やイオン注入後に熱処理を行う方法等がある。なお、本発明の拡散熱処理としては、上記のイオン注入後の熱処理や、一度基板内部に拡散したドーパントをさらに内部に拡散させる熱処理のような、拡散工程において熱処理を伴うものが含まれる。
次に、図1Cに示すように、拡散熱処理を行ったシリコン単結晶基板を洗浄することが好ましい。
例えば、前工程で基板表面に形成された酸化膜をHF水溶液で除去し、その後基板表面を保護する目的でSC−1溶液により洗浄を行ったり、SC−1溶液による洗浄の後にSC−2溶液により洗浄することもできる。SC−1溶液中においては、アルカリ性を示すため、Cuを除く、Fe、Cr、Niなどの重金属やNa、Zn、Kなどの軽金属類などの汚染を受ける可能性がある。これらの汚染を防ぐため、SC−1洗浄の後にSC−2洗浄を実施することも好ましい。
このように、洗浄によって金属不純物等を除去する等して基板表面を清浄にしてから保持することにより、保持している間に基板が汚染されることを防止することができるため、より汚染の少ないエピタキシャルシリコンウェーハを製造することができる。
次に、図1Dに示すように、本発明の製造方法では、拡散熱処理を行ったシリコン単結晶基板を常温で7日間以上保持する。
このように、拡散熱処理後に常温で7日間以上保持することにより、拡散熱処理等の前工程で基板内部に拡散した金属不純物であるCuを、基板の表層に十分に集結させることができる。尚、図3からすると、7日ではCuが最表面まで拡散していないものもあり得るが、本発明では、後工程でエッチングにより基板表面の一部を溶解除去するので、7日の保持でも効果がある。
また、この保持する期間は、拡散熱処理を行って、基板が常温(25℃程度)に戻ってからの期間をいう。また、保持方法としては、ポリプロピレン製BOX内等の基板が清浄に保たれるような場所に保管することが好ましい。
このとき、常温で14日間以上保持することが好ましい。
このように、常温で保持する期間が14日間以上であれば、基板表層での集結するCuが飽和状態に達して、後のエッチングによって、より多くのCuを除去することができる。
次に、図1Eに示すように、上記のように常温で保持した基板の表面をエッチングする。
保持後の基板表面をエッチングすることにより、表面のパーティクル等と共に、表層に集結したCuも効果的に除去することができるため、基板のCu汚染濃度を効率的に低減することができる。
このエッチングする方法としては、特に限定されず、例えばSC−1溶液(アンモニア:過酸化水素:水=1:1〜2:5〜7)を用いたり、SC−1溶液を用いた後にSC−2溶液を用いることが好ましい。
このようにSC−1溶液であれば、容易に表層のみをエッチングすることができ、また、基板表面への洗浄効果も高いため、より欠陥の少ないエピタキシャル層を成長させることができる。また、SC−1溶液の後にSC−2溶液を用いるとより洗浄効果が高い。
次に、図1Fに示すように、シリコン単結晶基板の表面にエピタキシャル層を成長させる。
このようにエピタキシャル層成長前に基板のCu、パーティクル等が除去されているため、エピタキシャル層成長時に生じる基板のCu起因のSFや、その他の欠陥を効果的に防止することができる。
以上の本発明の製造方法によれば、SF等の欠陥がほとんどないエピタキシャル層を有し、基板内部のCu濃度も低いシリコンエピタキシャルウェーハを製造することができるため、後工程のデバイス作製工程等での歩留まりが向上する。
以下、実施例及び比較例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。
(実施例1、比較例1)
まず、4枚のパターン付きウェーハ(W01〜04)に塗布拡散法を用いてB拡散を行った。このウェーハにはB拡散前にSb及びPが前もって拡散してある。B拡散時に基板が炉からCu汚染されているのを確認した。
B拡散工程で基板表面に成長した酸化膜をHFで除去し、表面洗浄及び表面保護の為、同ウェーハにSC−1洗浄を行った。なお、HF処理とSC−1処理は同一ライン上に設けられた槽で実施した。
その後ポリプロピレン製BOX内で7日間保管し、表面のCu濃度を測定した。測定はTXRF法(全反射蛍光X線法)を用いて行った。Cu濃度は455×1010〜766×1010atoms/cmであった。
同条件で処理した4枚のウェーハのうち2枚(W01、W02)について、保管18日目にSC−1洗浄を行った。洗浄後の21日目に再度TXRF測定を実施したところ、洗浄を実施したウェーハ(W01、W02)についてはCuを検出しなかった。洗浄を実施しなかったウェーハ(W03、W04)については、21日目に520×1010、512×1010atoms/cmの濃度のCuを検出した。
これらのウェーハに、38日目に同一エピバッチでエピタキシャル成長を実施した。エピタキシャル成長にはシリンダー型リアクターを使用した。エピタキシャル成長後にSF発生の有無を確認したところ、表面にCuを検出したウェーハ(W03、W04)のみに発生したことを確認した。
上述の製造は、環境からの汚染を考慮して、クラス100のクリーンルーム内で実施し、洗浄機上部には更にクリーンユニットを設置した。ウェーハの保管はポリプロピレン製の洗浄済みBOX内に密閉保管した。
図5に実施例1、比較例1の製造過程の一覧と、製造されたシリコンピタキシャルウェーハのSFを観察した図を示す。
(実施例2、比較例2)
パターン無しウェーハ2枚に塗布拡散法を用いてB拡散を行った。B拡散時に基板が炉からCu汚染されているのを確認した。
同ウェーハを常温で7日間放置した。レーザー式パーティクルカウンターにてウェーハ上のパーティクルマップを測定した結果を図6に示す。図6に示すように、基板周縁部分にCuの析出物を検出した。基板表面に集結したCuはレーザー式パーティクル測定器で検出することができる。サイズとしては概ね0.12〜0.16umである。
また、化学分析法にてCuレベルを分析したところ、どちらのウェーハも約20×1010atoms/cm検出した。なお、TXRF測定に比べてレベルが低いのは、ウェーハ全面として換算するためであり、局所的な分析はできない。今回マップで示しているように、汚染位置がウェーハのエッジの極めて近くであり、この付近の汚染濃度分析はTXRF分析に適合できなかった。
一方のウェーハをSC−1洗浄し、再び化学分析法を実施したところ、Cuレベルが0.05×1010atoms/cmであった。
2枚のウェーハにエピタキシャル成長させたところ、洗浄しなかったウェーハについては、図6のマップのCuを検出した位置に多くのSFが発生した。洗浄したウェーハについてはSFの発生は無かった。
(比較例3)
実施例1と同様に拡散工程を行った後、HF処理、SC−1洗浄を順次6日以内に実施し、7日目にエピタキシャル成長を実施した。6日目に実施例1と同様に表面のCu濃度を測定したところ、Cu濃度は70×1010〜82×1010atoms/cmであった。
この場合は、エピタキシャル層にSFが発生してしまい、また、基板内に拡散しているCuにより後工程での歩留まりも悪化した。
図7に比較例3の製造過程の一覧を示す。
以上より、7日間以上常温で保持してエッチングを行うことにより、基板のCu濃度低減と、エピタキシャル層のSF発生防止を同時に達成できることがわかった。
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
本発明の製造方法の実施態様の一例を示すフロー図である。 TXRF法により測定したエピタキシャル成長前の拡散熱処理を施した基板表面のCu濃度と、その基板にエピタキシャル成長させた後のSF発生マップを示す図である。 基板表面のCu濃度と経過日数の関係を示すグラフである。 (111)の基板にエピタキシャル層を成長させた場合に発生したSFを観察した図である。 実施例1、比較例1の製造過程の一覧と、製造したシリコンピタキシャルウェーハのSFを観察した図である。 レーザー式パーティクルカウンターにてウェーハ表面のCuをパーティクルマップとして測定した図である。 比較例3の製造過程の一覧を示す図である。

Claims (4)

  1. 少なくとも、シリコン単結晶基板に拡散熱処理を行い、該拡散熱処理を行ったシリコン単結晶基板の表面上にエピタキシャル層を成長させるシリコンエピタキシャルウェーハの製造方法であって、
    前記拡散熱処理を行ったシリコン単結晶基板を常温で7日間以上保持した後に、前記シリコン単結晶基板の表面をエッチングし、その後前記エピタキシャル層を成長させることを特徴とするシリコンエピタキシャルウェーハの製造方法。
  2. 前記拡散熱処理を行ったシリコン単結晶基板を常温で14日間以上保持することを特徴とする請求項1に記載のシリコンエピタキシャルウェーハの製造方法。
  3. 前記シリコン単結晶基板の表面のエッチングを、SC−1溶液により行うことを特徴とする請求項1又は請求項2に記載のシリコンエピタキシャルウェーハの製造方法。
  4. 前記拡散熱処理を行ったシリコン単結晶基板を、洗浄した後に常温で保持することを特徴とする請求項1乃至請求項3のいずれか一項に記載のシリコンエピタキシャルウェーハの製造方法。
JP2008315519A 2008-12-11 2008-12-11 シリコンエピタキシャルウェーハの製造方法 Active JP5168117B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008315519A JP5168117B2 (ja) 2008-12-11 2008-12-11 シリコンエピタキシャルウェーハの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008315519A JP5168117B2 (ja) 2008-12-11 2008-12-11 シリコンエピタキシャルウェーハの製造方法

Publications (2)

Publication Number Publication Date
JP2010141099A JP2010141099A (ja) 2010-06-24
JP5168117B2 true JP5168117B2 (ja) 2013-03-21

Family

ID=42350979

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008315519A Active JP5168117B2 (ja) 2008-12-11 2008-12-11 シリコンエピタキシャルウェーハの製造方法

Country Status (1)

Country Link
JP (1) JP5168117B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5813985B2 (ja) 2011-04-19 2015-11-17 株式会社ブリヂストン ゴム物品補強用炭化物の製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5935421A (ja) * 1982-08-24 1984-02-27 Toshiba Corp 半導体装置の製造方法
JP2749938B2 (ja) * 1990-03-02 1998-05-13 三菱マテリアル株式会社 半導体ウエーハの洗浄方法
JPH05275416A (ja) * 1992-03-27 1993-10-22 Mitsubishi Materials Corp シリコンウェーハの洗浄液

Also Published As

Publication number Publication date
JP2010141099A (ja) 2010-06-24

Similar Documents

Publication Publication Date Title
KR100278210B1 (ko) 반도체표면처리제및처리방법
US8616821B2 (en) Integrated apparatus to assure wafer quality and manufacturability
JP4240403B2 (ja) エピタキシャルウェーハの製造方法
US6514886B1 (en) Method for elimination of contaminants prior to epitaxy
JPH0817163B2 (ja) エピタキシャルウェーハの製造方法
JP4164816B2 (ja) エピタキシャルウェーハの製造方法
JP5168117B2 (ja) シリコンエピタキシャルウェーハの製造方法
US5122482A (en) Method for treating surface of silicon
KR102585395B1 (ko) 에피택셜 웨이퍼의 제조 방법
JP3116487B2 (ja) 半導体エピタキシャル基板の製造方法
WO2010118206A2 (en) Process and apparatus for removal of contaminating material from substrates
JP6376072B2 (ja) エピタキシャルウェーハの製造方法
JP3076202B2 (ja) Eg用ポリシリコン膜の被着方法
JP4573282B2 (ja) エピタキシャルシリコンウェーハの製造方法
JP6569640B2 (ja) ボックスの管理方法及びエピタキシャルウェーハの製造方法
JP3274810B2 (ja) サンドブラストを施した半導体ウエーハの洗浄方法およびこの方法で洗浄した半導体ウエーハ
JP6575931B2 (ja) エピタキシャルウェーハの製造方法
JPH09298180A (ja) シリコンウエハーの洗浄方法
JP3789004B2 (ja) ウェーハ内部のCu除去方法およびバルク中のCuの濃度測定方法ならびに低Cu濃度のシリコンウェーハ
JP2011142257A (ja) エピタキシャルウェーハの製造装置
JP2003197547A (ja) シリコンエピタキシャルウェーハの製造方法
JP3578063B2 (ja) Siウェーハの前処理方法及び半導体ウェーハ
CN116798853A (zh) 一种硅外延片的生长方法
JP3870649B2 (ja) シリコンエピタキシャルウエーハの製造方法
JP2023000110A (ja) 洗浄工程及び乾燥工程の評価方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110214

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111220

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121127

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121210

R150 Certificate of patent or registration of utility model

Ref document number: 5168117

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250