JP5145342B2 - 透明導電膜の形成方法 - Google Patents

透明導電膜の形成方法 Download PDF

Info

Publication number
JP5145342B2
JP5145342B2 JP2009530064A JP2009530064A JP5145342B2 JP 5145342 B2 JP5145342 B2 JP 5145342B2 JP 2009530064 A JP2009530064 A JP 2009530064A JP 2009530064 A JP2009530064 A JP 2009530064A JP 5145342 B2 JP5145342 B2 JP 5145342B2
Authority
JP
Japan
Prior art keywords
sputtering
transparent conductive
zno
conductive film
target
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009530064A
Other languages
English (en)
Other versions
JPWO2009028372A1 (ja
Inventor
明久 高橋
暁 石橋
功 杉浦
悟 高澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ulvac Inc
Original Assignee
Ulvac Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ulvac Inc filed Critical Ulvac Inc
Priority to JP2009530064A priority Critical patent/JP5145342B2/ja
Publication of JPWO2009028372A1 publication Critical patent/JPWO2009028372A1/ja
Application granted granted Critical
Publication of JP5145342B2 publication Critical patent/JP5145342B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08Oxides
    • C23C14/086Oxides of zinc, germanium, cadmium, indium, tin, thallium or bismuth
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34Sputtering
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34Sputtering
    • C23C14/35Sputtering by application of a magnetic field, e.g. magnetron sputtering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01BCABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B13/00Apparatus or processes specially adapted for manufacturing conductors or cables
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • H01L31/02002Arrangements for conducting electric current to or from the device in operations
    • H01L31/02005Arrangements for conducting electric current to or from the device in operations for device characterised by at least one potential jump barrier or surface barrier
    • H01L31/02008Arrangements for conducting electric current to or from the device in operations for device characterised by at least one potential jump barrier or surface barrier for solar cells or solar cell modules
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1884Manufacture of transparent electrodes, e.g. TCO, ITO
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Sustainable Energy (AREA)
  • Physical Vapour Deposition (AREA)
  • Manufacturing Of Electric Cables (AREA)

Description

本発明は、透明導電膜の形成方法に関する。
本出願は、特願2007−218296号を基礎出願とし、その内容をここに取り込む。
太陽電池や発光ダイオードの電極として、透明導電材料であるITO(In−SnO)が利用されている。しかしながら、ITOの原料となるインジウム(In)は希少金属であり、今後は入手困難によるコスト上昇が予想される。そこで、ITOに代わる透明導電材料として、豊富かつ安価なZnO系材料が注目されている(例えば、下記特許文献1参照)。ZnO系材料は、大型基板への均一成膜が可能なスパッタリングに適しており、In系材料のターゲットを変更することで簡単に成膜することが可能である。また、ZnO系材料は、In系材料のように絶縁性の高い低級酸化物(InO)を含まない。
特開平9−87833号公報
ZnO系材料は、ITOに次いで抵抗が低い材料であるものの、その一般的な比抵抗は500μΩcm〜1000μΩcmであり、ITOの2.5倍〜5倍の値になっている。そのため、ZnO系材料のさらなる低抵抗化が望まれている。
また、ZnO系材料は、高温のまま大気中に放置されると、酸化して比抵抗が上昇する性質を有する。このように、ZnO系材料は耐熱性が低いので、真空中で加熱成膜したZnO膜を大気中に取出す前に、冷却が必要になるという問題がある。
本発明は、上記課題を解決するためになされたものであって、比抵抗が低く、耐熱性に優れた、ZnO系材料からなる透明導電膜の形成方法の提供を目的とする。
本願の発明者は、成膜時のスパッタ電圧および磁場強度が、ZnO系膜の比抵抗に影響を与えることを見出した。ZnO系膜の比抵抗が膜厚や酸化度によって大きく変化することは従来から知られていたが、この膜厚や酸化度のばらつきによるノイズが大きいため、比抵抗のスパッタ電圧依存性および磁場強度依存性は確認されていなかった。本願発明者は、太陽電池用の透明電極として厚膜のZnO系膜の形成方法を開発するにあたり、初めて比抵抗のスパッタ電圧依存性および磁場強度依存性を見出したのである。
本発明は、透明導電膜の形成材料を備えたターゲットにスパッタ電圧を印加しつつ、前記ターゲットの表面に水平磁界を発生させてスパッタを行い、基板上にZnOを基本構成元素とする透明導電膜を形成する方法であって、前記ターゲット裏面に配置された磁界発生手段を用いて、前記ターゲット表面の水平磁界強度の最大値を1500ガウス以上とし、前記スパッタ電圧を300V以下とし、かつ、前記磁界発生手段を前記ターゲットと平行な面内においてジグザグ運動させて、高真空排気された成膜室内において前記スパッタを行い、前記スパッタによって形成される透明導電膜に対して、大気中において、500℃以上の温度によるアニール処理を行う。
記の透明導電膜を形成する方法によれば、結晶格子の整ったZnO系膜を形成することが可能になり、比抵抗が低い透明導電膜を得ることができる。また、結晶格子の整ったZnO系膜が形成されるので、高温に加熱しても酸化しにくくなり、耐熱性に優れた透明導電膜を得ることができる。
また、上記の透明導電膜を形成する方法によれば、ターゲットのエロージョン領域を分散させることが可能になり、ターゲットの耐久性を向上させることができる。
なお、前記ターゲットの前記透明導電膜の形成材料として、Alを含む物質をZnOに添加した材料を用いてもよい。
この場合、ZnO系膜の中でも特に比抵抗が低い透明導電膜を得ることができる。
また、酸素ガスを導入しつつ前記スパッタを行ってもよい。
この場合、酸素リッチなZnO系膜が形成されるので、光透過率が高い透明導電膜を得ることができる。
また、前記水平磁界を発生させる磁界発生手段が、前記ターゲットの裏面に沿って配置された第1極性の第1磁石および第2極性の第2磁石を備え;前記第2磁石が、前記第1磁石を包囲するように配置されている;構成を採用してもよい。
この場合、ターゲットの表面に強い水平磁界を発生させることができるので、結晶格子の整ったZnO系膜を形成することが可能になる。したがって、比抵抗が低く耐熱性に優れた透明導電膜を得ることができる。
また、前記基板と前記ターゲットとの相対位置を変化させつつ前記スパッタを行うようにしてもよい。
この場合、基板全体に対して均質な透明導電膜を得ることができる。
また、前記スパッタ電圧の印加を、DC電源およびRF電源を併用して行うようにしてもよい。
この場合、スパッタ電圧を低下させることが可能になる。これにより、結晶格子の整ったZnO系膜を形成することが可能になり、比抵抗が低い透明導電膜を得ることができる。
本発明によれば、結晶格子の整ったZnO系膜を形成することが可能になり、比抵抗が低く耐熱性に優れた透明導電膜を得ることができる。
図1は、本発明の一実施形態に係るマグネトロンスパッタ装置の概略構成図である。 図2は、成膜室の平断面図である。 図3は、スパッタカソード機構の正面図である。 図4は、マグネトロンスパッタ装置の変形例である。 図5は、水平磁界強度とスパッタ電圧との関係を示すグラフである。 図6は、ZnO系膜の膜厚と比抵抗との関係を示すグラフである。 図7Aは、アニール処理温度と比抵抗との関係を示すグラフである。 図7Bは、アニール処理温度と比抵抗との関係を示すグラフである。 図8は、スパッタ電圧と比抵抗との関係を示すグラフである。
符号の説明
5 基板
10 マグネトロンスパッタ装置
22 ターゲット
26 DC電源(電圧印加手段)
30 磁気回路(磁界発生手段)
31 第1磁石
32 第2磁石
本発明の一実施形態に係る透明導電膜の形成方法につき、図面を用いて以下に説明する。
(マグネトロンスパッタ装置)
図1は、マグネトロンスパッタ装置の概略構成図である。本実施形態のスパッタ装置10は、インターバック式のスパッタ装置であって、基板(不図示)の仕込み/取出し室12と、前記基板に対する成膜室14とを備えている。仕込み/取出し室12には、ロータリーポンプ等の粗引き排気手段12pが接続され、成膜室14には、ターボ分子ポンプ等の高真空排気手段14pが接続されている。本実施形態のスパッタ装置10では、前記基板を縦型支持して仕込み/取出し室12に搬入し、粗引き排気手段12pで仕込み/取出し室12内を排気する。次に、高真空排気手段14pで高真空排気した成膜室14内に前記基板を搬送し、成膜処理を行う。成膜後の前記基板は、仕込み/取出し室12を介して外部に搬出される。
成膜室14には、Ar等のスパッタガスを供給するガス供給手段17が接続されている。このガス供給手段17からは、O等の反応ガスを供給することも可能である。成膜室14内には、スパッタカソード機構20が縦置きに配置されている。
図2は、成膜室の平断面図である。スパッタカソード機構20は、成膜室14の幅方向における一方側面に配置されている。成膜室14の他方側面には、基板5を加熱するヒータ18が配置されている。
スパッタカソード機構20は、主に、ターゲット22、背面プレート24および磁気回路30を備えている。背面プレート24は、DC電源26に接続され、負電位に保持されている。背面プレート24の表面には、ZnO系膜の形成材料をロウ材でボンディングしたターゲット22が配置されている。ZnO系膜の形成材料は、ZnOのみでもよく、ZnOに所定材料を添加したものでもよい。
ガス供給手段17から成膜室14にスパッタガスを供給し、DC電源26により背面プレート24にスパッタ電圧を印加する。成膜室14内でプラズマにより励起されたスパッタガスのイオンが、ターゲット22に衝突してZnO系膜の形成材料の原子を飛び出させる。飛び出した原子を基板5に付着させることにより、基板5にZnO系膜が形成される。
背面プレート24の裏面に沿って、ターゲット22の表面に水平磁界を発生させる磁気回路30が配置されている。磁気回路30は、背面プレート24側の表面の極性が相互に異なる第1磁石31および第2磁石32を備えている。なお、これら第1磁石31および第2磁石32は共に永久磁石である。
図3は、スパッタカソード機構の背面図である。第1磁石31は直線形状をなし、第2磁石32は第1磁石31の周縁部から所定距離を置いて囲む額縁形状をなしている。これら第1磁石31および第2磁石32がヨーク34に装着されて、磁気回路ユニット30aが形成されている。また、複数(本実施形態では2個)の磁気回路ユニット30a,30bがブラケット35により連結されて、磁気回路30が構成されている。
図2に示すように、背面プレート24側の極性が異なる第1磁石31および第2磁石32により、磁力線36で表される磁界が発生する。これにより、第1磁石31と第2磁石32との間におけるターゲット22の表面において、垂直磁界が0(水平磁界が最大)となる位置37が発生する。この位置37に高密度プラズマが生成することで、成膜速度を向上させることができる。
この位置37では、ターゲット22が最も深くエロージョンする。この位置37が固定されないようにしてターゲットの利用効率(寿命)を向上させるため、またターゲットおよびカソードの冷却効率を上げてアーキング等を改善するため、磁気回路30は水平方向に揺動可能に形成されている。また、ターゲット22の上下端ではエロージョンが矩形や半円形となるため、磁気回路30が垂直方向にも揺動可能とされている。具体的には、磁気回路30のブラケット35を水平方向および垂直方向に独立して往復運動させる一対のアクチュエータ(不図示)を備えている。これらの水平方向アクチュエータおよび垂直方向アクチュエータを異なる周期で駆動することにより、磁気回路30がターゲット22と平行な面内でジグザグ運動する。
(変形例)
図4は、マグネトロンスパッタ装置の変形例である。このスパッタ装置100は、インライン式のスパッタ装置であって、仕込み室12、成膜室14および取出し室16をこの順に備えている。このスパッタ装置100では、基板5を縦置きに支持して仕込み室12に搬入し、粗引き排気手段12pで仕込み室12内を排気する。次に、高真空排気手段14pで高真空排気した成膜室14内に前記基板を搬送し、成膜処理を行う。成膜後の基板5は、粗引き排気手段16pで排気した取出し室16から外部に搬出する。
成膜室14には、複数(本変形例では3個)のスパッタカソード機構20が、基板5の搬送方向に並んで配置されている。各スパッタカソード機構20は、上記実施形態と同様に構成されている。本変形例では、複数のスパッタカソード機構20の前を基板5が通過する過程で、各スパッタカソード機構20により基板5の表面にZnO系膜を形成する。これにより、均質なZnO系膜を形成することが可能になり、また、成膜処理のスループットを向上させることもできる。
(第1実施形態)
本実施形態では、図1ないし図3に示すスパッタ装置を用いて、Alが添加されたZnO(AZO)膜を形成する。ZnO系膜は、結晶中に酸素空孔が形成されて自由電子が放出されることで、導電性を示す。このZnO系膜は非常に酸化されやすいので、脱ガスにより酸化源の影響を低減させるため、加熱成膜を行うことが望ましい。また、ZnO系膜は、BやAl、Gaなどが結晶中のZnの位置に入り込み、イオンとなって自由電子を放出することで、導電性が向上する性質を有する。この観点からも、マイグレーションの発生しやすい加熱成膜が有利である。
図2に示すターゲット22には、透明導電膜の形成材料として、Alが0.5wt%〜10.0wt%(本実施形態では2.0wt%)添加されたZnOを採用する。成膜室14に無アルカリガラス基板5を搬入し、ヒータ18により基板5を100℃〜600℃(本実施形態では200℃)に加熱する。高真空排気手段により成膜室14を高真空排気し、ガス供給手段からスパッタガスとしてArガスを導入し、成膜室14の圧力を2mTorr〜10mTorr(本実施形態では5mTorr)に維持する。磁気回路30を揺動させつつ、DC電源26により背面プレート24に電力密度1W/cm〜8W/cm(本実施形態では4W/cm)の電力を投入する。なお、加熱成膜を行うため成膜後のアニール処理を行わないが、成膜後にアニール処理を行ってもよい。
上述したように、ZnO系膜は、BやAl、Gaなどが結晶中のZnの位置に入り込み、イオンとなって自由電子を放出することで、導電性が向上する性質を有する。そこで、Alを添加したZnOターゲットを採用してスパッタを行い、Alが添加されたZnO(AZO)膜を形成することで、ZnO系膜の中でも特に比抵抗が低い透明導電膜を得ることができる。
本願の発明者は、ZnO系膜の比抵抗の磁場強度依存性を評価した。そのため、ターゲット表面の水平磁界強度が300ガウスとなるように磁気回路30を調整した第1水準と、ターゲット表面の水平磁界強度が1500ガウスとなるように磁気回路30を調整した第2水準とで、ZnO系膜を形成した。ZnO系膜の膜厚は、各水準につき、2000Å、5000Å、10000Åおよび15000Åとして、比抵抗を測定した。
図5は、水平磁界強度とスパッタ電圧との関係を示すグラフである。同図に示すように、水平磁界強度が高いほどスパッタ電圧が低くなる関係にある。一般にスパッタ電圧は放電インピーダンス(=ターゲット電圧/ターゲット電流)の影響を受け、放電インピーダンスはターゲット表面の磁界強度の影響を受ける。磁界強度を増加させるとプラズマ密度が大きくなり、その結果、スパッタ電圧が低下する。上述した第1水準(水平磁界強度が300ガウス)のスパッタ電圧は450V程度に、第2水準(水平磁界強度が1500ガウス)のスパッタ電圧は300V程度になる。
図6は、ZnO系膜の膜厚と比抵抗との関係を示すグラフである。ZnO系材料の比抵抗は膜厚依存性を有するため、膜厚の増加に伴って比抵抗が減少している。
第2水準(1500ガウス、300V)で成膜したZnO系膜の比抵抗は、第1水準(300ガウス、435V)より小さくなっている。この理由は、以下のように考えられる。比抵抗が膜厚依存性を有するため、ZnO系材料は結晶格子が整いにくい性質を有する。高いスパッタ電圧(弱い磁場)で形成したZnO系膜は、結晶格子が乱れているため比抵抗が高くなる。この場合でも、膜厚を厚くすることで結晶格子が整って、比抵抗が低下する傾向が見られる。しかしながら、結晶格子の整い方が十分でないため、低いスパッタ電圧(強い磁場)で形成された膜厚の薄いZnO系膜に比べて、比抵抗が高くなる。
図8は、基板を200℃に加熱し、膜厚が2000ÅのZnO系膜を形成した場合の、スパッタ電圧と比抵抗との関係を示すグラフである(スパッタ電圧は負電位のまま記載している)。スパッタ電圧の絶対値が340V以下の範囲では比抵抗が400μΩcm前後であるが、スパッタ電圧の絶対値が340Vを超えると比抵抗が急激に増加することがわかる。
したがって、スパッタ電圧を340V以下とし、ターゲット表面における水平磁界強度の最大値を600ガウス以上(図5参照)としてスパッタを行い、ZnO系膜を形成することが望ましい。これにより、結晶格子の整ったZnO系膜を形成することが可能になり、比抵抗が低い(膜厚が薄くても比抵抗が500μΩcm以下の)ZnO系膜を得ることができる。また、340V以下の低電圧でスパッタを行うことにより、プラズマにより励起された負イオンが加速されて基板に突入し下地膜等にダメージが発生するのを抑制することができる。
なお、スパッタ電圧の下限としては、スパッタが可能な放電電圧である。また、水平磁界強度の最大値は、上述のように600ガウス以上であることが好ましい。水平磁界強度の最大値は、大きければ大きいほど放電電圧を下げられるので好ましいが、通常磁界形成のためには、永久磁石が使用されるため、用いる永久磁石の性能により上限値が決まる。
また、本願の発明者は、ZnO系膜の耐熱性の磁場強度依存性を評価した。具体的には、第1水準および第2水準で5000ÅのZnO系膜を形成し、成膜後にアニール処理を様々な温度で行って、比抵抗を測定した。アニール処理は、150℃〜600℃(50℃ごと)の温度にて、大気中で1時間行った。
図7A及び図7Bは、アニール処理温度と比抵抗との関係を示すグラフであり、図7Aは、350℃以下のグラフであり、図7Bは350℃以上のグラフである。アニール温度が450℃以下の場合には、第1水準および第2水準とも比抵抗の大幅な増加が見られない。これに対して、図7Bに示すようにアニール温度が500℃以上の場合には、第2水準(1500ガウス、300V)のZnO系膜の比抵抗が、第1水準(300ガウス、435V)よりも小さくなっている。
この理由は、以下のように考えられる。ZnO系膜は、酸素空孔が結晶中に形成されて自由電子が放出されることで、導電性を示す。上述したように、高いスパッタ電圧(弱い磁場)で形成したZnO系膜の結晶格子は乱れているが、結晶格子が乱れているほど酸素と結合しやすくなっている。そのため、高いスパッタ電圧(弱い磁場)で形成したZnO系膜は、成膜後の高温アニールにより酸化されやすく、低いスパッタ電圧(強い磁場)で形成したZnO系膜に比べて比抵抗が高くなる。
したがって、上記のようにスパッタ電圧を340V以下(または340V未満)とし、ターゲット表面における水平磁界強度の最大値を600ガウス以上としてスパッタを行い、ZnO系膜を形成することが望ましい。これにより、結晶格子の整ったZnO系膜が形成されるので、成膜後に高温でアニール処理を行っても酸化されにくくなり、比抵抗の増加を抑制することができる。すなわち、耐熱性に優れたZnO系膜を得ることができる。
これに伴って、加熱成膜後の基板を大気中に取出す場合でも、基板の冷却を廃止または簡易化することが可能になり、製造コストを低減することができる。
(第2実施形態)
第2実施形態では、酸素リッチなZnO膜を形成する。
図2に示すターゲット22には、透明導電膜の形成材料としてZnOを採用する。成膜室14に無アルカリガラス基板5を搬入し、ヒータ18により基板5を100℃〜600℃に加熱する。高真空排気手段により成膜室14を高真空排気し、ガス供給手段からスパッタガスとしてArガスを50sccm〜400sccm供給し、反応ガスとしてOガスを0sccm〜20sccm供給する。なお、成膜室14の圧力は2mTorr〜10mTorrに維持する。磁気回路30を揺動させつつ、DC電源26により背面プレート24に電力密度1W/cm〜8W/cmの電力を投入する。
このように、Oガスを供給しつつスパッタを行うことで、酸素リッチなZnO膜を形成することができる。酸素リッチなZnO膜は、比抵抗が大きいものの、光透過率が高くなる。これにより、光学特性に優れた透明導電膜を得ることができる。
なお、本発明の技術範囲は、上述した各実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において、上述した各実施形態に種々の変更を加えたものを含む。
すなわち、各実施形態で挙げた具体的な材料や構成などはほんの一例に過ぎず、適宜変更が可能である。
例えば、上記実施形態のスパッタ装置では、基板を縦置きに支持してスパッタを行うが、基板を水平支持するスパッタ装置で本発明を実施することも可能である。
また、上記実施形態の磁気回路ユニットは、第1極性の第1磁石の周囲に第2極性の第2磁石を配置していたが、これに加えて、第2磁石の周囲に第1極性の第3磁石を配置して磁気回路ユニットを構成してもよい。
また、上記実施形態のスパッタカソード機構ではDC電源を採用したが、DC電源およびRF電源を併用することも可能である。DC電源のみを採用した場合には、図8に示すように、スパッタ電圧300Vで成膜したZnO系膜(膜厚2000Å)の比抵抗が436.6μΩcmであった。これに対して、例えば低電流4A設定のDC電源と350WのRF電源とを併用した場合には、ZnO−2wt%Alターゲットに対するスパッタ電圧を100V程度として成膜したZnO系膜(膜厚2000Å)の比抵抗が389.4μΩcmであった。このように、DC電源にRF電源を併用することでスパッタ電圧が低下し、スパッタ電圧の低下に伴ってZnO系膜の比抵抗も低下する。すなわち、磁場強度だけでなく電源面からスパッタ電圧を低下させることによっても、ZnO系膜の低抵抗化が可能になる。
本発明によれば、比抵抗が低く、耐熱性に優れた、ZnO系材料からなる透明導電膜の形成方法を提供することができる。

Claims (6)

  1. 透明導電膜の形成材料を備えたターゲットにスパッタ電圧を印加しつつ、前記ターゲットの表面に水平磁界を発生させてスパッタを行い、基板上にZnOを基本構成元素とする透明導電膜を形成する方法であって、
    前記ターゲット裏面に配置された磁界発生手段を用いて、前記ターゲット表面の水平磁界強度の最大値を1500ガウス以上とし、前記スパッタ電圧を300V以下とし、かつ、前記磁界発生手段を前記ターゲットと平行な面内においてジグザグ運動させて、高真空排気された成膜室内において前記スパッタを行い、前記スパッタによって形成される透明導電膜に対して、大気中において、500℃以上の温度によるアニール処理を行う
    ことを特徴とする透明導電膜の形成方法。
  2. 請求項1に記載の透明導電膜の形成方法であって、
    前記ターゲットの前記透明導電膜の形成材料として、Alを含む物質をZnOに添加した材料を用いる。
  3. 請求項1に記載の透明導電膜の形成方法であって、
    酸素ガスを導入しつつ前記スパッタを行う。
  4. 請求項1に記載の透明導電膜の形成方法であって、
    前記水平磁界を発生させる磁界発生手段が、前記ターゲットの裏面に沿って配置された第1極性の第1磁石および第2極性の第2磁石を備え;
    前記第2磁石が、前記第1磁石を包囲するように配置されている。
  5. 請求項1に記載の透明導電膜の形成方法であって、
    前記基板と前記ターゲットとの相対位置を変化させつつ前記スパッタを行う。
  6. 請求項1に記載の透明導電膜の形成方法であって、
    前記スパッタ電圧の印加を、DC電源およびRF電源を併用して行う。
JP2009530064A 2007-08-24 2008-08-20 透明導電膜の形成方法 Active JP5145342B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009530064A JP5145342B2 (ja) 2007-08-24 2008-08-20 透明導電膜の形成方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2007218296 2007-08-24
JP2007218296 2007-08-24
PCT/JP2008/064829 WO2009028372A1 (ja) 2007-08-24 2008-08-20 透明導電膜の形成方法
JP2009530064A JP5145342B2 (ja) 2007-08-24 2008-08-20 透明導電膜の形成方法

Publications (2)

Publication Number Publication Date
JPWO2009028372A1 JPWO2009028372A1 (ja) 2010-12-02
JP5145342B2 true JP5145342B2 (ja) 2013-02-13

Family

ID=40387095

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009530064A Active JP5145342B2 (ja) 2007-08-24 2008-08-20 透明導電膜の形成方法

Country Status (7)

Country Link
US (1) US20100187100A1 (ja)
EP (1) EP2194157A4 (ja)
JP (1) JP5145342B2 (ja)
KR (1) KR20100011996A (ja)
CN (1) CN101680079B (ja)
TW (1) TW200927970A (ja)
WO (1) WO2009028372A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101046358B1 (ko) * 2010-04-16 2011-07-04 금호전기주식회사 태양전지용 투명전극 제조방법
JP2014220272A (ja) * 2013-05-01 2014-11-20 株式会社アルバック 発光ダイオードの製造方法
WO2017169448A1 (ja) 2016-03-29 2017-10-05 株式会社 アルバック 成膜装置、および、成膜方法
CN108172396B (zh) * 2016-12-07 2021-11-16 北京北方华创微电子装备有限公司 磁性薄膜沉积腔室及薄膜沉积设备

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0987833A (ja) * 1995-09-26 1997-03-31 Asahi Glass Co Ltd 透明導電膜の製造方法
JP2003239069A (ja) * 2002-02-15 2003-08-27 Ulvac Japan Ltd 薄膜の製造方法及び装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0772346B2 (ja) * 1989-03-03 1995-08-02 日本真空技術株式会社 低抵抗透明導電膜の製造方法
JP2936276B2 (ja) * 1990-02-27 1999-08-23 日本真空技術株式会社 透明導電膜の製造方法およびその製造装置
US5458759A (en) * 1991-08-02 1995-10-17 Anelva Corporation Magnetron sputtering cathode apparatus
JP2899190B2 (ja) * 1993-01-08 1999-06-02 信越化学工業株式会社 マグネトロンプラズマ用永久磁石磁気回路
KR100846484B1 (ko) * 2002-03-14 2008-07-17 삼성전자주식회사 Rmim 전극 및 그 제조방법 및 이를 채용하는 스퍼터링장치
JP2004169138A (ja) * 2002-11-21 2004-06-17 Ulvac Japan Ltd 透明導電膜の製造方法及び製造装置
KR100917463B1 (ko) * 2003-01-15 2009-09-14 삼성전자주식회사 마그네트론 캐소드 및 이를 채용하는 마그네트론 스퍼터링장치
DE10336422A1 (de) * 2003-08-08 2005-03-17 Applied Films Gmbh & Co. Kg Vorrichtung zur Kathodenzerstäubung
JP2007218296A (ja) 2006-02-15 2007-08-30 New-Era Co Ltd アクチュエータ

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0987833A (ja) * 1995-09-26 1997-03-31 Asahi Glass Co Ltd 透明導電膜の製造方法
JP2003239069A (ja) * 2002-02-15 2003-08-27 Ulvac Japan Ltd 薄膜の製造方法及び装置

Also Published As

Publication number Publication date
WO2009028372A1 (ja) 2009-03-05
EP2194157A4 (en) 2012-08-01
CN101680079A (zh) 2010-03-24
KR20100011996A (ko) 2010-02-03
CN101680079B (zh) 2012-10-10
EP2194157A1 (en) 2010-06-09
US20100187100A1 (en) 2010-07-29
JPWO2009028372A1 (ja) 2010-12-02
TW200927970A (en) 2009-07-01

Similar Documents

Publication Publication Date Title
US20100258433A1 (en) Film forming method and film forming apparatus for transparent electrically conductive film
JP5145342B2 (ja) 透明導電膜の形成方法
US20120160663A1 (en) Sputter Deposition and Annealing of High Conductivity Transparent Oxides
JP4599595B2 (ja) 透明導電膜の製造方法および製造装置
US20110089026A1 (en) Touch panel manufacturing method and film formation apparatus
JPWO2009038091A1 (ja) 太陽電池の製造方法
JP2009176927A (ja) 太陽電池の製造方法
JP5155335B2 (ja) 太陽電池の製造方法
JPH02232358A (ja) 低抵抗透明導電膜の製造方法
JP2008156708A (ja) 透明導電膜の製造方法
JP5193232B2 (ja) 液晶表示装置の製造方法
JP2008097969A (ja) ZnO系透明導電膜及びその製造方法
JPWO2009038094A1 (ja) 太陽電池の製造方法
JP4229803B2 (ja) 透明導電膜の製造方法
JP2004193083A (ja) 透明導電膜の形成方法
JPS61214306A (ja) 透明導電膜の製造方法及びその装置
JP2010215948A (ja) 透明導電膜の製造方法
JP2010037594A (ja) スパッタリング装置
JP2011222634A (ja) 太陽電池の製造方法
JP2010067433A (ja) 透明導電膜付き基板の製造方法及び透明導電膜付き基板
JP2012138230A (ja) 透明導電薄膜

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120619

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120817

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121106

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121126

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151130

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5145342

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250