JP5142914B2 - 載置台及びプラズマ処理装置 - Google Patents

載置台及びプラズマ処理装置 Download PDF

Info

Publication number
JP5142914B2
JP5142914B2 JP2008245722A JP2008245722A JP5142914B2 JP 5142914 B2 JP5142914 B2 JP 5142914B2 JP 2008245722 A JP2008245722 A JP 2008245722A JP 2008245722 A JP2008245722 A JP 2008245722A JP 5142914 B2 JP5142914 B2 JP 5142914B2
Authority
JP
Japan
Prior art keywords
electrode film
surface resistivity
central portion
frequency power
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008245722A
Other languages
English (en)
Other versions
JP2010080597A (ja
Inventor
慎司 檜森
康晴 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2008245722A priority Critical patent/JP5142914B2/ja
Priority to US12/560,924 priority patent/US8512511B2/en
Publication of JP2010080597A publication Critical patent/JP2010080597A/ja
Application granted granted Critical
Publication of JP5142914B2 publication Critical patent/JP5142914B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H01L21/6833Details of electrostatic chucks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32009Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082Radio frequency generated discharge
    • H01J37/32091Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Description

本発明は、プラズマ処理が施される基板が載置される載置台及び該載置台を備えるプラズマ処理装置に関し、特に、誘電体層が埋設された載置台に関する。
半導体デバイスの製造工程では、処理ガスから生じたプラズマを用いて半導体ウエハ(以下、単に「ウエハ」という。)にプラズマ処理、例えば、ドライエッチングやアッシングが施される。このようなプラズマ処理を行うプラズマ処理装置では、例えば平行平板状の一対の電極が上下に対向されて配置され、該対向する電極の間に高周波電力が印加されて処理ガスからプラズマが生じる。プラズマ処理が施される際、ウエハは載置台としての下側の電極上に載置される。
近年、プラズマ処理ではイオンのエネルギーが低く且つ電子密度の高いプラズマを用いることが多く、これに対応して、電極の間に印加される高周波電力の周波数が従来(例えば、10数MHz程度)と比べて、例えば100MHzと非常に高い。ところが、印加する高周波電力の周波数を上昇させると、電極表面の中央部分、すなわち、ウエハの中央部分に対向する空間で電界の強度が強くなる一方で、電極表面の周縁部分に対向する空間では電界の強度が弱くなることが確認されている。このように電界の強度分布が不均一になると、発生するプラズマの電子密度も不均一となるため、例えば、イオンを用いるドライエッチングではウエハの位置によってエッチング速度が異なり、その結果、ドライエッチングの面内均一性を確保するのが困難であるという問題があった。
このような問題に対し、例えば、下側の電極(載置台)の対向表面の中央部分にセラミックス等の誘電体層を埋設することによって電界の強度分布を均一にし、プラズマ処理の面内均一性を向上させることが可能なプラズマ処理装置が提案されている(例えば、特許文献1参照。)。
図10(A)に示すように、プラズマ処理装置80では下部電極81へ高周波電源82から高周波電力を供給すると、表皮効果によって下部電極81の表面を伝播して上部に達した高周波電流は、ウエハWに沿って中央部分に向かいつつ、一部がウエハWの中央部分から下部電極81側に漏れて、その後下部電極81内を外側へ向かって流れる。ここで、誘電体層83が埋設されている部位では、高周波電流が他の部位よりも深く潜ることができ、これにより、下部電極81の中央部分においてTMモードの空洞円筒共振が発生する。その結果、ウエハWの中央部分に対向する空間における電界の強度を下げることができ、ウエハWに対向する空間における電界の強度分布を均一にすることができる。
プラズマ処理は減圧雰囲気で行われる場合が多いため、図10(B)に示すように、プラズマ処理装置80ではウエハWの固定に静電チャック84が用いられる。静電チャック84では、誘電体、例えば、アルミナからなる下側部材及び上側部材の間に導電性の電極膜85が挟まれる。プラズマ処理では、該電極膜85へ高圧直流電源86から高圧直流電力を供給して静電チャック84の上側部材表面に生じるクーロン力によってウエハWを静電吸着して固定する。
特開2004−363552号公報(第15頁第84〜85段落)
ところで、プラズマ処理装置80の各構成部品は高周波電流に関する電気回路を構成すると考えられる一方、ウエハWはシリコン等の半導体からなるため、該ウエハWも電気回路の構成要素と考えられる。ここで、ウエハWが静電チャック84に静電吸着される際、該ウエハWと電極膜85とは互いに平行となるため、該ウエハWと電極膜85とは上記電気回路において並列に配置された抵抗に該当すると考えられる。
したがって、ウエハWを流れる高周波電流の値は、該ウエハWの抵抗値と電極膜85の抵抗値とのバランスによって左右される。例えば、電極膜85の抵抗値がウエハWの抵抗値よりも大きい場合、高周波電流は主としてウエハWの周縁部分からウエハWの中央部分へと流れる(図11(A))。このとき、図11(B)に示すように、ウエハWの周縁部分からウエハWの中央部分へ向けて大きな電位差が生じ、該電位差に起因してゲート酸化膜87がチャージアップして劣化するという問題があった。
また、電極膜85の抵抗値が極端に小さい場合、ウエハWの中央部分から下部電極81側に漏れる高周波電流が電極膜85を流れ易くなるため、該中央部分において高周波電流が深く潜ることができない。その結果、TMモードの空洞円筒共振を発生させることができず、電界の強度分布が不均一になり、ウエハWの中央部分に対向する空間においてプラズマの電子密度が高くなるため、ウエハWにおいて中央部分から周縁部分に向けて直流的な電流が流れる。このときも、ウエハW上の半導体デバイスにおいてゲート酸化膜87がチャージアップして劣化するという問題があった。
本発明の目的は、基板上の半導体デバイスにおける絶縁膜の劣化を防止することができる載置台及びプラズマ処理装置を提供することにある。
上記目的を達成するために、請求項1記載の載置台は、表面抵抗率が26Ω/□以上で ある基板が載置されるプラズマ処理装置用の載置台であって、プラズマ生成用の高周波電源及びイオン引き込み用の高周波電源に接続される導電体部材と、前記導電体部材の上面中央部分において埋設される第1の誘電体で構成する誘電体層と、前記誘電体層の上に載置され、第2の誘電体で構成し、前記第2の誘電体内に埋め込まれた電極膜を有する静電チャックとを備え、
前記電極膜は高圧直流電源に接続され、且つ以下の(1)乃至(3)の条件を満たし、
(1)δ/z ≧ 85 (但し、δ=(ρ /(μπf)) 1/2 )、
(2)前記基板の表面抵抗率 > 前記電極膜の中央部分における表面抵抗率、
(3)前記電極膜の周縁部分における表面抵抗率 > 前記電極膜の中央部分における 表面抵抗率、
但し、z:前記電極膜の厚さ、δ:前記プラズマ生成用の高周波電源から供給される高 周波電力に対する前記電極膜のスキンデプス、f:前記プラズマ生成用の高周波電源から 供給される高周波電力の周波数、π:円周率、μ:前記電極膜の透磁率、ρ :前記電極 膜の比抵抗
前記電極膜における前記周縁部分及び前記中央部分の境界は、前記誘電体層の周縁端よ りも10mm以上前記導電体部材の周縁側に位置し、前記電極膜の中央部分における表面 抵抗率は2×10 Ω/□以下であることを特徴とする。
上記目的を達成するために、請求項2記載の載置台は、表面抵抗率が26Ω/□以上で ある基板が載置されるプラズマ処理装置用の載置台であって、プラズマ生成用の高周波電源及びイオン引き込み用の高周波電源に接続される導電体部材と、前記導電体部材の上面中央部分において埋設される第1の誘電体で構成する誘電体層と、前記誘電体層の上に載置され、第2の誘電体で構成し、前期第2の誘電体内に埋め込まれた電極膜を有する静電チャックとを備え、
前記電極膜は高圧直流電源に接続され、且つ以下の(1)乃至(3)の条件を満たし、
(1)115Ω/□ ≦ ρ
(2)前記基板の表面抵抗率 > 前記電極膜の中央部分における表面抵抗率、
(3)前記電極膜の周縁部分における表面抵抗率 > 前記電極膜の中央部分における 表面抵抗率、
但し、ρ :前記電極膜の表面抵抗率
前記電極膜における前記周縁部分及び前記中央部分の境界は、前記誘電体層の周縁端よ りも10mm以上前記導電体部材の周縁側に位置し、前記電極膜の中央部分における表面 抵抗率は2×10 Ω/□以下であることを特徴とする。
請求項記載の載置台は、請求項1又は2に記載の載置台において、前記プラズマ生成用の高周波電源は40MHz以上の高周波電力を供給することを特徴とする。
請求項記載の載置台は、請求項1乃至のいずれか1項に記載の載置台において、前記イオン引き込み用の高周波電源は13.56MHz以下の高周波電力を供給することを特徴とする。
上記目的を達成するために、請求項記載のプラズマ処理装置は、プラズマ処理装置で あって、処理容器と、前記処理容器内に配置され、表面抵抗率が26Ω/□以上である基板が載置される載置台と、を備え、前記載置台は、プラズマ生成用の高周波電源及びイオン引き込み用の高周波電源に接続される導電体部材と、前記導電体部材の上面中央部分において埋設される第1の誘電体で構成する誘電体層と、前記誘電体層の上に載置され、第 2の誘電体で構成し、前記第2の誘電体内に埋め込まれた電極膜を有する静電チャックとを有
前記電極膜は高圧直流電源に接続され、且つ以下の(1)乃至(3)の条件を満たし、
(1)δ/z ≧ 85 (但し、δ=(ρ /(μπf)) 1/2 )、
(2)前記基板の表面抵抗率 > 前記電極膜の中央部分における表面抵抗率、
(3)前記電極膜の周縁部分における表面抵抗率 > 前記電極膜の中央部分における 表面抵抗率、
但し、z:前記電極膜の厚さ、δ:前記プラズマ生成用の高周波電源から供給される高 周波電力に対する前記電極膜のスキンデプス、f:前記プラズマ生成用の高周波電源から 供給される高周波電力の周波数、π:円周率、μ:前記電極膜の透磁率、ρ :前記電極 膜の比抵抗
前記電極膜における前記周縁部分及び前記中央部分の境界は、前記誘電体層の周縁端よ りも10mm以上前記導電体部材の周縁側に位置し、前記電極膜の中央部分における表面 抵抗率は2×10 Ω/□以下であることを特徴とする。
上記目的を達成するために、請求項記載のプラズマ処理装置は、プラズマ処理装置で あって、処理容器と、前記処理容器内に配置され、表面抵抗率が26Ω/□以上である基板が載置される載置台と、を備え、前記載置台は、プラズマ生成用の高周波電源及びイオン引き込み用の高周波電源に接続される導電体部材と、前記導電体部材の上面中央部分において埋設される第1の誘電体で構成する誘電体層と、前記誘電体層の上に載置され、 2の誘電体で構成し、前記第2の誘電体内に埋め込まれた電極膜を有する静電チャックとを有
前記電極膜は高圧直流電源に接続され、且つ以下の(1)乃至(3)の条件を満たし、
(1)115Ω/□ ≦ ρ
(2)前記基板の表面抵抗率 > 前記電極膜の中央部分における表面抵抗率、
(3)前記電極膜の周縁部分における表面抵抗率 > 前記電極膜の中央部分における 表面抵抗率、
但し、ρ :前記電極膜の表面抵抗率
前記電極膜における前記周縁部分及び前記中央部分の境界は、前記誘電体層の周縁端よ りも10mm以上前記導電体部材の周縁側に位置し、前記電極膜の中央部分における表面 抵抗率は2×10 Ω/□以下であることを特徴とする。
請求項1記載の載置台及び請求項記載のプラズマ処理装置によれば、条件「δ/z≧85」条件「基板の表面抵抗率>電極膜の中央部分における表面抵抗率」及び条件「前 記電極膜の周縁部分における表面抵抗率>前記電極膜の中央部分における表面抵抗率」を満たす電極膜を有する静電チャックを備える。δ(スキンデプス)は電極膜において電界の強度が1/eだけ減少する厚みであり、δが大きいほど電界が電極膜を透過し易くなるため高周波電流が該電極膜を厚さ方向に透過して深く潜り易い。したがって、δ/z≧85であれば、プラズマ生成用の高周波電源からの高周波電流の大部分は電極膜を流れることなく該電極膜を厚さ方向に透過して誘電体層へ向けて深く潜ることができる。その結果、TMモードの空洞円筒共振を発生させて基板に対向する空間における電界の強度分布を均一にすることができ、基板において直流的な電流の発生を防止することができる。また、基板の表面抵抗率が電極膜の中央部分における表面抵抗率よりも大きいため、イオン引き込み用の高周波電源からの高周波電流は基板の周縁部分を流れた後、基板の中央部分ではなく電極膜の中央部分を流れる。これにより、基板の中央部分において電位は変化しないため、基板の周縁部分から基板の中央部分へ向けて大きな電位差が生じるのを防止することができる。その結果、基板上の半導体デバイスにおける絶縁膜の劣化を防止することができる。
請求項2記載の載置台及び請求項記載のプラズマ処理装置によれば、条件「115Ω/□≦ρ「基板の表面抵抗率>電極膜の中央部分における表面抵抗率」及び条件前記電極膜の周縁部分における表面抵抗率 > 前記電極膜の中央部分における表面抵抗 率」を満たす電極膜を有する静電チャックを備える。電極膜の表面抵抗率が大きいほど高周波電流が電極膜を流れ難くなるため高周波電流が該電極膜を厚さ方向に透過して深く潜り易い。したがって、115Ω/□ ≦ρsであれば、プラズマ生成用の高周波電源からの高周波電流の大部分は電極膜を流れることなく該電極膜を厚さ方向に透過して誘電体層へ向けて深く潜ることができ、その結果、TMモードの空洞円筒共振を発生させて基板に対向する空間における電界の強度分布を均一にすることができ、基板において直流的な電流の発生を防止することができる。また、基板の表面抵抗率が電極膜の中央部分における表面抵抗率よりも大きいため、イオン引き込み用の高周波電源からの高周波電流は基板の周縁部分を流れた後、基板の中央部分ではなく電極膜の中央部分を流れる。これにより、基板の中央部分において電位は変化しないため、基板の周縁部分から基板の中央部分へ向けて大きな電位差が生じるのを防止することができる。その結果、基板上の半導体デバイスにおける絶縁膜の劣化を防止することができる。
請求項記載の載置台によれば、イオンのエネルギーが低く且つ電子密度の高いプラズマを発生させることができる。
請求項記載の載置台によれば、プラズマ中のイオンを載置台に載置された基板に向けて確実に引き込むことができる。
以下、本発明の実施の形態について図面を参照しながら説明する。
図1は、本実施の形態に係る載置台を備えるプラズマ処理装置の構成を概略的に示す断面図である。このプラズマ処理装置は直径が、例えば、300mmの半導体ウエハ(基板)にプラズマエッチング、例えば、RIE(Reactive Ion Etching)やアッシングを施すように構成されている。
図1において、プラズマ処理装置10は、例えば、真空チャンバからなる処理容器11と、該処理容器11内の底面中央部分に配設された載置台12と、該載置台12の上方に載置台12と対向するように設けられた上部電極13とを備える。
処理容器11は小径の円筒状の上部室11aと、大径の円筒状の下部室11bとを有する。上部室11aと下部室11bとは互いに連通しており、処理容器11全体は気密に構成される。上部室11a内には載置台12や上部電極13が格納され、下部室11b内には載置台12を支えると共に冷媒やバックサイドガス用の配管を収めた支持ケース14が格納される。
下部室11bの底面には排気口15が設けられ、該排気口15には排気管16を介して排気装置17が接続される。該排気装置17はAPC(Adaptive Pressure Control)バルブ、DP(Dry Pump)やTMP(Turbo Molecular Pump)を有し(いずれも図示しない)、APCバルブ等は制御部(図示しない)からの信号によって制御され、処理容器11内全体を真空排気して所望の真空度に維持する。一方、上部室11aの側面にはウエハWの搬出入口18が設けられており、該搬出入口18はゲートバルブ19によって開閉可能である。また、上部室11aと下部室11bとはアルミニウム等の導電性の部材から構成され、且つ接地される。
載置台12は、例えば、導電体であるアルミニウムからなる台状部材であるプラズマ生成用の下部電極20(導電体部材)と、後述の処理空間内において電界の強度を均一にするために下部電極20の上面中央部分に埋設された、例えば、誘電体であるセラミックスからなる誘電体層21と、ウエハWを載置面において静電吸着して固定するための静電チャック22とを有する。載置台12では、下部電極20、誘電体層21及び静電チャック22がこの順で積層されている。また、下部電極20が支持ケース14上に設置された支持台23に絶縁部材24を介して固定され、処理容器11に対して電気的に十分浮いた状態になっている。
下部電極20内には冷媒を通流させるための冷媒流路25が形成され、冷媒が冷媒流路25を流れることによって下部電極20が冷却され、静電チャック22上面の載置面に載置されたウエハWが所望の温度に冷却される。
静電チャック22は、誘電体からなり、導電性の電極膜37を内包する。該電極膜37は、例えば、アルミナ(Al)に炭化モリブデン(MoC)を含有させた電極材料からなる。静電チャック22はウエハWを確実に静電吸着するために、該ウエハWと同じように円板状を呈するので、該静電チャック22に内包される電極膜37も円板状を呈する。また、電極膜37は、後述するように、中央部分37aにおける表面抵抗率が周縁部分37bにおける表面抵抗率よりも小さい。電極膜37には高圧直流電源42が接続され、電極膜37に供給された高圧直流電力は静電チャック22の載置面及びウエハWの間にクーロン力を生じさせてウエハWを静電吸着して固定する。
また、静電チャック22には載置面とウエハWの裏面との間の熱伝達性を高めるためのバックサイドガスを放出する貫通孔26が開口している。該貫通孔26は、下部電極20内等に形成されたガス流路27と連通しており、該ガス流路27を介してガス供給部(図示しない)から供給されたヘリウム(He)等のバックサイドガスが放出される。
下部電極20には、周波数が、例えば、40MHz以上の高周波電力を供給する第1の高周波電源28(プラズマ生成用の高周波電源)と、第1の高周波電源28よりも周波数の低い、例えば、13.56MHz以下の高周波電力を供給する第2の高周波電源29(イオン引き込み用の高周波電源)とがそれぞれ整合器30、31を介して接続される。第1の高周波電源28より供給される高周波電力は、後述する処理ガスからプラズマを生じさせ、第2の高周波電源29より供給される高周波電力は、ウエハWにバイアス電力を供給してプラズマ中のイオンをウエハWに引き込む。
また、下部電極20の上面外縁部には、静電チャック22を囲むようにフォーカスリング32が配置される。フォーカスリング32は後述する処理空間内においてプラズマをウエハWが対向する空間よりも広げてウエハWの面内におけるエッチング速度の均一性を向上させる。
支持台23の下部外側には該支持台23を取り囲むようにバッフル板33が設けられる。バッフル板33は、上部室11a内の処理ガスをバッフル板33と上部室11a壁部との間に形成された隙間を介して下部室11bへ通流させることにより、処理ガスの流れを整える整流板としての役割を果たすとともに、後述する処理空間内のプラズマが下部室11bへ漏洩するのを防止する。
また、上部電極13は、上部室11a内に面する導電材からなる天井電極板34と、該天井電極板を釣支する電極板支持体35と、該電極板支持体35内に設けられたバッファ室36とを有する。バッファ室36にはガス導入管38の一端が接続され、該ガス導入管38の他端は処理ガス供給源39に接続される。処理ガス供給源39は、処理ガス供給量の制御機構(図示しない)を有し、処理ガスの供給量の制御を行う。また、天井電極板34には、該天井電極板34を貫通してバッファ室36及び上部室11a内を連通させる多数のガス供給孔40が形成される。
上部電極13では処理ガス供給源39からバッファ室36に供給された処理ガスがガス供給孔40を介して上部室11a内へ分散供給されるので、上部電極13は処理ガスのシャワーヘッドとして機能する。また、上部電極13が上部室11aの壁部に固定されることによって上部電極13と処理容器11との間には導電路が形成される。
プラズマ処理装置10では、上部室11aの周囲においてゲートバルブ19の上下に2つのマルチポールリング磁石41a、41bが配置される。マルチポールリング磁石41a、41bでは、複数の異方性セグメント柱状磁石(図示しない)がリング状の磁性体のケーシング(図示しない)に収容され、該ケーシング内において隣接する複数のセグメント柱状磁石の磁極の向きが互いに逆向きになるように配置される。これにより、磁力線が隣接するセグメント柱状磁石間に形成され、上部電極13と下部電極20との間に位置する処理空間の周辺に磁場が形成され、該磁場によって処理空間へプラズマを閉じこめる。なお、プラズマ処理装置10の装置構成をマルチポールリング磁石41a、41bを備えない装置構成としてもよい。
プラズマ処理装置10では、ウエハWにRIEやアッシングを施す際、処理容器11内の圧力を所望の真空度に調整した後、処理ガスを上部室11a内に導入して第1の高周波電源28及び第2の高周波電源29から高周波電力を供給することにより、処理ガスからプラズマを生じさせると共に、該プラズマ中のイオンをウエハWに引き込む。このとき、イオンのエネルギーが低く且つ電子密度の高いプラズマを発生させるためには、第1の高周波電源28が40MHz以上の高周波電力を供給するのがよく、さらに、プラズマ中のイオンをウエハWに向けて確実に引き込むには、第2の高周波電源29が13.56MHz以下の高周波電力を供給するのがよい。第1の高周波電源28や第2の高周波電源29から供給された高周波電力は、下部電極20→プラズマ→上部電極13→処理容器11の壁部→接地からなる経路を流れる。
プラズマ処理装置10では、第1の高周波電源28が供給する高周波電力の周波数が高い(40MHz以上)ので、処理空間においてウエハWの中央部分に対向する部分の電界の強度が強くなる傾向がある。この傾向を解消して処理空間において電界の強度分布を均一にするために、プラズマ処理装置10は下部電極20に誘電体層21を備える。該誘電体層21の存在により、第1の高周波電源28からの高周波電流は、ウエハWの中央部分から静電チャック22を介して下部電極20の誘電体層21に向けて深く潜る。その結果、下部電極20の中央部分においてTMモードの空洞円筒共振が発生し、処理空間における電界の強度分布を均一にする。
このプラズマ処理装置10では、第1の高周波電源28、下部電極20、誘電体層21、静電チャック22、電極膜37(中央部分37a、周縁部分37b)、ウエハW及び処理空間に発生するプラズマPZ等(図2(A))が、図2(B)に示すような電気回路43を構成する。また、第2の高周波電源29等(図3(A))が、図3(B)に示すような電気回路44を構成する。
図2(B)及び図3(B)において、キャパシタCは誘電体層21のキャパシタであり、キャパシタCc1は下部電極20及び静電チャック22の間のキャパシタであり、キャパシタCc2は静電チャック22及びウエハWの間のキャパシタであり、キャパシタCはゲート酸化膜のキャパシタであり、キャパシタCはプラズマPZのシースキャパシタであり、抵抗RはプラズマPZの抵抗であり、抵抗RはウエハWの抵抗であり、抵抗REIは電極膜37の中央部分37aの抵抗であり、抵抗REOは電極膜37の周縁部分37bの抵抗である。
図2(B)及び図3(B)の電気回路43(44)では、下部電極20の中央部分においてのみ誘電体層21が存在するため、下部電極20の中央部分に対応する回路43a(44a)と、下部電極20の周縁分に対応する回路43b(44b)とが存在していると考えられ、回路43a(44a)と回路43b(44b)とはウエハWの抵抗R並びに電極膜37の抵抗REI及びREOによってブリッジされる。また、ウエハWが静電チャック22の載置面に載置される際、該ウエハWと電極膜37は互いに平行となるため、抵抗Rと、抵抗REI及びREOとは電気回路的に並行に配置されることとなる。
第1の高周波電源28から高出力の高周波電力が供給される場合において、電極膜37の抵抗R(特にREO)が小さいと、ウエハWの中央部分から静電チャック22を厚さ方向へ透過する第1の高周波電源28からの高周波電流は、さらに誘電体層21に向けて潜る代わりに電極膜37の中央部分37aから周縁部分37bへ流れ、誘電体層21へ殆ど到達しない。その結果、誘電体層21へ潜る高周波電流に起因し且つ電極膜37を透過する電界を発生させることが困難となる。この現象を以下に説明する。
本実施の形態では、電極膜37を透過する電界の減少の程度を示す指標として、電極膜37のスキンデプスδを用いる。スキンデプスδとは電極膜37を透過する電界が1/eだけ減少する厚みであり、スキンデプスδが大きいと電界が減少しにくく、電界が電極膜37をよく透過し、スキンデプスδが小さいと電界が減少し易く、電界が電極膜37を透過しにくい。スキンデプスδは下記式(1)で表される。
δ=(2ρ/(μω))1/2=(ρ/(μπf))1/2 … (1)
ここで、μは電極膜37の透磁率(H/m)であり、ωは2πf(π:円周率、f:第1の高周波電源28から供給される高周波電力の周波数(Hz))であり、ρは電極膜37を構成する電極材料の比抵抗(Ω・m)である。
また、電極膜37中に形成される電界Eはマクスウェルの方程式から下記式(2)で表される。
E=E・exp(−iωt)・exp(iz/δ)・exp(−z/δ) … (2)
ここで、zは電極膜37の厚さ(m)であり、Eは電極膜37に入射する電界の強度である。
すなわち、第1の高周波電源28から供給される高周波電力の電界が電極膜37を透過する透過率「E/E」は、下記式(3)に示すように、「exp(−z/δ)」に比例する。
E/E∝exp(−z/δ) … (3)
上記式(3)より「z/δ」の値が「0」に近づくほど電界の透過率は1.0(100%)に近づき、「δ」が小さいほど電界の透過率が低くなる。ここで、電極膜37の抵抗Rが小さいことは電極膜37の比抵抗ρが小さいことに他ならないので、抵抗Rが小さいと「(ρ/(μπf))1/2」で示されるスキンデプスδが小さくなり、電極膜37を透過する電界を発生させることが困難となる。
電極膜37を透過する電界が殆ど発生しないと、下部電極20の中央部分においてTMモードの空洞円筒共振が発生せず、処理空間におけるウエハWの中央部分に対向する部分(以下、「中央空間」という。)の電界の強度が、処理空間におけるウエハWの周縁部分に対向する部分の電界の強度よりも大きくなり、中央空間においてプラズマの電子密度が高くなる。その結果、ウエハWの面内におけるエッチング速度の分布が不均一になる。
また、このとき、処理空間におけるプラズマの電子密度分布の不均一に起因して電気回路43における、抵抗R、キャパシタC、キャパシタC、及び抵抗Rによって構成される回路において直流的な電流(図2(B)において破線矢印で示す)が発生する。直流的な電流がウエハWを流れるとき、ウエハW上の半導体デバイス(以下、単に「デバイス」という。)においてゲート酸化膜(絶縁膜)がチャージアップしてダメージを受けて劣化する。
第1の高周波電源28から高出力の高周波電力が供給される場合において、ウエハWの面内におけるエッチング速度の分布を均一にし、且つデバイスにおいてゲート酸化膜の劣化を防止するには、第1の高周波電源28からの高周波電流が電極膜37を流れるのを抑制し、該高周波電流を誘電体層21に向けて深く潜らせて電極膜37を透過する電界を発生させる必要があるが、このためには上記式(3)より、「δ/z」を大きくすればよい。また、「δ/z」を大きくするには、スキンデプスδを大きくすればよい。スキンデプスδは、上述したように「(ρ/(μπf))1/2」で表されるため、スキンデプスδを大きくするには、周波数が一定の場合、比抵抗ρの大きな電極材料を使用して電極膜37の抵抗Rを大きくすればよい。また、高周波電力の周波数が高いほどスキンデプスδは小さくなるので(δ∝(1/ω)=(1/2πf))、高周波電力の周波数を高くした場合には、電極膜37の構成材料として比抵抗ρのより大きな電極材料を使用すればよい。
本発明者は、処理空間におけるプラズマの電子密度分布の不均一を防止して、ウエハWの面内におけるエッチング速度の分布を均一にし、且つデバイスにおいてチャージアップダメージによるゲート酸化膜の劣化を防止するためのδ/z(及び抵抗R)を見出すべく、δ/z(及び抵抗R)の値が異なる複数の電極膜37を準備した。そして、各電極膜37を用いてプラズマ処理装置10においてウエハWのフォトレジストにアッシングを施し、各ウエハWの面内におけるフォトレジストのエッチング速度の分布を観測し、その結果を図4のグラフに示した。以下、電極膜37の抵抗Rから該電極膜37の厚さの影響を取り除くべく、電極膜37の抵抗値を表面抵抗率ρで表した。表面抵抗率ρは下記式(4)で表される単位面積あたりの抵抗値を示す値であり、電極膜37を構成する電極材料の物性値(比抵抗ρ)及び該電極膜37の厚さで決まる。
ρ=ρ/z (Ω/□) … (4)
ここで用いた各電極膜37のδ/z(及びρ)は、7518(及び8.9×10Ω/□)、6711(及び2.67×10Ω/□)、297(及び1740Ω/□)、195(及び750Ω/□)、124(及び304Ω/□)、103(及び208Ω/□)、92(及び166Ω/□)、85(及び115Ω/□)、並びに47(及び35Ω/□)であった。
また、このときのアッシングでは、処理ガスとしてO単ガスを流量100sccmで上部室11a内に導入し、第1の高周波電源28が供給する高周波電力の周波数を100MHzに設定し、且つその値を2000Wに設定したが、第2の高周波電源29からは高周波電力を供給しなかった。
図4のグラフでは、横軸がウエハWの中心からの距離であり、縦軸がエッチング速度(nm/分)である。また、破線がδ/z(及び表面抵抗率)=47(35Ω/□)の場合に該当し、他の実線がδ/z(及び表面抵抗率)≧85(及び115Ω/□)の場合に該当する。
図4のグラフより、δ/zを85以上(ρを115Ω/□以上)にすれば、ウエハWの面内におけるエッチング速度の分布をほぼ均一にすることができるのが分かった。また、エッチング速度の分布をほぼ均一にできるのは、処理空間におけるプラズマの電子密度分布がほぼ均一であると考えられるため、δ/zを85以上(ρを115Ω/□以上)にすれば、デバイスにおいてチャージアップダメージによるゲート酸化膜の劣化をほぼ防止することができるのが分かった。本実施の形態では、上述したエッチング速度の分布の観測結果に基づいて、δ/zを85以上(ρを115Ω/□以上)に設定する。
また、電気回路44において、第2の高周波電源29から高出力の高周波電力が供給されると、下部電極20の中央部分に対応する回路44aには誘電体層21のキャパシタCが存在するため、第2の高周波電源29からの高周波電流は主として回路44aではなく下部電極20の周縁部分に対応する回路44bを流れ、やがて回路44aへ還流する(図3(B)において太実線矢印で示す)。
ここで、上述したように、第1の高周波電源28から高出力の高周波電力が供給される場合において処理空間におけるプラズマの電子密度分布の不均一を防止するために、電極膜37の抵抗Rが大きく設定されるため、電極膜37の抵抗RがウエハWの抵抗Rよりも大きくなる場合がある。電極膜37の抵抗RをウエハWの抵抗Rよりも大きく設定していた場合、回路44aへ還流する高周波電流は主として電極膜37ではなくウエハWをその周縁部分から中央部分へ流れる。このとき、ウエハWの周縁部分からウエハWの中央部分へ向けて大きな電位差が生じ、ウエハWの面内におけるゲート酸化膜(絶縁膜)のチャージのバランスが崩れる。その結果、ウエハW上のデバイスにおいてゲート酸化膜がチャージアップしてダメージを受けて劣化する。
第2の高周波電源29から高出力の高周波電力が供給される場合において、デバイスにおいてチャージアップダメージによるゲート酸化膜の劣化を防止するためには、第2の高周波電源29からの高周波電流がウエハWにおいて周縁部分から中央部分へと流れるのを防止する必要があるが、そのためにはウエハWの中央部分ではなく電極膜37の中央部分に高周波電流を流せばよい。
高周波電流をウエハWの中央部分ではなく電極膜37の中央部分に流すためには、電極膜37の中央部分37aにおける抵抗REIをウエハWの抵抗Rよりも小さくして、ウエハWの周縁部分を流れた高周波電流がウエハWの中央部分を流れにくくなるようにすればよい。本実施の形態では、これに対応して、電極膜37の中央部分37aにおける表面抵抗率がウエハWにおける表面抵抗率よりも小さく設定される。これにより、図5(A)に示すように、ウエハWの周縁部分を流れた高周波電流はウエハWの中央部分ではなく電極膜37の中央部分37aを流れる。このとき、ウエハWにおける電位は、図5(B)に示すように、周縁部分においては変化するものの、中央部分においては高周波電流が流れないために変化しない。その結果、ウエハWの周縁部分からウエハWの中央部分へ向けて大きな電位差が生じることがなく、デバイスにおいてチャージアップダメージによるゲート酸化膜の劣化を防止することができる。
また、上述したように、第1の高周波電源28から高出力の高周波電力が供給される場合において処理空間におけるプラズマの電子密度分布の不均一を防止するためには電極膜37の抵抗Rが大きく設定されるのが好ましいため、少なくとも電極膜37の周縁部分37bにおける抵抗REOはウエハWの抵抗Rよりも大きく設定される。したがって、電極膜37においては、中央部分37aにおける表面抵抗率が周縁部分37bにおける表面抵抗率よりも小さくなる。
本発明者は、高周波電流をウエハWの中央部分ではなく電極膜37の中央部分に流すための電極膜37の中央部分37aにおける表面抵抗率を見出すべく、複数の中央部分37aにおける表面抵抗率(2×10Ω/□、2×10Ω/□、2×10Ω/□、2Ω/□)について、第2の高周波電源29から高出力の高周波電力が供給されるときの電位分布のシミュレーションを行った。このときの、ウエハWの表面抵抗率は26Ω/□であり、電極膜37の周縁部分37bにおける表面抵抗率は2×10Ω/□であり、第2の高周波電源29から供給される高周波電力の周波数は2MHzであった。なお、比較のために電極膜37の全面の表面抵抗率が2×10Ω/□である場合についても電位分布のシミュレーションを行った。
また、このときに、電極膜37における中央部分37a及び周縁部分37bの境界の最適位置を見いだすべく、複数の境界の位置(境界の位置が誘電体層21の周縁端よりも10mmほど下部電極20の周縁側に位置する場合、境界の位置が誘電体層21の周縁端と同じ位置に位置する場合、境界の位置が誘電体層21の周縁端よりも−10mmほど下部電極20の周縁側に位置する場合)について上記電位分布のシミュレーションを行った。
図6は、第2の高周波電源29から供給される高周波電力の周波数が2MHzであるときのウエハWにおける電位分布のシミュレーションの結果であり、図6(A)は、上記境界の位置が誘電体層21の周縁端よりも−10mmほど下部電極20の周縁側に位置する場合における電位分布のシミュレーションの結果を示すグラフであり、図6(B)は、上記境界の位置が誘電体層21の周縁端と同じ位置に位置する場合における電位分布のシミュレーションの結果を示すグラフであり、図6(C)は、上記境界の位置が誘電体層21の周縁端よりも+10mmほど下部電極20の周縁側に位置する場合における電位分布のシミュレーションの結果を示すグラフである。
各グラフにおいて、電極膜37の中央部分37aにおける表面抵抗率が2×10Ω/□である場合の結果は「◆」で示され、中央部分37aにおける表面抵抗率が2×10Ω/□である場合の結果は「■」で示され、中央部分37aにおける表面抵抗率が2×10Ω/□である場合の結果は「▲」で示され、中央部分37aにおける表面抵抗率が2Ω/□である場合の結果は「●」で示され、電極膜37の全面の表面抵抗率が2×10Ω/□である場合の結果は「×」で示されている。
図6(A)乃至図6(C)のグラフを比較すると、上記境界の位置が誘電体層21の周縁端よりも−10mmほど下部電極20の周縁側に位置する場合(図6(A))や上記境界の位置が誘電体層21の周縁端と同じ位置に位置する場合(図6(B))では、ウエハWの周縁部分からウエハWの中央部分へ向けての電位差が依然として大きいが、上記境界の位置が誘電体層21の周縁端よりも+10mmほど下部電極20の周縁側に位置する場合(図6(C))では、中央部分37aにおける表面抵抗率が2×10Ω/□以下、特に2×10Ω/□以下であると、高周波電流がウエハWの中央部分ではなく電極膜37の中央部分を流れてウエハWの周縁部分からウエハWの中央部分へ向けての電位差が小さくなることが分かった。
また、本発明者は、第2の高周波電源29から供給される高周波電力の周波数が2MHzであるときと同様に、第2の高周波電源29から供給される高周波電力の周波数は13MHzであるときの電位分布のシミュレーションを行った。
図7は、第2の高周波電源29から供給される高周波電力の周波数が13MHzであるときのウエハWにおける電位分布のシミュレーションの結果であり、図7において、電極膜37の中央部分37aにおける表面抵抗率が2×10Ω/□である場合の結果は「◆」で示され、中央部分37aにおける表面抵抗率が2×10Ω/□である場合の結果は「■」で示され、中央部分37aにおける表面抵抗率が1×10Ω/□である場合の結果は「□」で示され、中央部分37aにおける表面抵抗率が2×10Ω/□である場合の結果は「▲」で示され、中央部分37aにおける表面抵抗率が2Ω/□である場合の結果は「●」で示されている。なお、図7に結果を示すシミュレーションでは、上記境界の位置が誘電体層21の周縁端よりも+10mmほど下部電極20の周縁側に位置する。
図7のグラフからも中央部分37aにおける表面抵抗率が1×10Ω/□以下、特に2×10Ω/□以下であると、高周波電流がウエハWの中央部分ではなく電極膜37の中央部分を流れてウエハWの周縁部分からウエハWの中央部分へ向けての電位差が小さくなることが分かった。
本実施の形態では、上述した電位分布のシミュレーションの結果に基づいて、デバイスにおいてチャージアップダメージによるゲート酸化膜の劣化を防止するために、上記境界の位置を誘電体層21の周縁端よりも10mm以上下部電極20の周縁側に位置させるとともに、電極膜37の周縁部分37bにおける表面抵抗率を2×10Ω/□以上に設定し、且つ中央部分37aにおける表面抵抗率を2×10Ω/□以下、好ましくは2×10Ω/□以下に設定する。
なお、電極膜37の中央部分37aの表面抵抗率を小さくすると、第1の高周波電源28から高出力の高周波電力が供給される場合において処理空間におけるプラズマの電子密度分布が不均一になるおそれがある。そこで、本発明者は、第1の高周波電源28から高出力の高周波電力が供給されるときのシース電界強度分布のシミュレーションを行った。このときも、複数の中央部分37aにおける表面抵抗率(2×10Ω/□、2×10Ω/□、2×10Ω/□、2Ω/□)についてシース電界強度分布のシミュレーションを行い、比較のために電極膜37の全面の表面抵抗率が2×10Ω/□である場合についてもシース電界強度分布のシミュレーションを行った。
図8は、第1の高周波電源28から供給される高周波電力の周波数が100MHzであるときのシース電界強度分布のシミュレーションの結果を示すグラフである。
図8のグラフにおいても、電極膜37の中央部分37aにおける表面抵抗率が2×10Ω/□である場合の結果は「◆」で示され、中央部分37aにおける表面抵抗率が2×10Ω/□である場合の結果は「■」で示され、中央部分37aにおける表面抵抗率が2×10Ω/□である場合の結果は「▲」で示され、中央部分37aにおける表面抵抗率が2Ω/□である場合の結果は「●」で示され、電極膜37の全面の表面抵抗率が2×10Ω/□である場合の結果は「×」で示されている。
図8のグラフに示されるように、中央部分37aにおける表面抵抗率が2×10Ω/□〜2Ω/□の間で変化してもシース電界強度分布は精々4%程度しか変化しないことが確認された。
図9は、第1の高周波電源28から供給される高周波電力の周波数が40MHzであるときのシース電界強度分布のシミュレーションの結果を示すグラフである。
図9のグラフでは、電極膜37の中央部分37aにおける表面抵抗率が2×10Ω/□である場合の結果は「◆」で示され、中央部分37aにおける表面抵抗率が2×10Ω/□である場合の結果は「■」で示され、中央部分37aにおける表面抵抗率が1×10Ω/□である場合の結果は「□」で示され、中央部分37aにおける表面抵抗率が2×10Ω/□である場合の結果は「▲」で示され、中央部分37aにおける表面抵抗率が2Ω/□である場合の結果は「●」で示されている。
図9のグラフに示されるように、中央部分37aにおける表面抵抗率が2×10Ω/□〜2Ω/□の間で変化してもシース電界強度分布は精々1%程度しか変化しないことが確認された。
以上より、本実施の形態における中央部分37aの表面抵抗率の設定範囲では第1の高周波電源28から高出力の高周波電力が供給される場合において処理空間におけるプラズマの電子密度分布が不均一にならないことが確認された。
本実施の形態に係る載置台12によれば、条件「δ/z≧85」及び条件「ウエハWの表面抵抗率>電極膜37の中央部分37aにおける表面抵抗率」を満たす電極膜37を有する静電チャック22を備える。スキンデプスδが大きいほど電界が電極膜37を透過し易くなるため、高周波電流が電極膜37を厚さ方向に透過して誘電体層21に向けて深く潜り易い。したがって、δ/z≧85であれば、第1の高周波電源28からの高周波電流の大部分は電極膜37を流れることなく該電極膜37を厚さ方向に透過して誘電体層21へ向けて深く潜ることができる。その結果、TMモードの空洞円筒共振を発生させて処理空間におけるプラズマの電子密度分布をほぼ均一にすることができる。また、ウエハWの表面抵抗率が電極膜37の中央部分37aにおける表面抵抗率よりも大きいため、第2の高周波電源29からの高周波電流はウエハWの周縁部分を流れた後、ウエハWの中央部分ではなく電極膜37の中央部分37aを流れる。これにより、ウエハWの中央部分において電位は変化しないため、ウエハWの周縁部分からウエハWの中央部分へ向けて大きな電位差が生じるのを防止することができる。その結果、デバイスにおいてチャージアップダメージによるゲート酸化膜の劣化を防止することができる。
また、本実施の形態に係る載置台12によれば、電極膜37は条件「115Ω/□ ≦ρ」を満たす。電極膜37の表面抵抗率が大きいほど高周波電流が電極膜37を流れ難くなるため高周波電流が該電極膜37を厚さ方向に透過して深く潜り易い。したがって、115Ω/□ ≦ρであれば、第1の高周波電源28からの高周波電流の大部分は電極膜37を流れることなく該電極膜37を厚さ方向に透過して誘電体層21へ向けて深く潜ることができ、その結果、TMモードの空洞円筒共振を発生させて処理空間におけるプラズマの電子密度分布をほぼ均一にすることができる。
上述した載置台12では、電極膜37が、条件「電極膜37の周縁部分における表面抵抗率>電極膜37の中央部分37aにおける表面抵抗率」を満たすので、電極膜37において周縁部分37bよりも中央部分37aに多くの高周波電流が流れる。すなわち、誘電体層21の上方において高周波電流に起因するエネルギーが集中するため、TMモードの空洞円筒共振が発生し易く、これにより、電極膜37の中央部分37a(すなわち、ウエハWの中央部分)に対向する空間における電界の強度を確実に下げることができる。
また、上述した載置台12では、電極膜37における周縁部分37b及び中央部分37aの境界は、誘電体層21の周縁端よりも10mm以上下部電極20の周縁側に位置するので、電極膜37においてウエハWよりも表面抵抗率の低い部分が大きくなり、高周波電流がより積極的にウエハWよりも電極膜37を流れる。これにより、ウエハWを流れる高周波電流の量を少なくすることができ、もってウエハWにおいて大きな電位差が生じるのを防止することができる。また、誘電体層21の上方に位置する電極膜37の中央部分により多くの高周波電流が流れて該高周波電流に起因するエネルギーがより集中するため、より確実にTMモードの空洞円筒共振を発生させることができる。
本実施の形態では、ウエハWの表面抵抗率は26Ω/□以上に設定される。一般に流通するウエハWの表面抵抗率は26Ω/□以上であるので、条件「ウエハWの表面抵抗率>電極膜37の中央部分37aにおける表面抵抗率」を満たす電極膜37では、一般に流通するウエハWに関して、第2の高周波電源29からの高周波電流をウエハWの中央部分ではなく電極膜37の中央部分37aに確実に流すことができる。
なお、上述した本実施の形態では、RIEやアッシングが施される基板が半導体ウエハWであったが、RIEやアッシングが施される基板はこれに限られず、例えば、LCD(Liquid Crystal Display)やFPD(Flat Panel Display)等のガラス基板であってもよい。
本発明の実施の形態に係る載置台を備えるプラズマ処理装置の構成を概略的に示す断面図である。 図1のプラズマ処理装置において第1の高周波電源から高出力の高周波電力が供給される場合を説明するための図であり、図2(A)は静電チャック近傍の構成を概略的に示す部分断面図であり、図2(B)は第1の高周波電源等からなる電気回路を示す図である。 図1のプラズマ処理装置において第2の高周波電源から高出力の高周波電力が供給される場合を説明するための図であり、図3(A)は静電チャック近傍の構成を概略的に示す部分断面図であり、図3(B)は第2の高周波電源等からなる電気回路を示す図である。 δ/zの値が異なる複数の電極膜を用いた場合の各ウエハの面内におけるフォトレジストのエッチング速度の分布を示すグラフである。 本実施の形態に係る載置台における電極膜の中央部分における表面抵抗率の設定の効果を説明するための図であり、図5(A)は第2の高周波電源からの高周波電流の流れを示す図であり、図5(B)はウエハにおける電位分布を示す図である。 第2の高周波電源から供給される高周波電力の周波数が2MHzであるときのウエハにおける電位分布のシミュレーションの結果であり、図6(A)は、電極膜における中央部分及び周縁部分の境界の位置が誘電体層の周縁端よりも−10mmほど下部電極の周縁側に位置する場合を示し、図6(B)は、上記境界の位置が誘電体層の周縁端と同じ位置に位置する場合を示し、図6(C)は、上記境界の位置が誘電体層の周縁端よりも10mmほど下部電極の周縁側に位置する場合を示す。 第2の高周波電源から供給される高周波電力の周波数が13MHzであるときのウエハにおける電位分布のシミュレーションの結果である。 第1の高周波電源から供給される高周波電力の周波数が100MHzであるときのシース電界強度分布のシミュレーションの結果を示すグラフである。 第1の高周波電源から供給される高周波電力の周波数が40MHzであるときのシース電界強度分布のシミュレーションの結果を示すグラフである。 従来のプラズマ処理の面内均一性を向上させることが可能なプラズマ処理装置の構成を概略的に示す断面図であり、図10(A)は静電チャックが配置されていない場合であり、図10(B)は静電チャックが配置されている場合である。 従来のプラズマ処理装置の載置台における電極膜における高周波電流及びウエハにおける電位を説明するための図であり、図11(A)は高周波電流の流れを示す図であり、図11(B)はウエハにおける電位分布を示す図である。
符号の説明
W ウエハ
10 プラズマ処理装置
11 チャンバ
12 載置台
20 下部電極
21 誘電体層
22 静電チャック
28 第1の高周波電源
29 第2の高周波電源
37 電極膜
37a 中央部分
37b 周縁部分

Claims (6)

  1. 表面抵抗率が26Ω/□以上である基板が載置されるプラズマ処理装置用の載置台であって、
    プラズマ生成用の高周波電源及びイオン引き込み用の高周波電源に接続される導電体部材と、
    前記導電体部材の上面中央部分において埋設される第1の誘電体で構成する誘電体層と、
    前記誘電体層の上に載置され、第2の誘電体で構成し、前記第2の誘電体内に埋め込ま れた電極膜を有する静電チャックとを備え、
    前記電極膜は高圧直流電源に接続され、且つ以下の(1)乃至(3)の条件を満たし、
    (1)δ/z ≧ 85 (但し、δ=(ρ /(μπf)) 1/2 )、
    (2)前記基板の表面抵抗率 > 前記電極膜の中央部分における表面抵抗率、
    (3)前記電極膜の周縁部分における表面抵抗率 > 前記電極膜の中央部分における 表面抵抗率、
    但し、z:前記電極膜の厚さ、δ:前記プラズマ生成用の高周波電源から供給される高 周波電力に対する前記電極膜のスキンデプス、f:前記プラズマ生成用の高周波電源から 供給される高周波電力の周波数、π:円周率、μ:前記電極膜の透磁率、ρ :前記電極 膜の比抵抗
    前記電極膜における前記周縁部分及び前記中央部分の境界は、前記誘電体層の周縁端よ りも10mm以上前記導電体部材の周縁側に位置し、前記電極膜の中央部分における表面 抵抗率は2×10 Ω/□以下であることを特徴とする載置台。
  2. 表面抵抗率が26Ω/□以上である基板が載置されるプラズマ処理装置用の載置台であって、
    プラズマ生成用の高周波電源及びイオン引き込み用の高周波電源に接続される導電体部材と、
    前記導電体部材の上面中央部分において埋設される第1の誘電体で構成する誘電体層と、
    前記誘電体層の上に載置され、第2の誘電体で構成し、前期第2の誘電体内に埋め込ま れた電極膜を有する静電チャックとを備え、
    前記電極膜は高圧直流電源に接続され、且つ以下の(1)乃至(3)の条件を満たし、
    (1)115Ω/□ ≦ ρ
    (2)前記基板の表面抵抗率 > 前記電極膜の中央部分における表面抵抗率、
    (3)前記電極膜の周縁部分における表面抵抗率 > 前記電極膜の中央部分における 表面抵抗率、
    但し、ρ :前記電極膜の表面抵抗率
    前記電極膜における前記周縁部分及び前記中央部分の境界は、前記誘電体層の周縁端よ りも10mm以上前記導電体部材の周縁側に位置し、前記電極膜の中央部分における表面 抵抗率は2×10 Ω/□以下であることを特徴とする載置台。
  3. 前記プラズマ生成用の高周波電源は40MHz以上の高周波電力を供給することを特徴とする請求項1又は2に記載の載置台。
  4. 前記イオン引き込み用の高周波電源は13.56MHz以下の高周波電力を供給することを特徴とする請求項1乃至のいずれか1項に記載の載置台。
  5. プラズマ処理装置であって、
    処理容器と、
    前記処理容器内に配置され、表面抵抗率が26Ω/□以上である基板が載置される載置台と、を備え、
    前記載置台は、プラズマ生成用の高周波電源及びイオン引き込み用の高周波電源に接続される導電体部材と、前記導電体部材の上面中央部分において埋設される第1の誘電体で 構成する誘電体層と、前記誘電体層の上に載置され、第2の誘電体で構成し、前記第2の 誘電体内に埋め込まれた電極膜を有する静電チャックとを有
    前記電極膜は高圧直流電源に接続され、且つ以下の(1)乃至(3)の条件を満たし、
    (1)δ/z ≧ 85 (但し、δ=(ρ /(μπf)) 1/2 )、
    (2)前記基板の表面抵抗率 > 前記電極膜の中央部分における表面抵抗率、
    (3)前記電極膜の周縁部分における表面抵抗率 > 前記電極膜の中央部分における 表面抵抗率、
    但し、z:前記電極膜の厚さ、δ:前記プラズマ生成用の高周波電源から供給される高 周波電力に対する前記電極膜のスキンデプス、f:前記プラズマ生成用の高周波電源から 供給される高周波電力の周波数、π:円周率、μ:前記電極膜の透磁率、ρ :前記電極 膜の比抵抗
    前記電極膜における前記周縁部分及び前記中央部分の境界は、前記誘電体層の周縁端よ りも10mm以上前記導電体部材の周縁側に位置し、前記電極膜の中央部分における表面 抵抗率は2×10 Ω/□以下であることを特徴とするプラズマ処理装置。
  6. プラズマ処理装置であって、
    処理容器と、
    前記処理容器内に配置され、表面抵抗率が26Ω/□以上である基板が載置される載置台と、を備え、
    前記載置台は、プラズマ生成用の高周波電源及びイオン引き込み用の高周波電源に接続される導電体部材と、前記導電体部材の上面中央部分において埋設される第1の誘電体で 構成する誘電体層と、前記誘電体層の上に載置され、第2の誘電体で構成し、前記第2の 誘電体内に埋め込まれた電極膜を有する静電チャックとを有
    前記電極膜は高圧直流電源に接続され、且つ以下の(1)乃至(3)の条件を満たし、
    (1)115Ω/□ ≦ ρ
    (2)前記基板の表面抵抗率 > 前記電極膜の中央部分における表面抵抗率、
    (3)前記電極膜の周縁部分における表面抵抗率 > 前記電極膜の中央部分における 表面抵抗率、
    但し、ρ :前記電極膜の表面抵抗率
    前記電極膜における前記周縁部分及び前記中央部分の境界は、前記誘電体層の周縁端よ りも10mm以上前記導電体部材の周縁側に位置し、前記電極膜の中央部分における表面 抵抗率は2×10 Ω/□以下であることを特徴とするプラズマ処理装置。
JP2008245722A 2008-09-25 2008-09-25 載置台及びプラズマ処理装置 Expired - Fee Related JP5142914B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008245722A JP5142914B2 (ja) 2008-09-25 2008-09-25 載置台及びプラズマ処理装置
US12/560,924 US8512511B2 (en) 2008-09-25 2009-09-16 Mounting table and plasma processing apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008245722A JP5142914B2 (ja) 2008-09-25 2008-09-25 載置台及びプラズマ処理装置

Publications (2)

Publication Number Publication Date
JP2010080597A JP2010080597A (ja) 2010-04-08
JP5142914B2 true JP5142914B2 (ja) 2013-02-13

Family

ID=42036425

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008245722A Expired - Fee Related JP5142914B2 (ja) 2008-09-25 2008-09-25 載置台及びプラズマ処理装置

Country Status (2)

Country Link
US (1) US8512511B2 (ja)
JP (1) JP5142914B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4898718B2 (ja) * 2008-02-08 2012-03-21 東京エレクトロン株式会社 載置台及びプラズマ処理装置
CN103227086B (zh) * 2012-01-31 2015-09-30 中微半导体设备(上海)有限公司 一种用于等离子体处理装置的载片台
CN106716619B (zh) * 2014-09-30 2020-09-15 住友大阪水泥股份有限公司 静电吸盘装置
JP2018063974A (ja) 2016-10-11 2018-04-19 東京エレクトロン株式会社 温度制御装置、温度制御方法、および載置台
KR102641752B1 (ko) 2018-11-21 2024-03-04 삼성전자주식회사 가스 주입 모듈, 기판 처리 장치, 및 그를 이용한 반도체 소자의 제조방법
KR102656790B1 (ko) 2018-11-21 2024-04-12 삼성전자주식회사 정전 척, 및 그를 포함하는 플라즈마 처리 장치
KR20210104696A (ko) 2019-01-15 2021-08-25 어플라이드 머티어리얼스, 인코포레이티드 기판 프로세싱 챔버들을 위한 페디스털
US11401608B2 (en) * 2020-10-20 2022-08-02 Sky Tech Inc. Atomic layer deposition equipment and process method

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005167283A (ja) * 2000-08-25 2005-06-23 Hitachi Ltd プラズマ処理装置及びプラズマ処理方法
JP4472372B2 (ja) 2003-02-03 2010-06-02 株式会社オクテック プラズマ処理装置及びプラズマ処理装置用の電極板
JP5125024B2 (ja) * 2006-08-10 2013-01-23 東京エレクトロン株式会社 プラズマ処理装置用の載置台及びプラズマ処理装置
US20080062609A1 (en) * 2006-08-10 2008-03-13 Shinji Himori Electrostatic chuck device
JP5233093B2 (ja) * 2006-08-10 2013-07-10 東京エレクトロン株式会社 プラズマ処理装置用の載置台及びプラズマ処理装置
JP5233092B2 (ja) * 2006-08-10 2013-07-10 東京エレクトロン株式会社 プラズマ処理装置用の載置台及びプラズマ処理装置
US20080041312A1 (en) * 2006-08-10 2008-02-21 Shoichiro Matsuyama Stage for plasma processing apparatus, and plasma processing apparatus

Also Published As

Publication number Publication date
JP2010080597A (ja) 2010-04-08
US8512511B2 (en) 2013-08-20
US20100071850A1 (en) 2010-03-25

Similar Documents

Publication Publication Date Title
JP5142914B2 (ja) 載置台及びプラズマ処理装置
JP2010080717A (ja) プラズマ処理装置用の載置台
JP5233093B2 (ja) プラズマ処理装置用の載置台及びプラズマ処理装置
TWI409874B (zh) And a plasma processing apparatus for a plasma processing apparatus
JP5186394B2 (ja) 載置台及びプラズマエッチング又はアッシング装置
JP5317424B2 (ja) プラズマ処理装置
KR100924855B1 (ko) 플라즈마 처리 장치용 탑재대 및 플라즈마 처리 장치
JP4898718B2 (ja) 載置台及びプラズマ処理装置
KR100403074B1 (ko) 마그네트론 플라즈마 처리 장치
US20120031560A1 (en) Plasma processing apparatus
CN107887246B (zh) 载置台和等离子体处理装置
US20080041312A1 (en) Stage for plasma processing apparatus, and plasma processing apparatus
CN100517563C (zh) 等离子体处理装置和等离子体处理方法
JP5230225B2 (ja) 蓋部品、処理ガス拡散供給装置、及び基板処理装置
US9011635B2 (en) Plasma processing apparatus
KR20120074210A (ko) 플라즈마 처리 장치
JP2006210726A (ja) プラズマ処理方法およびプラズマ処理装置
JP4615464B2 (ja) プラズマ処理装置用電極アッセンブリ及びプラズマ処理装置
US20080038162A1 (en) Table for use in plasma processing system and plasma processing system
JP4935149B2 (ja) プラズマ処理用の電極板及びプラズマ処理装置
JP2011119708A (ja) 基板保持装置、及び、プラズマ処理装置
JP2006165093A (ja) プラズマ処理装置
KR20130079464A (ko) 정전 척
JP5678116B2 (ja) 蓋部品、処理ガス拡散供給装置、及び基板処理装置
JP5661513B2 (ja) プラズマ処理装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110912

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120626

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120628

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120827

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121023

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121120

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151130

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5142914

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees