JP5134853B2 - 半導体装置の製造方法、固体撮像素子および電子情報機器 - Google Patents

半導体装置の製造方法、固体撮像素子および電子情報機器 Download PDF

Info

Publication number
JP5134853B2
JP5134853B2 JP2007104324A JP2007104324A JP5134853B2 JP 5134853 B2 JP5134853 B2 JP 5134853B2 JP 2007104324 A JP2007104324 A JP 2007104324A JP 2007104324 A JP2007104324 A JP 2007104324A JP 5134853 B2 JP5134853 B2 JP 5134853B2
Authority
JP
Japan
Prior art keywords
region
mask layer
charge transfer
photodiode
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007104324A
Other languages
English (en)
Other versions
JP2008263041A (ja
Inventor
正之 藤尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2007104324A priority Critical patent/JP5134853B2/ja
Publication of JP2008263041A publication Critical patent/JP2008263041A/ja
Application granted granted Critical
Publication of JP5134853B2 publication Critical patent/JP5134853B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Solid State Image Pick-Up Elements (AREA)

Description

本発明は、イオン注入により形成される第1不純物注入領域と第2不純物注入領域とこれら間を導通させるための信号転送電極とがセルフアラインメントにより形成される半導体装置の製造方法、これによって製造される半導体装置、被写体光を光電変換して撮像する半導体装置としての固体撮像素子および、フォトダイオード部と電荷転送部とこれら間を導通させるための電荷転送電極とがセルフアラインメントにより形成される半導体装置の製造方法としての固体撮像素子の製造方法、この半導体装置としてのMOSトランジスタ、これらの半導体装置、固体撮像素子およびMOSトランジスタの少なくともいずれかを用いた電子情報機器に関する。
近年、電子情報機器として民生用デジタルスチルカメラやカメラ付き携帯電話などに対するニーズが高まっており、それらに搭載されるCCD型固体撮像素子などの固体撮像素子において高画素化が急ピッチに進んでいる。
この固体撮像素子に対しては、画質を向上させることが非常に強く要請されており、その要請に応えるためには、画素数を増やして解像度を高くすること、および受光感度を向上させることが必要である。このため、固体撮像素子においては、2次元状に複数配列される画素部の配列密度を高くしつつ、さらに、画素部を小型化する必要がある。
以下に、従来の固体撮像素子の製造方法として、例えば特許文献1に開示されている方法について、図15〜図17を用いて説明する。
図15〜図17はそれぞれ、従来のCCD型の端固体撮像素子の製造方法における各製造工程を説明するための要部縦断面図である。
まず、図15に示すように、N型半導体基板101上にイオン注入および熱拡散処理を行ってP型ウェル領域102を形成する。その後、P型ウェル領域102に選択的にリンをイオン注入して電荷転送チャンネル領域(電荷転送部)103を形成する。続いて、電荷転送チャンネル領域103の両側のP型ウェル領域102に選択的にボロンをイオン注入して、チャンネルストップ部104と、後述するフォトダイオード部で発生した信号電荷を垂直電荷転送部103側に読み出すための電荷読み出し部105とをそれぞれ形成する。
次に、図16に示すように、N型半導体基板101の表面を熱酸化することによりゲート酸化膜106を形成した後に、ゲート酸化膜106上にLPCVD法を用いてポリシリコンからなる導電性材料膜を堆積させ、図示しないフォトレジストパターンをマスクとしてドライエッチングを行ってその導電性材料膜およびゲート酸化膜106を取り除いて、導電性材料膜のフォトダイオード上となる領域に受光用の開口部を形成して、読み出し電極を兼ねた電荷転送電極107を形成する。
その後、図17に示すように、図示しないフォトレジストパターンと電荷転送電極107とをマスクとしてリンをイオン注入して、フォトダイオード部となるN型不純物領域108を形成する。さらに、このN型不純物領域108のフォトダイオード部を、埋め込みフォトダイオードとして形成するために、図示しないフォトレジストパターンおよび電荷転送電極107をマスクとしてボロンをイオン注入して、N型不純物領域108の表面部にP+ 型領域を形成する。続いて、この基板部上に層間絶縁膜を介してフォトダイオード部上以外の領域に、図示していないがタングステンなどの金属遮光膜を形成して、従来の固体撮像素子を作製している。
特開2000−183324号公報
しかしながら、上記従来の固体撮像素子の製造方法では、以下のような問題がある。
この従来の固体撮像素子において、セル(画素部)の微細化が進む一方であり、特に、セルピッチが2μm以下となるような微細なものも提案されている。このことから、素子特性のばらつきを抑えるためには、フォトダイオード部や電荷転送部などの各不純物注入領域を精度良く形成することが必要である。
各不純物注入領域は、前述したように、一般に、フォトリソグラフィー法を用いて形成されたフォトレジストパターンをマスクとして、イオン注入やエッチングを行うことにより形成されている。各フォトリソグラフィー工程では、フォトマスクを用いて露光パターンが形成されるが、この際、露光装置の精度に依存して、少なくとも数十nm程度の位置合わせずれが発生する。このようなフォトマスクによる位置合わせずれは、固体撮像素子を高性能化または更なる小型化を行うための妨げになっている。
例えば、フォトダイオード部におけるN型不純物領域108の端面部の位置と、電荷転送電極107の端面部の位置がずれると、フォトダイオード部(受光部)の受光面積自体がばらつくばかりでなく、電荷転送電極107への印加電圧によって電荷転送部103に生じるゲート電界もばらつくことになる。また、電荷読み出し部105を通じて信号電荷を取り出す際に、電荷転送電極107に印加される読み出し電圧に対して読み出し特性もばらつくことになる。
上述した従来の固体撮像素子の製造方法では、電荷転送電極107を形成した後に、電荷転送電極107をセルフアライメントとしてフォトダイオード部となるN型不純物領域108を形成するためにリンを不純物としてイオン注入する。このため、フォトダイオード部と信号電荷の読み出しを行う電荷転送電極107との位置ずれはなく、フォトダイオード部から垂直電荷転送部103への信号電荷の読み出し特性を安定化させることができる。
しかしながら、垂直電荷転送部103と、電荷転送電極107またはフォトダイオード部であるN型不純物領域108との位置合わせは、露光装置の精度に依存するフォトマスクの位置合わせによっている。このため、例えば電荷転送部103と電荷転送電極107との位置がずれると、電荷読み出し部105の幅(チャンネルの長さ)がばらつき、電荷読み出し部105においてゲート電界が作用する位置がばらつくため、N型不純物領域108から垂直電荷転送部103への、読み出し電圧に対する読み出し特性が変動する。
このため、上記従来の固体撮像素子の製造方法では、高精度な位置合わせを行うために、高価なフォトリソグラフィー装置を導入することが必須となっていた。また、上記従来の固体撮像素子では、フォトマスクによる位置ずれに対して所定マージンを取って、電荷転送部103と、電荷転送電極107またはフォトダイオード部のN型不純物領域108との各配置を設計する必要があるため、基板面に有効利用することができない領域が生じ、そのことが固体撮像素子の小型化や高画素化などの妨げになっていた。さらに、従来の固体撮像素子の製造方法では、各電荷転送電極107間の開口領域にフォトダイオード部のN型不純物領域108が形成されるが、今後の更なるセルサイズの微細化によって、各電荷転送電極107間の距離が縮まると、それに伴ってフォトダイオード部のN型不純物領域108も縮小され、これにフォトマスクによる位置ずれに対するマージンが加わると、光電変換部としての受光面積も小さくなり所望のフォトダイオード容量が得られなくなって、良好な受光感度特性を維持することも困難になるという問題があった。
このように、上記従来の固体撮像素子の製造方法では、フォトマスクによる位置ずれに対するマージンを確保して、より低コストで、より高い受光感度特性を維持しようとすると、より微細化された固体撮像素子を作製することは、いずれ限界が訪れるものと考えられる。
本発明は、上記従来の問題を解決するもので、フォトダイオード部であるN型不純物領域と電荷転送電極との位置関係だけではなく、垂直電荷転送部と、電荷転送電極またはフォトダイオード部との位置関係を正確に形成することにより、更なる微細化に際しても、読み出し電圧に対する読み出し特性のばらつきを抑えることができる固体撮像素子などの半導体装置の製造方法、これによって製造される半導体装置、半導体装置としての低コストで高感度な固体撮像素子、半導体装置としてのMOSトランジスタ、これらの半導体装置、固体撮像素子およびMOSトランジスタのうちの少なくともいずれかを用いた電子情報機器を提供することを目的とする。
本発明の半導体装置の製造方法は、第1導電型半導体基板上または基板上に形成された第1導電型半導体領域上に、ゲート絶縁膜を介して導電性材料膜を成膜し、該導電性材料膜上に第1絶縁膜を成膜する導電性材料膜・第1絶縁膜成膜工程と、第1不純物注入領域と第2不純物注入領域となる各領域に対応した該第1絶縁膜の領域を同時に開口してパターン形成することにより第1マスク層を形成する第1マスク層形成工程と、該第1マスク層をマスクとして選択的にイオン注入することにより該第1導電型半導体基板または該第1導電型半導体領域に該第1不純物注入領域と該第2不純物注入領域を形成する第1および第2不純物注入領域形成工程と、該第1不純物注入領域に対応した第1マスク層の開口部が第2絶縁膜で覆われ、該第2不純物注入領域に対応した第1マスク層の開口部の側壁が該第2絶縁膜で覆われた第2マスク層の開口部を形成する第2マスク層形成工程と、該第1マスク層および該第2マスク層を用いて該第2マスク層の開口部に対応した導電性材料膜を選択的にエッチングすることにより信号転送電極を形成する信号転送電極形成工程とを有するものであり、そのことにより上記目的が達成される。
本発明の半導体装置の製造方法は、半導体基板上または基板上に形成された半導体領域上に、ゲート絶縁膜を介して導電性材料膜を成膜し、該導電性材料膜上に第1絶縁膜を成膜する導電性材料膜・第1絶縁膜成膜工程と、第1不純物注入領域と第2不純物注入領域となる各領域に対応した該第1絶縁膜の領域を同時に開口してパターン形成することにより第1マスク層を形成する第1マスク層形成工程と、該第2不純物注入領域となる領域に対応した該第1マスク層の開口部を覆う被覆膜および該第1マスク層を用いてイオン注入することにより該第1導電型半導体基板または該第1導電型半導体領域に該第1不純物注入領域を形成する第1不純物注入領域形成工程と、当該被覆膜を取り除いた後に、該第1不純物注入領域となる領域に対応した該第1マスク層の開口部を覆う被覆膜および該第1マスク層を用いて該導電性材料膜をエッチングすることにより電荷転送電極を形成する電荷転送電極形成工程と、当該被覆膜および該第1マスク層を用いてイオン注入することにより該第1導電型半導体基板または該第1導電型半導体領域に該第2不純物注入領域を形成する第2不純物注入領域形成工程とを有するものであり、そのことにより上記目的が達成される。
さらに、好ましくは、本発明の半導体装置の製造方法における第1マスク層形成工程は、前記第1絶縁膜上に前記第1不純物注入領域と前記第2不純物注入領域となる各領域に対応した領域をそれぞれ開口させたレジストパターンを形成し、該レジストパターンをマスクとして該第1絶縁膜をエッチングすることにより該第1マスク層を形成する。
さらに、好ましくは、本発明の半導体装置の製造方法における第1および第2不純物注入領域形成工程は、前記第1不純物注入領域となる領域に対応した前記第1マスク層の開口部を被覆する第1レジストパターンを形成して、該第1レジストパターンおよび前記第1マスク層を用いてイオン注入を行うことにより第2不純物注入領域を形成する第2不純物注入領域形成工程と、該第1レジストパターンを除去した後に、該第2不純物注入領域となる領域に対応した該第1マスク層の開口部を被覆する第2レジストパターンを形成して、該第2レジストパターンおよび該第1マスク層を用いてイオン注入を行うことにより該第1不純物注入領域を形成する第1不純物注入領域形成工程とを有する。
さらに、好ましくは、本発明の半導体装置の製造方法における第2マスク層形成工程は、前記第1マスク層が形成された基板部上に前記第2絶縁膜を成膜し、前記第2不純物注入領域に対応した開口部を有するレジストパターンを用いて該第2絶縁膜をエッチングバックすることにより該第1マスク層の開口部の側壁に該第2マスク層を残す。
さらに、好ましくは、本発明の半導体装置の製造方法における導電性材料膜はポリシリコン膜またはアモルファスシリコンである。
さらに、好ましくは、本発明の半導体装置の製造方法における第1絶縁膜および前記第2絶縁膜は、窒化シリコン膜である。
さらに、好ましくは、本発明の半導体装置の製造方法における第1不純物注入領域は、電荷信号を転送するための電荷転送部であり、前記第2不純物注入領域は、被写体光を受光して光電変換するフォトダイオード部であり、前記信号転送電極は、該フォトダイオード部から該電荷転送部に電荷信号を読み出すための信号読み出し電極であって、CCD型イメージセンサを構成している。
さらに、好ましくは、本発明の半導体装置の製造方法における導電性材料膜・第1絶縁膜成膜工程の前に、前記半導体基板または前記基板上に形成された半導体領域に、選択的にイオン注入を行うことにより、素子分離用のチャンネルストップ部と、前記フォトダイオード部で発生した信号電荷を前記電荷転送部に読み出すための電荷読み出し部とを形成する工程をさらに有する。
さらに、好ましくは、本発明の半導体装置の製造方法における信号転送電極の下方に前記チャンネルストップ部、前記電荷転送部および前記電荷読み出し部が位置しており、該信号転送電極間の前記半導体基板または前記半導体領域に前記フォトダイオード部が位置している。
さらに、好ましくは、本発明の半導体装置の製造方法における第1不純物注入領域は、転送された信号電荷を信号電圧に変換する信号電圧変換部であり、前記第2不純物注入領域は、被写体光を受光して光電変換するフォトダイオード部であり、前記信号転送電極は、該フォトダイオード部から該信号電圧変換部に電荷信号を読み出すための信号読み出し電極であって、CMOS型イメージセンサを構成している。
さらに、好ましくは、本発明の半導体装置の製造方法における第1不純物注入領域はドレイン領域であり、前記第2不純物注入領域はソース領域であり、前記信号転送電極はゲート電極であって、MOSトランジスタを構成している。
本発明の固体撮像素子は、撮像領域に2次元状に複数の受光部が設けられ、各受光部を構成するフォトダイオード部で光電変換された信号電荷が電荷転送部に読み出されて順次電荷転送されるCCD型の固体撮像素子において、該フォトダイオード部と該電荷転送部とは、半導体基板上または基板上に形成された半導体領域上にイオン注入により形成され、該電荷転送部上にゲート絶縁膜を介して電荷転送電極が設けられ、該電荷転送部と該電荷転送電極の各端面位置はそれぞれ、該フォトダイオード部の端面位置を基準として製造時の同一マスクを用いることによってそれぞれ距離が規定されており、隣接する該フォトダイオード部間の領域上に該電荷転送電極が設けられ、該電荷転送電極の一部が各フォトダイオード部オーバーラップする量が、該電荷転送部読み出し側に形成されたフォトダイオード部よりも素子分離側に形成されたフォトダイオード部で距離として長くなるように、該隣接するフォトダイオード部で異なっているものであり、そのことにより上記目的が達成される。
また、好ましくは、本発明の固体撮像素子における電荷転送電極は、その一部が前記フォトダイオード部に平面視でオーバーラップされている。
本発明の電子情報機器は、本発明の上記固体撮像素子または/および本発明の上記MOSトランジスタを撮像部または/および回路部に用いたものであり、そのことにより上記目的が達成される。
上記構成により、以下に、本発明の作用について説明する。
本発明の半導体装置の製造方法をCMOS型の固体撮像素子の製造方法に適用して説明すると、信号転送電極としての電荷転送電極となる導電性材料膜上に形成された第1絶縁膜に、第1不純物注入領域としての電荷転送部と第2不純物注入領域としてのフォトダイオード部となる各領域を同時に開口させて第1マスク層を形成し、この第1マスク層をマスクとして、選択的にイオン注入を行うことにより電荷転送部とフォトダイオード部を形成する。これにより、フォトダイオード部と電荷転送部の相対位置が、マスクの位置合わせずれなどを含まず、セルフアラインメントにより正確に定められる。さらに、第1マスク層の側壁に第2絶縁膜からなる第2マスク層を形成し、この第1マスク層と第2マスク層をマスクとして導電性材料膜をエッチングすることにより、電荷転送電極を形成する。これにより、フォトダイオード部、電荷転送電極および電荷転送部の相対位置が、同じマスクを用いて、従来のようなマスクの位置合わせずれなどを含まず、セルフアラインメントにより正確に規定される。このため、電荷転送電極への読み出し電圧などの読み出し特性が安定した固体撮像素子を作製することができる。さらに、位置ずれに対するマージンをとって各部分の配置を設計する必要がなく、基板面を最大限に利用することができるため、固体撮像素子の更なる小型化や高画素化が可能となる。さらに、高価な装置による面倒な位置合わせが不要になるため、生産性が向上して、コストを低下させることが可能となる。
また、本発明の半導体装置、例えば固体撮像素子において、電荷転送部と電荷転送電極の端面位置が、製造時に同一マスクを用いることによってフォトダイオード部の端面の位置を基準としてそれぞれ正確に規定されており、フォトダイオード部の端面位置と電荷転送電極の端面位置が一定の位置にあることから、電荷転送電極への読み出し電圧のばらつきを小さくすることが可能となる。さらに、電荷転送電極は、その一部がフォトダイオード部にオーバーラップされており、微細化に際してもフォトダイオード部のN型不純物領域が、電荷転送電極の開口領域に制約されないため、フォトダイオード部の面積を確保することが可能となって、フォトダイオード容量の減少を小さくして、素子の高感度化を図ることが可能となる。
以上により、本発明によれば、半導体装置では第1および第2不純物注入領域および信号転送電極、半導体装置としての固体撮像素子ではフォトダイオード部、電荷転送部および電荷転送電極の各領域の相対位置を、同じマスクを用いて従来のようなマスクの位置合わせずれなどを含まずにセルフアラインメントにより正確に定められるため、素子の更なる微細化に際しても特性のばらつきを抑えて、低コストで高感度な固体撮像素子などの半導体装置を得ることができる。
以下に、本発明の半導体装置およびその製造方法の実施形態1〜4として、固体撮像素子およびその製造方法に適用した場合および、これらの固体撮像素子の実施形態1〜4を撮像部に用いた電子情報機器の実施形態5について、図面を参照しながら詳細に説明する。
(実施形態1)
図1は、本発明の実施形態1に係る固体撮像素子の要部構成例を模式的に示す平面図であり、図2は、図1のA−A’線縦断面図である。
図1および図2において、本実施形態1の固体撮像素子20は、n型半導体基板1上に半導体領域としての低濃度p型ウェル領域2が形成され、このp型ウェル領域2内に、チャンネルストップ部3と、第2不純物注入領域としてのフォトダイオード部4と、このフォトダイオード部4で発生した信号電荷が読み出される第1不純物注入領域としての垂直電荷転送チャンネル領域5(電荷転送部)と、フォトダイオード部4から垂直電荷転送チャンネル領域5に信号電荷を読み出すための電荷読み出し部6とが形成されている。この基板部のチャンネルストップ部3、垂直電荷転送チャンネル領域5および電荷読み出し部6上に、ゲート絶縁膜7を介して、電荷転送電極(または信号転送電極)としてのゲート電極8が形成されている。このゲート電極8の上面および側壁には、例えば熱酸化膜などの絶縁膜9を介して、フォトダイオード部4上に開口部10aが設けられた例えばタングステン(W)膜などの遮光膜10が設けられている。
フォトダイオード部4は、p型ウェル領域2内の深部まで選択的にn型(n+)不純物領域(第2不純物注入領域)が形成されており、このn型不純物領域は、その一部が自己整合的にゲート電極8にオーバーラップするように形成されている。n型不純物領域の端面bがゲート電極8の端面cの下に潜り込んで平面視で互いに重なっている。フォトダイオード部4の端部が電荷転送電極であるゲート電極8の端部から下側に所定量だけ正確に潜り込んでオーバーラップさせているのは、更なる微細化によっも、信号読み出しの制御性を確保しつつ、フォトダイオード部4の受光領域を最大限に大きく取って、遮光膜の角部を通じて光がフォトダイオード部4の受光領域の周辺端部分まで入射され得るからである。これは、後述するゲート電極形成用の第2マスク層14を形成する理由である。さらに、フォトダイオード部4は、その表面側に、暗電流の発生を防ぐために、図示しないP+ 型不純物領域が設けられて埋め込みフォトダイオードとなっている。
垂直電荷転送チャンネル領域5は、n型不純物領域(第1不純物注入領域)により、ゲート電極8の下方に形成されており、フォトダイオード4に対して一定の位置に形成されている。即ち、垂直電荷転送チャンネル領域5の端面aと、フォトダイオード部4の端面bと、電荷転送電極であるゲート電極8の端面cとの位置は、製造時の同一マスクを用いることによって互いに一定な位置関係に規定されている。この電荷転送電極が複数掛け渡されてその下の複数の垂直電荷転送チャンネル領域5によって垂直電荷転送部が構成されている。
上記構成の固体撮像素子20の製造方法について、図3〜図9を用いて詳細に説明する。
図3〜図9はそれぞれ、本実施形態1の固体撮像素子20の製造方法における各製造工程を説明するための要部縦断面図である。
まず、図3に示すチャンネルストップ部・電荷読出し部形成工程のように、例えばn型シリコンからなる半導体基板1にp型ウェル領域2を形成し、このp型ウェル領域2に対して、選択的にp型不純物を導入して、各画素部を分離するためのチャンネルストップ部3と、信号電荷を垂直電荷転送部(垂直電荷転送チャンネル領域)5に読み出すための電荷読出し部6を形成する。
次に、図4に示す導電性材料膜・シリコン窒化膜成膜工程のように、これらのチャンネルストップ部3および電荷読出し部6が形成された基板部上に、例えば膜厚30nmの熱酸化膜からなるゲート絶縁膜7と、例えば膜厚200nmのポリシリコン(またはアモルファスシリコン;アモルファスシリコン膜)からなる導電性材料膜8aと、例えば膜厚300nmのシリコン窒化膜からなる第1絶縁膜11aをこの順に順次形成する。
続いて、第1絶縁膜11a上に、フォトダイオード部4のn型不純物領域と、垂直電荷転送チャンネル領域5とを形成したい領域を開口させたレジストパターンを同一マスクにより形成し、そのレジストパターンをマスクとして第1絶縁膜11aの一部をエッチング除去されることにより、図5に示す第1マスク層形成工程のように、フォトダイオード部4の領域に対応した部分が開口した開口部11Aと、垂直電荷転送チャンネル領域5の領域に対応した部分が開口した開口部11Bとを有する第1マスク層11を形成する。
その後、図6に示すフォトダイオード部形成工程のように、第1マスク層11が形成された基板部上に、垂直電荷転送チャンネル領域5が形成される領域(開口部11B)上を被覆するレジストパターン12を形成し、このレジストパターン12および第1マスク層11をマスクとして、選択的に例えばリンを開口部11Aを介してイオン注入することにより、フォトダイオード部4となるn型不純物領域を形成する。
さらに、図7に示す垂直電荷転送チャンネル領域形成工程のように、フォトダイオード部4となる領域(開口部11A)上を被覆するレジストパターン13を形成し、このレジストパターン13および第1マスク層11をマスクとして、選択的に例えばリンを開口部11Bを介してイオン注入することにより、垂直電荷転送部を構成する垂直電荷転送チャンネル領域5を形成する。
以上の各工程により、同じ第1マスク層11を用い、この第1マスク層11の開口部11Bをレジストパターン12で被覆してフォトダイオード部4を形成し、この第1マスク層11の開口部11Aをレジストパターン13で被覆して垂直転送チャンネル領域5を形成することにより、フォトダイオード部4のn型不純物領域と垂直転送チャンネル領域5とを互いに位置ずれなく、セルフアラインにより互いの位置関係を正確に形成することができる。
その後、図8に示すゲート電極形成用マスク形成工程において、レジストパターン13を取り去った基板部の導電性材料膜8aおよび第1マスク層11上に、第2絶縁膜14となるシリコン窒化膜を膜厚約10nmに形成した後に、フォトダイオード部4上に開口部15Aを有しかつ垂直転送チャンネル領域5の上方を被覆したレジストパターン15をマスクとして用いて、第2絶縁膜14をエッチングバックすることにより、第1マスク層11の開口部11A側の側壁に第2マスク層14をシリコン窒化膜の膜厚分だけ残して、ゲート電極形成用の第2マスク層14を形成する。
その後、図9に示すゲート電極・P+ 型領域形成工程において、これらの第1マスク層11および第2マスク層14を共にマスクとして導電性材料膜8aをエッチングすることにより、電荷転送電極としてゲート電極8を所定形状に形成する。さらに、埋め込みフォトダイオードを形成するため、レジストパターン15およびゲート電極8をマスクとして、フォトダイオード部4のn型不純物層の表面にボロンをイオン注入することによりP+型領域を形成する。
ここまでの本実施形態1の固体撮像素子20の製造方法を更に簡単に説明する。
半導体基板上の半導体領域2上に、ゲート絶縁膜7を介して導電性材料膜8aを成膜し、この導電性材料膜8a上に第1絶縁膜11aを成膜する導電性材料膜・第1絶縁膜成膜工程と、垂直転送チャンネル領域5(第1不純物注入領域)とフォトダイオード部4(第2不純物注入領域)となる各領域に対応した第1絶縁膜11aの領域を同時に開口してパターン形成することにより第1マスク層11を形成する第1マスク層形成工程と、第1マスク層11をマスクとして選択的にイオン注入することにより第1導電型半導体基板または第1導電型半導体領域にフォトダイオード部4と垂直転送チャンネル領域5を形成する第1および第2不純物注入領域形成工程と、垂直転送チャンネル領域5に対応した第1マスク層11の開口部が第2絶縁膜14aで覆われ、フォトダイオード部4に対応した第1マスク層11の開口部の側壁が第2絶縁膜14aで覆われた第2マスク層14を形成する第2マスク層形成工程と、第1マスク層11および第2マスク層14を用いて導電性材料膜8aをエッチングすることにより信号転送電極であるゲート電極8を形成する信号転送電極形成工程とを有している。
以上の各工程によって、フォトダイオード部4のn型不純物領域と電荷転送電極5とゲート電極8とを、互いに位置ずれがなく、同じ第1マスク層11を用いてそのセルフアラインメントにより位置関係を正確に形成することができる。
続いて、図示しない水平転送部に対応する位置にもフォトリソグラフィーとドライエッチングにより水平電荷転送電極を形成する。
その後、例えば基板部全面を熱酸化し、ゲート電極8の上部および側面に、図2に示すように、膜厚50nm程度、酸化膜などの絶縁膜9を形成した後に、例えばCVD法などによって膜厚100nmのタングステン(W)膜などの遮光膜10を基板部上全面に形成し、フォトダイオード部4上に対応する箇所の遮光膜10を開口させて開口部10aを形成する。
さらに、遮光膜10が形成された基板部上に層間絶縁膜を形成した後に、その上にプラズマCVD法などによりシリコンナイトライドなどからなる図示しないパッシベーション膜を形成してカラーフィルタやオンチップレンズなどを順次形成し、本実施形態1の固体撮像素子20を完成させる。
以上により、本実施形態1の固体撮像素子20およびその製造方法では、フォトダイオード部4のn型不純物領域、電荷転送チャネル領域5および電荷転送電極8の各領域の相対位置関係が、同じマスクを用いているので、マスクによる位置合わせずれを含まず、同じマスクによるセルフアラインメントにより正確に定められて形成することができる。
なお、本実施形態1では、前述したように、チャンネルストップ部・電荷読出し部形成、導電性材料膜・シリコン窒化膜成膜、第1マスク層形成、フォトダイオード部形成、垂直電荷転送チャンネル領域形成、ゲート電極形成用の第2マスク層形成、ゲート電極形成およびP+ 型領域形成をこの順で行ったが、これに限らず、ゲート電極形成用の第2マスク層14の形成を行わなくても、フォトダイオード部4と電荷転送電極であるゲート電極8との位置関係だけではなく、垂直電荷転送部5と、電荷転送電極であるゲート電極8またはフォトダイオード部4との位置関係を正確に形成することにより、更なる微細化に際しても、ゲート電極8への読み出し電圧に対する読み出し特性のばらつきを抑えることができて、低コストで高感度な固体撮像素子を得ることができる本発明の目的を達成することができる。この場合を、次の実施形態2に詳細に説明している。
(実施形態2)
本実施形態2の固体撮像素子20Aの製造方法について、図3〜図6および図10〜図12を用いて詳細に説明する。
まず、図3のチャンネルストップ部・電荷読出し部形成工程、図4の導電性材料膜・シリコン窒化膜成膜工程、さらに、図5の第1マスク層形成工程を実施し、続いて、図6のフォトダイオード部形成工程は実施せずに、図10に示すように、垂直電荷転送チャンネル領域形成工程において、後述するフォトダイオード部4となる領域(開口部11A)上を被覆する被覆膜のレジストパターン13を形成し、このレジストパターン13および第1マスク層11をマスクとして、選択的に例えばリンを開口部11Bを介してイオン注入することにより、垂直電荷転送部を構成する垂直電荷転送チャンネル領域5を形成する。
次に、図11に示すゲート電極形成用マスク形成工程において、レジストパターン13を取り去った基板部の導電性材料膜8aおよび第1マスク層11上に、第2絶縁膜14となるシリコン窒化膜を形成せずに、フォトダイオード部4となる領域上に開口部15Aを有しかつ垂直転送チャンネル領域5の上方を被覆した被覆膜のレジストパターン15を形成する。
さらに、図12に示すゲート電極・フォトダイオード部・P+ 型領域形成工程において、これらの第1マスク層11およびレジストパターン15マスクとして導電性材料膜8aをエッチングすることにより、電荷転送電極としてゲート電極8を所定形状に形成する。さらに、図示しないフォトレジストパターンとゲート電極8とをマスクとして用いて、例えばリンを開口部11Aおよび15Aを介して選択的にイオン注入することにより、フォトダイオード部4となるn型不純物領域を形成する。その後、埋め込みフォトダイオードを形成するため、レジストパターン15およびゲート電極8をマスクとして用いて、フォトダイオード部4のn型不純物層の表面にボロンをイオン注入することによりP+型領域を形成する。
ここまでの本実施形態2の固体撮像素子20Aの製造方法を更に簡単に説明する。
半導体基板上の半導体領域2上に、ゲート絶縁膜を介して導電性材料膜8aを成膜し、この導電性材料膜8上に第1絶縁膜11aを成膜する導電性材料膜・第1絶縁膜成膜工程と、フォトダイオード部4と垂直電荷転送部5となる各領域に対応した第1絶縁膜11aの領域を同時に開口してパターン形成することにより第1マスク層11を形成する第1マスク層形成工程と、フォトダイオード部4となる領域に対応した第1マスク層11の開口部11Aを覆う被覆膜13および第1マスク層11を用いてイオン注入することにより半導体基板または半導体領域2に垂直電荷転送部5を形成する垂直電荷転送部形成工程と、被覆膜15および第1マスク層11を用いて導電性材料膜8aをエッチングすることにより電荷転送電極であるゲート電極8を形成する電荷転送電極形成工程と、被覆膜15および第1マスク層11を用いてイオン注入することにより半導体基板または半導体領域2にフォトダイオード部4を形成するフォトダイオード部形成工程とを有している。
以上の各工程によって、フォトダイオード部4のn型不純物領域と電荷転送電極5とを、互いに位置ずれなく、同じ第1マスク層11を用いてそのセルフアラインメントにより位置関係を正確に形成することができる。また、フォトダイオード部4の端面bとゲート電極8の端面cとは互いに位置ずれなく、b=cで一致している。
続いて、図示しない水平転送部に対応する位置にもフォトリソグラフィーとドライエッチングにより水平電荷転送電極を形成する。
その後、例えば基板部全面を熱酸化し、ゲート電極8の上部および側面に、図2に示すように、膜厚50nm程度、酸化膜などの絶縁膜9を形成した後に、例えばCVD法などによって膜厚100nmのタングステン(W)膜などの遮光膜10を基板部上全面に形成し、フォトダイオード部4上に対応する箇所の遮光膜10を開口させて開口部10aを形成する。
さらに、遮光膜10が形成された基板部上に層間絶縁膜を形成した後に、その上にプラズマCVD法などによりシリコンナイトライドなどからなる図示しないパッシベーション膜を形成してカラーフィルタやオンチップレンズなどを順次形成し、本実施形態1の固体撮像素子20を完成させる。
したがって、同じ第1マスク層11を用い、この第1マスク層11の開口部11Aをレジストパターン13で被覆して垂直転送チャンネル領域5を形成し、この第1マスク層11の開口部11Bをレジストパターン15で被覆して、ゲート電極8を形成し、さらに、フォトダイオード部4を形成することにより、フォトダイオード部4のn型不純物領域と垂直転送チャンネル領域5とゲート電極8とを互いに位置ずれなく、セルフアラインメントにより互いの位置関係を正確に形成することができる。この場合、ゲート電極8を自己整合的にイオン注入してフォトダイオード部4を形成しているのでフォトダイオード部4の端面bとゲート電極8の端面cとは同じ位置に形成される。
(実施形態3)
上記実施形態1では、図2において、フォトダイオード部4の端面bとゲート電極8の端面cとのオーバーラップ部分の距離が隣接ゲート電極8で左右対称の場合について説明し、上記実施形態2では、ゲート電極8を自己整合的にイオン注入しているのでフォトダイオード部4の端面bとゲート電極8の端面cとは同じ位置に形成されていることから、フォトダイオード部4の端面bとゲート電極8の端面cとの位置関係が隣接ゲート電極8で左右対称の場合について説明したが、本実施形態3では、フォトダイオード部4の両端部分のオーバーラップ距離が隣接ゲート電極8で意図的に左右対称にしていない場合である。
この場合、フォトダイオード部4の両端部は、隣接ゲート電極8の端面部から下に潜り込んでいるものの、チャンネルストップ部3側からより離れ、電荷読み出し部6側により近づくように構成されており、その両オーバーラップ距離がフォトダイオード部4の両側の隣接ゲート電極8で互いに異なっている。フォトダイオード部4の端部がチャンネルストップ部3側から離れるほど、フォトダイオード部4から隣の垂直電荷転送チャンネル領域5に信号が漏れるクロストークの問題がより抑制される。また、フォトダイオード部4の端部が電荷読み出し部6側に近づき過ぎない限り、読み出しの端部が電荷読み出し部6側により近づくほど、読み出し電圧が低電圧で、フォトダイオード部4からの信号電荷の読み出し動作が容易に行える。これを図13に示している。
図13は、本発明の実施形態3に係る固体撮像素子の図2と同様のA−A’線縦断面図である。
図13において、図2の場合と異なるのはa〜cの各位置関係が左右で非対称になっている点であり、その以外は図2の場合と同様である。
即ち、(b1−c1)の絶対値<(b2−c2)の絶対値
(a1−b1)の絶対値<(a2−b2)の絶対値
さらに説明すると、本実施形態3のCCD型の固体撮像素子20Bは、撮像領域に2次元状に複数の受光部が設けられ、各受光部を構成するフォトダイオード部4で光電変換された信号電荷が電荷転送部5に読み出されて順次電荷転送される。この場合に、フォトダイオード部4と電荷転送部5とは、半導体基板上または半導体領域2上にイオン注入により形成され、電荷転送部5上にゲート絶縁膜7を介して電荷転送電極であるゲート電極8が設けられている。電荷転送部5とゲート電極8の各端面位置a、cはそれぞれ、フォトダイオード部4の端面位置bを基準として製造時の同一マスクを用いることによってそれぞれ距離が一定値に規定されている。このゲート電極8は、その一部がフォトダイオード部4上に平面視でオーバーラップされている。隣接するフォトダイオード部4間の領域上にゲート電極8が設けられ、ゲート電極8の一部のフォトダイオード部4へのオーバーラップ量が、電荷転送部5への読み出し側(a1〜c1)よりも素子分離側(a2〜c2)で距離として長くなるように、隣接するフォトダイオード部4の左右で異なっている。なお、このオーバーラップ量の左右での異なり度合いは、第1マスク層11の形成時に距離関係を調整して形成することができる。
(実施形態4)
上記実施形態1〜3では、本発明の固体撮像素子およびその製造方法をCCD型固体撮像素子20、20Aおよび20Bおよびその製造方法に適用した場合について説明したが、本実施形態4では、本発明の固体撮像素子およびその製造方法をCMOS型の固体撮像装置20Cおよびその製造方法に適用した場合について説明する。
図14は、本発明の実施形態4に係る固体撮像素子の要部構成例を示す縦断面図である。なお、ここでは、CMOSイメージセンサにおける2画素部としての受光部分の構成例を示している。
図14において、本実施形態4の固体撮像素子20Cとして、半導体基板の表面層(撮像領域)に、被写体光を信号電荷に変換する光電変換部としてフォトダイオードPDなどの受光部が2次元状に複数形成されている。また、このフォトダイオードPDの左右一方側の半導体基板上には、ゲート絶縁膜を介して、電荷検出部FDに信号電荷を読み出すための引き出し電極であるゲート電極31が形成されており、フォトダイオードPDの左右方向他方側の半導体基板には素子分離用のストッパ層32が形成されている。
CMOS型の固体撮像素子20Cは、撮像領域に2次元状に複数の受光部が設けられ、各受光部を構成するフォトダイオード部PDで光電変換された信号電荷が信号電圧変換部FDに読み出され、この信号電圧変換部FDで変換された信号電圧に応じて増幅された信号が出力信号として読み出されるようになっている。フォトダイオード部PDと信号電圧変換部FDとは、半導体基板上または基板上に形成された半導体領域上にイオン注入により形成され、フォトダイオード部PDと信号電圧変換部FD間の領域上にゲート絶縁膜(図示せず)を介して、フォトダイオード部PDから信号電圧変換部FDに信号電荷を読み出すための電荷転送電極31が設けられている。フォトダイオード部PDから最も近い信号電圧変換部の端面位置aと電荷転送電極31の各端面位置cはそれぞれ、フォトダイオード部PDの端面位置bを基準として製造時の同一マスクを用いることによってそれぞれ距離が正確に規定されている。電荷転送電極31は、その一部がフォトダイオード部PDに平面視でオーバーラップされている。
本実施形態4では、本発明の半導体装置およびその製造方法をCMOS型の固体撮像素子20Cおよびその製造方法に適用した場合について説明したが、これに限らず、本実施形態4と同様に、半導体装置としてのMOSトランジスタにも適用することができる。
MOSトランジスタはソース領域とドレイン領域間の領域上にゲート絶縁膜を介して、ソース領域とドレイン領域間で信号を導通(転送)するためのゲート電極が設けられている。ソース領域とドレイン領域とは、半導体基板上または基板上に形成された半導体領域上にイオン注入により形成されている。ソース領域とドレイン領域のいずれか一方の端面位置から最も近い他方の端面位置とゲート電極の端面位置はそれぞれ、ソース領域とドレイン領域のいずれか一方の端面位置を基準として製造時の同一マスクによってそれぞれ正確にその距離が規定されている。ゲート電極は、その一部がソース領域とドレイン領域の少なくともいずれか一方に平面視でオーバーラップされている。
(実施形態5)
上記実施形態1〜4では、特に説明しなかったが、上記実施形態1〜4の固体撮像装置20,20A、20Bおよび20Cの少なくともいずれかを撮像部に用いた例えばデジタルビデオカメラ、デジタルスチルカメラなどのデジタルカメラや、監視カメラ、ドアホンカメラ、車載カメラ、テレビジョン電話用カメラおよび携帯電話用カメラなどの画像入力カメラ、スキャナ、ファクシミリ、カメラ付き携帯電話装置などの画像入力デバイスを有した電子情報機器について説明する。
本発明の電子情報機器は、本発明の上記実施形態1〜3の固体撮像装置20,20A、20Bおよび20Cのうちの少なくともいずれかを撮像部に用いて得た高品位な画像データを記録用に所定の信号処理した後にデータ記録する記録メディアなどのメモリ部と、この画像データを表示用に所定の信号処理した後に液晶表示画面などの表示画面上に表示する液晶表示装置などの表示手段と、この画像データを通信用に所定の信号処理をした後に通信処理する送受信装置などの通信手段と、この画像データを印刷(印字)して出力(プリントアウト)する画像出力手段とのうちの少なくともいずれかを有している。
以上により、本発明の実施形態1〜4によれば、電荷転送電極となる導電性材料膜上に第1絶縁膜を形成し、電荷転送部5およびフォトダイオード部4となる各領域を同時に開口した第1マスク層を形成する。この第1マスク層をマスクとして選択的にイオン注入を行って、電荷転送部5とフォトダイオード部4とを形成する。さらに、第1マスク層の側壁に第2絶縁膜からなる第2マスク層を形成し、この第1マスク層および第2マスク層をマスクとして導電性材料膜をエッチングして、電荷転送電極8を形成する。これによって、フォトダイオード部4と電荷転送電極8との位置関係だけではなく、垂直電荷転送部5と、電荷転送電極4またはフォトダイオード部との位置関係を正確に形成することができて、更なる微細化に際しても、読み出し電圧に対する読み出し特性のばらつきを抑えることができて、低コストで高感度な固体撮像素子を得ることができる。
なお、以上のように、本発明の好ましい実施形態1〜5を用いて本発明を例示してきたが、本発明は、この実施形態1〜5に限定して解釈されるべきものではない。本発明は、特許請求の範囲によってのみその範囲が解釈されるべきであることが理解される。当業者は、本発明の具体的な好ましい実施形態1〜5の記載から、本発明の記載および技術常識に基づいて等価な範囲を実施することができることが理解される。本明細書において引用した特許、特許出願および文献は、その内容自体が具体的に本明細書に記載されているのと同様にその内容が本明細書に対する参考として援用されるべきであることが理解される。
本発明は、イオン注入により形成される第1不純物注入領域と第2不純物注入領域とこれら間を導通させるための信号転送電極とがセルフアラインメントにより形成される半導体装置の製造方法、これによって製造される半導体装置、被写体光を光電変換して撮像する半導体装置としての固体撮像素子および、フォトダイオード部と電荷転送部とこれら間を導通させるための電荷転送電極とがセルフアラインメントにより形成される半導体装置の製造方法としての固体撮像素子の製造方法、この半導体装置としてのMOSトランジスタ、これらの半導体装置、固体撮像素子およびMOSトランジスタの少なくともいずれかを用いた電子情報機器の分野において、半導体装置では第1および第2不純物注入領域および信号転送電極、半導体装置としての固体撮像素子ではフォトダイオード部、電荷転送部および電荷転送電極の各領域の相対位置を、同じマスクを用いて従来のようなマスクの位置合わせずれなどを含まずにセルフアラインメントにより正確に定められるため、素子の更なる微細化に際しても特性のばらつきを抑えて、低コストで高感度な固体撮像素子などの半導体装置を得ることができる。
本発明の実施形態1に係る固体撮像素子の要部構成例を模式的に示す平面図である。 図1のA−A’線縦断面図である。 図2の固体撮像素子の製造方法におけるチャンネルストップ部・電荷読出し部形成工程を説明するための要部縦断面図である。 図2の固体撮像素子の製造方法における導電性材料膜・シリコン窒化膜成膜工程を説明するための要部縦断面図である。 図2の固体撮像素子の製造方法における第1マスク層形成工程を説明するための要部縦断面図である。 図2の固体撮像素子の製造方法におけるフォトダイオード部形成工程を説明するための要部縦断面図である。 図2の固体撮像素子の製造方法における垂直電荷転送チャンネル領域形成工程を説明するための要部縦断面図である。 図2の固体撮像素子の製造方法におけるゲート電極形成用マスク形成工程を説明するための要部縦断面図である。 図2の固体撮像素子の製造方法におけるゲート電極・P+ 型領域形成工程を説明するための要部縦断面図である。 本発明の実施形態2に係る固体撮像素子の製造方法における垂直電荷転送チャンネル領域形成工程を説明するための要部縦断面図である。 本発明の実施形態2に係る固体撮像素子の製造方法におけるゲート電極形成用マスク形成工程を説明するための要部縦断面図である。 本発明の実施形態2に係る固体撮像素子の製造方法におけるゲート電極・フォトダイオード部・P+ 型領域形成工程を説明するための要部縦断面図である。 本発明の実施形態3に係る固体撮像素子の図2と同様のA−A’線縦断面図である。 本発明の実施形態4に係る固体撮像素子の要部構成例を示す縦断面図である。 従来のCCD型の固体撮像素子の製造方法における電荷転送部形成工程を説明するための要部縦断面図である。 従来のCCD型の固体撮像素子の製造方法におけるゲート電極形成工程を説明するための要部縦断面図である。 従来のCCD型の固体撮像素子の製造方法におけるフォトダイオード部形成工程を説明するための要部縦断面図である。
符号の説明
1 n型半導体基板
2 p型ウェル領域
3、32 チャンネルストップ部
4 n型(n+)不純物領域(フォトダイオード部)
5 垂直電荷転送チャンネル領域
6 電荷読み出し部
7 ゲート絶縁膜
8、31 ゲート電極(電荷転送電極)
8a 導電性材料膜
9 絶縁膜
10 遮光膜
11a 第1絶縁膜
11 第1マスク
12、13、15 レジストパターン
14 第2マスク
20、20A,20B、20C 固体撮像素子

Claims (14)

  1. 第1導電型半導体基板上または基板上に形成された第1導電型半導体領域上に、ゲート絶縁膜を介して導電性材料膜を成膜し、該導電性材料膜上に第1絶縁膜を成膜する導電性材料膜・第1絶縁膜成膜工程と、
    第1不純物注入領域と第2不純物注入領域となる各領域に対応した該第1絶縁膜の領域を同時に開口してパターン形成することにより第1マスク層を形成する第1マスク層形成工程と、
    該第1マスク層をマスクとして選択的にイオン注入することにより該第1導電型半導体基板または該第1導電型半導体領域に該第1不純物注入領域と該第2不純物注入領域を形成する第1および第2不純物注入領域形成工程と、
    該第1不純物注入領域に対応した第1マスク層の開口部が第2絶縁膜で覆われ、該第2不純物注入領域に対応した第1マスク層の開口部の側壁が該第2絶縁膜で覆われた第2マスク層の開口部を形成する第2マスク層形成工程と、
    該第1マスク層および該第2マスク層を用いて該第2マスク層の開口部に対応した導電性材料膜を選択的にエッチングすることにより信号転送電極を形成する信号転送電極形成工程とを有する半導体装置の製造方法。
  2. 前記第1マスク層形成工程は、前記第1絶縁膜上に前記第1不純物注入領域と前記第2不純物注入領域となる各領域に対応した領域をそれぞれ開口させたレジストパターンを形成し、該レジストパターンをマスクとして該第1絶縁膜をエッチングすることにより該第1マスク層を形成する請求項1に記載の半導体装置の製造方法。
  3. 前記第1および第2不純物注入領域形成工程は、前記第1不純物注入領域となる領域に対応した前記第1マスク層の開口部を被覆する第1レジストパターンを形成して、該第1レジストパターンおよび前記第1マスク層を用いてイオン注入を行うことにより第2不純物注入領域を形成する第2不純物注入領域形成工程と、該第1レジストパターンを除去した後に、該第2不純物注入領域となる領域に対応した該第1マスク層の開口部を被覆する第2レジストパターンを形成して、該第2レジストパターンおよび該第1マスク層を用いてイオン注入を行うことにより該第1不純物注入領域を形成する第1不純物注入領域形成工程とを有する請求項1に記載の半導体装置の製造方法。
  4. 前記第2マスク層形成工程は、前記第1マスク層が形成された基板部上に前記第2絶縁膜を成膜し、前記第2不純物注入領域に対応した開口部を有するレジストパターンを用いて該第2絶縁膜をエッチングバックすることにより該第1マスク層の開口部の側壁に該第2マスク層を残す請求項1に記載の半導体装置の製造方法。
  5. 前記第1絶縁膜および前記第2絶縁膜は、窒化シリコン膜である請求項1または4に記載の半導体装置の製造方法。
  6. 前記導電性材料膜はポリシリコン膜またはアモルファスシリコンである請求項1に記載の半導体装置の製造方法。
  7. 前記第1不純物注入領域は、電荷信号を転送するための電荷転送部であり、前記第2不純物注入領域は、被写体光を受光して光電変換するフォトダイオード部であり、前記信号転送電極は、該フォトダイオード部から該電荷転送部に電荷信号を読み出すための信号読み出し電極であって、CCD型イメージセンサを構成している請求項1〜6のいずれかに記載の半導体装置の製造方法。
  8. 前記導電性材料膜・第1絶縁膜成膜工程の前に、前記半導体基板または前記基板上に形成された半導体領域に、選択的にイオン注入を行うことにより、素子分離用のチャンネルストップ部と、前記フォトダイオード部で発生した信号電荷を前記電荷転送部に読み出すための電荷読み出し部とを形成する工程をさらに有する請求項7に記載の半導体装置の製造方法。
  9. 前記信号転送電極の下方に前記チャンネルストップ部、前記電荷転送部および前記電荷読み出し部が位置しており、該信号転送電極間の前記半導体基板または前記半導体領域に前記フォトダイオード部が位置している請求項8に記載の半導体装置の製造方法。
  10. 前記第1不純物注入領域は、転送された信号電荷を信号電圧に変換する信号電圧変換部であり、前記第2不純物注入領域は、被写体光を受光して光電変換するフォトダイオード部であり、前記信号転送電極は、該フォトダイオード部から該信号電圧変換部に電荷信号を読み出すための信号読み出し電極であって、CMOS型イメージセンサを構成している請求項1に記載の半導体装置の製造方法。
  11. 前記第1不純物注入領域はドレイン領域であり、前記第2不純物注入領域はソース領域であり、前記信号転送電極はゲート電極であって、MOSトランジスタを構成している請求項1〜6のいずれかに記載の半導体装置の製造方法。
  12. 撮像領域に2次元状に複数の受光部が設けられ、各受光部を構成するフォトダイオード部で光電変換された信号電荷が電荷転送部に読み出されて順次電荷転送されるCCD型の固体撮像素子において、
    該フォトダイオード部と該電荷転送部とは、半導体基板上または基板上に形成された半導体領域上にイオン注入により形成され、該電荷転送部上にゲート絶縁膜を介して電荷転送電極が設けられ、
    該電荷転送部と該電荷転送電極の各端面位置はそれぞれ、該フォトダイオード部の端面位置を基準として製造時の同一マスクを用いることによってそれぞれ距離が規定されており、
    隣接する該フォトダイオード部間の領域上に該電荷転送電極が設けられ、該電荷転送電極の一部が各フォトダイオード部オーバーラップする量が、該電荷転送部読み出し側に形成されたフォトダイオード部よりも素子分離側に形成されたフォトダイオード部で距離として長くなるように、該隣接するフォトダイオード部で異なっている固体撮像素子。
  13. 前記電荷転送電極は、その一部が前記フォトダイオード部に平面視でオーバーラップされている請求項12に記載の固体撮像素子。
  14. 請求項12または13に記載の固体撮像素子を撮像部に用いた電子情報機器。
JP2007104324A 2007-04-11 2007-04-11 半導体装置の製造方法、固体撮像素子および電子情報機器 Expired - Fee Related JP5134853B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007104324A JP5134853B2 (ja) 2007-04-11 2007-04-11 半導体装置の製造方法、固体撮像素子および電子情報機器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007104324A JP5134853B2 (ja) 2007-04-11 2007-04-11 半導体装置の製造方法、固体撮像素子および電子情報機器

Publications (2)

Publication Number Publication Date
JP2008263041A JP2008263041A (ja) 2008-10-30
JP5134853B2 true JP5134853B2 (ja) 2013-01-30

Family

ID=39985301

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007104324A Expired - Fee Related JP5134853B2 (ja) 2007-04-11 2007-04-11 半導体装置の製造方法、固体撮像素子および電子情報機器

Country Status (1)

Country Link
JP (1) JP5134853B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101280254B1 (ko) * 2011-08-11 2013-07-05 주식회사 동부하이텍 반도체 감광 디바이스용 이미지 센서 및 그 제조 방법, 이를 이용한 이미지 처리 장치 및 그 색신호 판별 방법
CN112582440B (zh) * 2020-12-30 2023-04-07 长春长光辰芯光电技术有限公司 一种cmos图像传感器及其制造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04127473A (ja) * 1990-06-29 1992-04-28 Fujitsu Ltd 固体撮像装置およびその製造方法
JP2005072236A (ja) * 2003-08-25 2005-03-17 Renesas Technology Corp 半導体装置および半導体装置の製造方法
JP2006228762A (ja) * 2005-02-15 2006-08-31 Sony Corp 電荷転送素子及びその製造方法

Also Published As

Publication number Publication date
JP2008263041A (ja) 2008-10-30

Similar Documents

Publication Publication Date Title
JP6215246B2 (ja) 固体撮像素子および固体撮像素子の製造方法、並びに電子機器
JP4224036B2 (ja) フォトダイオード領域を埋め込んだイメージセンサ及びその製造方法
JP5215963B2 (ja) 固体撮像素子およびその駆動方法、固体撮像素子の製造方法、電子情報機器
US8390043B2 (en) Solid-state imaging device with stress-relieving silicide blocking layer and electronic apparatus comprising said solid-state device
US8018016B2 (en) Back-illuminated image sensors having both frontside and backside photodetectors
US9508766B2 (en) Image sensors and methods of fabricating the same
US8115851B2 (en) Solid-state image capturing apparatus, method for manufacturing same, and electronic information device
TW201112412A (en) Image sensors having frontside and backside photodetectors
WO2008065952A1 (fr) Dispositif d'imagerie semi-conducteur, son procédé de fabrication, et dispositif d'informations électroniques
US9466636B2 (en) Image sensors including well regions of different concentrations and methods of fabricating the same
US20100327389A1 (en) Back-illuminated image sensors having both frontside and backside photodetectors
US20100214464A1 (en) Solid-state imaging apparatus
JP5427541B2 (ja) 固体撮像素子及びその製造方法並びに撮像装置
JP2010182789A (ja) 固体撮像素子、撮像装置、固体撮像素子の製造方法
US20070108546A1 (en) Photoelectric converter and imaging system including the same
JP2011253962A (ja) 固体撮像素子の製造方法、固体撮像素子、撮像装置
JP5134853B2 (ja) 半導体装置の製造方法、固体撮像素子および電子情報機器
JP2008227357A (ja) 固体撮像装置及びその製造方法
TWI525801B (zh) 具有經摻雜之傳輸閘極的影像感測器
JP2012049270A (ja) 層内レンズおよびその形成方法、固体撮像素子およびその製造方法、電子情報機器
JP2008147409A (ja) 固体撮像装置およびその製造方法、電子情報機器
JP5697961B2 (ja) 固体撮像素子およびその製造方法、電子情報機器
JP5706212B2 (ja) 固体撮像素子およびその製造方法、電子情報機器
JP2009129931A (ja) 固体撮像素子およびその製造方法、電子情報機器
JP2018046089A (ja) 固体撮像装置及びその製造方法、並びに、電子機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090805

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120124

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120126

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120229

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120525

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120702

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121022

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121112

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151116

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D04

LAPS Cancellation because of no payment of annual fees