JP5123387B2 - 送信機のタイミング調整のための方法及び装置 - Google Patents

Description

本発明の例示的であり限定的でない実施形態は、一般に無線通信システムに関し、より具体的には、ＯＦＤＭ送信機におけるタイミング調整に関する。

本明細書及び／又は図面に出現する様々な略称は以下のように定義される。
３ＧＰＰ 第３世代パートナーシッププロジェクト
ＢＢ ベースバンド
ＢＳ 基地局
ＣＯＲＤＩＣ 座標回転デジタルコンピュータ
ＣＰ サイクリックプレフィックス
ＤＡＣ デジタルアナログコンバータ
ＤＣ 直流（本文脈では、ゼロ周波数）
ＤＦＴ 離散型フーリエ変換
ＤＦＴＳ 離散型フーリエ変換スプレッド
ＥＵＴＲＡＮ 進化型汎用地上無線アクセスネットワーク
ＦＩＲ 有限インパルス応答
ＩＥＥＥ 電気電子技術者協会
ＩＤＦＴ 離散逆フーリエ変換
ＩＱ 同相／直角位相
ＬＴＥ ロングタームエボリューション（３．９Ｇ）
ＭＩＭＯ 多重入出力
ＭＳ 移動局
ＯＦＤＭ 直交周波数分割多重
ＯＦＤＭＡ 直交周波数分割多重アクセス
ＰＡ 電力増幅器
ＲＦ 無線周波数
ＲＸＤＦＥ 受信機デジタルフロントエンド
ＴＡ タイミング調整
ＴＸＤＦＥ 送信機デジタルフロントエンド
ＷｉＭＡＸ ワイマックス（ワールドワイド・インターオペラビリティ・フォー・マイクロウェーブ・アクセス）
ＵＭＴＳ ユニバーサルモバイルテレコミュニケーションズシステム
ＵＴＲＡＮ ＵＭＴＳ地上無線アクセスネットワーク

本発明は、物理層の無線通信に関し、ＯＦＤＭ／ＯＦＤＭＡベースの無線通信システムなどの無線ＯＦＤＭ通信との関連において説明するものである。本発明は、必ずしも以下に限定されるわけではないが、無線規格３ＧＰＰ ＥＵＴＲＡＮ／ＬＴＥ／３．９Ｇ及びＩＥＥＥ８０２．１６ｄ／ｅ／ＷｉＭＡＸに応用可能であり、いずれのＯＦＤＭベースの無線プロトコルにも拡張することができる。

セルラーＯＦＤＭＡベースの無線通信システムでは、アップリンク送信中に移動局（ＭＳ）からの送信信号がほぼ同時に基地局（ＢＳ）に到達する必要がある。到着時間の差は、復調のためのサイクリックプレフィックス（ＣＰ）の長さよりも小さくなければならない。しかしながら、セルサイズによって、様々なＭＳとＢＳとの間の距離は、場合によっては数キロメートルも大きく異なる可能性がある。この結果、ＭＳからＢＳへの信号伝播遅延の大きなばらつきが生じる可能性がある。この伝播遅延のばらつきを均一にするために、ＢＳは、一般にタイミング調整又はタイミングアドバンス（ＴＡ）メッセージと呼ばれる制御メッセージを定期的にＭＳへ送信してこれらの送信時間を調整する。この結果ＭＳは、ＴＡメッセージ内のＴＡ値に基づいてこれらの送信信号を個々に進ませるか又は遅らせる。ＢＳがＴＡメッセージを送信することにより、個々のタイミング調整は、ＭＳからの送信信号がＢＳに同時に到達するようにされる。

図２Ａは、従来のＯＦＤＭＡベースの送信チェーン及び受信チェーンを示す従来技術のブロック図である。ＢＳ及びＭＳの各々は両方のチェーンを含むが、以下の本発明の説明ではタイミング調整した信号をＢＳへ送信するのはＭＳなので、明確にするために、送信チェーンの説明はＭＳに関して行い、受信チェーンの説明はＢＳに関して行う。ＭＳにおけるＯＦＤＭＡ送信機２０Ａは、入力としてデータビットストリームを取り込んでベースバンド送信信号を生成し、この信号がデジタルフロントエンド（ＴＸＤＦＥ）２２Ａ内でアップサンプリングされてフィルタリングされる。信号は、ＲＦ送信機ステージ２４Ａでアナログ波形に変換されてパスバンドにアップコンバートされ、送信アンテナ２６Ａ（１つのみを示す）を介して送信される。ＢＳにおける受信機２４ＢのＲＦステージは、（単複の）アンテナ２６Ｂから送信信号を受信し、これをベースバンドにダウンコンバートしてデジタル信号ストリームを生成する。受信機デジタルフロントエンド（ＲＸＤＦＥ）２２Ｂは、ダウンサンプリング及びフィルタリング（及びこれらの教示に関係のないその他の機能を実行すること）によりこの信号を処理し、ＯＦＤＭＡ受信機２０Ｂが、送信された情報を含む記号を変調し、送信されたデータビットの推定値を生成する。図２Ａは、ＭＳに関して１つの送信機しか示していないが、ＯＦＤＭＡシステムでは、ＢＳ受信機へ同時に送信を行う数多くのＭＳが存在することができる。

これらの様々なＭＳと、これらの送信を受信するＢＳとの間の距離によって、送信された信号がＢＳに伝播するのにかかる時間は大きく異なる可能性がある。ＢＳがＭＳからの送信信号を復調するためには、これらの信号がある一定の時間ウィンドウ内でＢＳに到着する必要がある。ＯＦＤＭＡシステムでは、一般にこの時間ウィンドウは、ＣＰの持続時間及びチャネルの遅延拡散により決定される。これらの信号がこのウィンドウ内で到着するのを確実にするために、ＢＳからさらに離れたＭＳはより早く送信を行う必要があり、ＢＳにより近いＭＳはこれらの送信信号を遅らせる必要がある。これが、ＢＳが上述したように定期的にＭＳへＴＡ制御メッセージを送信する理由であり、この結果、複数のＭＳがこれらの送信タイミングを調和した方法で調整できるようになる。

ＯＦＤＭシステムにおいてＭＳが厳密にどのようにＴＡの遅れ又は進みを強いるかは新たな問題ではない。従来技術では、ＴＡ機能は、アップサンプリングを行ってこのアップサンプル信号との間でサンプルを挿入／削除することにより、時間領域において実行された。従って図２の略図では、このＴＡの進み又は遅れは送信デジタルフロントエンド２２Ａにおいて強いられる。具体的には、ＴＡのための多相アップサンプリング有限インパルス応答ＦＩＲフィルタをＴＤＤＦＥ２２Ａ内に含めるか、或いは他の例ではＯＦＤＭＡ送信機２０Ａ内に配置する。このＦＩＲフィルタの係数は、整流子スイッチにより定期的に乗算器に接続される。この結果、制御論理を用いて整流子を進ませ、又は遅らせることによりＴＡが行われる。この従来技術の解決法はＯＦＤＭＡに固有のものではなく、（ｇｌｏｂａｌ ｓｙｓｔｅｍ ｆｏｒ ｍｏｂｉｌｅ ｃｏｍｍｕｎｉｃａｔｉｏｎｓ（ＧＳＭ）及び広帯域符号分割多元接続（ＷＣＤＭＡ）などの）その他の無線プロトコルに適した様々な装置で使用されている。この解決法は、いくつかのＥＵＴＲＡＮ／ＬＴＥ／３．９Ｇアップリンク送信機にも使用される。しかしながらこの解決法は、ＴＡに十分な精度で進み／遅れを強いるのに十分な量だけアップサンプリング係数を増加させる必要があるので、いささか非効率的であるように思われる。この高いアップサンプリング係数が信号のサンプリング周波数を高め、処理負荷及び電力消費を大幅に増加させる。また、この従来技術のアプローチを実行するための単純な多相フィルタは、いくつかの整流子スイッチポジションを保持又はスキップすることによりＴＡ機能を強いるための整流子スイッチへの追加の制御信号を必要とする。

ＴＡに進み又は遅れを強いるための別の従来技術のアプローチは、ＢＳにより与えられたＴＡの量だけ送信信号を進ませ、又は遅らせるために、アップサンプリング後にＣＰを挿入、ただしより短い又はより長いＣＰを挿入することである。

当業では、基地局から受信したＴＡメッセージに基づいて、送信信号に対して任意に正確なタイミングの進み／遅れを実施する方法が必要とされている。このような精度は、上記で従来技術に関して詳述した多相フィルタの実施構成よりも計算オーバーヘッドが少ないことが好ましい。

本発明の１つの実施形態によれば、タイミング調整値を受信し、受信したタイミング調整値から整数部分及び分数部分を求める方法が提供される。周波数領域では、信号を回転させることにより、求められた分数部分が適用される。時間領域では、求められた整数部分に対応する量で、回転された信号にサンプルを挿入すること、又は回転された信号からサンプルを除去することの一方により、求められた整数部分が適用される。その後、信号が送信される。

本発明の別の実施形態によれば、受信したタイミング調整値から整数部分及び分数部分を求めるようにされたプロセッサを含む装置が提供される。装置は、入力信号を回転させることにより、求められた分数部分を周波数領域において適用するようにされた分数タイミング調整ブロックをさらに含む。また装置は、求められた整数部分に対応する量で、回転された信号にサンプルを挿入すること、又は回転された信号からサンプルを除去することの一方により、求められた整数部分を時間領域において適用するようにされた整数タイミング調整ブロックを含む。

本発明の別の実施形態によれば、送信用信号にタイミング調整を加えることを目的とした動作を実行するためにデジタルデータプロセッサにより実行可能な機械可読命令のプログラムを具体化するコンピュータ可読メモリが提供される。この実施形態では、これらの動作は、受信したタイミング調整値から整数部分及び分数部分を求めるステップを含む。動作はその後、信号を回転させることにより、求められた分数部分を周波数領域において適用し、求められた整数部分に対応する量で、回転された信号にサンプルを挿入すること、又は回転された信号からサンプルを除去することの一方により、求められた整数部分を時間領域において適用する。

本発明のさらに別の実施形態によれば、処理手段と、分数タイミング手段と、整数タイミング手段とを含む装置が提供される。処理手段は、受信したタイミング調整値から整数部分及び分数部分を求めるためのものである。分数タイミング手段は、入力信号を回転させることにより、求められた分数部分を周波数領域において適用するためのものである。整数タイミング手段は、求められた整数部分に対応する量で、回転された信号にサンプルを挿入すること、又は回転された信号からサンプルを除去することの一方により、求められた整数部分を時間領域において適用するためのものである。この態様の特定の実施形態では、装置が直交周波数分割多重接続送信機を含み、或いは装置が直交周波数分割多重接続送信機であり、この中で処理手段がデジタルデータプロセッサを含み、分数タイミング手段が逆高速フーリエ変換ブロックの直前に配置された分数タイミング調整ブロックを含み、整数タイミング手段が逆高速フーリエ変換ブロックと送信アンテナとの間に配置された整数タイミング調整ブロックを含む。

以下、これらの及びその他の態様及び実施形態についてさらに完全に詳述する。

以下、特に添付の図面を参照しながら本発明の実施形態について詳述する。

本発明の実施形態を配置した様々な装置、及び本発明の実施形態が動作する環境を示す高水準概略ブロック図である。 従来のＯＦＤＭ送信機チェーン及び受信機チェーンを示す従来技術の高水準ブロック図である。 本発明の実施形態によるＯＦＤＭ送信機を示すブロック図である。 本発明の実施形態による処理フロー図である。 遅れのない信号を、整数チップの遅れのみ及び分数チップの遅れのみと比較する信号サンプルインデックス対信号振幅を示す図である。 タイミング調整していない信号を、整数チップの進みのみを含む信号及び整数チップ調整と分数チップ調整とを組み合わせた信号と比較すること以外は図５と同様の図である。

タイミング調整又はタイミングアドバンスという用語は、ＭＳなどにおいてＢＳから受信したタイミング調整値に関して使用される。ＴＡは正であっても又は負であってもよく、これらはタイミングの遅れ又は進みを示す。概観として、本発明の実施形態は、２つの別個の部分においてタイミング調整を加え、すなわち周波数領域では分数部分が信号回転として適用され、時間領域ではＴＡの整数部分が、回転された信号に追加されたサンプル又は回転された信号から除去されたサンプルとして適用される。当業で公知の他の従来の処理（ＲＦへのアップコンバージョン、電力増幅など）の後、サンプルの除去／追加により進んだ／遅れた形の回転信号が送信される。

さらに特定の実施形態及びこれらの実施形態の変形例について詳述する前に、まず本発明の例示的な実施形態の実施における使用に適した様々な電子装置の簡略なブロック図を示す図１を参照する。図１では、無線ネットワーク１０が、基地局１６（いくつかのネットワークではノードＢ又はｅ−ノードＢと呼ばれる）を介した第１の移動局（ＭＳ）１２（様々なネットワーク１０で知られているように固定局であっても、又は移動局であってもよい）との無線通信に適合している。同じＢＳ／ノードＢ１６と通信する様々なＭＳ１２、１４はＢＳ／ノードＢ１６から異なる距離にあってもよく、従ってこれらはＴＡが補正することを意図する異なる信号伝播時間を有するということを第２のＭＳ１４にも示している。（ＭＳ１２を使用して別のＭＳ１４又は固定中継局などの他のネットワークノードとの間で中継を行う中継ネットワークにおいても）ＭＳ１２、１４がネットワーク１０の一部を形成するのではなく、ネットワークがＭＳ１２、１４にサービス／アクセスを提供することに留意されたい。ネットワーク１０は、サービング無線ネットワークコントローラ（ＲＮＣ）１８又は異なる無線通信システムにおいて様々な用語で知られている（モビリティ管理エンティティ（ＭＭＥ）、ゲートウェイなどの）その他の無線コントローラ機能を含むことができる。ＭＳ１２は、データプロセッサ（ＤＰ）１２Ａ、プログラム（ＰＲＯＧ）１２Ｃを記憶するメモリ（ＭＥＭ）１２Ｂ、及びＢＳ／ノードＢ１６との１又はそれ以上の無線リンク１５、１５’を介した双方向無線通信のための１又はそれ以上のアンテナ１２Ｅ（１つを示す）に結合された適当な無線周波数（ＲＦ）送受信機１２Ｄを含む。ＭＳ１２は、その送信及び機能をクロック１２Ｆに同期させ、このクロック１２Ｆは、通常はＤＰ１２Ａ上に配置され、無線リンク１５を介してＢＳ／ノードＢ１６から送信される基準タイミング信号に追従する。ＭＳ１２はまた、そのクロック１２Ｆを使用してサンプリング周波数及びデシメーション周波数を制御し、実施例により以下で詳述するように、一般にＢＳ／ノードＢ１６から受信したＴＡをその送信に強いる。

第２のＭＳ１４は、第１のＭＳ１２と同様の構造を含んでおり、さらには詳述しない。ＢＳ／ノードＢ１６は各々、ローカルクロック１６Ｆを有するＤＰ１６Ａ、１８Ａ、及びＰＲＯＧ１６Ｃ、１８Ｃを記憶するＭＥＭ１６Ｂ、１８Ｂも含む。ＢＳ／ノードＢ１６はまた、１又はそれ以上のアンテナ１６Ｅに結合された（送信機と受信機とを組み合わせたような）適当なＲＦ送受信機１６Ｄも含む。ＲＮＣ／ＭＭＥ１８は、通常はＩ_ubリンクなどのデータリンク１９を介してＢＳ／ノードＢ１６に結合されるが、場合によってはこれは無線リンクであってもよい。場合によっては、ＲＮＣ／ＭＭＥ１８は、このデータリンク１９を介した通信のための適当なモデム及び／又は送受信機（図示せず）を含む。

当業で公知のように、ＢＳ／ノードＢ１６は、その特定のＭＳ１２に対する第１のＴＡを第１のエアリンク１５を介して第１のＭＳ１２へ送信する。第１のＭＳ１２からＢＳ／ノードＢ１６への送信と第２のＭＳ１４から同じＢＳ／ノードＢ１６への送信とが異なる伝播遅延を示す限り、ＢＳ１６は異なる第２のＴＡを第２のエアリンク１５’を介して第２のＭＳ１４へ送信して、両ＭＳ１２、１４からの送信が調和されてＢＳ／ノードＢ１６に同期的に到着するようにする。

以下でさらに詳述するように、様々なＭＳ１２、１４のメモリ内のＰＲＯＧ１２Ｃ及び１４Ｃの少なくとも一方及び好ましくは両方は、関連するＤＰにより実行された場合、電子装置が本発明の例示的な実施形態に従って動作できるようにするプログラム命令を含むと考えられる。

ＰＲＯＧ１２Ｃ、１４Ｃは、ソフトウェア、ファームウェア及び／又はハードウェアにおいて適当に具体化することができる。一般に、ＭＥＭ１２Ｂ、１４Ｂに記憶され、ＭＳ１２、１４のＤＰ１２Ａ、１４Ａにより実行可能であり、（ＭＳの処理について以下で説明する送信機における処理とは逆の形の受信機において処理を行う）ＢＳ／ノードＢ１６の他のＭＥＭ及びＤＰと同様のコンピュータソフトウェアにより、又はハードウェアにより、或いは図示の装置の一部又は全てにおけるソフトウェア及び／又はファームウェアとハードウェアとの組み合せにより本発明の例示的な実施形態を実施することができる。

一般に、ＭＳ１２、１４の様々な実施形態は、以下に限定されるわけではないが、移動局、携帯電話、無線通信機能を有する携帯情報端末（ＰＤＡ）、無線通信機能を有するポータブルコンピュータ、無線通信機能を有するデジタルカメラなどの画像取込装置、無線通信機能を有するゲーム装置、無線通信機能を有する音楽記憶及び再生機器、無線インターネットアクセス及びブラウジングを可能にするインターネット機器、並びにこれらの機能の組み合わせを組み入れたポータブルユニット又は端末を含むことができる。

ＭＥＭ１２Ｂ、１４Ｂ、１６Ｂ及び１８Ｂは、ローカル技術環境に適したいずれの種類のものであってもよく、半導体ベースのメモリ装置、磁気メモリ装置及びシステム、光学メモリ装置及びシステム、固定メモリ及び取り外し可能メモリなどのあらゆる適当なデータ記憶技術を使用して実装することができる。ＤＰ１２Ａ、１２Ａ、１４Ａ及び１６Ａは、ローカル技術環境に適したいずれの種類のものであってもよく、限定的でない例として汎用コンピュータ、専用コンピュータ、マイクロプロセッサ、デジタル信号プロセッサ（ＤＳＰ）、及びマルチコアプロセッサアーキテクチャに基づくプロセッサのうちの１又はそれ以上を含むことができる。

本発明の様々な実施形態を実施するための環境及び適当なハードウェア／ソフトウェアについて説明したが、以下、これらの実施形態について特殊性を持って詳述する。図３のブロック図から従来技術を上回る関連する特徴が明らかであり、この図は、図２のＯＦＤＭＡ送信機２０Ａの実施構成を示しているが、（ＢＳ／ノードＢ１６などから）受信したタイミング調整値の２つの異なる部分を本発明の実施形態に従って別々に適用するようになっている。周波数領域では、そのＴＡ値の分数部分が信号回転として適用され、時間領域では、そのＴＡ値の整数部分が、回転信号に追加されるサンプル又は回転信号から除去されるサンプルとして適用される。

まず、図３に示すＯＦＤＭＡ送信機３０のいくつかのブロックのいくつかの一般的な動作機能に言及する。サブキャリアマッピングブロック３４が、これに入力された周波数領域シンボルを取り込み、これらをＩＤＦＴ周波数上にマッピングしてエッジ及び場合によってはＤＣキャリアにも保護周波数帯を挿入する。ＩＤＦＴブロック３６は、これに入力された周波数領域信号を時間領域に変換し、次にＡＤＤ ＣＰブロック３８においてＣＰが追加されてＯＦＤＭＡ送信信号を形成する。（ＥＵＴＲＡＮ規格のアップリンク送信機の電流状態の場合のように）ＤＣキャリアが存在せず、使用されるサブキャリアの数が偶数である場合、最終的にはサブキャリアセパレーションの半分だけ送信される信号をシフトするために周波数シフタモジュール４２も存在する。このシフトが送信スペクトルを対称にする。しかしながら、特定の実施形態が動作するシステムが奇数のサブキャリアに制限され、従ってサブキャリアをシフトしてスペクトルの対称性を実現する必要がない場合、周波数シフタモジュール４２は、本発明の実施形態に存在してもよいし又は存在しなくてもよい。

ＢＳ／ノードＢ１６から受信したＴＡは、整数部分及び分数部分という２つのパートすなわち部分を有すると考えることができる。例えば、（チップなどの）２．２５時間ユニットのＴＡは、整数部分２と分数部分０．２５とを有する。実施形態に従ってＴＡを加えることは、時間領域においてチップ期間（オーバーサンプリングのないサンプリング期間）の倍数の形の「粗い」ＴＡを表す（２チップなどの）整数部分を適用すること、及びチップ期間の分数において「細かい」タイミング調整を行うＴＡの（０．２５チップなどの）分数部分を適用することという２つの動作に機能的に分けられる。信号にサンプルを挿入すること、又は信号からサンプルを除去することにより、整数部分が時間領域において適用される。分数部分は周波数領域において適用され、ＩＤＦＴブロック３６におけるＩＤＦＴ動作後に、時間領域における時間の進み又は遅れに対応するサブキャリア回転及び（任意に）位相シフトを行う。

上記の２．２５チップのＴＡの例について考察する。これらの教示から逸脱することなく、ＭＳ１２は、２チップ遅らせて（追加して）０．２５チップ遅らせる（第１の方向に回転させる）形、又は３チップ遅らせて（追加して）０．７５チップを進ませる（逆方向に回転させる）形のいずれかでこれを実行することができる。個々の組み合わせにより正味２．２５チップの遅れが生じ、各々が整数部分及び分数部分として適用される。場合によっては、整数部分を過補償し、その過補償を分数部分を介して修正して正味のタイミング調整を行うことの方が計算的により効率的な場合がある。上記の別の方法では、ＭＳ１２により実際に適用された整数及び分数部分が、ＢＳ／ノードＢ１６から受信したＴＡ値の同じ整数及び分数部分でなければならないという要件はない。区別するために、ＢＳ／ノードＢ１６からのメッセージはＴＡ値と呼ばれるものを運ぶ。ＭＳ１２は、この受信したＴＡ値から整数部分及び分数部分を求めるが、上述したようにこれらの正味の値は、これらがＢＳ／ノードＢ１６から送信されたＴＡ値の整数又は分数部分に個々に対応しない場合でも受信したＴＡ値を生じることができる。

以下、特定の実施構成について、本発明のために修正したＥＵＴＲＡＮ規格の電流状態に従うＤＦＴＳ−ＯＦＤＭＡ送信機に関して説明する。アクティブなサブキャリアの数は偶数であり、ＤＣキャリアは存在しないものとする。ＤＣキャリアが存在してアクティブなサブキャリアの数が奇数の場合には、異なるサブキャリアマッパが存在し、周波数シフタが存在しないことを除き、図３のものと同様の送信機アーキテクチャを使用することができる。ＤＦＴＳ−ＯＦＤＭＡ送信機３０には、ＯＦＤＭサブキャリアにわたって拡散した変調シンボルセット（ＤＦＴブロックからの出力、図示せず）が入力される。このＤＦＴの拡散動作は、図３に示すタイミング調整機能の実施構成には影響を与えず、従って明確には示していない。説明を簡単にするために、図３は１つの送信アンテナという状況で示している。マルチアンテナ（ＭＩＭＯ）システムにおける実施構成では、説明する動作は、図３に示す並列ハードウェア又はアンテナごとの直列処理のいずれかにより、同じタイミング調整を使用して全ての送信アンテナごとに別々に行われる。

図３は、従来のＯＦＤＭ／ＯＦＤＭＡ送信機に対する１つの特定の修正を示しているが、これらの教示をＩＤＦＴベースの変調を使用するいずれの送信機にも容易に拡張できる点に留意されたい。分数ＴＡブロック３２の前に、（ＤＦＴ拡散などの）追加の処理を受信機（ＢＳ）側における（ＤＦＴ逆拡散などの）対応する処理とともに行うことができる。さらに、分数ＴＡブロック３２を、サブキャリアマッピングブロック３４の前又は後、或いは他の何らかの処理ブロックの前／後に配置することができる。同様に、ＩＤＦＴブロック３６の後、整数ＴＡブロック４０の前又は後に他の（単複の）処理ブロックを挿入することができる。図３の特定の構成に関して本明細書で詳述するものと比較した場合、送信機の構成に対するこのような変更の結果、実際の計算のための方程式が変化することがあるが、基本的な概念は同じままであり、分数ＴＡブロック３２の出力がＩＤＦＴブロックの入力（周波数領域、他のブロックが介在する又はしない）に結合し、整数ＴＡブロック４０の入力がＩＤＦＴの出力（時間領域、これもまた処理ブロックが介在する又はしない）に結合する。上記で使用したように、前及び後は、送信機（及び受信機）を通る信号経路との関連によるものである。

以下の説明では、以下の記号を定義する。
Ｎ_a〜アクティブな（データを運んでいる）サブキャリアの数（上記で偶数として仮定される）
Ｎ〜サブキャリアの総数（ＩＤＦＴのサイズ）
Ｔ_c〜オーバーサンプリングのないサンプリング期間として定義される秒単位のチップ期間

図３に戻ると、分数ＴＡブロック３２に入力されるＤＦＴブロックの出力（図示せず）はＸ[ｋ]で示される変調シンボルであり、この場合ｋ＝０，１，．．．，Ｎ_a−１である。これらの変調シンボルは、送信されたフレームの構造及び送信側ユーザーに対する周波数領域リソースの割り当てに応じて、（場合によってはＤＦＴ拡散）データシンボル、パイロットシンボル又はゼロを含むことができる。所望のタイミング調整Δ（秒単位、受信されたＴＡ値から求められる）を、正のΔの値が時間の遅れを意味する（遅れて送信する）のに対し、負のΔの値は時間の進みを意味する（早く送信する）という取り決めとともに使用できるものとする。すると、ｄを整数（正又は負）とし、−１≦ε＜１とした場合、Δは、Δ＝（ｄ＋ε）Ｔ_cのように分解することができる。すなわち、ｄはＴＡの整数部分であり、εはチップ期間Ｔ_cに関するＴＡの分数部分である。

分数ＴＡブロック３２は、以下の式に従って入力シンボルを回転させ位相シフトする。

ここでｋ＝０，１，．．．，Ｎ_a−１とすると、出力として回転サブキャリアＸ_ε[ｋ]を生成する。第１の指数関数、すなわち回転は、送信された信号における分数時間シフトを招く。周波数シフタモジュール４２が所望のＴＡに従ってその位相を変えない場合、第２の指数関数、すなわち位相シフトが周波数シフタモジュール４２の位相シフトを補償する。したがって、周波数シフタモジュール４２がＯＦＤＭＡ送信機内に存在しない場合、或いは整数ＴＡブロック４０が周波数シフタモジュール４２の後に置かれている（及び図３に示すように前ではない）場合、第２の指数関数は不要となる。現在のＯＦＤＭＡブロック内で有効な情報を運ぶこれらのサブキャリアのみが回転され、すなわち保護周波数帯サブキャリア及びＢＳ１６により他のＭＳ１４に割り当てられたサブキャリアは回転する必要はない。

サブキャリアマッピングブロック３４は、アクティブなサブキャリアをＩＤＦＴサブキャリア上にマッピングする。このサブキャリアマッピングブロック３４は、回転されたサブキャリアＸ_ε[ｋ]を入力として取り込み、これらをＩＤＦＴサブキャリアＹ_ε[ｋ]上にマッピングし、

となる。

この動作は、対称でアクティブなサブキャリア範囲を非対称のＩＤＦＴサブキャリア範囲上にマッピングし、アクティブなサブキャリア範囲のエッジに（非対称のＩＤＦＴサブキャリア範囲の真ん中に）保護周波数帯を導入する。アクティブなサブキャリアの偶数Ｎ_aが存在する場合、及び／又はＤＣキャリアを使用する場合、当業で公知のように、このマッピングは上記で詳述したものからわずかに修正される。

ＩＤＦＴブロック３６は入力サブキャリアＹ_ε[ｋ]のＩＤＦＴを計算し、周波数領域シンボルを時間領域サンプルＺ[ｎ]に変換し、

となる。

次のブロック、すなわち追加ＣＰブロック３８は、個々のＦＤＭＡシンボルの前にＣＰを挿入する。ＣＰ挿入後の時間領域サンプルのシーケンスは、

となり、この場合Ｎ_CPはサンプルにおけるＣＰの長さである。

整数ＴＡブロック４０は、これに入力された時間領域信号を、ＴＡの整数部分により決定されたサンプルの数だけ遅らせる。シンボルＤを、

のように定義した場合、
遅延信号Ｚ_d[ｎ]は、
Ｄ＞０の場合、

Ｄ≦０の場合、

のように表すことができる。
これは、Ｄが正の場合には上記取り決めにより整数の時間の遅れに対応し、Ｄが負の場合には整数の時間の進みに対応する。第１の実施形態では、サンプルを挿入し（繰り返し）、或いは時間領域信号Ｚ[ｍ]からサンプルを除去することにより整数ＴＡブロック４０を実行することができる。代替の実施形態では、ＣＰのサイズを変更し、標準的な又は公称ＣＰ長よりも短い（時間の進み）又は長い（時間の遅れ）ＣＰを挿入することにより、整数ＴＡブロック４０の機能を実行することができる。機能的には、この実施形態は、図示のＡＤＤ ＣＰブロック３８を整数ＴＡブロック４０に単純に組み合わせて単一の処理ブロックに変える。

上述したように、周波数シフタモジュール４２は、時間の遅れ／進み信号Ｚ_d[ｎ]を回転させることにより、送信された信号をサブキャリアセパレーションの半分だけシフトし、

となる。

結果として得られる信号Ｓ[ｎ]は、図２に示すＴＸＤＦＥ２２Ａへの入力信号として機能するＯＦＤＭＡ送信機３０の出力である。上述したように、アクティブなサブキャリアの数Ｎ_aが奇数の場合、出力スペクトルが周波数シフトを伴わずに対称となるので、周波数シフタブロック４２は不要となる。

図４は、上記アプローチを概説する一連の処理ステップである。ブロック５０において、ＢＳ／ノードＢ１６からタイミング調整値が受信される。ブロック５２において、ＭＳ１２がこの受信したＴＡ値から整数及び分数部分を求める。１つの実施形態では、ブロック５４Ａにおいて、ＭＳ１２が、分数ＴＡブロック３２においてのみ回転を加え、信号を回転させることにより分数部分を適用する。別の実施形態では、ブロック５４ＢにおいてＭＳ１２が信号の回転及び位相シフトの両方を行う。サブキャリアマッピングブロック３４は、ブロック５６においてアクティブなサブキャリアをサブキャリア上にマッピングし、この上でＩＤＦＴがブロック５８において実行される。ブロック５８は、周波数領域から時間領域への変化が起きる場所である。１つの実施形態では、ブロック６０Ａにおいてサイクリックプレフィックスが追加され、次にブロック６１Ａにおいてサンプルを挿入又は除去することにより、求められた整数部分が適用される。別の実施形態では、特別にサイズ決めされたサイクリックプレフィックスにおいて整数部分を適用するために、機能が別個の場合、除去される又は追加されるサンプルの量によって公称サイズを調整されたサイクリックプレフィックスを追加することにより、これらの２つの機能がブロック６０Ｂにおいて組み合わされる。サブキャリアの数が偶数の場合、これらはスペクトルの対称性のためにブロック６２において周波数シフトされ、ブロック６４において、回転され整数シフトされた信号がＲＦにアップコンバートされ、増幅されて送信される。

発明者は、上記実施形態をシミュレーションにかけてその有効性をテストした。シミュレートした単一アンテナのＤＦＴＳ−ＯＦＤＭＡ送信機は以下のパラメータを有していた。
・ＲＦ帯域幅：５ＭＨｚ
・変調：１６ＱＡＭ
・サブキャリアの総数：Ｎ＝５１２
・アクティブなサブキャリアの数：Ｎ_a＝３００
・ＣＰ長：Ｎ_CP＝３１
・ＴＸＤＦＥアップサンプリング係数：長さ６４のスペクトル成形フィルタを有する４ｘ
・ＤＡＣの量子化効果、ＰＡの非線形性、及び（位相ノイズ、ＩＱの不均衡などの）発振器の非理想性についてはシミュレートしなかった。

図５は、送信を遅らせた（遅れて送信する）デジタル的にシミュレートした送信アナログベースバンド波形の振幅を示しており、図６は、送信を時間調整した（早く送信する）送信波形を示している。図から分かるように、上記で詳述したアプローチは、ＴＡ値が（図５〜図６にＴ_chipで示す）チップ間隔Ｔ_cの倍数でない場合にも任意のＴＡ値で機能する。

背景技術の部分で要約した従来技術と比較すると、本発明の実施形態は、アップサンプリング係数を高めることなくＴＡを任意の精度で実行できるという点で有利である。上記で調査した従来技術のアプローチでは、ＴＡの精度はアップサンプリング係数により制限された。さらに、より高いアップサンプリング係数はより高いサンプリング周波数を意味し、これが（高速要件、高電力消費などの）ハードウェアブロックにおける負担及びこれらの（より高い干渉感度、より高い損失などの）連係を増やすことになる。本明細書で詳述するアプローチによる実施形態は、アップサンプリング係数を高めることなくさらに高いＴＡの精度を達成するので、ハードウェアをより低いサンプリング周波数で実行できるとともに、ＴＡの精度が最大アップサンプリング係数に関してハードウェア制約に制限されない。

上述した他の従来技術のアプローチでは、ＴＡが、多相アップサンプリングＦＩＲフィルタ、フィルタ係数を接続する整流子スイッチ、及びＴＡ機能を実行するために追加の制御を必要とする乗算器を使用して実行される。時間の遅れの場合、いくつかのサンプリング期間の間、整流子のポジションが凍結され、時間の進みの場合、整流子がいくつかのポジションをスキップすることにより前方に動かされる。しかしながら、本明細書で詳述するアプローチは、このような整流子スイッチへの追加の制御入力を必要としないため、整流子をアップサンプリングＦＩＲにおいて自由に実行させることができる。この結果、従来技術の多相ＦＩＲのアプローチに比べてＴＸＤＦＥの実施構成の複雑さが低減する。

さらに、本発明の実施形態は、単純な低帯域幅ベースバンド／無線周波数モジュールの接点を伴う。具体的には、本明細書で詳述するＴＡ調整を上記の詳細な説明の場合のようにベースバンドにおいて実行した場合、アップサンプリングもベースバンドにおいて行われ、従ってベースバンドとＲＦとの間の接点が高（アップサンプリングした）データレートをサポートすることが必要となる。本明細書で詳述するＴＡ調整をＲＦブロックにおいて実行した場合、ベースバンドとＲＦとの間の接点が、送信信号サンプルに加えてＴＡ制御情報を運ぶことが必要となる。これは、本発明の実施形態において可能ではあるが、ベースバンド／ＲＦの接点をかなり単純化するという理由で、アップサンプリングを必要としないより良いアプローチがベースバンド内に存在すると思われる。重要なことだが、本発明をベースバンド処理において実施する場合、接点のＲＦ側は、タイミング調整メカニズムについて全く何も認識する必要がない。

この高められた任意の精度は、周波数領域において行われる追加の複雑な乗算の数の代償として得られる。（１つのＭＳに対するフルバンドサブキャリアの割り当てなどの）最悪の場合、これはＯＦＤＭＡブロックごとのＮ_aの複雑な乗算を意味する。しかしながら、実際にはこれらの乗算は回転及び位相シフトであるため、これらをＣＯＲＤＩＣ回転を介してハードウェアにおいて効率的に実行することができる。

本発明が特に有利であると思われる１つの実施構成は、フル規格準拠のＥ−ＵＴＲＡＮモデムである（しかし、Ｅ−ＵＴＲＡＮ規格は、ＴＡの精度がどのように実現されるかを、本明細書で説明した詳細にまで特定してもよいし、又は特定しなくてもよい）。

Ｅ−ＵＴＲＡＮ及び３ＧＰＰとの関連において説明したが、ＧＳＭ、ＷｉＭＡＸ、ＷＣＤＭＡ、及び送信のタイミングを調整するための基地局から移動局へのタイミング調整メッセージに依拠するその他のこのようなシステムなどの他の種類の無線通信システムに上述の同期メンテナンス手順を使用することは本発明の例示的な実施形態の範囲内にある。例えば、これらの送信機及び受信機は、通常、周波数領域において変調シンボルを生成し、その後これらの変調シンボルがＩＤＦＴブロック３６により時間領域に変換されるので、これらの教示はＷｉＭＡＸシステムにおける動作に容易に適応される。従来のＧＳＭ及び／又はＷＣＤＭＡハードウェアに対してこれらの教示を適応させるには、いくつかのさらなる適応が必要となる。

一般に、ハードウェア又は専用回路、ソフトウェア、ロジック又はこれらのいずれかの組み合せの形で様々な実施形態を実現することができる。例えば、ハードウェアの形でいくつかの態様を実現できるのに対し、その他の態様を、コントローラ、マイクロプロセッサ又はその他のコンピュータ装置により実行できるファームウェア又はソフトウェアの形で実現することもできるが、本発明はこれらに限定されるものではない。本発明の様々な態様は、ブロック図、フロー図として、又は他の何らかの図的記述を使用して例示し説明することができるが、本明細書で説明したこれらのブロック、装置、システム、技術又は方法を、ハードウェア、ソフトウェア、ファームウェア、専用回路又はロジック、汎用ハードウェア又はコントローラ又はその他のコンピュータ装置、或いはこれらのいくつかの組合せの形で限定的でない実施例として実現できることを良く理解されたい。

本発明の実施形態は、集積回路モジュールなどの様々な構成要素において実行することができる。集積回路の設計は、全般的にみて高度に自動化されたプロセスである。論理レベルの設計を、半導体基板上にエッチングされ形成される準備が成された半導体回路設計に変換するための複雑かつ強力なソフトウェアツールを利用することができる。

前述した説明に照らして、これを添付の図面と併せて読むことにより、当業者には様々な修正及び適応が明らかになるであろう。しかしながら、本発明の教示の一部及び全ての修正もまた、本発明の限定的でない実施形態の範囲内にある。

本発明の様々な限定的でない実施形態の特徴のいくつかを使用して、他の特徴を対応して使用することなく利益を得ることができる。このように、上述の説明は、本発明の原理、教示及び例示的な実施形態を例示するものであるにすぎず、限定的なものではないとみなすべきである。

Claims (26)

1. タイミング調整値を受信するステップと、
   前記受信したタイミング調整値から整数部分及び分数部分を求めるステップと、
   周波数領域において、信号を回転させることにより、前記求められた分数部分を適用して回転信号を求めるステップと、
   時間領域において、前記求められた整数部分に対応する量で、前記回転信号にサンプルを挿入すること、又は前記回転信号からサンプルを除去することの一方により、前記求められた整数部分を適用するステップと、
   その後、前記整数部分を適用するステップで求めた信号を送信するステップと、
   を含み、
   前記信号を回転させるステップは、
   

   

   に従う、ただし、−１≦ε＜１を前記求められた分数部分とし、Ｘ[ｋ]を回転前の信号とし、ｋ＝０，１，．．．，Ｎ _a −１，Ｎ _a をアクティブなサブキャリアの数とし、Ｎをサブキャリアの総数とすることを特徴とする方法。
2. 前記信号を回転させるステップが、前記信号を位相シフトするステップをさらに含む、ことを特徴とする請求項１に記載の方法。
3. −１≦ε＜１を前記求められた分数部分とし、ｄを前記求められた整数部分とし、Ｘ[ｋ]を回転前の信号とし、ｋ＝０，１，．．．，Ｎ_a−１，Ｎ_aをアクティブなサブキャリアの数とし、Ｎをサブキャリアの総数とし、Ｔ_cをチップ期間とした場合、前記信号を回転させるステップが、
   

   

   のように前記信号を位相シフトするステップをさらに含む、
   ことを特徴とする請求項１に記載の方法。
4. 前記回転された信号が、逆フーリエ変換により前記周波数領域から前記時間領域に変えられる、
   ことを特徴とする請求項１に記載の方法。
5. 前記求められた整数部分を適用するステップが、サイクリックプレフィックスを挿入するステップに後続する、
   ことを特徴とする請求項１に記載の方法。
6. 前記求められた整数部分を適用するステップが、前記挿入された又は除去されたサンプルにより公称サイズから修正されたサイクリックプレフィックスを挿入するステップを含む、
   ことを特徴とする請求項１に記載の方法。
7. 前記求められた分数部分を適用するステップ及び前記求められた整数部分を適用するステップがベースバンドにおいて実行される、
   ことを特徴とする請求項１に記載の方法。
8. 移動局により実行され、前記タイミング調整値が基地局から受信される、
   ことを特徴とする請求項１に記載の方法。
9. 受信したタイミング調整値から整数部分及び分数部分を求めるようにされたプロセッサと、
   入力信号を回転させることにより、前記求められた分数部分を周波数領域において適用して回転信号を求める分数タイミング調整ブロックと、
   前記求められた整数部分に対応する量で、前記回転信号にサンプルを挿入すること、又は前記回転信号からサンプルを除去することの一方により、前記求められた整数部分を時間領域において適用するようにされた整数タイミング調整ブロックと、
   を備え、
   前記分数タイミング調整ブロックは前記入力信号を、
   

   

   のように、回転させるように構成され、ただし、−１≦ε＜１を前記求められた分数部分とし、Ｘ[ｋ]を前記分数タイミング調整ブロックに入力された信号とし、ｋ＝０，１，．．．，Ｎ _a −１，Ｎ _a をアクティブなサブキャリアの数とし、Ｎをサブキャリアの総数としることを特徴とする装置。
10. 前記分数タイミング調整ブロックが、前記入力信号を回転させるとともに前記求められた整数部分を時間領域において適用した信号を位相シフトするようにされた、
    ことを特徴とする請求項９に記載の装置。
11. −１≦ε＜１を前記求められた分数部分とし、ｄを前記求められた整数部分とし、Ｘ[ｋ]を前記分数タイミング調整ブロックに入力された信号とし、ｋ＝０，１，．．．，Ｎ_a−１，Ｎ_aをアクティブなサブキャリアの数とし、Ｎをサブキャリアの総数とし、Ｔ_cをチップ期間とした場合、前記分数タイミング調整ブロックが、前記信号を回転させるとともに、
    

    

    のように前記信号を位相シフトするようにされた、
    ことを特徴とする請求項９に記載の装置。
12. 前記分数タイミング調整ブロックと前記整数タイミング調整ブロックとの間に配置された逆フーリエ変換ブロックをさらに備え、前記逆フーリエ変換ブロックが、前記分数タイミング調整ブロックから出力された信号を前記周波数領域から前記時間領域に変えるようにされた、
    ことを特徴とする請求項９に記載の装置。
13. サイクリックプレフィックスを追加するようにされたサイクリックプレフィックスブロックをさらに備え、前記サイクリックプレフィックスブロックが、前記分数タイミング調整ブロックと前記整数タイミング調整ブロックとの間に配置された、
    ことを特徴とする請求項９に記載の装置。
14. 前記整数タイミング調整ブロックがさらに、サイクリックプレフィックスを追加するようにされ、前記追加されるサイクリックプレフィックスのサイズが、前記挿入又は除去されたサンプルにより公称サイズから修正される、
    ことを特徴とする請求項９に記載の装置。
15. 前記分数タイミング調整ブロック及び前記整数タイミング調整ブロックの両方が、ベースバンドにおいて前記入力信号に影響を与える、
    ことを特徴とする請求項９に記載の装置。
16. 移動局を備え、前記タイミング調整値が基地局から受信される、
    ことを特徴とする請求項９に記載の装置。
17. 送信用信号にタイミング調整を加えることを目的とした動作を行うためにデジタルデータプロセッサにより実行可能な機械可読命令からなるプログラムを具体化するコンピュータ可読メモリであって、前記動作は、
    無線で受信したタイミング調整値から整数部分及び分数部分を求めるステップと、
    周波数領域において、信号を回転させることにより、前記求められた分数部分を適用して回転信号を求めるステップと、
    時間領域において、前記求められた整数部分に対応する量で、前記回転信号にサンプルを挿入すること、又は前記回転信号からサンプルを除去することの一方により、前記求められた整数部分を適用するステップと、
    を含み、
    前記信号を回転させるステップは、
    

    

    に従う、ただし、−１≦ε＜１を前記求められた分数部分とし、Ｘ[ｋ]を回転前の信号とし、ｋ＝０，１，．．．，Ｎ _a −１，Ｎ _a をアクティブなサブキャリアの数とし、Ｎをサブキャリアの総数とすることを特徴とするコンピュータ可読メモリ。
18. 前記信号を回転させるステップが、前記入力信号を回転させるとともに前記求められた整数部分を時間領域において適用した信号を位相シフトするステップをさらに含む、
    ことを特徴とする請求項１７に記載のコンピュータ可読メモリ。
19. −１≦ε＜１を前記求められた分数部分とし、ｄを前記求められた整数部分とし、Ｘ[ｋ]を回転前の信号とし、ｋ＝０，１，．．．，Ｎ_a−１，Ｎ_aをアクティブなサブキャリアの数とし、Ｎをサブキャリアの総数とし、Ｔ_cをチップ期間とした場合、前記信号を回転させるステップが、
    

    

    のように前記信号を位相シフトするステップをさらに含む、
    ことを特徴とする請求項１７に記載のコンピュータ可読メモリ。
20. 前記回転された信号が、逆フーリエ変換により前記周波数領域から前記時間領域に変えられる、
    ことを特徴とする請求項１７に記載のコンピュータ可読メモリ。
21. 前記求められた整数部分を適用するステップが、サイクリックプレフィックスを挿入するステップに後続する、
    ことを特徴とする請求項１７に記載のコンピュータ可読メモリ。
22. 前記求められた整数部分を適用するステップが、前記挿入された又は除去されたサンプルにより公称サイズから修正されたサイクリックプレフィックスを挿入するステップを含む、
    ことを特徴とする請求項１７に記載のコンピュータ可読メモリ。
23. 前記求められた分数部分を適用するステップ及び前記求められた整数部分を適用するステップがベースバンドにおいて実行される、
    ことを特徴とする請求項１７に記載のコンピュータ可読メモリ。
24. 移動局に配置され、前記タイミング調整値が基地局から受信される、
    ことを特徴とする請求項１７に記載のコンピュータ可読メモリ。
25. 受信したタイミング調整値から整数部分及び分数部分を求めるための処理手段と、
    入力信号を回転させることにより、前記求められた分数部分を周波数領域において適用して回転信号を求めるための分数タイミング手段と、
    前記求められた整数部分に対応する量で、前記回転された信号にサンプルを挿入すること、又は前記回転された信号からサンプルを除去することの一方により、前記求められた整数部分を時間領域において適用するための整数タイミング手段と、
    を備え、
    前記入力信号を回転させることは、
    

    

    に従う、ただし、−１≦ε＜１を前記求められた分数部分とし、Ｘ[ｋ]を回転前の信号とし、ｋ＝０，１，．．．，Ｎ _a −１，Ｎ _a をアクティブなサブキャリアの数とし、Ｎをサブキャリアの総数とすることを特徴とする装置。
26. 直交周波数分割多重接続送信機を備えた装置であって、
    前記処理手段が、デジタルデータプロセッサを含み、
    前記分数タイミング手段が、逆フーリエ変換ブロックの前に配置された分数タイミング調整ブロックを含み、
    前記整数タイミング手段が、前記逆フーリエ変換ブロックと送信アンテナとの間に配置された整数タイミング調整ブロックを含む、
    ことを特徴とする請求項２５に記載の装置。

Images