JP5120304B2 - Printed wiring board with stiffener and method for manufacturing semiconductor package with heat sink - Google Patents
Printed wiring board with stiffener and method for manufacturing semiconductor package with heat sink Download PDFInfo
- Publication number
- JP5120304B2 JP5120304B2 JP2009066037A JP2009066037A JP5120304B2 JP 5120304 B2 JP5120304 B2 JP 5120304B2 JP 2009066037 A JP2009066037 A JP 2009066037A JP 2009066037 A JP2009066037 A JP 2009066037A JP 5120304 B2 JP5120304 B2 JP 5120304B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- printed wiring
- stiffener
- semiconductor package
- heat sink
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
Landscapes
- Structure Of Printed Boards (AREA)
- Wire Bonding (AREA)
Description
本発明は、スティフナー付きプリント配線板および放熱板付き半導体パッケージの製造方法に関する。 The present invention relates to a printed wiring board with a stiffener and a method for manufacturing a semiconductor package with a heat sink.
プリント配線板の適用分野の一つである半導体パッケージ用基板やメモリーモジュール用の基板などにおいては、その剛性の向上のために、スティフナーと呼ばれる材料をプリント配線板に貼り合わせて一体化したり、プリント配線板に半導体チップを搭載して成る半導体パッケージに放熱性の向上のために放熱板を貼り合せて用いる場合がある。 In order to improve the rigidity of semiconductor package substrates and memory module substrates, which are one of the fields of application of printed wiring boards, materials called stiffeners are bonded to the printed wiring board and integrated or printed. In some cases, a heat sink is attached to a semiconductor package in which a semiconductor chip is mounted on a wiring board in order to improve heat dissipation.
前記スティフナーは、材料として、銅合金や、アルミ合金などの金属材料を用いられることが多い。 The stiffener is often made of a metal material such as a copper alloy or an aluminum alloy.
また、前記スティフナーは、剛性の向上という点では、プリント配線板のなかでも、特に、いわゆるテープ系のプリント配線板において、ニーズが高い。 Further, the stiffener has a high need in terms of improving rigidity, particularly in a so-called tape-based printed wiring board, among printed wiring boards.
テープ系のプリント配線板の材料としては、ポリイミド系などが用いられることが多いが、厚さが薄いため、通常、プリント配線板用として用いられるガラスエポキシ基板などに比べて、柔軟性が高く、曲げやすいという特性をもつ。このため、フレキシブル基板とよばれることもある。 As a material for a tape-based printed wiring board, a polyimide system or the like is often used, but since the thickness is thin, it is usually more flexible than a glass epoxy board used for a printed wiring board, It is easy to bend. For this reason, it is sometimes called a flexible substrate.
また、この半導体パッケージのマザーボードに対する実装方法に関連して、このテープ系のプリント配線板を用いた半導体パッケージ用基板は、T−BGA(Tape Ball Grid Array)用基板やT−LGA(Tape Land Grid Array)用基板などと呼ばれることもある。 Further, in relation to the mounting method of the semiconductor package on the mother board, a semiconductor package substrate using the tape-based printed wiring board is a T-BGA (Tape Ball Grid Array) substrate or a T-LGA (Tape Land Grid). Array) substrate or the like.
なお、プリント配線板は、前記半導体パッケージ用基板や、マザーボード、モジュール基板などを総称する用語として用いられる。 The printed wiring board is used as a generic term for the semiconductor package substrate, the mother board, the module substrate, and the like.
半導体パッケージ用基板の重要な役割の一つは、半導体チップと半導体パッケージが実装されるマザーボードとの熱膨張率の相違の橋渡しを行い、システムとしての実装の接続信頼性向上を計ることである。このような役割から、半導体パッケージ用基板は、インターポーザもしくは、インターポーザ基板などと呼ばれることもある。 One of the important roles of the semiconductor package substrate is to bridge the difference in thermal expansion coefficient between the semiconductor chip and the motherboard on which the semiconductor package is mounted, and to improve the connection reliability of mounting as a system. Due to such a role, the semiconductor package substrate is sometimes called an interposer or an interposer substrate.
半導体チップが実装された半導体パッケージはマザーボードに実装され、実際に動作するが、近年、高速化対応の半導体パッケージの多ピン化が進むにつれ、大きな問題になってきたのが、半導体チップ駆動時の発熱問題であり、それに対応するために放熱板が採用されるようになっている。 A semiconductor package on which a semiconductor chip is mounted is mounted on a motherboard and actually operates. However, in recent years, as the number of pins of high-speed compatible semiconductor packages has increased, it has become a major problem when driving semiconductor chips. This is a problem of heat generation, and a heat sink has been adopted to deal with it.
スティフナーは、前記半導体チップ実装の接続信頼性向上のための役割を果たし、放熱板は放熱性の向上、および半導体パッケージの反りを矯正し、マザーボードへの実装性向上の役割を果たす。 The stiffener plays a role for improving the connection reliability of the semiconductor chip mounting, and the heat sink plays a role of improving the heat dissipation and correcting the warp of the semiconductor package to improve the mounting property to the mother board.
前記接続不良の問題を解決するため、スティフナーを用いずに、たとえば、プリント配線板の四辺を折り曲げ、外部応力に対応する方法が提案されている(特許文献1)。しかしながら、この方法では、折り曲げ部から異物が発生したり、多層プリント配線板の場合、層間剥離が起きやすくなったりする問題がある。 In order to solve the problem of the connection failure, for example, a method is proposed in which four sides of a printed wiring board are bent to cope with external stress without using a stiffener (Patent Document 1). However, this method has a problem that foreign matter is generated from the bent portion, and delamination is likely to occur in the case of a multilayer printed wiring board.
このため、プリント配線板に剛性をもたすことで、反り量を低減させるために、スティフナーを貼り付け、一体化することがある。しかしながら、該プリント配線板の熱膨張率と該スティフナーの熱膨張率が、通常異なるため、スティフナーとプリント配線板を一体化する際の熱工程を経た後に反りが生じ、そのため、半導体チップ実装において、接続信頼性の点で、従来のスティフナーをプリント配線板と一体化した際に、その平坦性が、必ずしも十分なレベルではない状況となることがあった。 For this reason, stiffeners may be attached and integrated in order to reduce the amount of warping by giving rigidity to the printed wiring board. However, since the thermal expansion coefficient of the printed wiring board and the thermal expansion coefficient of the stiffener are usually different, warping occurs after a thermal process when integrating the stiffener and the printed wiring board, and therefore in semiconductor chip mounting, In terms of connection reliability, when a conventional stiffener is integrated with a printed wiring board, the flatness may not always be at a sufficient level.
また、該プリント配線板の熱膨張率と該半導体チップの熱膨張率が、通常異なるため、半導体チップの実装の際に反りが生じ、そのため、マザーボードへの実装において、接続信頼性の点で、その平坦性が、必ずしも十分なレベルではない状況となることがあった。 In addition, since the thermal expansion coefficient of the printed wiring board and the thermal expansion coefficient of the semiconductor chip are usually different, warping occurs when mounting the semiconductor chip, and therefore, in mounting on the motherboard, in terms of connection reliability, In some cases, the flatness is not always at a sufficient level.
本発明は、以上の事情の下になされ、スティフナーとプリント配線板を一体化した後の反りが少なくなるようなスティフナー付きプリント配線板の製造方法、および放熱板と半導体パッケージを一体化した後の反りが少なくなるような放熱板付き半導体パッケージの製造方法を提供することを課題とする。 The present invention has been made under the above circumstances, and a method of manufacturing a printed wiring board with a stiffener that reduces warping after integrating the stiffener and the printed wiring board, and a method of integrating the heat sink and the semiconductor package. It is an object of the present invention to provide a method for manufacturing a semiconductor package with a heat sink that warps less.
本発明は、係る課題を解決するものであり、上記課題を解決するための請求項1に記載の発明は、スティフナー付きプリント配線板の製造方法であって、プリント配線板と一体化する前のスティフナーが反った形状をしており、該スティフナーの熱膨張係数が、該プリント配線板の熱膨張係数より小さい場合には、該スティフナーの反り方向が山になる面と該プリント配線板とを貼りあわせ、該スティフナーの熱膨張係数が該プリント配線板の熱膨張係数より大きい場合には、該スティフナーの反り方向が谷になる面と該プリント配線板とを貼り合わせて、さらに加熱して一体化することを特徴とするスティフナー付きプリント配線板の製造方法である。
The present invention solves such a problem, and the invention according to
請求項2に記載の発明は、前記プリント配線板と一体化する前の前記スティフナーの形状が、ドーム形状であることを特徴とする請求項1に記載のスティフナー付きプリント配線板の製造方法である。
The invention according to
請求項3に記載の発明は、前記プリント配線板と一体化する前の前記スティフナーの形状が、中空な部分を有し、該中空部分を含む該スティフナーの仮想平面がドーム形状であることを特徴とする請求項1に記載のスティフナー付きプリント配線板の製造方法である。
The invention according to
請求項4に記載の発明は、前記スティフナーと前記プリント配線板とが、加熱によって接着性を発現する材料を介して貼り合わされていることを特徴とする請求項1〜3のいずれか1項に記載のスティフナー付きプリント配線板の製造方法である。
The invention according to
請求項5に記載の発明は、前記スティフナーの材質が、金属である事を特徴とする請求項1〜4のいずれか1項に記載のスティフナー付きプリント配線板の製造方法である。
The invention according to
請求項6に記載の発明は、前記スティフナー付きプリント配線板が、半導体パッケージ用であることを特徴とする請求項1〜5のいずれか1項に記載のスティフナー付きプリント配線板の製造方法である。
The invention according to
請求項7に記載の発明は、放熱板付き半導体パッケージの製造方法であって、半導体パッケージと一体化する前の放熱板が反った形状をしており、該放熱板の反り方向が山になる面と該半導体パッケージとを貼りあわせることを特徴とする放熱板付き半導体パッケージの製造方法である。 The invention according to claim 7 is a method of manufacturing a semiconductor package with a heat sink, wherein the heat sink before being integrated with the semiconductor package has a warped shape, and the warping direction of the heat sink becomes a mountain. A method of manufacturing a semiconductor package with a heat sink, wherein a surface and the semiconductor package are bonded together.
請求項8に記載の発明は、前記半導体パッケージと一体化する前の前記放熱板の形状が、ドーム形状であることを特徴とする請求項7に記載の放熱板付き半導体パッケージの製造方法である。 The invention according to claim 8 is the method for manufacturing a semiconductor package with a heat sink according to claim 7, wherein the shape of the heat sink before being integrated with the semiconductor package is a dome shape. .
本発明によると、スティフナー付きプリント配線板の製造方法において、スティフナーとプリント配線板を一体化する前に、事前に、スティフナーに、スティフナーとプリント配線板との熱膨張率の差によって生じる反りと反対の方向に、反りを与えておくことによって、スティフナーとプリント配線板を一体化した後に、一体化の前よりも反りが少なくなるようなスティフナー付きプリント配線板の製造方法を提供することができる。 According to the present invention, in the method for manufacturing a printed wiring board with a stiffener, before the stiffener and the printed wiring board are integrated, the stiffener is preliminarily opposed to the warp caused by the difference in thermal expansion coefficient between the stiffener and the printed wiring board. By providing the warp in the direction, it is possible to provide a method for manufacturing a printed wiring board with a stiffener so that, after the stiffener and the printed wiring board are integrated, the warpage is less than before the integration.
また、放熱板付き半導体パッケージの製造方法において、放熱板と半導体パッケージを一体化する前に、事前に、放熱板に、半導体パッケージの反りと反対の方向に、反りを与えておくことによって、放熱板と半導体パッケージを一体化した後に、一体化の前よりも反りが少なくなるような放熱板付き半導体パッケージの製造方法を提供することができる。 In addition, in the method of manufacturing a semiconductor package with a heat sink, before the heat sink and the semiconductor package are integrated, the heat sink is warped in advance in the direction opposite to the warpage of the semiconductor package. It is possible to provide a method for manufacturing a semiconductor package with a heat sink, in which warpage is less than that before integration after the plate and the semiconductor package are integrated.
以下に本発明によるスティフナー付きプリント配線板の製造方法を、その実施の一形態に基づいて説明するが、本発明はこれに限定されるわけではない。 Although the manufacturing method of the printed wiring board with a stiffener by this invention is demonstrated based on the one embodiment below, this invention is not necessarily limited to this.
図1はスティフナー1を貼り付けたプリント配線板を上から見た概念図である。スティフナー1はプリント配線板3の中央部のはんだバンプ2の配置されたエリアを表出させるように中心部に抜きのある枠状になっている。
FIG. 1 is a conceptual view of a printed wiring board with a
プリント配線板として、絶縁層としてポリイミドを用い、配線層として銅を用いて、配線層を6層形成した多層のプリント配線板を用意した。該プリント配線板の総厚は220μmで、熱膨張係数が20ppmであった。また、サイズは40mm角である。 As the printed wiring board, a multilayer printed wiring board in which six wiring layers were formed using polyimide as an insulating layer and copper as a wiring layer was prepared. The total thickness of the printed wiring board was 220 μm, and the thermal expansion coefficient was 20 ppm. The size is 40 mm square.
前記プリント配線板の表面は、ソルダーレジストにて覆い、該ソルダーレジストには、半導体チップ実装用のはんだバンプを形成する部分に開口部を設けた。ソルダーレジストの該開口部に、はんだ印刷法により、はんだバンプを形成した。このはんだバンプは、半導体のベアチップを実装するためのものである。 The surface of the printed wiring board was covered with a solder resist, and the solder resist was provided with openings at portions where solder bumps for mounting semiconductor chips were formed. Solder bumps were formed in the openings of the solder resist by a solder printing method. The solder bump is for mounting a semiconductor bare chip.
スティフナーは、厚さ700μmの銅材を用意し、両面に、電解ニッケルめっき処理にてニッケルをめっきして用いた。サイズは、40mm角で、中心部の開口部が26mm角である。 As the stiffener, a copper material having a thickness of 700 μm was prepared, and nickel was plated on both surfaces by electrolytic nickel plating. The size is 40 mm square, and the opening at the center is 26 mm square.
該スティフナーとプリント配線板を一体化するために、熱硬化性の接着剤を用いてスティフナーをプリント配線板に貼り付けた。その後、接着剤の硬化のための加熱を150℃2時間の条件で行った。 In order to integrate the stiffener and the printed wiring board, a stiffener was attached to the printed wiring board using a thermosetting adhesive. Thereafter, heating for curing the adhesive was performed at 150 ° C. for 2 hours.
図2はプリント配線板にフラットなスティフナーを貼り付けた際の一体化後の反りの挙動を示す図である。 FIG. 2 is a diagram showing the behavior of warpage after integration when a flat stiffener is attached to a printed wiring board.
図2(a)はプリント配線板4と平面のスティフナー1を、常温にて接着剤3を介して貼り付けた直後の図であり、この加熱前の状態で反りはなかった。
FIG. 2 (a) is a view immediately after the printed
図2(b)は接着剤3の加熱硬化後の模式図である。プリント配線板4の熱膨張係数は20ppmであり、スティフナー1の熱膨張係数17ppmより大きい。加熱後、常温にて平面度を測定したところ、最終的に平面度は−50μmとなった。
FIG. 2B is a schematic view of the adhesive 3 after heat curing. The thermal expansion coefficient of the printed
ここで、平面度は、スティフナーとプリント配線板とを一体化した状態で、プリント配線板を下側にして、平面に置き、測定した。プリント配線板側が山側になっている場合は、プリント配線板の4隅の角の頂点の高さをプラス(+)の平面度として示す。また、プリント配線板側が谷側になっている場合は、プリント配線板の中心、すなわち、4隅の角の対角線の交点での平面からの高さをマイナス(−)の平面度として示す。 Here, the flatness was measured by placing the stiffener and the printed wiring board on a flat surface with the printed wiring board facing down. When the printed wiring board side is a mountain side, the height of the apexes of the four corners of the printed wiring board is indicated as plus (+) flatness. In addition, when the printed wiring board side is a valley side, the height from the plane at the intersection of the diagonal lines of the corners of the printed wiring board, that is, the four corners, is shown as minus (−) flatness.
測定方法としては、レーザー測長器を用いて、それぞれの場合で、被測定物であるスティフナー付きプリント配線板を平面におき、該スティフナー付きプリント配線板の測定部分に対応する平面の部分に穴を開けておき、下方向から、レーザーを照射して、距離を算出した。 As a measuring method, using a laser length measuring instrument, in each case, a printed wiring board with a stiffener, which is the object to be measured, is placed on a flat surface, and a hole is formed in the flat portion corresponding to the measuring portion of the printed wiring board with a stiffener. The distance was calculated by irradiating a laser from below.
前記のような、加熱後に反る結果を得た原因のメカニズムは次のように考えられる。昇温の際には、接着剤3は、流動性を有するため、スティフナー1とプリント配線板4との熱膨張率の差による各々の膨張の差を緩和させる。従って、ほぼ、最初に形成した平らな状態を保持したままであるが、ある時点で該接着剤3は硬化し、スティフナー1とプリント配線板4とが固定される。次に、降温される。この場合は、該スティフナー1の熱膨張率よりも、該プリント配線板4の熱膨張率が大きいため、該プリント配線板4の縮む割合が高く、該プリント配線板4の側が縮む方向に引っ張る力が働く。そのため、当初の反りが無い状態からプリント配線板側が縮む方向に反り、このような結果を得たものと考えられる。
The mechanism of the cause of obtaining the warping result after heating as described above is considered as follows. When the temperature is raised, the adhesive 3 has fluidity, so that the expansion difference due to the difference in thermal expansion coefficient between the
以下に本発明の一実施例を説明するが、本発明はこれに限定されるわけではない。 An embodiment of the present invention will be described below, but the present invention is not limited to this.
プリント配線板として、絶縁層としてポリイミドを用い、配線層として銅を用いて、配線層を6層形成した多層のプリント配線板を用意した。該プリント配線板の総厚は220μmで、熱膨張係数が20ppmであった。 As the printed wiring board, a multilayer printed wiring board in which six wiring layers were formed using polyimide as an insulating layer and copper as a wiring layer was prepared. The total thickness of the printed wiring board was 220 μm, and the thermal expansion coefficient was 20 ppm.
前記プリント配線板の表面は、ソルダーレジストにて覆い、該ソルダーレジストには、ベアチップ実装用のはんだバンプを形成する部分に開口部を設けた。ソルダーレジストの該開口部に、はんだ印刷法により、はんだバンプを形成した。このはんだバンプは、半導体のベアチップを実装するためのものである。 The surface of the printed wiring board was covered with a solder resist, and the solder resist was provided with an opening in a portion where a solder bump for mounting a bare chip was formed. Solder bumps were formed in the openings of the solder resist by a solder printing method. The solder bump is for mounting a semiconductor bare chip.
スティフナーは、厚さ700μmの銅材を用意し、両面に、電解ニッケルめっき処理にてニッケルをめっきして用いた。 As the stiffener, a copper material having a thickness of 700 μm was prepared, and nickel was plated on both surfaces by electrolytic nickel plating.
該スティフナーを、平面度で50μm、ドーム状に反らせて本実施例の試料とした。 The stiffener was bent into a dome shape with a flatness of 50 μm to obtain a sample of this example.
該スティフナーとプリント配線板を一体化するために、熱硬化性の接着剤を用いてスティフナーをプリント配線板に貼り付けた。その後、接着剤の硬化のための加熱を150℃2時間の条件で行った。 In order to integrate the stiffener and the printed wiring board, a stiffener was attached to the printed wiring board using a thermosetting adhesive. Thereafter, heating for curing the adhesive was performed at 150 ° C. for 2 hours.
図3は本実施例におけるスティフナーとプリント配線板を貼り付け、一体化させた図である。プリント配線板4とスティフナー1とを接着剤3を介して貼り付けた図であり、スティフナー1の反り方向の山側を貼り付ける。接着剤3の硬化前はスティフナー1の反り量分だけプリント配線板4も反っている。硬化のための加熱を行い、さらに常温に戻した。
FIG. 3 is a diagram in which the stiffener and the printed wiring board in this embodiment are attached and integrated. It is the figure which affixed the printed
その結果、プリント配線板4とスティフナー1の熱膨張係数の差からプリント配線板4がより収縮し、最終的には反り量は小さくなった。昇温の際には、接着剤3は、流動性を有するため、ほぼ、最初に形成した反った状態を保持したままであるが、ある時点で該接着剤3は硬化し、スティフナー1とプリント配線板4とが固定される。次に、降温の場合は、該スティフナー1の熱膨張率よりも、該プリント配線板4の熱膨張率が大きいため、より縮む割合が高く、反りと反対の方向に引っ張る力が働く。そのため、当初の反りよりも、小さくなったものと考えられる。
As a result, the printed
この場合の平面度を測定したところ30μmであった。スティフナーの反り方向と熱膨張係数の差による反り方向を逆にすることで最終的な反りを、大幅に改善して、反り量を小さくすることができた。 The flatness in this case was measured and found to be 30 μm. By reversing the stiffener warp direction and the warp direction due to the difference in thermal expansion coefficient, the final warp was greatly improved and the warp amount could be reduced.
<比較例>
実施例と同様のスティフナーとプリント配線板とを用意した。スティフナー1の平面度は、50μmとなるようにした。
<Comparative example>
Stiffeners and printed wiring boards similar to those in the examples were prepared. The flatness of the
実施例とは異なり、スティフナー1の反り方向の谷側とプリント配線板4を、接着剤3を介して貼り合せて一体化した。その後、実施例と同様に処理して平面度を測定したところ平面度は90μmであった。
Unlike the example, the valley side in the warp direction of the
これは、元々のスティフナーの反り方向と熱膨張係数の差による反り方向が同じであるため、反り量が増したと考えられる。 This is considered to be because the warp amount was increased because the warp direction of the original stiffener was the same as the warp direction due to the difference in thermal expansion coefficient.
次に、以下に本発明による放熱板付き半導体パッケージの製造方法を、その実施の一形態に基づいて説明するが、本発明はこれに限定されるわけではない。 Next, a method for manufacturing a semiconductor package with a heat sink according to the present invention will be described based on an embodiment thereof, but the present invention is not limited to this.
図4は半導体チップ5を実装したスティフナー付きプリント配線板に接着剤3を介して放熱板6を貼り付けた概念図である。
FIG. 4 is a conceptual diagram in which a
プリント配線板として、絶縁層としてポリイミドを用い、配線層として銅を用いて、配線層を6層形成した多層のプリント配線板を用意した。該プリント配線板の総厚は220μmで、熱膨張係数が20ppmであった。また、サイズは40mm角である。 As the printed wiring board, a multilayer printed wiring board in which six wiring layers were formed using polyimide as an insulating layer and copper as a wiring layer was prepared. The total thickness of the printed wiring board was 220 μm, and the thermal expansion coefficient was 20 ppm. The size is 40 mm square.
前記プリント配線板の表面は、ソルダーレジストにて覆い、該ソルダーレジストには、半導体チップ実装用のはんだバンプを形成する部分に開口部を設けた。ソルダーレジストの該開口部に、はんだ印刷法により、はんだバンプを形成した。このはんだバンプは、半導体チップを実装するためのものである。 The surface of the printed wiring board was covered with a solder resist, and the solder resist was provided with openings at portions where solder bumps for mounting semiconductor chips were formed. Solder bumps were formed in the openings of the solder resist by a solder printing method. This solder bump is for mounting a semiconductor chip.
スティフナーは、厚さ700μmの銅材を用意し、両面に、電解ニッケルめっき処理にてニッケルをめっきして用いた。サイズは、40mm角で、中心部の開口部が26mm角である。 As the stiffener, a copper material having a thickness of 700 μm was prepared, and nickel was plated on both surfaces by electrolytic nickel plating. The size is 40 mm square, and the opening at the center is 26 mm square.
該スティフナーとプリント配線板を一体化するために、熱硬化性の接着剤を用いてスティフナーをプリント配線板に貼り付けた。その後、接着剤の硬化のための加熱を150℃2時間の条件で行った。 In order to integrate the stiffener and the printed wiring board, a stiffener was attached to the printed wiring board using a thermosetting adhesive. Thereafter, heating for curing the adhesive was performed at 150 ° C. for 2 hours.
上記のようにスティフナー付きプリント配線板を製作し、はんだバンプ部にSiからなる半導体チップを実装した。該半導体チップのサイズは20mm角であり、熱膨張係数が4ppmであった。実装は、260℃30秒の条件ではんだバンプを溶かすことで行った。 A printed wiring board with a stiffener was produced as described above, and a semiconductor chip made of Si was mounted on the solder bump portion. The size of the semiconductor chip was 20 mm square, and the thermal expansion coefficient was 4 ppm. Mounting was performed by melting the solder bumps at 260 ° C. for 30 seconds.
該半導体チップを実装した該スティフナー付きプリント配線板上に熱硬化性の接着剤を用いて放熱板を貼り付けた。その後、接着剤の硬化のための加熱を150℃2時間の条件で行った。 On the printed wiring board with a stiffener on which the semiconductor chip was mounted, a heat radiating plate was attached using a thermosetting adhesive. Thereafter, heating for curing the adhesive was performed at 150 ° C. for 2 hours.
図5はスティフナー付きプリント配線板に半導体チップを実装した際の一体化後の反りの挙動を示す図である。 FIG. 5 is a diagram showing the behavior of warpage after integration when a semiconductor chip is mounted on a printed wiring board with a stiffener.
図5(a)はスティフナー付きプリント配線板上に半導体チップ5を常温にて載せた直後の図であり、この加熱前の状態で反りはなかった。
FIG. 5A is a view immediately after placing the
図5(b)は半導体チップ5の実装リフロー後の模式図である。プリント配線板4の熱膨張係数は20ppmであり、半導体チップ5の熱膨張係数4ppmより大きい。リフロー後、常温にて平面度を測定したところ、最終的に平面度は−100μmとなった。
FIG. 5B is a schematic view after the
ここで、平面度は、半導体チップを実装した状態で、プリント配線板を下側にして、平面に置き、測定した。プリント配線板側が山側になっている場合は、プリント配線板の4隅の角の頂点の高さをプラス(+)の平面度として示す。また、プリント配線板側が谷側になっている場合は、プリント配線板の中心、すなわち、4隅の角の対角線の交点での平面からの高さをマイナス(−)の平面度として示す。 Here, the flatness was measured by placing the printed wiring board on the lower side and placing the semiconductor chip on the plane. When the printed wiring board side is a mountain side, the height of the apexes of the four corners of the printed wiring board is indicated as plus (+) flatness. In addition, when the printed wiring board side is a valley side, the height from the plane at the intersection of the diagonal lines of the corners of the printed wiring board, that is, the four corners, is shown as minus (−) flatness.
測定方法としては、レーザー測長器を用いて、それぞれの場合で、被測定物であるスティフナー付きプリント配線板を平面におき、該スティフナー付きプリント配線板の測定部分に対応する平面の部分に穴を開けておき、下方向から、レーザーを照射して、距離を算出した。 As a measuring method, using a laser length measuring instrument, in each case, a printed wiring board with a stiffener, which is the object to be measured, is placed on a flat surface, and a hole is formed in the flat portion corresponding to the measuring portion of the printed wiring board with a stiffener. The distance was calculated by irradiating a laser from below.
前記のような、リフロー後に反る結果を得た原因のメカニズムは次のように考えられる。昇温の際には、はんだバンプ2は、溶けていないか、または溶けていて流動性を有するため、半導体チップ5とプリント配線板4との熱膨張率の差による各々の膨張の差を緩和させる。従って、ほぼ、最初に形成した平らな状態を保持したままであるが、降温時、はんだの融点より温度が降下した時点ではんだバンプ2は固体化し、半導体チップ5とプリント配線板4とが固定される。さらに降温される。この場合は、該半導体チップ5の熱膨張率よりも、該プリント配線板4の熱膨張率が大きいため、該プリント配線板4の縮む割合が高く、該プリント配線板4の側が縮む方向に引っ張る力が働く。そのため、当初の反りが無い状態からプリント配線板側が縮む方向に反り、このような結果を得たものと考えられる。
The mechanism of the cause of the warping result after reflow as described above is considered as follows. When the temperature rises, the solder bumps 2 are not melted or are melted and have fluidity, so that each expansion difference due to the difference in thermal expansion coefficient between the
以下に本発明の一実施例を説明するが、本発明はこれに限定されるわけではない。 An embodiment of the present invention will be described below, but the present invention is not limited to this.
プリント配線板として、絶縁層としてポリイミドを用い、配線層として銅を用いて、配線層を6層形成した多層のプリント配線板を用意した。該プリント配線板の総厚は220μmで、熱膨張係数が20ppmであった。 As the printed wiring board, a multilayer printed wiring board in which six wiring layers were formed using polyimide as an insulating layer and copper as a wiring layer was prepared. The total thickness of the printed wiring board was 220 μm, and the thermal expansion coefficient was 20 ppm.
前記プリント配線板の表面は、ソルダーレジストにて覆い、該ソルダーレジストには、ベアチップ実装用のはんだバンプを形成する部分に開口部を設けた。ソルダーレジストの該開口部に、はんだ印刷法により、はんだバンプを形成した。このはんだバンプは、半導体チップを実装するためのものである。 The surface of the printed wiring board was covered with a solder resist, and the solder resist was provided with an opening in a portion where a solder bump for mounting a bare chip was formed. Solder bumps were formed in the openings of the solder resist by a solder printing method. This solder bump is for mounting a semiconductor chip.
スティフナーは、厚さ700μmの銅材を用意し、両面に、電解ニッケルめっき処理にてニッケルをめっきして用いた。 As the stiffener, a copper material having a thickness of 700 μm was prepared, and nickel was plated on both surfaces by electrolytic nickel plating.
該スティフナーとプリント配線板を一体化するために、熱硬化性の接着剤を用いてスティフナーをプリント配線板に貼り付けた。その後、接着剤の硬化のための加熱を150℃2時間の条件で行った。 In order to integrate the stiffener and the printed wiring board, a stiffener was attached to the printed wiring board using a thermosetting adhesive. Thereafter, heating for curing the adhesive was performed at 150 ° C. for 2 hours.
上記のようにスティフナー付きプリント配線板を製作し、はんだバンプ部にSiからなる半導体チップを実装した。該半導体チップのサイズは20mm角であり、熱膨張係数が4ppmであった。実装は、260℃30秒の条件ではんだバンプを溶かすことで行った。 A printed wiring board with a stiffener was produced as described above, and a semiconductor chip made of Si was mounted on the solder bump portion. The size of the semiconductor chip was 20 mm square, and the thermal expansion coefficient was 4 ppm. Mounting was performed by melting the solder bumps at 260 ° C. for 30 seconds.
該半導体チップを実装した該スティフナー付きプリント配線板上に熱硬化性の接着剤を用いて放熱板を貼り付けた。その後、接着剤の硬化のための加熱を150℃2時間の条件で行った。 On the printed wiring board with a stiffener on which the semiconductor chip was mounted, a heat radiating plate was attached using a thermosetting adhesive. Thereafter, heating for curing the adhesive was performed at 150 ° C. for 2 hours.
図6は本実施例における放熱板と半導体パッケージを貼り付ける前の図である。半導体パッケージと放熱板6とを接着剤3を介して貼り付ける前の図であり、放熱板6の反り方向の山側を貼り付ける。
FIG. 6 is a diagram before the heat sink and the semiconductor package are attached in the present embodiment. It is a figure before a semiconductor package and the
半導体チップ実装後の半導体パッケージは、半導体チップ実装方向に反っており、逆方向に反っている放熱板6を貼り付けることにより最終的には反り量は小さくなった。
The semiconductor package after mounting the semiconductor chip is warped in the mounting direction of the semiconductor chip, and the amount of warping is finally reduced by attaching the
この場合の平面度を測定したところ30μmであった。放熱板を貼り付ける前の半導体パッケージの反り量が100μmであったので、最終的な反りを、大幅に改善して、反り量を小さくすることができた。 The flatness in this case was measured and found to be 30 μm. Since the warpage amount of the semiconductor package before the heat sink was attached was 100 μm, the final warpage was greatly improved and the warpage amount could be reduced.
1・・・スティフナー
2・・・はんだバンプ
3・・・接着層
4・・・プリント配線板
5・・・半導体チップ
6・・・放熱板
DESCRIPTION OF
Claims (8)
プリント配線板と一体化する前のスティフナーが反った形状をしており、
前記スティフナーの熱膨張係数が、前記プリント配線板の熱膨張係数より小さい場合には、前記スティフナーの反り方向が山になる面と前記プリント配線板とを貼り合わせ、
前記スティフナーの熱膨張係数が、前記プリント配線板の熱膨張係数より大きい場合には、前記スティフナーの反り方向が谷になる面と前記プリント配線板とを貼り合わせ、
さらに、貼り合わした前記スティフナーと前記プリント配線板を、加熱して一体化すること
を特徴とするスティフナー付きプリント配線板の製造方法。 A method of manufacturing a printed wiring board with a stiffener,
The stiffener before being integrated with the printed wiring board has a warped shape,
When the coefficient of thermal expansion of the stiffener is smaller than the coefficient of thermal expansion of the printed wiring board, the surface of the stiffener warped in a mountain and the printed wiring board are bonded together,
When the thermal expansion coefficient of the stiffener is larger than the thermal expansion coefficient of the printed wiring board, the surface of the stiffener warping direction becomes a valley and the printed wiring board are bonded together,
The method of manufacturing a printed wiring board with a stiffener, further comprising: heating and integrating the bonded stiffener and the printed wiring board.
半導体パッケージと一体化する前の放熱板が反った形状をしており、
前記放熱板の反り方向が山になる面と前記半導体パッケージとを貼り合わせ、
さらに、貼り合わした前記放熱板と前記半導体パッケージを、加熱して一体化すること
を特徴とする放熱板付き半導体パッケージの製造方法。 A method of manufacturing a semiconductor package with a heat sink,
The heat sink before being integrated with the semiconductor package has a warped shape,
Bonding the semiconductor package with the surface where the warping direction of the heat sink becomes a mountain,
Furthermore, the said heat sink and the said semiconductor package which were bonded together are heated and integrated, The manufacturing method of the semiconductor package with a heat sink characterized by the above-mentioned.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009066037A JP5120304B2 (en) | 2008-09-30 | 2009-03-18 | Printed wiring board with stiffener and method for manufacturing semiconductor package with heat sink |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008254152 | 2008-09-30 | ||
JP2008254152 | 2008-09-30 | ||
JP2009066037A JP5120304B2 (en) | 2008-09-30 | 2009-03-18 | Printed wiring board with stiffener and method for manufacturing semiconductor package with heat sink |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010109318A JP2010109318A (en) | 2010-05-13 |
JP5120304B2 true JP5120304B2 (en) | 2013-01-16 |
Family
ID=42298427
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009066037A Active JP5120304B2 (en) | 2008-09-30 | 2009-03-18 | Printed wiring board with stiffener and method for manufacturing semiconductor package with heat sink |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5120304B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5350829B2 (en) * | 2009-02-16 | 2013-11-27 | 日本特殊陶業株式会社 | Manufacturing method of wiring board with reinforcing material, wiring board for wiring board with reinforcing material |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11251485A (en) * | 1998-03-06 | 1999-09-17 | Sony Corp | Semiconductor device and its manufacture |
JP2003051568A (en) * | 2001-08-08 | 2003-02-21 | Nec Corp | Semiconductor device |
JP4342367B2 (en) * | 2004-04-09 | 2009-10-14 | 日本特殊陶業株式会社 | Wiring board manufacturing method |
-
2009
- 2009-03-18 JP JP2009066037A patent/JP5120304B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2010109318A (en) | 2010-05-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5116268B2 (en) | Multilayer semiconductor device and manufacturing method thereof | |
JP4620515B2 (en) | Interposer, semiconductor device using the same, and method for manufacturing semiconductor device | |
US7138709B2 (en) | Microelectronic package array | |
JP5387685B2 (en) | Manufacturing method of semiconductor device | |
KR100821154B1 (en) | Electronic components embedded PCB and the method for manufacturing thereof | |
JP4110189B2 (en) | Semiconductor package | |
JP2009117767A (en) | Manufacturing method of semiconductor device, and semiconductor device manufacture by same | |
JP2009071251A (en) | Flip chip bga substrate | |
US9661762B2 (en) | Printed wiring board | |
KR20070051165A (en) | Semiconductor package having pre-solder bump, stack package using the same and manufacturing method thereof | |
JP2017130521A (en) | Semiconductor package substrate with stiffener, semiconductor package, and method for manufacturing the same | |
JP2017224672A (en) | Semiconductor package substrate, semiconductor package, and manufacturing method thereof | |
US20160190054A1 (en) | Integrated circuit packaging system with interposer support structure mechanism and method of manufacture thereof | |
JPH1140687A (en) | Semiconductor device | |
JPH11265967A (en) | Lsi mounting board structure and its manufacture | |
JP5120304B2 (en) | Printed wiring board with stiffener and method for manufacturing semiconductor package with heat sink | |
US7804179B2 (en) | Plastic ball grid array ruggedization | |
JP2010205888A (en) | Semiconductor device | |
JP2007067129A (en) | Mounting structure of semiconductor device | |
JP2007188930A (en) | Semiconductor device and method of manufacturing the same | |
JP2005302968A (en) | Wiring board | |
JP4599891B2 (en) | Semiconductor device substrate and semiconductor device | |
JP2002164475A (en) | Semiconductor device | |
JP5754285B2 (en) | Mounting board, semiconductor device and electronic equipment | |
JP7087369B2 (en) | Manufacturing method of carrier substrate with fine wiring layer and semiconductor package substrate with fine wiring layer |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120220 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120903 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120925 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121008 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151102 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5120304 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |