JP5119262B2 - 高速欠陥モード状況におけるigbtの作動制御装置及び方法 - Google Patents

高速欠陥モード状況におけるigbtの作動制御装置及び方法 Download PDF

Info

Publication number
JP5119262B2
JP5119262B2 JP2009539471A JP2009539471A JP5119262B2 JP 5119262 B2 JP5119262 B2 JP 5119262B2 JP 2009539471 A JP2009539471 A JP 2009539471A JP 2009539471 A JP2009539471 A JP 2009539471A JP 5119262 B2 JP5119262 B2 JP 5119262B2
Authority
JP
Japan
Prior art keywords
igbt
error
transistor
current
rate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009539471A
Other languages
English (en)
Other versions
JP2010511358A (ja
Inventor
ファン フェンタイ
ルートヴィヒ ブライアン
フレット フレッド
エス ヴァドゥーラ スブラマニアン
ツー リーチー
ジェイ ハンポ リチャード
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Continental Automotive Systems Inc
Original Assignee
Continental Automotive Systems US Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Continental Automotive Systems US Inc filed Critical Continental Automotive Systems US Inc
Publication of JP2010511358A publication Critical patent/JP2010511358A/ja
Application granted granted Critical
Publication of JP5119262B2 publication Critical patent/JP5119262B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/082Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
    • H03K17/0828Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in composite switches
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16Modifications for eliminating interference voltages or currents
    • H03K17/168Modifications for eliminating interference voltages or currents in composite switches
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/567Circuits characterised by the use of more than one type of semiconductor device, e.g. BIMOS, composite devices such as IGBT

Landscapes

  • Power Conversion In General (AREA)
  • Electronic Switches (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

本願は、2006年11月29日に提出された米国仮出願第60/867753号に係る優先権を主張するものである。
本発明は、トランジスタの作動制御装置及びその方法に関している。
近年では絶縁ゲート型バイポーラトランジスタ(以下では単にIGBTと称す)が電気自動車、燃料電池自動車、ガソリンエンジン併用型電気式ハイブリットカーや、燃料電池併用型電気式ハイブリッドカーなどの電気式駆動部の電力モジュールに適用されているケースが見受けられる。そのような適用分野における電気式駆動部の決定的に重要な1つの側面は電力密度である。それ故に電気式駆動部は大抵は高い電力密度が可能となるように設計されている。このモジュールに使用されるIGBTチップは大抵は高い結合温度、非常に高速なスイッチング速度、高い電圧、及び高い定格電流も含めて極端な状況のなかで作動される。そのような極端な状況において作動されるIGBTを用いる場合、従来のIGBTに伴う故障応答時間、故障防止手段、例えばVceセンシングは十分ではない。
従来周知のスイッチング動作のもとでは、IGBTゲートがパワートランジスタ対によって駆動されており、そこではこれらのパワートランジスタのベースがローカルコントローラを用いて制御される。回路の設計仕様によって駆動される従来のIGBTゲートの典型的な出力段は図1に描写されている。
誤ったシューティングなど欠陥のある状態のもとでは、IGBTのコレクタ−エミッタ間の電位(Vce)が高くなる。スイッチオン期間中の高い電位Vceはローカルコントローラにおいて脱飽和欠陥状態を引き起こす。それに対してローカルコントローラはIGBTを緩やかにターンオフさせ、エラー信号をシステムコントローラに送信する。
現下の第3世代のIGBTは非常に高い定格電流(例えば1000A以上)と、低い飽和電圧(例えば1から2ボルト)、非常に高速なスイッチング時間(例えば数百nsec)を有している。それ故に第3世代のIGBTを用いた従来のゲート駆動回路の使用は、欠陥に対する応答時間の遅れ、電流によるシューティングの制御の不良、ターンオフ時の電圧オーバーシュートの制御の不良を含んだ問題を提起する。
例えば従来のIGBTを用いた欠陥制御手法によれば、エラー信号がIGBTのローカルコレクタによって検出される。そこで検出された電圧はプリセット電圧と比較される。検出された電圧がこのプリセット電圧よりも高い場合には、タイマーがスタートされる。これは通常はキャパシタチャージング機構を用いて実施される。ここでは数msecでタイマーがセットされることが共通に実施される。時間が切れた場合には、ローカルコントローラは緩やかにIGBTをオフにする。最近開発された第3世代のIGBTは高い定格電流と高速なスイッチング速度を備えているが、このIGBTは一度エラーが生じると数msecで待機できなくなる。従ってこれの保護は数百nsec内で作動されなければならない。
前述したような最近のIGBTエラー保護手法は、脱飽和ダイオードによるVceセンシングを含んでいる。この手法に関しては2つの主要な論点がある。すなわち、ノイズ除去のために要求されるブランクタイムのための遅延されたエラー検出と、動的なフィードバック情報(例えばエラーあり若しくはエラーなしを表す2つの論理状態の存在)の欠如である。
Vce信号は極端にノイズを伴っているので、通常の過渡的スイッチング時におけるノイズ除去には通常はブランキングタイムが用いられる。高出力のパワーモジュールに対しては動的なフィードバック情報がエラー状態の効果的な制御のために望ましい。Vceセンシングに係わる動的フィードバック情報の欠如の補償のために、従来の手法では、コレクタ電流の監視に第2のフィードバックループを使用していた。Vceセンシングを用いない別のエラー検出手法も開示されており、そこではゲート電圧が検出と制御の唯1のパラメータであった。しかしながらこの手法は、高速な検出と動的制御が求められる高出力のIGBTモジュールには適していない。時間に関する電流変化(di/dt)を検出するIGBTエラー保護手法も存在しているが、これは浮遊インダクタンスに係わる電圧測定を介した電流変化di/dtの検出に制限され、そこでは測定された電圧が閾値と比較されている。しかしながら結果はまだ「エラーあり」若しくは「エラーなし」の論理状態にすぎないので、動的な制御は含まれていない。
高出力のIGBTを含む適用に対しては、動的なエラー情報が特に有利となる。それ故にこの問題に対処するIGBT制御に対する手法の必要性は未だに残されたままである。本発明はこのようなニーズに応えそれに係わる利益を提供するものである。
発明の概要
ここでは動的制御を伴うエラー保護回路が開示される。有利な実施例においては、トランジスタの作動を制御するシステムがトランジスタのエラー状態を検出するための手段と、エラー電流中の変化率を少なくとも部分的にエラー状態に基づいて動的に制御するための手段を含んでいる。トランジスタは例えば絶縁ゲートバイポーラトランジスタの形態をとり、トランジスタのエラー状態を検出するための手段は、絶縁ゲートバイポーラトランジスタのケルビンエミッターとパワーエミッタの間の浮遊インダクタンス中の誘導電圧に応答する回路を含んでいる。トランジスタのエラー状態を検出するための手段は、時間に関する電流中の変化の持続時間と振幅に応答する回路を含んでいる。トランジスタのエラー状態を検出するための手段は、時間に関する電流中の変化の持続時間と振幅に応答する回路を含んでいる。エラー電流中の変化率を少なくとも部分的にエラー状態に基づいて動的に制御するための手段は従来のレートよりも緩やかにトランジスタをターンオフするための手段を含んでいる。
別の有利な実施例においては、トランジスタの作動を制御するための方法がトランジスタのエラー状態を検出するための手段と、エラー電流中の変化率を少なくとも部分的なエラー状態に基づいて動的に制御するための手段を用いて実施される。この場合トランジスタは例えば絶縁ゲートバイポーラトランジスタの形態をとり、トランジスタのエラー状態を検出するための手段が、絶縁ゲートバイポーラトランジスタのケルビンエミッターとパワーエミッタの間の浮遊インダクタンス中の誘導電圧を検出するステップを含んでいる。トランジスタのエラー状態を検出するためのステップは、時間に関する電流中の変化の持続時間と振幅を検出するステップを含んでいる。エラー電流中の変化率を少なくとも部分的にエラー状態に基づいて動的に制御するステップは、エラー電流を所定のレベルまで低減するステップを含んでいてもよい。さらにエラー電流中の変化率を少なくとも部分的にエラー状態に基づいて動的に制御するステップは従来のレートよりも緩やかにトランジスタをターンオフするステップを含み得る。
図面において同一の参照番号は同様の構成素子または同様に作用する構成素子を表す。図面中の素子のサイズや相対的な位置は必ずしも縮尺通りに描写されているわけではなく、それらの素子のうちのいくつかは見やすくする理由から任意に拡大されて配置されている。さらに、図示されている構成素子の特定の形状は、特定の構成素子の実際の形状に関する何らかの情報を提供することを意図したものではなく、単に図面における認識を容易にするために選択された形状に過ぎない。
従来のIGBTゲート駆動回路構成における出力段をブロック回路図で表した図 本願の1つの実施例によるIGBTエラー保護制御回路を概略的に表したブロック回路図 400VDCにおけるテスト結果でのエラーによるシュートに対する電圧・時間特性図を表したグラフ 430VDCにおけるテスト結果でのエラーによるシュートに対する電圧・時間特性図を表したグラフ 400VDCにおけるテスト結果での短絡に対する電圧・時間特性図を表したグラフ 430VDCにおけるテスト結果での短絡に対する電圧・時間特性図を表したグラフ 400VDCにおけるテスト結果での二重パルスエラーに対する電圧・時間特性図を表したグラフ 430VDCにおけるテスト結果での二重パルスエラーに対する電圧・時間特性図を表したグラフ
以下の明細書では本発明の種々の実施例の完全な理解を提供するために所定の特定例を用いて具体的に説明する。しかしながら当該分野の当業者であるならば、このような具体例がなくても本発明を実施することは容易に理解し得るであろう。いくつかの別の例では周知構造に関しては描写されないか若しくは詳細に説明しないがこれは本願実施例の説明が不要にぼやけることを避けるためである。
文章の前後関係において特に別の要求がない限りは、本願明細書および請求項全般にわたって記載される用語「含む」またはそれに類似する表現「含んでいる」などは、「含む、但しこれらに限定されるものではない」といった意味を含めて広く解釈されるべきである。
また本願明細書の冒頭の記載及び要約はあくまでも便宜的なものであって、本願で請求する権利範囲として理解されるべきものではない。
本明細書を通して、"実施例"ないし"実施形態"とは当該実施態様との兼合いにおいて個々の特徴、構造または特性を意味し、本発明の少なくとも1つの態様に含まれる。したがって、種々の個所で使用されている"実施例において"ないし"実施態様において"の表現はその特異性を通じて必ずしも全てが同じ実施例に関するものではないことも述べておく。さらには、特定の特徴、構造または特性を1つまたは複数の実施形態において適切に組み合わせることができる。
以下で開示する回路はIGBTのエラー状態を、IGBTケルビンエミッターとパワーエミッタの間の浮遊インダクタンス中の誘導電圧の測定によって識別している。エラー電流が検出されると直ちにフィードバック制御は所定の期間にわたるエラー電流中の変化di/dtを動的に制御する。エラー電流が一旦閾値レベルに含まれると、本願発明による回路はターンオフ機構を通常よりも緩慢に実行する。
このエラー検出は電流中の時間に関する変化di/dtの振幅と持続時間の両方に基づいている。本願発明による回路はゲート駆動電圧をネガティブフィードバックによって制御する。本願発明による回路はIGBTのターンオフを通常動作のときと異なるプロセスを介して実施する。
本願のIGBTエラー保護回路の構成はIGBTのコレクタ・エミッタ電圧Vceの振幅の代わりに、時間に関する電流中の変化di/dtに基づくものである。
IGBTエラー保護回路はIGBTエミッタとパワーモジュールエミッタの間の浮遊インダクタンス中の誘導電圧を検出する。検出した誘導電圧が閾値時間間隔の間に閾値レベルに達した場合にはネガティブフィードバック制御が起動される。このネガティブフィードバック制御は過度に高いシューティングからのIGBT電流を防ぎ、次の制御段階、すなわちソフトターンオフのためのソースを駆動させる。
一般的に言及すれば、このネガティブフィードバック制御機構はIGBTエラー電流の動的制御に用いられる。ネガティブフィードバックのアクティブ状態は、抵抗両端の電圧によって検出される。このアクティブ状態情報は、コマンド入力を無効にさせるユニットの起動、ソフトターンオフの起動、及びネガティブフィードバック遮断ユニットの起動のためのトリガ信号として使用される。遅延時間の経過後は、ネガティブフィードバック遮断ユニットがネガティブフィードバック制御を遮断する。
通常のIGBT動作に対してはネガティブフィードバック制御は所定のブランキングタイム、例えば300nsに設定されたブランキングタイムによって起動されるべきでない。これは通常のスイッチング時間、例えば200nsよりも短いスイッチング時間と比較される。IGBTエラー状況のもとではネガティブフィードバック制御はただ最初に起動される。所定の時定数に続いてIGBT入力コマンドが解除され、IGBTソフトターンオフが許可され、ネガティブフィードバック遮断タイマーが起動される。この時間周期中はネガティブフィードバック制御とソフトターンオフの両方が起動される。ネガティブフィードバック制御はIGBTゲート電圧に基づくソフトターンオフ効果を越える。一度ネガティブフィードバック遮断タイマーが切れると、ネガティブフィードバック制御が遮断され、IGBTゲートがソフトターンオフ抵抗によって制御される。
図2にはIGBTエラー保護制御回路200が示されており、このIGBTエラー保護制御回路200は図示の実施例に示されているようにIGBT202に対するIGBTエラー保護を実行する。前記保護制御回路200はパワートランジスタ対Qon,Ooffと、パワー抵抗Ron,Roffと、ネガティブフィードバック制御ユニット220と、フィードバックトリガ/ホールドユニット240と、コマンド無効化/ターンオフ有効化ユニット260と、ネガティブフィードバック遮断ユニット280とを含んでいる。パワートランジスタQonはパワー抵抗Ronと直列に接続されており、パワートランジスタQoffはパワー抵抗Roffと直列に接続されている。そしてパワートランジスタQon及びパワー抵抗Ronは、パワートランジスタQoff及びパワー抵抗Roffと並列に接続されている。
ネガティブフィードバック制御ユニット220は浮遊インダクタンス中の誘導電圧に結合される。検出した誘導電圧が振幅の閾値と持続時間の閾値の両方を上回った場合にネガティブフィードバック制御220が起動される。一度起動されると、ネガティブフィードバック制御ユニット220は、IGBTゲート204を動的に制御し、フィードバックトリガ/ホールドユニット240のための駆動ソースを提供する。フィードバックトリガ/ホールドユニット240は、ネガティブフィードバック制御ユニット220の作動状態(例えばアクティブ状態、非アクティブ状態など)を表す情報を検出して保持する。コマンド無効化/ターンオフ有効化ユニット260はネガティブフィードバックトリガ/ホールドユニット240からの入力信号を受信する。コマンド無効化/ターンオフ有効化ユニット260はコマンド出力を無効化し、IGBTゲート204とリターンの間のフトターンオフ抵抗R7に接続する(例えば7V)。ネガティブフィードバック遮断ユニット280の入力信号は、コマンド無効化/ターンオフ有効化ユニット260の出力側から供給される。このネガティブフィードバック遮断ユニット280は、抵抗R7を介したIGBTのターンオフないし切替えのための所定の時間周期の後でネガティブフィードバック制御ユニット220を遮断する。
ネガティブフィードバック制御ユニット
1つの実施例によれば、ネガティブフィードバック制御ユニット220が抵抗R1と、ツェナーダイオードDz1と、キャパシタC1と、トランジスタQ1と、抵抗R2と、ダイオードD1と、抵抗R3を含んでいる。ネガティブフィードバック制御ユニット220は、IGBTゲート204と、フィードバックトリガ/ホールドユニット240に接続される。ネガティブフィードバック制御ユニット220は浮遊インダクタンス中の誘導電圧V1を検出し、通常動作中の行動から保護回路200を保護するためのブランキングタイムを作成し、IGBTゲート電圧をエラー状況のもとで動的に制御し、起動時にはトリガ信号を供給する。
ネガティブフィードバック制御ユニット220は最初の2つの機能(例えば浮遊インダクタンス中の誘導電圧の検出、通常動作中の行動から保護回路200を保護するためのブランキングタイムの作成)を浮遊インダクタンスに係わるRCネットワークの結合によって実行する。このRCネットワークは、キャパシタC1に並列に接続されかつ抵抗R1に直列に接続されている抵抗R2を含んでいる。このRCネットワークの時定数はブランキングタイムを設定する。この時定数の値は、エラー状況のもとで抵抗R2両端の最小電圧がトランジスタQ1の閾値よりも高くなるように設定される。
ネガティブフィードバック制御ユニット220はトランジスタQ1の線形レンジ内での作動によって動的制御機能を実現している。典型的な第3世代IGBTの通常動作に対するスイッチオン移行期間は例えば100ns〜200nsの範囲にある。RCネットワークの時定数は抵抗R1,R2及びキャパシタC1の値と、次の関係式によって定められる。
時定数 = C1{(R1R2)/(R1+R2)}
これらの値は次のように設定されてもよい。すなわちキャパシタC1に充電された電圧が通常のスイッチング移行期間中のトランジスタQ1の閾値よりも小さくなるように設定されてもよい。誘導電圧V1が正の値でかつ時定数よりも長持ちする場合には、キャパシタC1は、トランジスタQ1の閾値よりも上の抵抗R1,R2によって設定される値まで充電される。それ故にトランジスタQ1はターンオンされる。ツェナーダイオードDz1はトランジスタQ1のゲートにおける過電圧状況を防いでいる。換言すれば、トランジスタQ1のゲートに亘るキャパシタC1の電圧がトランジスタQ1の閾値まで充電されると、トランジスタQ1はターンオンされる。このことはIGBTゲート204を放電し、IGBT電流上昇率を低減させる。従ってトランジスタQ1のゲートに携わって得られるフィードバック電圧が低減され、トランジスタQ1にはIGBTゲート204からより少ない電流が流れる。ネガティブフィードバック制御の活動状態の検出は直列に接続された抵抗R3とダイオードD1の両端の電圧の検出によって実現される。この抵抗R3とダイオードD1とトランジスタQ1は、IGBT202のゲート電圧を動的に制御するためのパスとなる。di/dtの制御の度合いは、抵抗R3の値によって調整される。di/dt制御の作動状態(例えば起動状態)の情報表示は、抵抗R3とダイオードD1両端の電圧によって行われる。この電圧は、抵抗R3とダイオードD1の両端に接続されたフィードバックトリガ/ホールドユニット240に対する入力として供給される。ダイオードD1は誘導電圧V1が負の値の時の電流の逆流を阻止している。
有利な1実施例によれば、例えば抵抗R1は600Ω、キャパシタC1は2nF、抵抗R2は150Ω、抵抗R3は2Ωであってもよい。但しこれらの値の選択は、個々の適用ケースに応じて当業者に委ねられる。
別の実施例によれば、フィードバックトリガ/ホールドユニット240は抵抗対R4,R5とキャパシタC2とトランジスタQ2とダイオードD2を含み得る。フィードバックトリガ/ホールドユニット240はネガティブフィードバック制御ユニット220と、コマンド無効化/ターンオフ有効化ユニット260に接続される。フィードバックトリガ/ホールドユニット240はネガティブフィードバック制御ユニット220の起動された作動状態を表すネガティブフィードバック制御ユニット220の抵抗R3とダイオードD1の両端電圧を受取る。入力電圧は抵抗R4とキャパシタC2からなる第2のRCネットワークに供給され、一度キャパシタC2電圧がトランジスタQ2の閾値に達すると、トランジスタQ2が導通される。ダイオードD2は放電パスを阻止する。それによりたとえ入力が消失してもトランジスタQ2が導通し続ける。第2のトランジスタQ2による導通は抵抗R5とキャパシタC2を介して設定される時定数によって保持される。この時定数は、IGBTエラー保護プロセス期間全体よりも長く設定される。これは例えば1msec〜10msecであってもよい。これはネガティブフィードバック制御ユニット220が休止状態になった後までソフトターンオフを有効に維持する。フィードバックトリガ/ホールドユニット240の出力信号は、コマンド無効化/ターンオフ有効化ユニット260のゲートを充電する。
有利な1実施例によれば、例えば抵抗R4は100Ω、抵抗R5は10kΩであってもよい。但しこれらの値の選択は、個々の適用ケースに応じて当業者に委ねられる。
コマンド無効化/ターンオフ有効化ユニット
別の実施例によれば、コマンド無効化/ターンオフ有効化ユニット260はトランジスタ対Q3,Q4と、抵抗R6,R7,R8とツェナーダイオードDz2を含み得る。
コマンド無効化/ターンオフ有効化ユニット260はフィードバックトリガ/ホールドユニット240とネガティブフィードバック遮断ユニット280に接続される。コマンド無効化/ターンオフ有効化ユニット260はネガティブフィードバックトリガ/ホールドユニット240からの入力信号を受信する。コマンド無効化/ターンオフ有効化ユニット260の出力は3つの機能を有している。すなわちコマンド入力の無効化と、ソフトターンオフの有効化と、ネガティブフィードバック遮断ユニット280へのトリガ信号の送信である。一度トランジスタQ3のゲートがフィードバックトリガ/ホールドユニット240の出力によってその閾値まで充電されると、トランジスタQ3は第1のパワートランジスタQonのベースをプルダウンさせ、コマンド入力が無効化し、トランジスタQ4も抵抗R7によってIGBTゲート204をプルダウンさせる。トランジスタQ4の出力は、ネガティブフィードバック遮断ユニット280の入力を活動化させる。抵抗R8は通常作動中に放電したトランジスタQ4とトランジスタQ3のゲートを保持する。ツェナーダイオードDz2は、過電圧状態への遷移を防ぐためにトランジスタQ3とトランジスタQ4のゲートをクランプする。
有利な1実施例によれば、例えば抵抗R6,7,8はそれぞれ1kΩ、65オーム、10kΩであってもよい。但しこれらの値の選択は、個々の適用ケースに応じて当業者に委ねられる。
ネガティブフィードバック遮断ユニット
別の実施例によれば、ネガティブフィードバック遮断ユニット280は抵抗対R9,R10と、キャパシタ対C3,C4と、ダイオードD3と、トランジスタ対Q5.Q6を含み得る。トランジスタQ4からの信号は最初に低電力電位を基準としたアクティブローの状態からトランジスタQ5によって発せられる電力を基準としたアクティブハイの状態へ反転される。抵抗R9,R10とキャパシタC3によって形成されるRCネットワークの時定数は、キャパシタC3をトランジスタQ6の閾値まで充電するのに必要な時間がdi/dt制御プロセスに要求される時間と完全に同じになるように設定される。トランジスタQ6による導通はトランジスタQ1のゲートを放電させ、di/dt制御プロセスを終了させる。
例えばdi/dt制御プロセスのために要求される完全な時間はほぼ0.5msecであり、また抵抗R9,R10はそれぞれ1kΩと10kΩであってもよい。キャパシタC3は1nFの値であってもよい。しかしながら当該分野の当業者にとっては個々の適用ケースに適した値を任意に選択できる。
基本的には取り扱いに必要な2つのタイミング事項が存在する。すなわちa)di/dt制御が活動化されてからコマンド信号が無効化されるまでの時間と、b)ソフトターンオフが活動化されてからdi/dt制御が遮断されるまでの時間である。di/dt制御が活動化されてからコマンド信号が無効化されるまでの時間は主に、抵抗R3両端の電圧、トランジスタQ2の閾値、抵抗R3とキャパシタC2の値の積によって与えられる時定数によって定められる。この期間中にdi/dt制御機構はIGBTゲート204からの放電電流と、第1のパワートランジスタQon及びパワー抵抗Ronを通る通常のゲート駆動電流の両方を処理する。第1のパワートランジスタQonからの付加的な電流のために抵抗R3に亘って増加する電圧は、トランジスタQ1のドレインソース電圧Vdsの低減によって補償される。それ故に、無効化されるべきコマンド信号の遅延はdi/dt制御に基づいて最小の作用しか有さない。ソフトターンオフが活動化されてからdi/dt制御が遮断されるまでの時間は、トランジスタQ5のターンオン時間、抵抗R9とキャパシタC3の値の積によって与えられる時定数、トランジスタQ6の閾値、及び誘導電圧V1によって定められる。この期間中IGBTゲート204は、di/dt制御とソフトターンオフのための2つの放電パスを有している。ソフトターンオフ回路はIGBTゲート204の放電速度を加速させる。
実例
IGBTエラー保護回路200の効果は、インフィニオンブランドの第3世代IGBTチップモジュールSIGC100T60R3を使用した定格600Vと1000Aのもとで実証されている。この確認は電気自動車に備えられた燃料電池セルに対する100kWの電気駆動システムで行われた。以下に述べるグラフでは、IGBT1は図中に描写されている経験に基づいたエラー状況でのトランジスタに関するものであり、それに対してIGBT2は、動的保護回路とその方法の試験のためのIGBT1上のエラーによるシューティング状況を形成若しくは開始するために実行されるテスト装置のトランジスタに関するものである。
図3Aは400VDCでのエラーによるシューティングテスト結果に対する電圧・時間グラフであり、そこではIGBT2のゲート電圧Vgは300aで、IGBT1のゲート電圧Vgは300bで、コレクタ電流(5kA/V)は300cで、Vceは300dで示されている。
図3Bは430VDCでのエラーによるシューティングテスト結果に対する電圧・時間グラフであり、そこではIGBT2のゲート電圧Vgは300eで、IGBT1のゲート電圧Vgは300fで、コレクタ電流(5kA/V)は300gで、Vceは300hで示されている。
図4Aは400VDCでの短絡テスト結果に対する電圧・時間グラフであり、そこではゲート電圧Vgは300iで、コレクタ電流(5kA/V)は300jで、コレクタ−エミッタ電圧Vceは300kで示されている。
図4Bは430VDCでの短絡エラーテスト結果に対する電圧・時間グラフであり、そこではゲート電圧Vgは300lで、コレクタ電流(5kA/V)は300mで、コレクタ−エミッタ電流Vceは300nで示されている。
図5Aは400VDCでの二重パルスエラーテスト結果に対する電圧・時間グラフであり、そこではゲート電圧Vgは300oで、コレクタ電流(5kA/V)は300pで、コレクタ−エミッタ電圧Vceは300qで示されている。
図5Bは430VDCでの二重パルスエラーテスト結果に対する電圧・時間グラフであり、そこではゲート電圧Vgは300rで、コレクタ電流(5kA/V)は300sで、コレクタ−エミッタ電圧Vceは300tで示されている。
上述した実施例は、要約書に記載されている内容も含めて、本発明を限定する意図から出たものではない。説明のために特定の実施形態および実施例を記載したが、当業者であれば本発明の精神および範囲を逸脱することなく種々の等価の修正を行えることが分かる。種々の実施例の中で述べてきた前記教示は、これまでの一般的説明で例示的に用いてきたIGBTトランジスタ回路を必ず使用しなければならないということを意味しているわけではなく、他のトランジスタ回路も適用可能であることを理解されたい。
例えば前述の詳細な説明ではブロック図、スキーマ図、及びサンプルなどを用いて本発明のデバイス及び/又はプロセスの種々の実施例を説明してきた。その種のブロック図、スキーマおよび例が1つまたは複数の機能および/または動作を含む限りにおいて、当業者であればそのようなブロック図、フローチャートまたは例における各機能および/または各動作を個別におよび/または一緒に、広範な範囲のハードウェア、ソフトウェア、ファームウェアまたは仮想的なそれらのあらゆる組み合わせによって実施することができる。1つの実施形態においては、本発明の対象を離散的な電気的構成素子を介して実現することができる。別の1つの実施形態においては、本発明の対象を特定用途向けIC(ASIC)、マイクロプロセッサ、デジタル信号プロセッサ、あるいはその他のコントローラ等によって実現することができる。
上述した種々の実施例は他の技術と組み合わせることができる。本願明細書中のデータシートに特定された及び/又はリストアップされた内容に係わる全てのUS特許、US特許出願公開公報、US特許出願明細書、諸外国の特許公報、特許出願明細書、非特許文献なども参考として本願内容に含まれるものである。前記実施例の観点からは、本発明の実施に適した種々の先行文献の技術の回路、装置またはコンセプトなどを必要に応じて利用できることを理解されたい。
そのような変更若しくはさらなる別の変更も前記詳細な説明に照らして実施可能なものである。基本的に以下の請求の範囲において使用される特定事項は請求項中に記載される事項を特定の実施例に限定するためのものではない。しかしながらそのようなクレームは与えられた権利範囲に沿って可能性のある全ての実施例が含まれるように構成されたものである。従って以下の請求の範囲はその公開によって制限が課せられるものではないことを述べておく。

Claims (9)

  1. 絶縁ゲート電極を備えたバイポーラトランジスタ(IGBT)の作動制御システムにおいて、
    前記絶縁ゲート電極を備えたバイポーラトランジスタ(IGBT)のエラー状態を識別するための検出器と、
    エラー状態の識別に対する反応としての、前記絶縁ゲート電極を備えたバイポーラトランジスタ(IGBT)の制御と遮断のための第1の回路段と第2の回路段を含んでいる、コントローラを有し、
    前記検出器は、絶縁ゲート電極を備えたバイポーラトランジスタ(IGBT)のケルビンエミッタとパワーエミッタの間の浮遊インダクタンスコイルを介した誘導電圧に応答する回路を含み、さらに
    前記第1の回路段が、エラー電流の変化率を動的に制御することを特徴とするシステム。
  2. 前記第1の回路段は第1の間隔に対するエラー電流の変化率を制御し、前記第2の回路段は第1の間隔の経過後絶縁ゲート電極を備えたバイポーラトランジスタ(IGBT)のターンオフを行う、請求項1記載のシステム。
  3. 前記第1の回路段はネガティブフィードバックのための制御ユニットを含んでいる、請求項2記載のシステム。
  4. 前記検出器は、時間に関する電流の変化の持続時間と大きさに応答する回路を含んでいる、請求項1記載のシステム。
  5. 絶縁ゲート電極を備えたバイポーラトランジスタの作動制御方法において、
    トランジスタのエラー状態を識別するステップと、
    エラー電流の変化率を第1の間隔に対するエラー状態に少なくとも部分的に基づいて動的に制御するステップと、
    第1の間隔の経過後、絶縁ゲート電極を備えたバイポーラトランジスタ(IGBT)を所期のレートでターンオフさせるステップとを含み
    前記エラー状態を識別するステップは、絶縁ゲート電極を備えたバイポーラトランジスタ(IGBT)のケルビンエミッタとパワーエミッタの間の浮遊インダクタンスコイルに関する誘導電圧を識別するステップを含んでいることを特徴とする方法。
  6. 絶縁電極を備えたバイポーラトランジスタ(IGBT)のエラー状態を識別するステップは、時間に関する電流の変化の持続時間と大きさと識別するステップを含んでいる、請求項記載の方法。
  7. エラー電流の変化率を少なくとも部分的にエラー状態に基づいて動的に制御するステップは、エラー電流を所定のレベルまで低減するステップを含んでいる、請求項記載の方法
  8. エラー電流の変化率は、エラー電流の所定レベルまでの線形的な低減を提供するために制御される、請求項記載の方法。
  9. エラー電流の変化率を少なくとも部分的にエラー状態に基づいて動的に制御するステップはさらに従来のレートよりも少ないレートでトランジスタをターンオフするステップを含んでいる、請求項記載の方法。
JP2009539471A 2006-11-29 2007-11-29 高速欠陥モード状況におけるigbtの作動制御装置及び方法 Expired - Fee Related JP5119262B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US86775306P 2006-11-29 2006-11-29
US60/867,753 2006-11-29
PCT/US2007/085867 WO2008067433A2 (en) 2006-11-29 2007-11-29 Operating and controlling insulated gate bipolar transistors in high speed failure mode situations

Publications (2)

Publication Number Publication Date
JP2010511358A JP2010511358A (ja) 2010-04-08
JP5119262B2 true JP5119262B2 (ja) 2013-01-16

Family

ID=39323001

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009539471A Expired - Fee Related JP5119262B2 (ja) 2006-11-29 2007-11-29 高速欠陥モード状況におけるigbtの作動制御装置及び方法

Country Status (4)

Country Link
US (1) US7983013B2 (ja)
JP (1) JP5119262B2 (ja)
DE (1) DE112007002874T5 (ja)
WO (1) WO2008067433A2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009071956A (ja) * 2007-09-12 2009-04-02 Mitsubishi Electric Corp ゲート駆動回路
JP2011188271A (ja) * 2010-03-09 2011-09-22 Mitsubishi Electric Corp ゲート駆動回路
EP2495876A1 (en) 2011-03-01 2012-09-05 ABB Oy Control of semiconductor component
US8760218B2 (en) * 2012-05-07 2014-06-24 General Electric Company System and method for operating an electric power converter
GB2532215A (en) * 2014-11-11 2016-05-18 Reinhausen Maschf Scheubeck Gate boost
CN106771955B (zh) * 2016-09-18 2023-07-28 深圳市禾望电气股份有限公司 半导体器件故障检测的装置及方法
KR102578357B1 (ko) * 2016-12-16 2023-09-15 현대자동차주식회사 회로 소자 보호 회로, 상기 회로 소자 보호 회로가 설치된 차량, 회로 소자 보호 방법 및 차량의 제어 방법
US10256806B2 (en) * 2017-05-16 2019-04-09 GM Global Technology Operations LLC Power switch protection system and method
DE102019214539A1 (de) * 2019-09-24 2021-03-25 Robert Bosch Gmbh Schaltungsanordnung zum Ansteuern von mehreren parallel geschalteten Halbleiterschaltern

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3539646C2 (de) 1985-11-08 1994-02-17 Asea Brown Boveri Schaltungsanordnung zum Schutz gegen Überlast
JP2643459B2 (ja) * 1989-07-06 1997-08-20 三菱電機株式会社 パワーデバイスの駆動・保護回路
JP2892815B2 (ja) * 1990-11-02 1999-05-17 株式会社日立製作所 Igbtの駆動回路
IT1264619B1 (it) * 1992-06-18 1996-10-04 Int Rectifier Corp Metodo e dispositivo per la protezione da corto circuiti di dispositivi a transistore di potenza
JP3132648B2 (ja) * 1996-09-20 2001-02-05 富士電機株式会社 電力変換器におけるゲート駆動回路
US6097582A (en) * 1999-02-12 2000-08-01 Wisconsin Alumni Research Foundation Short circuit protection of IGBTs and other power switching devices
DE19913455A1 (de) 1999-03-25 2000-10-05 Semikron Elektronik Gmbh Kurzschlußschutz für Leistungshalbleiterschalter
JP4356248B2 (ja) * 2000-03-31 2009-11-04 株式会社デンソー 半導体スイッチング素子駆動回路
DE10031778A1 (de) 2000-06-29 2002-01-24 Siemens Ag Verfahren und Vorrichtung zur Regelung der Stromanstiegsgeschwindigkeit
JP4295928B2 (ja) 2001-05-28 2009-07-15 三菱電機株式会社 半導体保護回路

Also Published As

Publication number Publication date
US7983013B2 (en) 2011-07-19
JP2010511358A (ja) 2010-04-08
WO2008067433A2 (en) 2008-06-05
WO2008067433A9 (en) 2008-08-28
DE112007002874T5 (de) 2010-02-18
US20090067109A1 (en) 2009-03-12
WO2008067433A3 (en) 2008-07-17

Similar Documents

Publication Publication Date Title
JP5119262B2 (ja) 高速欠陥モード状況におけるigbtの作動制御装置及び方法
JP6949160B2 (ja) 動的タイミングでの多ステージゲートオフ切り替え
JP4455972B2 (ja) 半導体装置
JP4740320B2 (ja) 半導体素子の駆動回路
CN109375087B (zh) 一种具有高速检测igbt短路故障的保护电路与方法
JP6264491B1 (ja) 短絡検出装置および装置
JP2008306807A (ja) 電圧駆動型素子の駆動回路
KR20080045927A (ko) 절연 게이트 바이폴라 트랜지스터 폴트 보호 시스템
WO2013138219A1 (en) High efficiency gate drive circuit for power transistors
US20210226620A1 (en) Overcurrent protection circuit for switching element turned on and off based on control voltage
US20160079401A1 (en) Short-circuit protection circuits, system, and method
JP3645220B2 (ja) パワーモジュール
JP4912444B2 (ja) 半導体装置
JP2010130557A (ja) ゲート駆動装置
JP2017212583A (ja) 半導体素子の保護回路
US7173801B2 (en) Protection circuit for faulted power devices
JP4091793B2 (ja) 電圧駆動形半導体素子のゲート駆動回路
US11115019B2 (en) Dynamic short circuit protection
CN216564500U (zh) 关断电路以及电子设备
CN113049860A (zh) 一种基于igbt器件端子压降检测的三类短路保护电路
KR20060005515A (ko) 레벨 쉬프트 회로 및 이의 오동작 방지 방법
JP2016092534A (ja) イグナイタおよび車両、イグニッションコイルの制御方法
JP2006162426A (ja) 半導体装置の検査装置
JP2004140891A (ja) 電力変換装置
CN110266297B (zh) 一种igbt驱动电路

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20101228

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120229

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120307

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120605

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120612

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120709

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120921

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121022

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5119262

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151026

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees