JP5112213B2 - 送信回路及び送信回路を用いた通信機器 - Google Patents

送信回路及び送信回路を用いた通信機器 Download PDF

Info

Publication number
JP5112213B2
JP5112213B2 JP2008199980A JP2008199980A JP5112213B2 JP 5112213 B2 JP5112213 B2 JP 5112213B2 JP 2008199980 A JP2008199980 A JP 2008199980A JP 2008199980 A JP2008199980 A JP 2008199980A JP 5112213 B2 JP5112213 B2 JP 5112213B2
Authority
JP
Japan
Prior art keywords
signal
amplitude
unit
transmission circuit
delay time
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008199980A
Other languages
English (en)
Other versions
JP2010041232A (ja
JP2010041232A5 (ja
Inventor
松浦  徹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2008199980A priority Critical patent/JP5112213B2/ja
Priority to US12/512,486 priority patent/US8223883B2/en
Publication of JP2010041232A publication Critical patent/JP2010041232A/ja
Publication of JP2010041232A5 publication Critical patent/JP2010041232A5/ja
Application granted granted Critical
Publication of JP5112213B2 publication Critical patent/JP5112213B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02Transmitters
    • H04B1/04Circuits
    • H04B1/0475Circuits with means for limiting noise, interference or distortion
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/32Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/36Modulator circuits; Transmitter circuits
    • H04L27/361Modulation using a single or unspecified number of carriers, e.g. with separate stages of phase and amplitude modulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Transmitters (AREA)
  • Amplifiers (AREA)

Description

本発明は、ポーラ変調方式を用いて送信信号を生成する送信回路、及びその送信回路を用いた通信機器に関する。
従来、包絡線変動成分を含む変調信号を増幅する高周波電力増幅器には、包絡線変動成分を線形に増幅するためにA級又はAB級の線形増幅器が用いられていた。このような線形増幅器は、線形性には優れている反面、常時直流バイアス成分に伴う電力を消費しているために、C級ないしE級等の非線形増幅器に比べて電力効率が低い。このため、このような高周波電力増幅器を、電池を電源とする携帯型の通信機器に適用した場合、高周波電力増幅器の電力消費量が多いため、使用時間が短くなってしまうという問題点があった。また、このような高周波電力増幅器を、大電力の送信回路を複数設置する無線システムの基地局装置に適用した場合においては、装置の大型化や発熱量の増大を招いてしまうという問題点があった。
そこで、高効率に動作する送信回路として、ポーラ変調方式が適用された送信回路が従来から提案されている。図12は、ポーラ変調方式が適用された従来の送信回路500の構成を示すブロック図である。図12において、従来の送信回路500は、信号生成部510、振幅増幅部530、角度変調部540、及び振幅変調部550を備える。
信号生成部510は、入力データを信号処理することによって得られる振幅成分及び位相成分に基づいて、振幅信号及び周波数信号を出力する。周波数信号は、位相を時間で微分した信号である。振幅信号は、振幅増幅部530に入力され、周波数信号は、角度変調部540に入力される。振幅増幅部530は、入力された振幅信号に応じた電圧を振幅変調部550に供給する。角度変調部540は、入力された周波数信号を角度変調して角度変調信号を生成し、振幅変調部550に出力する。振幅変調部550は、角度変調部540が出力する角度変調信号を振幅増幅部530から供給された電圧で振幅変調して、変調信号として出力する。この変調信号が、送信信号として出力される。
このように、ポーラ変調方式が適用された従来の送信回路500は、振幅信号と周波数信号とを個別に処理することによって、高効率かつ低歪な送信回路を実現している。
ところが、従来の送信回路500では、振幅信号と周波数信号とを個別の経路を介して処理しているため、振幅信号が振幅変調部550に到達する時間と、周波数信号が振幅変調部505に到達する時間とに差が生じてしまう。この時間差は、振幅変調部550が出力する送信信号に歪みを生じさせる。
そこで、この時間差を無くすことが可能な送信回路が提案されている(特許文献1を参照)。この特許文献1に記載された従来の送信回路600を、図13に示す。図13の従来の送信回路600は、信号生成部610、遅延時間調整部620、振幅増幅部630、角度変調部640、振幅変調部650、及び遅延制御部660を備える。
信号生成部610は、遅延時間調整用のテスト信号として、正弦波の同相成分変調信号(I信号;sinωt)及び直交成分変調信号(Q信号;sin(ωt+θ0))を生成し、このIQ信号から振幅成分変調信号及び位相成分変調信号を生成する。この振幅成分変調信号及び位相成分変調信号は、遅延時間調整部620で遅延量が調整された後、振幅増幅部630及び角度変調部640にそれぞれ入力され、振幅変調部650において変調される。遅延制御部660は、振幅変調部650が出力する送信信号から振幅成分変調信号と位相成分変調信号との時間差を検出し、この検出された時間差に従って遅延時間調整部620の遅延時間を制御する。
国際公開第2006/101094号パンフレット
上述した従来の送信回路600に開示された構成を用いれば、振幅信号と位相信号との遅延時間差を無くし、振幅変調部550から歪のない送信信号を出力することができる。しかしながら、従来の送信回路600の技術は、IQ領域におけるテスト信号を用いているため、テスト信号が広帯域になるという課題がある(図14)。
よって、信号生成部610より後段の遅延時間調整部620、振幅増幅部630、角度変調部640、振幅変調部650、及び遅延制御部660が、十分に広帯域で設計されていれば問題ない。しかし、何れか1つでも構成の通過帯域に制限があれば、テスト信号に歪が発生して遅延時間調整の制御精度が低下してしまう。
それ故に、本発明の目的は、回路構成を広帯域化させることなく、振幅信号と位相信号との遅延時間差を精度良く調整できる送信回路、及びその送信回路を用いた通信機器を提供することである。
本発明の目的は、入力されるデータに基づいて、送信信号を生成して出力する送信回路に向けられている。そして、上記目的を達成させるために、本発明の送信回路は、信号生成部、角度変調部、遅延時間調整部、振幅増幅部、振幅変調部、及び遅延処理回路を備える。
信号生成部は、データを信号処理することによって得られる振幅成分及び位相成分に基づいて、振幅信号及び周波数信号、あるいは位相信号を生成する。角度変調部は、周波数信号、あるいは位相信号を角度変調する。遅延時間調整部は、振幅信号の遅延時間を調整する。振幅増幅部は、遅延時間が調整された振幅信号の大きさに応じた信号を出力する。振幅変調部は、角度変調部から出力される信号を、振幅増幅部から出力された信号で振幅変調して、変調信号として出力する。遅延処理回路は、所定のテスト期間中のみ、変調信号から振幅信号と周波数信号、あるいは位相信号との遅延時間差θを求め、その遅延時間差θが小さくなるように遅延時間調整部が調整する遅延時間を帰還制御する。そして、信号生成部は、所定のテスト期間中は、振幅信号及び周波数信号、あるいは位相信号として正弦波信号を出力する。
ここで、正弦波信号の角周波数をωmと、キャリア信号の角周波数をω0と、定数をA、B、α、及びβ0とすると、信号生成部は、正弦波信号A(1+αcosωmt)を振幅信号として、正弦波信号B(ω0+β0cosωmt)を周波数信号として出力することが好ましい。
この場合、角周波数ωmには、信号生成部から振幅変調部までの経路において正弦波信号に減衰が生じない値が設定される。また、信号生成部は、角周波数ωmの値が小さい正弦波信号と、角周波数ωmの値が大きい正弦波信号とを段階的に出力することが好ましい。さらに、定数A、B、α、及びβ0は、振幅信号と周波数信号との遅延時間差θがゼロの時に、送信信号の角周波数ω0−ωm、もしくはω0+ωmにおける側帯波のレベルが最小となる値に設定されることが好ましい。なお、振幅増幅部は、シリーズレギュレータ又はスイッチングレギュレータが好ましい。
さらに、本発明は、上述した送信回路を備える通信機器にも向けられている。通信機器は、送信信号を生成する上述したいずれかの送信回路と、送信回路で生成された送信信号を出力するアンテナとを備える。また、通信機器は、アンテナから受信した受信信号を処理する受信回路と、送信回路で生成された送信信号をアンテナに出力し、アンテナから受信した受信信号を受信回路に出力するアンテナ共用部とをさらに備えてもよい。
上記本発明によれば、振幅・位相領域における正弦波をテスト信号として用いる。これにより、回路の各構成が広帯域でなくても振幅信号の遅延時間と周波数信号の遅延時間とを一致させることができる。
図1は、本発明の一実施形態に係る送信回路1の構成を示す図である。図1において、本発明の送信回路1は、信号生成部10と、遅延時間調整部20と、振幅増幅部30と、角度変調部40と、振幅変調部50と、遅延処理回路60とを備える。遅延処理回路60は、分配部61、検出部62、及び遅延制御部63を含む。
信号生成部10は、入力データを信号処理することによって得られる振幅成分及び位相成分に基づいて、振幅信号及び周波数信号を出力する。周波数信号は、位相を時間で微分した信号である。また、この信号生成部10は、所定のテスト期間中は、後述する正弦波信号を振幅信号及び周波数信号として出力する。
振幅信号は、遅延時間調整部20において遅延時間が調整された後、振幅増幅部30に入力される。振幅増幅部30は、入力された振幅信号によって制御された信号を出力する。典型的には、振幅増幅部30は、入力された振幅信号の大きさに比例した信号を出力する。振幅増幅部30が出力した信号は、振幅変調部50に入力される。周波数信号は、角度変調部40に入力され角度変調が施される。角度変調が施された周波数信号は、振幅変調部50に入力される。振幅変調部50は、角度変調部40から入力された信号を振幅増幅部30から入力された信号で振幅変調して、この変調された変調信号を送信信号として出力する。
以下、図2〜図4をさらに参照して、本発明の送信回路1が行う遅延時間調整処理を説明する。
まず、本発明の原理を説明する。本発明の信号生成部10は、テスト信号として、次の式[1]及び式[2]の正弦波を振幅信号及び周波数信号として用いる。なお、ωmは正弦波信号の角周波数、ω0はキャリア信号の角周波数、A、B、α、及びβ0は、定数である。
振幅信号 :A(1+αcosωmt) …[1]
周波数信号:B(ω0+β0cosωmt) …[2]
周知のように、振幅信号(1+αcosωmt)をキャリア信号cosω0で振幅変調すると、次式[3]が求まる。
Figure 0005112213
この式[3]を周波数スペクトルで表わせば、角周波数ω0を中心に±ωmの位置に正極性の側帯波が発生する(図2)。
また、周波数信号(ω0+β0cosωmt)を角度変調、すなわち時間で積分すると、次式[4]が求まる。
Figure 0005112213
この式[4]を周波数スペクトルで表わせば、角周波数ω0を中心に−ωmの位置に負極性の側帯波が、+ωmの位置に正極性の側帯波が発生する(図3)。なお、数式上では、±2ωm、±3ωm、…の位置に側帯波が無限に発生することになる。しかし、現実的には、周波数信号に影響を与える程の大きな側帯波は「k=1」のものだけであることから、近似的に図3と考えることができる。
このように、振幅変調信号と周波数変調信号とは、角周波数ω0−ωmの位置で極性が反対となる。従って、振幅変調信号の角周波数ω0−ωmにおける振幅と、周波数変調信号の角周波数ω0−ωmにおける振幅とを、定数を最適化して事前に同一振幅に合わせておけば(次式[5]を参照)、遅延時間が一致(位相が一致)した時に、角周波数ω0−ωmにおける振幅が相殺されて、周波数スペクトル上に表われなくなる。
Figure 0005112213
本発明は、この原理を利用して、特徴的な正弦波信号を振幅信号及び周波数信号として入力してやることで、振幅変調経路による遅延時間と周波数変調経路による遅延時間とのずれを修正するものである。
図4は、f=ωm/2π=1kHzの正弦波による送信信号の周波数スペクトルをシミュレーションした結果である。図4のように、遅延時間のずれが無くなった時(θ=0)に角周波数ω0−ωmにおける振幅がキャンセルされている。振幅信号、周波数信号のいずれかの極性を反転したものとすることにより、ω0+ωmにのレベルが最小となるように調整すれば、遅延時間ずれが最小となる構成となる。
なお、正弦波信号の角周波数ωmは、値が小さ過ぎると遅延に伴う側帯波変化の感度が低下するため調整の精度が悪くなるという問題があり、値が大き過ぎると従来技術でも述べたとおり回路構成が持つ周波数帯域によって減衰されて側帯波が観測されないという問題がある。よって、正弦波信号の角周波数ωmは、上記2つの点を考慮して設定することが好ましい。典型的には、回路構成が通過することのできる最大周波数に設定すればよい。
また、正弦波信号の角周波数ωmは、1つに固定する必要はなく、例えば最初に小さい値の角周波数ωmで遅延時間を粗く調整し、その後大きい値の角周波数ωmで遅延時間を微調整してもよい。こうすることにより、遅延時間の調整を短時間で精度良く行うことができる。
次に、本発明の送信回路1が行う動作を説明する。
送信回路1は、所定のテスト期間になると以下の処理を開始する。この所定のテスト期間としては、例えば送信回路1の電源投入直後(CDMA等)や、実際のデータ送信が開始される前(TDMA等)が考えられる。
信号生成部10は、上記式[1]の正弦波を振幅信号として遅延時間調整部20に出力する。また、信号生成部10は、上記式[2]の正弦波を周波数信号として角度変調部40に出力する。振幅信号は、遅延時間調整部20で遅延時間が調整されかつ振幅増幅部30で増幅された後、振幅変調部50に入力される。周波数信号は、角度変調部40で角度変調された後、振幅変調部50に入力される。振幅変調部50は、角度変調部40から入力された信号を振幅増幅部30から入力された信号で振幅変調して、この変調された信号を送信信号として出力する。
分配部61は、振幅変調部50が出力する送信信号を分配して、検出部62に出力する。検出部62は、入力する送信信号の角周波数ω0−ωmにおける側帯波のレベルを検出する。遅延制御部63は、検出部62で検出された角周波数ω0−ωmにおける側帯波のレベルに従って、この側帯波のレベルが最小となるように、遅延時間調整部20で調整する振幅信号の遅延時間を制御する。
次に、図5〜図10を参照して、振幅増幅部30及び振幅変調部50の詳細な構成について説明する。
振幅増幅部30は、例えば図5に示す電圧駆動型のシリーズレギュレータ30aで構成することができる。図5に示すシリーズレギュレータ30aは、比較部32及び電界効果トランジスタ(FET)34を含む。入力端子31には、遅延時間調整部20を介して振幅信号が入力される。振幅信号は、比較部32を介してFET34のゲートに入力される。FET34のドレインには、電源端子33から直流電圧が供給されている。FET34は、入力された振幅信号の大きさに比例した電圧をソースから出力する。FET34のソースから出力された電圧は、比較部32にフィードバックされる。比較部32は、フィードバックされた電圧に基づいて、FET34のゲートに入力される振幅信号の大きさを調整する。このようにして、シリーズレギュレータ30aは、振幅信号の大きさに応じて制御された電圧を出力端子35から安定して供給することができる。なお、FET34は、バイポーラトランジスタ(BT)に置き換えてもよい。
また、振幅増幅部30は、例えば図6に示す電圧駆動型のスイッチングレギュレータ30bで構成することができる。図6に示すスイッチングレギュレータ30bは、信号変換部36、増幅部37、及びLPF38を含む。入力端子31には、遅延時間調整部20を介して振幅信号が入力される。信号変換部36は、入力された振幅信号をPWMやデルタシグマ変調された信号に変換する。増幅部37は、信号変換部36で変換された信号を増幅して出力する。なお、増幅部37には、電源端子33から直流電圧が供給されている。増幅部37には、D級アンプ等の高効率スイッチングアンプが用いられる。LPF38は、増幅部37が出力した信号から量子化雑音やスイッチング雑音等のスプリアス成分を除去する。LPF38でスプリアス成分が除去された信号は、振幅信号の大きさに応じて制御された電圧として出力端子35に出力される。なお、スイッチングレギュレータ30bでは、出力電圧を安定化させるために、LPF38から出力される信号を信号変換部36にフィードバックさせる構成にしてもよい。送信回路1は、振幅増幅部30に高効率なスイッチングレギュレータ30bを用いることで、消費電力を低減することができる。
また、振幅増幅部30は、例えば図7に示す電流駆動型のレギュレータ30cで構成することができる。図7に示す電流駆動型のレギュレータ30cは、可変電流源39、トランジスタ34x、及びトランジスタ34yを含む。入力端子31には、遅延時間調整部20を介して振幅信号が入力される。電源端子33には、直流電圧が供給されている。入力された振幅信号は、可変電流源39、トランジスタ34x、及びトランジスタ34yを介して、振幅信号の大きさに応じて制御された電流として出力端子35に出力される。このような電流駆動型のレギュレータ30cは、振幅変調部50がバイポーラトランジスタで構成されているときに有用である。なお、トランジスタ34x及び34yは、FETであってもBTであっても同様の効果が得られる。
次に、振幅変調部50は、例えば図8に示す構成にすることができる。図8に示す振幅変調部50aは、整合回路52、バイアス回路53、バイポーラトランジスタ(BT)55、バイアス回路56、及び整合回路58を含む。入力端子51には、角度変調部40から角度変調信号が入力される。角度変調信号は、整合回路52を介して、BT55のベースに入力される。電源端子54には、直流電圧が印加されている。すなわち、BT55のベースには、電源端子54及びバイアス回路53を介して、バイアス電圧が供給される。入力端子57には、振幅増幅部30から振幅信号の大きさに応じて制御された信号が入力される。振幅信号の大きさに応じて制御された信号は、バイアス回路56を介して、BT55のコレクタに入力される。BT55は、角度変調信号を振幅信号の大きさに応じて制御された信号によって振幅変調して、角度変調及び振幅変調された変調信号として出力する。BT55から出力された変調信号は、整合回路58を介して出力端子59に出力される。なお、BT55は、FETであってもよい。また、振幅変調部50aは、電源端子54と入力端子57とに入力される信号を入れ替えてもよく、この場合も同様の効果を得ることができる。
なお、振幅変調部50は、上述した振幅変調部50aとは異なる構成であってもよい。図9は、振幅変調部50bの構成例を示す図である。この振幅変調部50bは、基本的には、図9に示す振幅変調部50aを直列に2つ接続した構成である。BT55のベースには、バイアス回路53を介して、電源端子54からバイアス電圧が供給される。BT151のベースには、バイアス回路155を介して、電源端子150からバイアス電圧が供給される。BT55のコレクタには、バイアス回路56を介して、振幅増幅部30から振幅信号の大きさに応じて制御された信号が入力される。また、BT151のコレクタには、バイアス回路152を介して、振幅増幅部30から振幅信号の大きさに応じて制御された信号が入力される。この構成によって、振幅変調部50bは、図9に示した振幅変調部50aと比較して、より大きなダイナミックレンジを持った信号を出力することができる。なお、振幅変調部50a及び50bにおいて、トランジスタをBTとしたが、FETとしてもよい。
以上のように、本発明の一実施形態に係る送信回路1によれば、振幅・位相領域における正弦波をテスト信号として用いる。これにより、回路の各構成が広帯域でなくても振幅信号の遅延時間と周波数信号の遅延時間とを一致させることができる。
なお、スイッチングレギュレータとシリーズレギュレータとを比較すると、一般的に、スイッチングレギュレータには、高効率であるという利点があるが、帯域が狭いという欠点がある。しかしながら、送信回路1は、振幅・位相領域における正弦波をテスト信号として用いることで、帯域が狭くても低歪みに動作することから、従来はシリーズレギュレータでなければ変調帯域が確保できなかった場合も、高効率なスイッチングレギュレータを適用することができる。従って、低消費電力をより低減することができる。
また、上述した遅延時間の調整は、送信回路1の電源投入直後や、実際のデータ送信が開始される前以外にも、製品出荷までの製造工程中で行うようにしてもよい。この場合、図1のうち検出部62及び遅延制御部63の構成は、製造設備側の調整治具等に備えておけば良く、実製品の送信回路1側には不要となる(図10)。
(本発明の送信回路を用いた通信機器)
図11は、本発明の一実施形態に係る通信機器200の構成例を示す図である。図11において、通信機器200は、送信回路210、受信回路220、アンテナ共用部230、及びアンテナ240を備える。送信回路210は、上述した送信回路1である。アンテナ共用部230は、送信回路210から出力された送信信号をアンテナ240に伝達し、受信回路220に送信信号が漏れるのを防ぐ。また、アンテナ共用部230は、アンテナ240から入力された受信信号を受信回路220に伝達し、受信信号が送信回路210に漏れるのを防ぐ。
従って、送信信号は、送信回路210から出力され、アンテナ共用部230を介してアンテナ240から空間に放出される。受信信号は、アンテナ240で受信され、アンテナ共用部230を介して受信回路220で受信される。
この通信機器200は、上述した送信回路1を用いることで、送信信号の線形性を確保しつつ、かつ無線装置としての低歪みを実現することができる。また、送信回路210の出力に方向性結合器等の分岐がないため、送信回路210からアンテナ240までの損失を低減することが可能であり、送信時の消費電力を低減することができ、無線通信機器として長時間の使用が可能となる。なお、通信機器200は、送信回路210とアンテナ240とのみを備えた構成であってもよい。
本発明の送信回路は、携帯電話や無線LANのような通信機器等に利用可能であり、特に回路構成を広帯域化させることなく、振幅信号と位相信号との遅延時間差を精度良く調整したい場合等に適している。
本発明の一実施形態に係る送信回路1の構成を示す図 振幅変調信号の周波数スペクトルの一例を示す図 周波数変調信号の周波数スペクトルの一例を示す図 送信回路1の送信信号の周波数スペクトルの一例を示す図 レギュレータ30aの詳細な構成例を示す図 レギュレータ30bの詳細な構成例を示す図 レギュレータ30cの詳細な構成例を示す図 振幅変調部50aの詳細な構成例を示す図 振幅変調部50bの詳細な構成例を示す図 本発明の他の実施形態に係る送信回路の構成を示す図 本発明の一実施形態に係る通信機器200の構成を示す図 従来の送信回路500の構成例を示す図 従来の送信回路600の構成例を示す図 従来の送信回路600の送信信号の周波数スペクトルの一例を示す図
符号の説明
1、500、600 送信回路
11、510、610 信号生成部
20、620 遅延時間調整部
30、530、630 振幅増幅部
30a〜30c レギュレータ
32 比較部
34、34x、34y トランジスタ
36 信号変換部
37 増幅部
38 ローパスフィルタ(LPF)
39 可変電流源
40、540、640 角度変調部
50、50a、50b、550、650 振幅変調部
52、58、153 整合回路
53、56、152、155 バイアス回路
60 遅延処理回路
61 分配部
62 検出部
63、660 遅延制御部
200 通信機器
210 送信回路
220 受信回路
230 アンテナ共用器
240 アンテナ

Claims (9)

  1. 入力されるデータに基づいて、送信信号を生成して出力する送信回路であって、
    前記データを信号処理することによって得られる振幅成分及び位相成分に基づいて、振幅信号及び周波数信号、あるいは位相信号を生成する信号生成部と、
    前記周波数信号、あるいは位相信号を角度変調する角度変調部と、
    前記振幅信号の遅延時間を調整する遅延時間調整部と、
    前記遅延時間が調整された振幅信号の大きさに応じた信号を出力する振幅増幅部と、
    前記角度変調部から出力される信号を、前記振幅増幅部から出力された信号で振幅変調して、変調信号として出力する振幅変調部と、
    所定のテスト期間中のみ、前記変調信号から前記振幅信号と前記周波数信号、あるいは位相信号との遅延時間差θを求め、当該遅延時間差θが小さくなるように前記遅延時間調整部が調整する遅延時間を帰還制御する遅延処理回路とを備え、
    前記信号生成部は、前記所定のテスト期間中は、振幅信号及び周波数信号、あるいは位相信号として正弦波信号を出力することを特徴とする、送信回路。
  2. 正弦波信号の角周波数をωmと、キャリア信号の角周波数をω0と、定数をA、B、α、及びβ0とすると、前記信号生成部は、式[1]の正弦波信号を振幅信号として、式[2]の正弦波信号を周波数信号として出力することを特徴とする、請求項1に記載の送信回路。
    A(1+αcosωmt) … [1]
    B(ω0+β0cosωmt) … [2]
  3. 前記角周波数ωmには、前記信号生成部から前記振幅変調部までの経路において正弦波信号に減衰が生じない値が設定されることを特徴とする、請求項2に記載の送信回路。
  4. 前記信号生成部は、角周波数ωmの値が小さい正弦波信号と、角周波数ωmの値が大きい正弦波信号とを段階的に出力することを特徴とする、請求項3に記載の送信回路。
  5. 定数A、B、α、及びβ0は、前記振幅信号と前記周波数信号との遅延時間差θがゼロの時に、前記送信信号の角周波数ω0−ωm、もしくはω0+ωmにおける側帯波のレベルが最小となる値に設定されることを特徴とする、請求項2に記載の送信回路。
  6. 前記振幅増幅部は、シリーズレギュレータである、請求項1に記載の送信回路。
  7. 前記振幅増幅部は、スイッチングレギュレータである、請求項1に記載の送信回路。
  8. 通信機器であって、
    送信信号を生成する請求項1に記載の送信回路と、
    前記送信回路で生成された送信信号を出力するアンテナとを備える、通信機器。
  9. 前記アンテナから受信した受信信号を処理する受信回路と、
    前記送信回路で生成された送信信号を前記アンテナに出力し、前記アンテナから受信した受信信号を前記受信回路に出力するアンテナ共用部とをさらに備える、請求項8に記載の通信機器。
JP2008199980A 2008-08-01 2008-08-01 送信回路及び送信回路を用いた通信機器 Expired - Fee Related JP5112213B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008199980A JP5112213B2 (ja) 2008-08-01 2008-08-01 送信回路及び送信回路を用いた通信機器
US12/512,486 US8223883B2 (en) 2008-08-01 2009-07-30 Transmission circuit, method for determining delay time used in the transmission circuit, and communication apparatus using the transmission circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008199980A JP5112213B2 (ja) 2008-08-01 2008-08-01 送信回路及び送信回路を用いた通信機器

Publications (3)

Publication Number Publication Date
JP2010041232A JP2010041232A (ja) 2010-02-18
JP2010041232A5 JP2010041232A5 (ja) 2011-07-28
JP5112213B2 true JP5112213B2 (ja) 2013-01-09

Family

ID=41608264

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008199980A Expired - Fee Related JP5112213B2 (ja) 2008-08-01 2008-08-01 送信回路及び送信回路を用いた通信機器

Country Status (2)

Country Link
US (1) US8223883B2 (ja)
JP (1) JP5112213B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130037488A (ko) * 2011-10-06 2013-04-16 삼성전자주식회사 Et 전력 송신기에서 바이어스 모듈레이터의 출력 전류 제어 장치 및 방법

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011188123A (ja) 2010-03-05 2011-09-22 Panasonic Corp ポーラ変調方式を用いた送信回路及び通信機器
JP5280576B1 (ja) * 2012-10-30 2013-09-04 パナソニック株式会社 無線通信装置及び無線通信用回路
KR101980298B1 (ko) * 2013-09-16 2019-05-20 한국전자통신연구원 크기 성분과 위상 성분 간의 시간차 보정 방법
DE102014104372A1 (de) 2014-03-28 2015-10-01 Intel IP Corporation Eine Vorrichtung und ein Verfahren zum Verstärken eines Sendesignals
DE102014104371A1 (de) * 2014-03-28 2015-10-01 Intel IP Corporation Eine Vorrichtung und ein Verfahren zum Verstärken eines Sendesignals oder zum Bestimmenvon Werten eines Verzögerungssteuerungsparameters
US9571135B2 (en) 2015-03-20 2017-02-14 Intel IP Corporation Adjusting power amplifier stimuli based on output signals
US9577771B1 (en) * 2016-07-25 2017-02-21 Apple Inc. Radio frequency time skew calibration systems and methods
US9867155B1 (en) * 2016-09-19 2018-01-09 Intel IP Corporation Amplitude-modulation signal and phase-modulation signal delay adjustment for polar transmitter
CN111366903B (zh) * 2020-04-03 2020-11-03 河南华兴通信技术有限公司 一种雷达信道传输校准系统
JP2022112245A (ja) * 2021-01-21 2022-08-02 住友電気工業株式会社 コントローラ、歪補償装置、通信機、及び歪補償のために入力信号を調整する方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4518968B2 (ja) * 2004-01-26 2010-08-04 パナソニック株式会社 送信回路
WO2006054464A1 (ja) * 2004-11-17 2006-05-26 Matsushita Electric Industrial Co., Ltd. 送信回路、送信方法、及びそれを用いた通信機器
WO2006101094A1 (ja) 2005-03-22 2006-09-28 Matsushita Electric Industrial Co., Ltd. 送信装置、通信機器、及び移動無線機
JP4802190B2 (ja) * 2005-04-27 2011-10-26 パナソニック株式会社 ポーラ変調送信回路及び通信機器
WO2007064026A1 (en) * 2005-12-01 2007-06-07 Matsushita Electric Industrial Co., Ltd. Transmission circuit and communication apparatus employing the same
US7894545B1 (en) * 2006-08-14 2011-02-22 Quintic Holdings Time alignment of polar transmitter
US20080112506A1 (en) * 2006-11-13 2008-05-15 Motorola, Inc. Transmission power optimization

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130037488A (ko) * 2011-10-06 2013-04-16 삼성전자주식회사 Et 전력 송신기에서 바이어스 모듈레이터의 출력 전류 제어 장치 및 방법
KR101859228B1 (ko) 2011-10-06 2018-06-29 삼성전자주식회사 Et 전력 송신기에서 바이어스 모듈레이터의 출력 전류 제어 장치 및 방법

Also Published As

Publication number Publication date
US8223883B2 (en) 2012-07-17
US20100027445A1 (en) 2010-02-04
JP2010041232A (ja) 2010-02-18

Similar Documents

Publication Publication Date Title
JP5112213B2 (ja) 送信回路及び送信回路を用いた通信機器
JP4637850B2 (ja) 送信装置、通信機器、及び移動無線機
JP4646987B2 (ja) 送信回路、及びそれを用いた通信機器
US7068984B2 (en) Systems and methods for amplification of a communication signal
CN1819471B (zh) 具有可变预失真的极化调制器的发射/接收装置
US6606483B1 (en) Dual open and closed loop linear transmitter
JP4802190B2 (ja) ポーラ変調送信回路及び通信機器
JP4518968B2 (ja) 送信回路
US7583940B2 (en) Transmission circuit and communication apparatus employing the same
JP4669513B2 (ja) 送信回路及び通信機器
US7925226B2 (en) Transmission circuit
WO2014152876A1 (en) Noise conversion gain limited rf power amplifier
KR20060021290A (ko) 송신기용 전력 제어
JP2009531929A (ja) マルチモード無線送信機およびそれらの動作方法
WO2004032345A1 (ja) 送信方法及び送信装置
JPWO2006054464A1 (ja) 送信回路、送信方法、及びそれを用いた通信機器
JP2008283678A (ja) 送信回路、及び通信機器
JP4199680B2 (ja) 送信装置
WO2006082894A1 (ja) 送信装置及び無線通信装置
JP2008539601A (ja) ポーラ変調送信回路及び通信機器
JP2011188123A (ja) ポーラ変調方式を用いた送信回路及び通信機器
US8145148B2 (en) Transmitter and communication apparatus
WO2008099724A1 (en) Linc transmission circuit and communication device using the same
EP1483830B1 (en) Amplifier circuits and their use in radio frequency transmitters
US7791395B2 (en) DC offset correcting device and DC offset correcting method

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110614

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110614

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20110826

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120704

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120718

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120920

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121010

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151019

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5112213

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees