JP5111057B2 - 制御装置 - Google Patents
制御装置 Download PDFInfo
- Publication number
- JP5111057B2 JP5111057B2 JP2007282730A JP2007282730A JP5111057B2 JP 5111057 B2 JP5111057 B2 JP 5111057B2 JP 2007282730 A JP2007282730 A JP 2007282730A JP 2007282730 A JP2007282730 A JP 2007282730A JP 5111057 B2 JP5111057 B2 JP 5111057B2
- Authority
- JP
- Japan
- Prior art keywords
- digital
- power supply
- voltage
- circuit
- analog
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
Description
図1は、本発明の実施の形態1に係る制御装置1の構成を示すブロック図である。
実施の形態1においては、図7に示されるようなノイズモニタ11を、図1および図6に示されるようにデジタル回路10全体にわたって複数の箇所にそれぞれ配置し、電源電圧またはグランド電圧を時系列でモニタすることにより、基準電圧に対する差分すなわちノイズに関するアナログ量をそれぞれ得る。しかし、電源電圧が可変電圧である場合には、電源電圧またはグランド電圧においてDC成分が変動するので、OK/NGの判定が困難となるという問題点がある。
実施の形態1においては、デジタル回路10全体にわたって複数の箇所に配置された複数のノイズモニタ11により得られたノイズに関するアナログ量は、アナログ/デジタル変換器12によりデジタル量へ変換され、周波数/電圧制御回路40により基準デジタル量と比較される。しかし、デジタル回路10内において、位置によりタイミングマージンが異なる場合には、上記の比較動作において、ノイズモニタ11毎に異なる重み付けを行ってもよい。
実施の形態3においては、重みを、デジタル回路10内の物理ブロック毎に定める場合について説明した。しかし、デジタル回路10を物理的配置のみに基づき単純に分割させた場合には、タイミングマージンの算出が煩雑になるので、重みの算出が煩雑になる場合がある。
実施の形態1においては、図1〜2を用いて上述したように、周波数/電圧制御回路40は、電源電圧がNGであると判定された場合には、クロック発生装置20から出力されるクロックに関して、周波数の変更は行わないものの、クロック自体はデジタル回路10へそのまま入力させる。しかし、あるいは、周波数/電圧制御回路40は、誤動作が発生する可能性が高い場合には、デジタル回路10へのクロックの入力を遮断することによりデジタル回路10の動作を停止(ホールド)してもよい。
Claims (5)
- 所定のデジタル処理を行うデジタル回路と、
クロックを前記デジタル回路へ入力させるクロック発生装置と、
電源電圧を前記デジタル回路へ入力させるレギュレータと、
前記クロックの周波数の変更制御を行う周波数制御信号を生成し前記クロック発生装置へ入力させる動作、または前記電源電圧の変更制御を行う電圧制御信号を生成し前記レギュレータへ入力させる動作を行う周波数/電圧制御回路と
を同一のチップ上に備える制御装置であって、
前記デジタル回路は、
前記デジタル回路内の複数の箇所に配置され、前記電源電圧またはグランド電圧をモニタすることによりノイズに関するアナログ量をそれぞれ得る複数のノイズモニタと、
前記複数のノイズモニタでそれぞれ得られた複数の前記アナログ量を、それぞれ複数のデジタル量へアナログ/デジタル変換するアナログ/デジタル変換器と、
前記複数のデジタル量を比較することにより一の最大デジタル量を導出し前記周波数/電圧制御回路へ入力させるデジタル量比較器と
を有し、
前記周波数/電圧制御回路は、前記周波数制御信号または前記電圧制御信号を、前記最大デジタル量と所定の基準デジタル量との比較結果に応じて生成し、
前記制御装置は、
前記チップの外部から前記電源電圧または前記グランド電圧を供給する電源パッドまたはグランドパッドに近接して配置され、前記電源電圧またはグランド電圧をモニタすることにより参照アナログ量を得る参照ノイズモニタと
前記複数のノイズモニタと前記アナログ/デジタル変換器との間に介在し、複数の前記アナログ量から前記参照アナログ量を減算する減算器と
をさらに備える制御装置。 - 所定のデジタル処理を行うデジタル回路と、
クロックを前記デジタル回路へ入力させるクロック発生装置と、
電源電圧を前記デジタル回路へ入力させるレギュレータと、
前記クロックの周波数の変更制御を行う周波数制御信号を生成し前記クロック発生装置へ入力させる動作、または前記電源電圧の変更制御を行う電圧制御信号を生成し前記レギュレータへ入力させる動作を行う周波数/電圧制御回路と
を同一のチップ上に備える制御装置であって、
前記デジタル回路は、
前記デジタル回路内の複数の箇所に配置され、前記電源電圧またはグランド電圧をモニタすることによりノイズに関するアナログ量をそれぞれ得る複数のノイズモニタと、
前記複数のノイズモニタでそれぞれ得られた複数の前記アナログ量を、それぞれ複数のデジタル量へアナログ/デジタル変換するアナログ/デジタル変換器と、
前記複数のデジタル量を比較することにより一の最大デジタル量を導出し前記周波数/電圧制御回路へ入力させるデジタル量比較器と
を有し、
前記周波数/電圧制御回路は、前記周波数制御信号または前記電圧制御信号を、前記最大デジタル量と所定の基準デジタル量との比較結果に応じて生成し、
前記アナログ/デジタル変換器は、変換対象となる前記アナログ量を得た前記ノイズモニタの前記デジタル回路内の位置に応じた重みを前記デジタル量へ付与しつつアナログ/デジタル変換する
制御装置。 - 請求項2に記載の制御装置であって、
前記アナログ/デジタル変換器は、前記重みを、前記デジタル回路内の物理ブロック毎に定める
制御装置。 - 請求項2に記載の制御装置であって、
前記アナログ/デジタル変換器は、前記重みを、前記デジタル回路内の機能ブロック毎に定める
制御装置。 - 請求項1または2に記載の制御装置であって、
前記周波数/電圧制御回路は、前記最大デジタル量と所定の基準デジタル量との比較結果に応じた動作ホールド制御信号を生成し前記デジタル回路へ入力させる
制御装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007282730A JP5111057B2 (ja) | 2007-10-31 | 2007-10-31 | 制御装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007282730A JP5111057B2 (ja) | 2007-10-31 | 2007-10-31 | 制御装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009110332A JP2009110332A (ja) | 2009-05-21 |
JP5111057B2 true JP5111057B2 (ja) | 2012-12-26 |
Family
ID=40778753
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007282730A Expired - Fee Related JP5111057B2 (ja) | 2007-10-31 | 2007-10-31 | 制御装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5111057B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012023202A (ja) * | 2010-07-14 | 2012-02-02 | Tamagawa Seiki Co Ltd | Imu信号用の高分解能a/d変換器入力ポートを有するsoc |
US10305492B2 (en) * | 2017-07-12 | 2019-05-28 | Raytheon Company | Clock frequency control system |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01206438A (ja) * | 1988-02-15 | 1989-08-18 | Hitachi Ltd | プログラム制御装置 |
JP3981234B2 (ja) * | 2000-02-21 | 2007-09-26 | 松下電器産業株式会社 | マイクロコンピュータ |
JP2004013820A (ja) * | 2002-06-11 | 2004-01-15 | Matsushita Electric Ind Co Ltd | クロック制御回路 |
JP2004070805A (ja) * | 2002-08-08 | 2004-03-04 | Fujitsu Ltd | 内部電源電圧が制御される半導体集積回路 |
JP2005165653A (ja) * | 2003-12-02 | 2005-06-23 | Hitachi Ltd | 情報処理装置の障害情報採取システム |
JP4198644B2 (ja) * | 2004-06-21 | 2008-12-17 | 富士通マイクロエレクトロニクス株式会社 | 半導体集積回路 |
-
2007
- 2007-10-31 JP JP2007282730A patent/JP5111057B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009110332A (ja) | 2009-05-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5954070B2 (ja) | 半導体装置 | |
US7952400B2 (en) | Reset device | |
US9831771B2 (en) | Circuit device and electronic apparatus | |
JP4686222B2 (ja) | 半導体装置 | |
EP2133912A1 (en) | Semiconductor device and bias generating circuit | |
JP5376559B2 (ja) | 電源回路及び電源制御方法 | |
US7576526B2 (en) | Overcurrent detection circuit | |
US20150214838A1 (en) | Voltage regulator | |
KR20070120894A (ko) | 저전압 검지 리세트 회로 | |
JP2011061989A (ja) | スイッチングレギュレータ | |
WO2018150737A1 (ja) | 絶縁ゲート型半導体デバイス駆動回路 | |
US6359459B1 (en) | Integrated circuits including voltage-controllable power supply systems that can be used for low supply voltage margin testing and related methods | |
JP5111057B2 (ja) | 制御装置 | |
US9383794B2 (en) | Integrated circuit with multi-voltage input/output (I/O) cells | |
JP2018098717A (ja) | 電圧監視回路および半導体装置 | |
CN107800417B (zh) | 输出电压控制电路 | |
JP4228013B2 (ja) | 電源電圧リセット回路、およびリセット信号生成方法 | |
US7603572B2 (en) | Voltage stabilizer stabilizing the voltage of a power line wherein power consumption elements are individually activated based on a quantity of currents to be drained | |
JP6013214B2 (ja) | バス通信トランシーバ | |
US6965838B1 (en) | Apparatus having in-circuit FET on-resistance characterization | |
KR100795026B1 (ko) | 반도체 집적 회로의 내부 전압 생성 장치 및 방법 | |
JP5598507B2 (ja) | 電源装置 | |
US20030169605A1 (en) | Device and method for inhibiting power fluctuation | |
JP7035929B2 (ja) | 電源制御装置及び電子制御装置 | |
US8373453B2 (en) | Semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100524 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100825 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120605 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120606 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120726 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121009 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121009 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151019 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |