(第1実施形態)
図1は、本発明の第1実施形態による電気化学表示装置の構成を示した図である。図2は、図1に示した第1実施形態による電気化学表示装置に含まれる表示素子の断面構造を説明するための図である。図3は、電極間電圧(一対の電極層の間に生じる電圧)と黒化率との関係を示した図である。まず、図1〜図3を参照して、第1実施形態による電気化学表示装置の構造について説明する。
第1実施形態による電気化学表示装置は、図1に示すように、表示領域1a(マトリクス状に配列された複数の画素1bからなる領域)を有する表示素子1と、表示領域1aに表示する情報(写真、文字およびグラフなど)の書き換えなどを制御する制御部2と、制御部2からの信号を受けて画素1bを駆動するゲート線駆動回路3およびデータ線駆動回路4とを少なくとも備えている。
第1実施形態の表示素子1は、酸化還元反応する光変調物質が含有された電解質層11を少なくとも含んでおり、その電解質層11に含有されている光変調物質を酸化還元反応させることが可能なように構成されている。そして、表示領域1aに表示する情報の書き換えは、電解質層11に含有されている光変調物質の酸化還元反応を制御することにより行われる。
具体的には、第1実施形態の表示素子1は、金属または金属塩の溶解析出を利用するED方式を採用したものである。そして、電解質層11に含有する光変調物質としては、銀または銀を化学構造中に含む化合物を用いている。ところで、銀または銀を化学構造中に含む化合物とは、ヨウ化銀、酸化銀、硫化銀、金属銀、銀コロイド粒子、ハロゲン化銀、銀錯体化合物および銀イオンなどの化合物の総称であって、相の状態種(固体状態、液体への可溶化状態および気体状態など)や、荷電状態種(中性、アニオン性およびカチオン性など)は特に問わない。なお、第1実施形態では、光変調物質としてのヨウ化銀が電解質層11に含有されている。
また、第1実施形態の表示素子1は、図2に示すように、互いに対向する所定面12aおよび13aをそれぞれ有する一対のガラス基板12および13をさらに含んでおり、その一対のガラス基板12および13の間に電解質層11が配置された構造を有している。そして、この電解質層11を挟み込んでいるガラス基板12および13のうち、ガラス基板13の外側面(所定面13aとは反対側の面)が観察面となっている。なお、第1実施形態では、ガラス基板12および13を用いているが、ガラス基板12および13に替えて、透明樹脂からなる基板を用いてもよい。
一方のガラス基板12の所定面12a上には、図1および図2に示すように、各画素1bに1つずつ配置された薄膜トランジスタ(NMOSトランジスタ)14および15が形成されている。なお、図2には、図面の簡略化のため、薄膜トランジスタ14のみを図示しており、薄膜トランジスタ15は図示していない。
薄膜トランジスタ14のソース/ドレインの一方は、後述する画素電極18に接続されているとともに、薄膜トランジスタ14のソース/ドレインの他方は、Vddに接続されている。薄膜トランジスタ15のソース/ドレインの一方は、データ線駆動回路4から延びるデータ線に接続されているとともに、薄膜トランジスタ15のソース/ドレインの他方は、薄膜トランジスタ14のゲートに接続されている。また、薄膜トランジスタ15のゲートは、ゲート線駆動回路3から延びるゲート線に接続されている。
上記のように薄膜トランジスタ14および15を接続した場合、薄膜トランジスタ14は、画素1bを駆動する駆動トランジスタとして機能することになる。その一方、薄膜トランジスタ15は、駆動する画素1bを選択する選択トランジスタとして機能することになる。
さらに、ガラス基板12の所定面12a上には、各画素1bに1つずつ配置されたキャパシタ16も形成されている。なお、図2には、図面の簡略化のため、キャパシタ16は図示していない。このキャパシタ16は、薄膜トランジスタ14のゲートとGNDとの間に接続されており、薄膜トランジスタ14のゲートに印加される電圧を保持する容量として機能する。
また、図2に示すように、薄膜トランジスタ14は、その全面が層間絶縁膜17によって覆われており、層間絶縁膜17に形成されたコンタクトホール17aを介して、後述する画素電極18に接続されている。なお、ガラス基板12、薄膜トランジスタ14(薄膜トランジスタ15)および層間絶縁膜17からなる構造体は、本発明の「薄膜トランジスタアレイ基板」の一例である。
画素電極18は、不透明な電極材料である銀からなるとともに、層間絶縁膜17の上面(薄膜トランジスタアレイ基板の上面)上に約0.8μmの厚みで形成されている。この画素電極18は、各画素1bに1つずつ独立して配置されている。すなわち、各画素1bは、対応する画素電極18によって互いに別個に駆動されることになる。なお、画素電極18は、本発明の「電極層」の一例である。
また、層間絶縁膜17の上面上には、画素電極18の全面を覆う散乱層19が形成されている。この散乱層19は、複数のビーズスペーサ(約25μmの直径を有するシリカ球)からなっている。
他方のガラス基板13の所定面13a上には、表示領域1aの全てを連続して覆うように、ITO(インジウム・錫酸化物)からなるベタ状の透明電極20が約200nmの厚みで形成されている。そして、ガラス基板13側の透明電極20は、ガラス基板12側の画素電極18とは異なり、各画素1bの間で共通使用されるとともに、GNDに接続されている。この透明電極20の構成材料としては、ITO以外の透明な電極材料を用いることができる。たとえば、ITOに替えて、IZO(インジウム・亜鉛酸化物)を透明電極20の構成材料として用いるようにしてもよい。なお、透明電極20は、本発明の「電極層」の一例である。
また、一対のガラス基板12および13の間には、エポキシ樹脂からなるシール部材21が表示領域1aに対応する領域を取り囲むように設けられている。そして、このシール部材21によって、電解質層11が一対のガラス基板12および13の間に封止されている。
上記のように構成された第1実施形態の表示素子1では、画素電極18と透明電極20との間に所定の電圧が生じると、その所定の電圧の極性に応じて光変調物質が酸化還元反応することにより、表示領域1aに表示される情報が変化する。
具体的には、還元状態となるように画素電極18と透明電極20との間に電圧を印加すると、透明電極20への銀の析出が始まる。この場合には、黒表示となる。その一方、酸化状態となるように画素電極18と透明電極20との間に電圧を印加すると、透明電極20に析出された銀の溶解が始まることにより、透明電極20に析出された銀が消失する。この場合には、白表示となる。そして、このような動作を各画素1b毎に行うことによって、表示領域1aに表示する情報の書き換えを行うことが可能となる。
ところで、上記のように構成された第1実施形態の表示素子1において、黒表示を行う場合には、図3に示すように、画素電極18と透明電極20との間に生じる電圧(以下、単に電極間電圧と言う)が大きくなるに従って黒化率が高くなっていく。このため、良好な黒表示を得るのに必要な黒化率の下限が約90%であるとすると、良好な黒表示を得るためには、電極間電圧がV1よりも小さくならないように制御する必要がある。なお、良好な黒表示を得るのに必要な電極間電圧の下限値は、本発明の「所定値」の一例である。以下の説明では、良好な黒表示を得るのに必要な電極間電圧の下限値を、単に所定値と言う。
ここで、第1実施形態の制御部2(図1参照)には、上記したような所定値が記憶されている。そして、第1実施形態の制御部2は、情報を新たに書き込む書き込み動作(複数の画素1bのうちの所定数の画素1bを任意の階調で黒化する動作)の際に、電極間電圧が所定値よりも小さくなるか否かの判断を行い、電極間電圧が所定値よりも小さくなると判断した場合に、書き込み動作を複数回に分割する制御を行うように構成されている。すなわち、黒化すべき画素1bの個数が多い(黒化すべき面積が大きい)場合に、電極間電圧が所定値よりも小さくなるという判断がなされると、書き込み動作が複数回に分割されるため、一度に黒化する画素1bの個数(一度に黒化する面積)が減少することになる。
さらに、第1実施形態の制御部2は、書き込み動作を複数回に分割する場合に、表示領域1aに表示する情報を複数のグループに分類し、その分類された複数のグループを任意の順番で書き込む制御を行うことも可能となっている。
図4は、本発明の第1実施形態による電気化学表示装置において行われる書き換え動作を説明するための電圧波形図である。次に、図1および図4を参照して、第1実施形態による電気化学表示装置において行われる書き換え動作の一例を説明する。
第1実施形態による電気化学表示装置において行われる書き換え動作は、書き込まれた情報を消去するリセット動作と、情報を新たに書き込む書き込み動作とを含んでいる。このリセット動作および書き込み動作は、それぞれ、図4中のTrの期間およびTwの期間に行われる。以下の説明では、リセット動作および書き込み動作の各々が2回に分割されているとする。
リセット動作が行われるリセット期間Trは、第1リセット期間Tr1と第2リセット期間Tr2とに分割されている。そして、第1リセット期間Tr1では、まず、1番目のゲート線からk番目のゲート線までを順次走査する(図4中のTr1aの期間)。すなわち、1番目のゲート線からk番目のゲート線に対して走査信号(約30V)を順次供給する。また、この走査期間Tr1aの間は、1番目のデータ線から最終のデータ線の電圧を約30V(Max)に上げるとともに、Vddを約−1.5Vに下げた状態にしておく。
このとき、走査されたゲート線(1番目のゲート線からk番目のゲート線)に繋がる画素1bでは、薄膜トランジスタ15のゲートに約30Vの電圧が印加されることにより、薄膜トランジスタ15がオン状態となる。そして、オン状態の薄膜トランジスタ15を介して、薄膜トランジスタ14のゲートに約30Vの電圧が印加される。このため、薄膜トランジスタ14がオン状態となって画素電極18が駆動される。これにより、1番目のゲート線からk番目のゲート線に繋がる画素1bでは、透明電極20に析出していた銀の溶解が始まる。
走査期間Tr1aの後、1番目のデータ線から最終のデータ線の電圧を0V(Min)に下げ、かつ、Vddを約−1.5Vのまま保持した状態で約300ms待機する。これにより、1番目のゲート線からk番目のゲート線に繋がる画素1bでは、透明電極20に析出していた銀が消失する。
この後、1番目のゲート線からk番目のゲート線までを再び順次走査する(図4中のTr1bの期間)。また、この走査期間Tr1bの間は、1番目のデータ線から最終のデータ線の電圧を0Vのまま保持するとともに、Vddを0Vに上げた状態にしておく。これにより、1番目のゲート線からk番目のゲート線に繋がる画素1bに対するリセット動作が終了する。
そして、第2リセット期間Tr2では、第1リセット期間Tr1の後に、k+1番目のゲート線から最終のゲート線までを順次走査する(図4中のTr2aの期間)。また、この走査期間Tr2aの間は、1番目のデータ線から最終のデータ線の電圧を約30Vに上げるとともに、Vddを約−1.5Vに下げた状態にしておく。
このとき、走査されたゲート線(k+1番目のゲート線から最終のゲート線)に繋がる画素1bでは、透明電極20に析出していた銀の溶解が始まる。
走査期間Tr2aの後、1番目のデータ線から最終のデータ線の電圧を0Vに下げ、かつ、Vddを約−1.5Vのまま保持した状態で約300ms待機する。これにより、k+1番目のゲート線から最終のゲート線に繋がる画素1bでは、透明電極20に析出していた銀が消失する。
この後、k+1番目のゲート線から最終のゲート線までを再び順次走査する(図4中のTr2bの期間)。また、この走査期間Tr2bの間は、1番目のデータ線から最終のデータ線の電圧を0Vのまま保持するとともに、Vddを0Vに上げた状態にしておく。これにより、k+1番目のゲート線から最終のゲート線に繋がる画素1bに対するリセット動作が終了する。
また、書き込み動作が行われる書き込み期間Twは、第1書き込み期間Tw1と第2書き込み期間Tw2とに分割されている。そして、第1書き込み期間Tw1では、まず、1番目のゲート線からk番目のゲート線までを順次走査する(図4中のTw1aの期間)。すなわち、1番目のゲート線からk番目のゲート線に対して走査信号(約30V)を順次供給する。また、この走査期間Tw1aの間は、1番目のデータ線から最終のデータ線に映像信号(階調電圧)を供給するとともに、Vddを約+1.5Vに上げた状態にしておく。なお、1番目のデータ線から最終のデータ線に供給される映像信号(階調電圧)は、1番目のゲート線からk番目のゲート線までの走査に同期して変化する。
このとき、走査されたゲート線(1番目のゲート線からk番目のゲート線)に繋がる画素1bでは、薄膜トランジスタ15のゲートに約30Vの電圧が印加されることにより、薄膜トランジスタ15がオン状態となる。そして、オン状態の薄膜トランジスタ15を介して、薄膜トランジスタ14のゲートに階調電圧が印加される。このため、薄膜トランジスタ14が階調電圧に応じたオン状態となって画素電極18が駆動される。なお、表示領域1aに表示する情報によっては、薄膜トランジスタ14がオンしない画素1bも存在する。これにより、1番目のゲート線からk番目のゲート線に繋がる画素1bのうちの所定数の画素1bでは、透明電極20への銀の析出が始まる。
走査期間Tw1aの後、1番目のデータ線から最終のデータ線の電圧を0V(Min)に下げ、かつ、Vddを約+1.5Vのまま保持した状態で約300ms待機する。その結果、1番目のゲート線からk番目のゲート線に繋がる画素1bのうちの所定数の画素1bでは、透明電極20に銀が析出することにより任意の階調で黒化する。
この後、1番目のゲート線からk番目のゲート線までを再び順次走査する(図4中のTw1bの期間)。また、この走査期間Tw1bの間は、1番目のデータ線から最終のデータ線の電圧を0Vのまま保持するとともに、Vddを0Vに下げた状態にしておく。これにより、1番目のゲート線からk番目のゲート線に繋がる画素1bに対する書き込み動作が終了する。
そして、第2書き込み期間Tw2では、第1書き込み期間Tw1の後に、k+1番目のゲート線から最終のゲート線までを順次走査する(図4中のTw2aの期間)。また、この走査期間Tw2aの間は、1番目のデータ線から最終のデータ線にデータ信号(階調電圧)を供給するとともに、Vddを約+1.5Vに上げた状態にしておく。なお、1番目のデータ線から最終のデータ線に供給される映像信号(階調電圧)は、k+1番目のゲート線から最終のゲート線までの走査に同期して変化する。
このとき、走査されたゲート線(k+1番目のゲート線から最終のゲート線)に繋がる画素1bのうちの所定数の画素1bでは、透明電極20への銀の析出が始まる。
走査期間Tw2aの後、1番目のデータ線から最終のデータ線の電圧を0Vに下げ、かつ、Vddを約+1.5Vのまま保持した状態で約300ms待機する。その結果、k+1番目のゲート線から最終のゲート線に繋がる画素1bのうちの所定数の画素1bでは、透明電極20に銀が析出することにより任意の階調で黒化する。
この後、k+1番目のゲート線から最終のゲート線までを再び順次走査する(図4中のTw2bの期間)。また、この走査期間Tw2bの間は、1番目のデータ線から最終のデータ線の電圧を0Vのまま保持するとともに、Vddを0Vに上げた状態にしておく。これにより、k+1番目のゲート線から最終のゲート線に繋がる画素1bに対する書き込み動作が終了する。
ところで、情報を新たに書き込む際には、そのときの書き込み動作を以下のように制御してもよい。
すなわち、図5に示すように、表示領域1aに表示する情報30を、冒頭部分を含むグループ30a、中段部分を含むグループ30bおよび後段部分を含むグループ30cの3つに分類し、冒頭部分を含むグループ30aから順に書込みが行われるように制御してもよい。なお、この場合には、書き込み動作を3回に分割することになる。このように書き込み動作を制御すれば、情報30を閲覧しやすくすることが可能となる。
また、図6に示すように、表示領域1aに表示する情報30を、写真、ドキュメントおよびグラフなどの種類別に4つのグループ30d〜30gに分類し、その4つのグループ30d〜30gが所定の順番で書き込まれるように制御してもよい。この場合には、書き込み動作を4回に分割することになる。このように書き込み動作を制御したとしても、情報30を閲覧しやすくすることができる。
第1実施形態では、上記のように構成することによって、書き込み動作の際に、黒化すべき画素1bの個数が多い(黒化すべき面積が大きい)と、書き込み動作が複数回に分割されることになる。すなわち、書き込み動作の際に、一度に黒化する画素1bの個数(一度に黒化する面積)が減少することになるので、電極間電圧が所定値よりも小さくなるのを抑制することができる。このため、黒化すべき画素1bの個数が多い(黒化すべき面積が大きい)場合に、正常に反応(黒化)しなくなってしまうという不都合が発生するのを抑制することができる。その結果、表示品位が低下するのを抑制することが可能となる。
図7〜図9は、本発明の第1実施形態による電気化学表示装置に含まれる表示素子の製造プロセスを説明するための図である。次に、図1、図2および図7〜図9を参照して、第1実施形態による電気化学表示装置に含まれる表示素子の製造プロセスについて説明する。
まず、図7に示すように、ガラス基板12の所定面12a上に、各画素1bに1つずつ配置される薄膜トランジスタ14を形成する。この際、各画素1bに1つずつ配置される薄膜トランジスタ15およびキャパシタ16(図1参照)も、ガラス基板12の所定面12a上に形成する。さらに、薄膜トランジスタ15に接続されるゲート線およびデータ線(図1参照)も、ガラス基板12の所定面12a上に形成する。その後、ガラス基板12の所定面12a上に薄膜トランジスタ14の全面を覆う層間絶縁膜17を形成するとともに、その層間絶縁膜17に薄膜トランジスタ14にまで達するコンタクトホール17aを形成する。
次に、スクリーン印刷法を用いて、層間絶縁膜17の上面上に、後に画素電極18となる銀ペースト膜を形成する。この際、層間絶縁膜17のコンタクトホール17aにも銀ペーストが埋め込まれる。その後、リソグラフィ技術およびエッチング技術を用いて、銀ペースト膜が各画素1bに1つずつ独立して配置されるように、銀ペースト膜の不必要な部分を除去する。これにより、図8に示すように、各画素1bに1つずつ独立して配置された画素電極18が形成されるとともに、その画素電極18が層間絶縁膜17のコンタクトホール17aを介して薄膜トランジスタ14に接続される。
なお、画素電極18の形成では、上記した方法以外の方法を用いてもよい。たとえば、スパッタ法や真空蒸着法などを用いて成膜を行った後に、リソグラフィ技術およびエッチング技術を用いてパターニングするようにしてもよい。また、金属ナノ粒子が分散されたインクを塗布することにより成膜を行った後に、リソグラフィ技術およびエッチング技術を用いてパターニングするようにしてもよい。さらに、スクリーン印刷法、フレキソ印刷法およびインクジェット印刷法などを用いて、パターニングされた膜をダイレクトに形成するようにしてもよい。
次に、図9に示すように、スクリーン印刷法を用いて、層間絶縁膜17および画素電極18の上面上に、PVA(ポリビニルアルコール)水溶液中に二酸化チタンの粒子が分散されたインクを塗布する。そして、そのインクを約80℃の温度条件下で乾燥させた後、乾燥したインク上に、後に散乱層19となる複数のビーズスペーサを散布する。これにより、層間絶縁膜17の上面上に、画素電極18の全面を覆う散乱層19が形成される。
続いて、スクリーン印刷法を用いて、後にシール部材21となるエポキシ樹脂を全面上に塗布する。そして、その塗布されたエポキシ樹脂をパターニングすることによって、表示領域1aに対応する領域を取り囲むシール部材21を形成する。
次に、所定面13a上に透明電極20が形成されたガラス基板13(図2参照)を準備する。なお、透明電極20を形成する際には、スパッタ法を用いて、ガラス基板13の所定面13a上に、表示領域1aの全てを連続して覆うベタ状のITO膜を成膜する。この後、ガラス基板12および13の各々の所定面12aおよび13aを互いに対向させた状態で、ガラス基板12および13を互いに貼り合わせる。
そして、真空注入法を用いて、ガラス基板12および13の間に、後に電解質層11となる電解液を注入する。この電解液は、約2.5gのジメチルスルホキシドを含む溶媒中に、ヨウ化ナトリウム(約90mg)とヨウ化銀(約75mg)とを加えて完全に溶解させた後に、約150mgのポリビニルピロリドン(平均分子量:約15000)をさらに加えた状態で、それを約120℃に加熱しながら約1時間の攪拌を行うことによって得られる。
最後に、電解液を注入するための注入口(図示せず)を、アクリルのUV硬化樹脂で封止する。このようにして、図1および図2に示した第1実施形態の表示素子1が作製される。
次に、上記した第1実施形態の効果を確認するために行った実験について説明する。
まず、上記した第1実施形態の製造プロセスにより作製された表示素子1を含む電気化学表示装置(図1および図2参照)を準備した。その後、リセット動作および書き込み動作を繰り返し行うことによって、黒化している画素1bの個数(黒化している面積)が互いに異なる複数種類の表示パターンを得た。そして、その複数種類の表示パターンのそれぞれについて、良好に黒化しているかどうかを調べた。その結果を以下の表1および表2に示す。
ところで、この確認実験では、黒化する画素1bに対して30V(Max)の映像信号(階調電圧)を供給した。また、リセット動作を4回に分割し、書き込み動作を2回に分割した。そして、1回目の書き込み動作の際に、走査するゲート線の本数(図4中のkの値)と、30V(Max)の映像信号(階調電圧)を供給するデータ線の本数とを変化させることによって、1回目の書き込み動作の際に黒化する画素1bの個数を1個〜76720個の間で変化させた。
なお、以下の表1および表2において、「画素数」とは、黒化する画素1bの個数であり、「面積」とは、黒化する面積である。「抵抗1」とは、画素電極18と透明電極20との間の抵抗である。「抵抗2」とは、画素電極18に接続される薄膜トランジスタ14および15の抵抗と、透明電極20に電力を供給するための接続部の抵抗とを合計したものである。「電圧」とは、画素電極18と透明電極20との間に生じる電圧(電極間電圧)である。そして、良好に黒化した場合には、「黒化OK?」の欄をOKとしており、良好に黒化しなかった場合には、「黒化OK?」の欄をNGとしている。
表1および表2を参照して、黒化する画素1bの個数が1個〜39000個の間であれば良好に黒化する一方、黒化する画素1bの個数が39000個を超えれば良好に黒化ししなかった。これは、黒化する画素1bの個数(黒化する面積)が増加するのに伴って、画素電極18と透明電極20との間の抵抗が低くなっていき、画素電極18と透明電極20との間に生じる電圧(電極間電圧)が小さくなっていったためであると考えられる。すなわち、良好に黒化させるためには、電極間電圧が0.7Vよりも小さくなるのを抑制する必要があると考えられる。
この結果から、一度に黒化する画素1bの個数が39000個を超えないように(一度に黒化する面積が1950mm2を超えないように)書き込み動作を複数回に分割することによって、電極間電圧が0.7Vよりも小さくなることがないので、良好に黒化させることができ、表示品位が低下するのを抑制することが可能になると言える。
なお、画素電極18に接続される薄膜トランジスタ14および15の抵抗と、透明電極20に電力を供給するための接続部の抵抗とを合計した抵抗は、黒化する画素1bの個数を変化させても一定(12.25Ω)であった。
(第2実施形態)
図10は、本発明の第2実施形態による電気化学表示装置の一例を簡略的に示した図である。次に、図10を参照して、第2実施形態による電気化学表示装置の構造について説明する。
この第2実施形態による電気化学表示装置は、図10に示すように、図1に示した第1実施形態と同様、表示素子1と、制御部2と、ゲート線駆動回路3およびデータ線駆動回路4とを少なくとも備えている。なお、図10には、表示素子1、制御部2、ゲート線駆動回路3およびデータ線駆動回路4が所定の筐体41に収納されている状態を図示しているが、図面の簡略化のため、制御部2、ゲート線駆動回路3およびデータ線駆動回路4は省略している。
ここで、第2実施形態では、筐体41に収納された制御部2(図1参照)に、複数の書き込みパターン40が格納されたメモリ42と、そのメモリ42に格納された複数の書き込みパターン40のうちのいずれか1つを選択するためのスイッチ43とが接続されている。そして、第2実施形態では、メモリ42に格納された複数の書き込みパターン40を読み出して表示領域1aに表示し、その表示領域1aに表示された複数の書き込みパターン40を見ながら複数の書き込みパターン40のうちのいずれか1つをスイッチ43により選択することが可能なように構成されている。
さらに、第2実施形態の制御部2(図1参照)は、書き込み動作を複数回に分割する場合に、表示領域1aに表示する情報を選択された書き込みパターン40に応じて複数のグループに分類し、その分類された複数のグループを任意の順番で書き込む制御を行うことも可能となっている。
上記した書き込みパターン40としては、図11に示すモザイク状のパターンや、図12に示すストライプ状のパターンや、図13に示す額縁状のパターンなどがある。なお、図11〜図13において、ハッチングの施されている領域が最初に書き込まれる領域である。
(第3実施形態)
図14は、本発明の第3実施形態による電気化学表示装置の一例を簡略的に示した図であり、図15は、図14の100−100線に沿った断面に対応する図である。次に、図14および図15を参照して、第3実施形態による電気化学表示装置の構造について説明する。
この第3実施形態による電気化学表示装置は、図14および図15に示すように、図1に示した第1実施形態と同様、表示素子1と、制御部2と、ゲート線駆動回路3およびデータ線駆動回路4とを少なくとも備えている。なお、図14および図15には、表示素子1、制御部2、ゲート線駆動回路3およびデータ線駆動回路4が所定の筐体51に収納されている状態を図示しているが、図面の簡略化のため、制御部2、ゲート線駆動回路3およびデータ線駆動回路4は省略している。
ここで、第3実施形態では、表示領域1aの所定部分1cが筐体51によって外部に露出しないように覆われており、表示領域1aの所定部分1c以外の部分1dのみが外部に露出された状態となっている。さらに、第3実施形態では、筐体51に収納された制御部2(図1参照)に、表示領域1aの所定部分1cにおける表示濃度(黒化している画素1bの表示濃度)を測定するための光学系52が接続されている。この光学系52は、表示領域1aの所定部分1cと対向するように筐体51に取り付けられている。なお、光学系52は、本発明の「測定部」の一例である。
そして、第3実施形態の制御部2(図1参照)は、制御部2において行われる判断の際に基となる所定値を、表示領域1aの所定部分1cにおける表示濃度に基づいて算出することも可能となっている。
ところで、所定値を算出する際には、まず、黒化している画素1bの個数(黒化している面積)が互いに異なる複数種類の表示パターンを、表示領域1aの所定部分1cに表示する。この表示領域1aの所定部分1cへの複数種類の表示パターンの表示は、制御部2によって制御を行うことが可能である。この後、光学系52を用いて、複数種類の表示パターンの各々の表示濃度(黒化している画素1bの表示濃度)を測定する。そして、複数種類の表示パターンの各々の表示濃度に基づいて所定値を算出する。
第3実施形態では、上記のように構成することによって、表示素子1が劣化することにより所定値(制御部2において行われる判断の際に基となる値)が変化したとしても、その変化に対応することが可能となる。
なお、第3実施形態の構成において、2つの表示素子を別個に設け、一方の表示素子で通常の情報の表示を行い、他方の表示素子で所定値を算出するための複数種類の表示パターンの表示を行うようにしてもよい。
今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。
たとえば、上記実施形態では、ED方式の電気化学表示装置に本発明を適用する例について説明したが、本発明はこれに限らず、ED方式の電気化学表示装置以外の電気化学表示装置にも適用可能である。具体的には、ED方式の電気化学表示装置以外に、酸化還元反応によるエレクトロクロミック材料の色変化を利用するECD方式の電気化学表示装置にも適用可能である。
また、上記実施形態では、リセット動作および書き込み動作の各々の分割回数を2回にしたが、本発明はこれに限らず、リセット動作および書き込み動作の各々の分割回数が3回以上であってもよい。ただし、リセット動作および書き込み動作の各々の分割回数は、必要最小限に留めておくのが好ましい。
また、上記実施形態では、リセット動作および書き込み動作の各々の分割回数を互いに同じにしたが、本発明はこれに限らず、リセット動作および書き込み動作の各々の分割回数を互いに異ならせてもよい。
また、上記実施形態では、1回目のリセット動作および2回目のリセット動作を連続して行い、1回目の書き込み動作および2回目の書き込み動作を連続して行ったが、本発明はこれに限らず、1回目のリセット動作および1回目の書き込み動作を順次行い、その後に、2回目のリセット動作および2回目の書き込み動作を順次行ってもよい。
また、上記実施形態では、Vddの値の絶対値を1.5Vに設定したが、本発明はこれに限らず、表示素子の材料や構造に応じてVddの値を変えてもよい。また、リセット動作時のVddの値および書き込み動作時のVddの値の各々の絶対値が互いに異なっていてもよい。なお、Vddの値としては、その絶対値が3V以下であることが好ましい。
また、上記実施形態では、銀(Ag)からなる画素電極を用いるようにしたが、本発明はこれに限らず、銀(Ag)以外の材料を画素電極の構成材料として用いるようにしてもよい。画素電極に用いることが可能な銀(Ag)以外の材料としては、たとえば、Au、Cu、Pt、Pd、Fe、Ni、カーボン、Cr、AlおよびMoなどが考えられる。さらに、上記した材料のうちのいずれかを含む合金からなる画素電極を用いるようにしてもよいし、多層構造の画素電極を用いるようにしてもよい。
また、上記実施形態では、画素電極をマトリクス状に分割し、透明電極をベタ状に形成したが、本発明はこれに限らず、画素電極および透明電極の両方をマトリクス状に分割してもよい。また、画素電極および透明電極の両方をストライプ状に形成し、画素電極および透明電極が平面的に見て互いに交差するように配置してもよい。