JP5098742B2 - 定電圧電源回路 - Google Patents

Description

本発明は、出力電圧可変な定電圧電源回路さらにはシャントレギュレータに関し、特に位相補償用の容量を備えた定電圧電源回路におけるノイズ対策に利用して有効な技術に関する。

シャントレギュレータ形式の定電圧電源回路として、ツェナーダイオードを利用した図８に示すような回路がある。この定電圧電源回路は、ツェナー電圧が非反転入力端子に印加され反転入力端子にはリファランス電圧Ｒｅｆが印加された差動アンプＡＭＰを備え、該アンプの出力によってエミッタフォロワを介して出力トランジスタＱ２を駆動するように構成したものである。出力電圧を図２のように直列抵抗Ｒ１，Ｒ２で分圧して生成した電圧をリファランス電圧Ｒｅｆとして与え、抵抗Ｒ１，Ｒ２の比を変えること可変定電圧を出力することができる。

フィードバックループを有するこの種のレギュレータにおいては、発振防止のため位相補償するのが望ましい。図８の回路においては、エミッタフォロワ・トランジスタＱ１のベースと出力端子（カソード端子）との間に発振防止用の位相補償容量Ｃ１が接続されている。なお、レギュレータにおいて位相補償容量を接続して位相補償を行なうようにした発明としては、例えば特許文献１に記載されているものがある。
特開２００７−１８８５３３号公報

本発明者は、携帯電話機などに使用される電源用半導体集積回路に内蔵させる定電圧電源回路として、図８のような回路を利用することについて検討したところ、通信信号に起因する数１００ＭＨｚ〜数ＧＨｚの高周波ノイズが上記位相補償容量を介してエミッタフォロワ・トランジスタＱ１のベースに飛び込んで、出力トランジスタＱ２のコレクタ電流が変動してしまい、出力が低下したり上昇したりするという課題があることが明らかとなった。

また、位相補償容量を介して飛び込む高周波ノイズを抑える方法としては、図９に示すように、カソード端子ＣＴＤとアノード端子ＡＮＤとの間にコンデンサＣ０を接続することが考えられるが、その場合外付けのコンデンサが必要になるためコストがアップしてしまうとともに、コンデンサを接続することで動作速度が低下するおそれがある。

この発明の目的は、位相補償容量を有する定電圧電源回路において、コストアップや動作速度の低下を招くことなく高周波ノイズの飛び込みによる出力変動を抑制できるようにすることにある。

上記目的を達成するため、この発明は、ツェナー電圧が一方の入力端子に印加され出力のフィードバック電圧が他方の入力端子に印加される差動増幅部と、第１端子と第２端子との間に接続され前記差動増幅部によってベース駆動されるトランジスタと、前記第１端子と前記トランジスタのベース端子との間に設けられた位相補償容量とを備えた定電圧電源回路において、前記位相補償容量に接続され前記第１端子から前記トランジスタのベースに向かう高周波ノイズを遮断するためのフィルタを設けるようにしたものである。上記差動増幅部には、差動増幅回路が差動増幅段と出力段とからなる場合の差動増幅段と、差動増幅回路の次段にエミッタフォロワが接続されている場合の差動増幅回路とが含まれる。

ここで、望ましくは、前記位相補償容量は前記第１端子と前記トランジスタのベース端子との間に設けられ、前記フィルタは、前記第１端子と前記トランジスタのベース端子との間に前記位相補償容量と直列に接続された抵抗と、前記トランジスタのベース端子と前記第２端子との間に接続された第１容量とを備えるように構成する。

あるいは、前記位相補償容量は、前記第１端子と前記トランジスタのベース端子との間に設けられ、前記フィルタは、前記第１端子と前記トランジスタのベース端子との間に前記位相補償容量と直列に接続された抵抗と、前記位相補償容量と抵抗との接続ノードと前記第２端子との間に接続された第１容量とを備えるように構成する。

上記した手段によれば、位相補償容量に発振を防止できるとともに、位相補償容量に接続されたフィルタによって上記位相補償容量を介してトランジスタのベースに飛び込む高周波ノイズを遮断することができ、それによって出力電圧の変動を防止することができる。

また、望ましくは、前記フィルタは、前記トランジスタのベース端子と前記第２端子との間に接続された第２容量を備えるように構成する。これにより、より効果的に高周波ノイズを遮断することができる。

さらに、望ましくは、前記位相補償容量は、一方の端子が前記トランジスタのベース端子に接続され、かつ半導体基板の表面に形成された前記半導体基板とは導電型が異なる半導体領域表面上の絶縁膜を誘電体とし、その下方の前記半導体領域を一方の電極とし前記絶縁膜の上に形成された導電層を他方の電極とする絶縁膜容量により構成し、前記第１容量は、前記半導体領域と前記半導体基板との間に存在する接合容量により構成する。これにより、フィルタを構成する容量を設けることに伴うチップサイズの増大を抑制することができる。

また、前記トランジスタは、前記第１端子にコレクタ端子が接続されたコレクタ接地のトランジスタであり、該トランジスタのエミッタ端子にベース端子が接続され、コレクタ端子とエミッタ端子がそれぞれ前記第１端子と前記第２端子に接続された第２トランジスタを備えるように構成しても良い。これにより、差動増幅部と出力トランジスタとの間にインピーダンス変換手段が介在されることになって、応答特性が向上されるようになる。

さらに、望ましくは、前記第２端子にアノード端子が接続され、前記差動増幅部の入力端子にカソード端子が接続されたツェナーダイオードが、前記差動増幅部を構成する素子と前記位相補償容量および前記フィルタとともに一つの半導体基板上に形成する。これにより、部品点数が少なくて済み小型かつ安価な定電圧電源回路が得られる。

本発明によると、位相補償容量を有する定電圧電源回路において、コストアップや動作速度の低下を招くことなく高周波ノイズの飛び込みによる出力変動を抑制できるようになるという効果がある。

以下、本発明の好適な実施の形態を図面に基づいて説明する。

図１は、本発明を適用したシャントレギュレータ形式の定電圧電源回路の一実施形態を示す。なお、特に限定されるわけではないが、図１に示されている回路を構成する素子は、１個の半導体チップ上に形成され、半導体集積回路として構成される。図２は図１の定電圧電源回路の具体的な使用例を示したもので、図２では図１の定電圧電源回路が等価的に１つのツェナーダイオードＺＤで表わされている。

この実施形態の定電圧電源回路は、図１に示すように、ツェナーダイオードＤｚと、該ダイオードのツェナー電圧が非反転入力端子に印加され反転入力端子には出力電圧を分圧した電圧がリファランス電圧Ｒｅｆとして印加される差動アンプＡＭＰと、該アンプの出力端子にベースが接続されたコレクタ接地のトランジスタＱ１およびそのエミッタ抵抗Ｒｅとからなるエミッタフォロワと、Ｑ１のエミッタ電圧がベースに印加されて駆動される出力トランジスタＱ２とを備える。

この回路は、差動アンプＡＭＰの反転入力端子に、図２のように出力電圧を直列抵抗Ｒ１，Ｒ２で分圧して形成した電圧Ｒｅｆが印加されると、アンプＡＭＰが該電圧ＲｅｆをツェナーダイオードＤｚのツェナー電圧Ｖｚに一致させるように出力を変化させて出力トランジスタＱ２を駆動することにより、カソード端子ＣＴＤに定電圧を生じさせる。

また、カソード端子ＣＴＤとエミッタフォロワ・トランジスタＱ１のベースとの間に位相補償容量Ｃ１が接続されているとともに、該容量Ｃ１と直列に抵抗Ｒ３が接続されており、Ｑ１のベースとアノード端子ＡＮＤとの間に接続された容量Ｃ２と抵抗Ｒ３とによって高周波ノイズを遮断するためのフィルタＦＬＴが構成されている。抵抗Ｒ３の抵抗値と容量Ｃ２の容量値は、該定電圧電源回路が適用されるシステムが扱う信号の周波数帯等に応じて上記フィルタが所望の遮断周波数を有するように決定される。

具体的には、良好な位相余裕を得るために容量Ｃ１の容量値が１０ｐＦ〜２０ｐＦに設定されている場合、抵抗Ｒ３の抵抗値を大きくし過ぎると位相余裕が減少して発振してしまうので、抵抗Ｒ３の抵抗値は１ｋΩ〜１０ｋΩ程度が好ましい。また、フィルタ用の容量Ｃ２の容量値としては位相補償容量Ｃ１の１／１０程度の数ｐＦが好ましい。

図３〜図５は、差動アンプＡＭＰとトランジスタＱ１のベースとの間に入れるフィルタＦＬＴの他の構成例を示す。このうち図３は図１における抵抗Ｒ３と容量Ｃ１の位置を入れ替えて抵抗Ｒ３をカソード端子ＣＴＤ側に設け、容量Ｃ１をトランジスタＱ１のベース端子側に設けたものである。

また、図４は容量Ｃ２を抵抗Ｒ３と容量Ｃ１との接続ノードとアノード端子ＡＮＤとの間に接続したもの、図５はフィルタを構成する容量を２つ設け、一方の容量Ｃ２はトランジスタＱ１のベース端子と接地点との間、他方の容量Ｃ３は抵抗Ｒ３と容量Ｃ１との接続ノードとアノード端子ＡＮＤとの間に接続したものである。

ここで、位相補償容量Ｃ１や上記フィルタを構成する容量Ｃ２，Ｃ３は、半導体チップ上のシリコン窒化膜のような層間絶縁膜を誘電体としこれを上下から挟むように形成される導電層（金属）を電極とする構造のもの（絶縁膜容量）を使用することができる。あるいは、図６に示すように半導体基板１０の表面上に形成された絶縁膜１２を誘電体としこの絶縁膜１２の上方に形成された導電層（金属）を一方の電極とし、絶縁膜１２の下方の半導体基板表面に形成された拡散層からなるウェル領域１１を他方の電極とする構造のもの（接合容量）を使用することもできる。

図１の実施例においては、回路上、容量素子を２つ必要とするが、図３と図４の実施例においては、容量Ｃ１として図６のようなチップ表面に形成される絶縁膜容量Ｃｉを使用するとともに、容量Ｃ１の一方の電極となるウェル領域１１と接地電位が印加される基板１０との間に寄生する接合容量Ｃｓを容量Ｃ２として利用することで、サイズ（占有面積）を低減させることが可能となる。前述したように、容量Ｃ２は位相補償容量Ｃ１の容量値の１／１０程度でよいので、上記のようなウェル領域−基板間に寄生する接合容量Ｃｓを利用して構成することが可能である。

図５に示すような構成の位相補償回路およびフィルタは、３つの容量と１つの抵抗とで構成してもよいが、容量Ｃ１として図６のようなチップ表面に形成される絶縁膜容量Ｃｉを使用しＣ２またはＣ３として接合容量Ｃｓを利用することによって、実質的に２つの容量素子と１つの抵抗素子とでフィルタを構成することが可能である。また、トランジスタＱ１のベースに寄生する入力容量を積極的に利用することでＣ２のサイズ増加を抑えることができる。

図７には、図１のフィルタとして図４に示すような構成のフィルタを使用した定電圧電源回路をスイッチングレギュレータに組み込んだＩＣに、１００ＭＨｚ〜２ＧＨｚの電波を浴びせて出力低下が起きないか否かを実験によって調べた結果（電界強度特性）が示されている。なお、実験に使用した回路における容量Ｃ１の容量値は１５ｐＦ、抵抗Ｒ３の抵抗値は５ｋΩ、容量Ｃ２の容量値は１．５ｐＦである。この値はノイズとして想定できる数百ＭＨｚの信号を除去できるフィルタ値として計算されたもので、半導体内部で実現できる抵抗値、容量値を考慮に入れて設計できるものの一例である。

図７には、比較のため、フィルタを持たない図８のような回路を組み込んで調べた電界強度特性も載せてある。図７において、実線Ａで示されているのが実施例のフィルタを有する定電圧電源回路を使用した場合の電界強度特性、破線Ｂはフィルタを持たない図８の定電圧電源回路を使用した場合の電界強度特性を示している。

図７において、実線Ａよりも上が、本発明を適用した定電圧電源回路の出力が低下して携帯電話機などに組み込んだ場合に誤動作する可能性のある領域である。図７よりフィルタを持たない場合（破線Ｂ）の電界強度は３５Ｖ／ｍ以下であるのに対し、フィルタを設けた本発明回路（実線Ａ）にあっては２５０ＭＨｚ以上では最低でも８０Ｖ／ｍであり、電界強度が３倍以上に改善されていることが分かる。

なお、図７において、本発明回路の電界強度が４００ＭＨｚと６００ＭＨｚの近傍で落ち込んでいるのは、使用した測定装置の出力の最大値が４００ＭＨｚと６００ＭＨｚの近傍で下がっていて実線Ａ以上の出力が出せないためである。つまり、前記実施例を適用することで測定装置の出力の最大値まで電界強度が高くなる。したがって、特性の異なる測定装置を使用して測定すれば、本発明回路は３００ＭＨｚ〜２ＧＨｚの周波数の電波に対して１５０Ｖ／ｍ以上の電界強度が得られる蓋然性が高いと推定される。

携帯電話機の通信周波数帯波は８００ＭＨｚ〜２ＧＨｚであるので、使用用途が携帯電話機であれば、３００ＭＨｚ以下で電界強度が低下しても問題とならないし、使用環境のノイズの周波数帯が３００ＭＨｚ以下であれば、それに応じて前記フィルタを構成する容量Ｃ２や抵抗Ｒ３の値を変えてやればよく、それによって上記と同様な効果が期待できる。

以上本発明者によってなされた発明を実施形態に基づき具体的に説明したが、本発明は上記実施形態に限定されるものではない。例えば前記実施形態では、ノイズを遮断するためのフィルタを抵抗と容量とで構成したものを示したが、容量とインダクタを利用したフィルタを設けるようにしてもよい。

また、前記実施形態では、ツェナーダイオードがオンチップの素子として形成されている場合を示したが、ディスクリートのツェナーダイオードが外付け素子として半導体チップに接続されるように構成された定電圧電源回路であってもよい。

さらに、前記実施形態では、差動アンプＡＭＰと出力トランジスタＱ２との間にエミッタフォロワを介在させたものを示したが、このエミッタフォロワはインピーダンス変換手段として挿入したものであり、エミッタフォロワを省略して差動アンプＡＭＰの出力でトランジスタＱ２を駆動するように構成された定電圧電源回路も可能である。そして、その場合にも差動アンプＡＭＰの出力端子とトランジスタＱ２のベース端子との間の位相補償容量Ｃ１に対して前記実施例を適用することができる。

また、前記実施形態における差動アンプＡＭＰと出力トランジスタＱ２との間のエミッタフォロワは、見方によっては差動アンプＡＭＰの出力段とみなすことができる。その場合、位相補償容量Ｃ１は、差動アンプＡＭＰの差動増幅段と出力段との接続ノードすなわち内部ノードに接続されているとみることができる。

以上の説明では、本発明を携帯電話機に内蔵される電源用ＩＣを構成する定電圧電源回路を想定した例を説明したが、本発明にそれに限定されるものではなく、位相補償容量を有しツェナー電圧に応じた定電圧を生成する定電圧電源回路に広く利用することができる。

本発明を適用した定電圧電源回路の一実施形態を示す回路図である。 図１の定電圧電源回路の使用形態を示す回路図である。 本発明を適用した定電圧電源回路の他の構成例を示す回路図である。 本発明を適用した定電圧電源回路のさらに他の構成例を示す回路図である。 本発明を適用した定電圧電源回路のさらに他の構成例を示す回路図である。 フィルタを構成する容量の構造の一例を示す半導体基板の断面図である。 実施例のフィルタを使用した定電圧電源回路をスイッチングレギュレータに組み込んだＩＣに、１００ＭＨｚ〜２ＧＨｚの電波を浴びせて出力低下を実験によって調べた結果（電界強度特性）を示すグラフである。 本発明に先立って検討した定電圧電源回路の一例を示す回路図である。 図８の定電圧電源回路におけるノイズ対策回路の一般的な例を示す回路図である。

符号の説明

ＺＤ 定電圧電源回路
Ｄｚ ツェナーダイオード
ＡＭＰ 差動アンプ
Ｑ１ エミッタフォロワ・トランジスタ
Ｑ２ 出力トランジスタ
Ｃ１ 位相補償容量
Ｃ２，Ｃ３ フィルタを構成する容量
Ｒ３ フィルタを構成する抵抗

Claims (6)

1. ツェナー電圧が一方の入力端子に印加され出力のフィードバック電圧が他方の入力端子に印加される差動増幅部と、
   第１端子と第２端子との間に接続され前記差動増幅部によってベース駆動されるトランジスタと、
   前記第１端子と前記トランジスタのベース端子との間に設けられた位相補償容量とを備えた定電圧電源回路であって、
   前記位相補償容量に接続され前記第１端子から前記トランジスタのベースに向かう高周波ノイズを遮断するためのフィルタを備え、
   前記位相補償容量は、前記第１端子と前記トランジスタのベース端子との間に設けられ、
   前記フィルタは、前記第１端子と前記トランジスタのベース端子との間に前記位相補償容量と直列に接続された抵抗と、前記トランジスタのベース端子と前記第２端子との間に接続された第１容量とを備えることを特徴とする定電圧電源回路。
2. ツェナー電圧が一方の入力端子に印加され出力のフィードバック電圧が他方の入力端子に印加される差動増幅部と、
   第１端子と第２端子との間に接続され前記差動増幅部によってベース駆動されるトランジスタと、
   前記第１端子と前記トランジスタのベース端子との間に設けられた位相補償容量とを備えた定電圧電源回路であって、
   前記位相補償容量に接続され前記第１端子から前記トランジスタのベースに向かう高周波ノイズを遮断するためのフィルタを備え、
   前記位相補償容量は、前記第１端子と前記トランジスタのベース端子との間に設けられ、
   前記フィルタは、前記第１端子と前記トランジスタのベース端子との間に前記位相補償容量と直列に接続された抵抗と、前記位相補償容量と抵抗との接続ノードと前記第２端子との間に接続された第１容量とを備えることを特徴とする定電圧電源回路。
3. 前記フィルタは、前記トランジスタのベース端子と前記第２端子との間に接続された第２容量を備えることを特徴とする請求項２に記載の定電圧電源回路。
4. 前記位相補償容量は、一方の端子が前記トランジスタのベース端子に接続され、かつ半導体基板の表面に形成された前記半導体基板とは導電型が異なる半導体領域表面上の絶縁膜を誘電体とし、その下方の前記半導体領域を一方の電極とし前記絶縁膜の上に形成された導電層を他方の電極とする絶縁膜容量からなり、
   前記第１容量は、前記半導体領域と前記半導体基板との間に存在する接合容量からなることを特徴とする請求項１〜３のいずれかに記載の定電圧電源回路。
5. 前記トランジスタは、前記第１端子にコレクタ端子が接続されたコレクタ接地のトランジスタであり、該トランジスタのエミッタ端子にベース端子が接続され、コレクタ端子とエミッタ端子がそれぞれ前記第１端子と前記第２端子に接続された第２トランジスタを備えることを特徴とする請求項１〜４のいずれかに記載の定電圧電源回路。
6. 前記第２端子にアノード端子が接続され、前記差動増幅部の入力端子にカソード端子が接続されたツェナーダイオードが、前記差動増幅部を構成する素子と前記位相補償容量および前記フィルタとともに一つの半導体基板上に形成されていることを特徴とする請求項５に記載の定電圧電源回路。

Images