JP5085912B2 - 風力発電機のフェールセーフ制御装置及び制御方法 - Google Patents

Description

この発明は、ＣＰＵが異常に陥った際に風力発電機の短絡ブレーキを作動させる風力発電機のフェールセーフ制御装置及び制御方法に関するものである。

風力発電機（風車）は、風力によるエネルギーを発電機を用いて電気エネルギーに変換するものである。この発電は、風車を回転、すなわち風力発電機に備わる羽根状のブレードを回転させることにより行われる。しかし、風速が増して風力が増大し、このブレードが過回転状態になると、ブレードの破壊および過電流により発電機が破損するおそれがある。

この過回転防止方法として、短絡ブレーキが利用されている。この短絡ブレーキは、発電機の出力端を短絡させ、回生電流により回転負荷を増大させてブレードの回転を抑制するものである。この短絡ブレーキの動作制御のために、風力発電機にはＣＰＵ（制御回路）が搭載される。このＣＰＵの動作電力は、発電機から電力を供給されるバッテリーや、あるいは外部電源から供給される。

上述した制御は、ＣＰＵによるデジタル回路によって行われる。特に近年では、ＣＰＵの性能向上に伴い、ＣＰＵがより多くの処理を行うことができるようになったことから、風車以外のシステム上の異常についてもＣＰＵにて検知し、デジタル回路によって短絡ブレーキの制御を行っている。このようにデジタル回路による制御方式の普及により、風車においても複雑な制御が可能となっているが、制御の大半はＣＰＵによるデジタル回路によって行われる。したがって、ＣＰＵ自体が故障したときは、制御は一切行われず、風車は無制御状態となる。すなわち、ＣＰＵ自体が故障する等、何らかの原因でＣＰＵが停止したときは、風車が過回転状態に陥っても短絡ブレーキを作動させることができない。また、他の制御用のセンサー類の故障で発電機の機能を維持できない場合には、ＣＰＵによる短絡ブレーキの制御が行われるが、このセンサー類の故障が修理を必要とする場合には、短絡ブレーキは維持したままのほうが好ましい。

ＣＰＵの故障を防止してＣＰＵを保護する手段として、温度センサーによる発熱検知を行うことが一般的に用いられている。しかし、温度を検知して、異常であると判断した場合に短絡ブレーキを実行するのは、やはりＣＰＵによるデジタル回路である。したがって、ＣＰＵが異常を検知する前に停止してしまうと、短絡ブレーキを制御することは不可能になってしまう。

一方、電子制御装置のフェールセーフ装置が特許文献１に開示されている。このフェールセーフ装置は、制御回路（ＣＰＵ）及びその監視回路が共に異常動作しても（二重故障）、制御対象を安全側に制御しうるフェールセーフ装置である。

特開平9-105349号公報

しかし、特許文献１に記載の電子制御装置のフェールセーフ装置は、ＣＰＵの監視をデジタル回路からなる監視回路が行っている。また当該フェールセーフ装置は、監視ＣＰＵ故障時にメインＣＰＵの故障が発生した際の異常制御を防止することが目的の２重故障制御方法であり、両ＣＰＵの故障のタイミングが前記以外の場合での安全側制御については述べられていない。また、当該制御はＣＰＵ故障時の信号を検知した後、安全制御を稼動させるが、この制御をデジタル回路にて能動的に行っているため、各演算素子の異常にも注意する必要がある。

風力発電機においては、周囲の温度状況等でＣＰＵの故障が生じるが、その他にもＣＰＵへの電力供給側、例えば電力供給回路の故障等でもＣＰＵは停止することになる。したがって、いつ、どのような状態でＣＰＵが停止しても、風車が無制御状態に陥ることを防止する必要がある。

この発明は上記従来技術を考慮したものであって、ＣＰＵが停止する等して風力発電機に異常が生じても、その異常が何時であっても、確実に風力発電機の出力端を短絡させることができ、風車が無制御状態に陥ることを防止することのできる風力発電機のフェールセーフ制御装置及び制御方法の提供を目的とするものである。

前記目的を達成するため、請求項１の発明では、 風力発電機の制御回路用ＣＰＵと、前記風力発電機に接続された短絡ブレーキ回路を有する風力発電機のフェールセーフ制御装置であって、前記短絡ブレーキ回路には、風力発電機出力端を短絡させるための短絡リレー及びラッチリレーが備わり、当該ラッチリレーは、前記ＣＰＵから発信される信号を受信可能なフェールセーフ起動部と接続され、前記フェールセーフ起動部は、前記ＣＰＵから発信される信号を受信し、前記ラッチリレーを動作させるための回路を有し、前記ＣＰＵ及び前記フェールセーフ起動部は、前記風力発電機に備わるバッテリー又は外部電源と非接続であり、前記風力発電機の発電電力が直接供給されることを特徴とする、風力発電機のフェールセーフ制御装置を提供する。

また、請求項２の発明では、請求項１の発明において、前記ラッチリレーを動作させるための回路はアナログ回路であることを特徴としている。

さらに、請求項３の発明では、請求項１又は２に記載の風力発電機のフェールセーフ制御装置を用いた風力発電機のフェールセーフ制御方法であって、前記ＣＰＵの作動中に、前記フェールセーフ起動部に対して前記ＣＰＵから信号を発信し、当該信号が変化したときに、前記フェールセーフ起動部は前記アナログ回路で前記信号の変化を受動的に検知して、前記風力発電機の異常を判断し、前記ラッチリレーをＯＮにして前記短絡ブレーキ回路を短絡させることを特徴とする風力発電機のフェールセーフ制御方法を提供する。

また、請求項４の発明では、請求項３の発明において、前記ＣＰＵから発信される信号はパルス信号であり、当該パルス信号が連続信号に変化したときに、前記フェールセーフ起動部は前記アナログ回路にて前記パルス信号の変化を受動的に検知して前記ＣＰＵが停止していると判断することを特徴としている。

請求項１の発明によれば、短絡ブレーキ回路に、風力発電機の出力端を短絡させるためのラッチリレーが備わる。このラッチリレーは、リレーが作動するときのみ電力を必要とし、リレーを保持している間での電力消費を必要としない。また、ラッチリレーは、入力電圧の有無によりリレーをＯＮ，ＯＦＦするものであり、リレーがＯＮになるとＯＦＦにする信号が入らない限り開放しない。よってＣＰＵから発信される信号によりフェールセーフ起動部が発電機の異常を判断した際に、確実に風力発電機の出力端を短絡させることができ、また短絡ブレーキ状態を無電力で確実に保持することができる。さらに、ＣＰＵが再度異常復帰した場合においても、ラッチリレーは開放しないため確実にブレーキ状態を維持することができる。

また、ＣＰＵ及びフェールセーフ起動部は、風力発電機に備わるバッテリー又は外部電源と非接続であるため、風力発電機の発電電力によってのみ動作電力を供給される。すなわち、風力発電機の発電電力が直接供給される。したがって、無風状態のときに、フェールセーフ起動部はその機能が停止されるため、無風時に風力発電機から電力が供給されないことが原因でＣＰＵが停止しても、これを誤ってＣＰＵ故障と判断することを防止できる。

請求項２の発明によれば、また、ラッチリレーは、ＣＰＵから発信される信号を受信可能なアナログ回路を有するフェールセーフ起動部と接続される。このため、ラッチリレーは、ＣＰＵによるデジタル回路で制御されるのではなく、ＣＰＵから常時発信される信号をアナログ回路で受信するフェールセーフ起動部により制御される。したがって、ＣＰＵの異常を別のＣＰＵ又はデジタル回路を使用することなくフェールセーフ起動部で検知することができるため、迅速かつ確実にラッチリレーをＯＮにして風力発電機の出力端を短絡させ、風車が無制御状態に陥ることを防止することができる。

請求項３の発明によれば、風車の通常運転中に常時ＣＰＵからフェールセーフ起動部にＣＰＵ動作時に発信する信号をフェールセーフ起動部で常時検知させておくことにより、当該信号が変化したときにＣＰＵが停止したと判断することができる。このとき、ラッチリレーをＯＮにすることにより、確実に風力発電機の出力端を短絡させることができる。このラッチリレーは、リレーが作動するときのみ電力を必要とし、リレーを保持している間での電力消費を必要としない。また、ラッチリレーは、入力電圧の有無によりリレーをＯＮ，ＯＦＦするものであり、リレーがＯＮになるとＯＦＦにする信号が入らない限り開放しない。よってＣＰＵが故障等で停止した際、あるいは他のセンサー類の故障等で、当該センサー類の修理をしなければ風力発電機の機能が維持できない場合、さらにはバッテリーおよび外部電源に異常が発生した場合に、確実に風力発電機の出力端を短絡させることができ、また短絡ブレーキ状態を無電力で保持することができる。さらにＣＰＵが再度異常復帰した場合においても、ラッチリレーは開放しないため確実に風力発電機の出力端を短絡させた状態を維持することができる。また、ＣＰＵからの信号をフェールセーフ起動部のアナログ回路で受信し、受動的に検知し、ラッチリレーをONにすれば、ＣＰＵの異常を別のＣＰＵ又はデジタル回路を使用することはないので、デジタル回路の故障に左右されることなく、迅速かつ確実に風力発電機の出力端を短絡させ、風車が無制御状態に陥ることを防止することができる。

請求項４の発明によれば、ＣＰＵから発信される信号をパルス信号とするので、パルス信号が連続信号に変化した場合に、フェールセーフ起動部はアナログ回路にてパルス信号の変化を受動的に検知することができる。したがって、確実にCPUの停止を判断することができる。

この発明は、風力発電機の制御回路用ＣＰＵと、前記風力発電機に接続された短絡ブレーキ回路を有する風力発電機のフェールセーフ制御装置であって、前記短絡ブレーキ回路には、風力発電機出力端を短絡させるためのラッチリレーが備わり、当該ラッチリレーは、前記ＣＰＵから発信される信号を受信可能なフェールセーフ起動部と接続されるため、風力発電機に異常が発生した際に確実に風力発電機の出力端を短絡させた状態を維持することができる風力発電機のフェールセーフ制御装置及び制御方法である。

図１はこの発明に係る風力発電機のフェールセーフ制御装置の概略構成図である。

図示したように、風力発電機１の出力側には、交流から直流に変換する整流回路５が接続される。通常の発電を行う場合、当該整流回路５で直流にしてバッテリー７に充電（蓄電）される。通常の発電状態では、バッテリー７と並列に設けたキャパシタ３を介して風力発電機１の制御用ＣＰＵ６に対し、発電電力の一部が供給される。

風力発電機１と整流回路５との間には、短絡リレー１０を備えた短絡ブレーキ回路２が備わる。短絡リレー１０はＣＰＵによりその動作を制御される。この短絡リレー１０をＯＮにすると、風力発電機１の出力端が短絡し、回生電流が発生して、短絡ブレーキとなって風車の回転を抑制する。この短絡ブレーキ制御は、通常ＣＰＵ６によって行われる。この短絡ブレーキ回路２には、さらにラッチリレー８が備わる。ラッチリレー８をＯＮすることによっても風力発電機１の出力端を短絡させることができる。このラッチリレー８は、後述するように、一度スイッチがＯＮになると手動でのみしかＯＦＦにすることができず、またリレーの保持に電力を必要としないものである。

短絡ブレーキ回路２とＣＰＵ６との間には、各素子から構成されたアナログ回路を有するフェールセーフ起動部９が備わる。このフェールセーフ起動部９は、ＣＰＵ６が発信する信号をアナログ回路にて受動的に受信するものであり、ラッチリレー８のＯＮ，ＯＦＦ操作をするものである。このフェールセーフ起動部９の動作電力は、風力発電機１から直接供給される。ここで受動的とは、ＣＰＵが積極的に故障の発生を示す信号を発信するのではなく、ＣＰＵから発信される一定の信号の異常の有無を、ＣＰＵの故障で信号が発信されないことも含めて、これを監視し、異常を検知するものである。

ＣＰＵ６は、風力発電機１の運転中、電圧によるパルス信号を発信している。ＣＰＵが故障等で停止状態になると、このパルス信号は０Ｖ又は数Ｖの連続信号に変わり、この信号の変化をフェールセーフ起動部９は検知し、ＣＰＵの異常を判断する。フェールセーフ起動部９におけるパルス信号の検知は、各素子から構成されるアナログ回路で行われる。この後、さらにアナログ回路を経由してラッチリレー８に電圧を印加させる。また、他の制御用センサー類が故障し、修理をしなければ風力発電機１の機能を維持できない場合には、CPUからの信号によりラッチリレーを動作させる。

これにより、ラッチリレー８がＯＮになり、短絡ブレーキ回路２が短絡し、風車に短絡ブレーキをかけることができる。ラッチリレー８は、リレーが作動するときのみ電力を必要とし、リレーを保持している間での電力消費を必要としない。また、ラッチリレー８は、入力電圧の有無によりリレーをＯＮ，ＯＦＦするものであり、リレーがＯＮになるとＯＦＦにする信号が入らない限り開放しない。したがって、ＣＰＵの異常を検知し、短絡ブレーキ回路２のラッチリレー８がＯＮになると、手動にて解除する以外、復帰できない。したがって、短絡ブレーキが自動的に解除されることはない。これにより、確実にＣＰＵ６の異常時に短絡ブレーキをかけ続けることができる。また、ＣＰＵからの信号をフェールセーフ起動部のアナログ回路で受信し、受動的に検知する構造とすれば、ＣＰＵの異常を別のＣＰＵ又はデジタル回路を使用することはないので、デジタル回路の故障に左右されることなく、迅速かつ確実にラッチリレーをＯＮにして風力発電機の出力端を短絡させ、風車が無制御状態に陥ることを防止することができる。

すなわち、この発明に係る風力発電機のフェールセーフ制御装置は、風車の運転時にＣＰＵ６が故障した場合にも短絡ブレーキが作動するフェールセーフシステムである。このフェールセーフシステムとしては、別途デジタル回路による演算や情報処理による能動的な制御ではなく、各素子から構成されるアナログ回路による受動的な制御によるものが好ましい。このようなフェールセーフシステムにより、風車の安全制御に対するコアとなっているＣＰＵ自体が故障した際にも、風車の短絡ブレーキを作動させることができる。

ＣＰＵ６及びフェールセーフ起動部９は、バッテリー７や外部電源と非接続である。したがって、風力発電機１の発電電力によってのみ動作電力を供給され、風力発電機１の発電電力が直接供給されることになる。これにより、無風状態のときに、フェールセーフ起動部９はその機能が停止されるため、無風時に風力発電機から電力が供給されないことが原因で、ＣＰＵ６が停止しても、これを誤ってＣＰＵの故障と判断することを防止できる。

ＣＰＵ６に対する電力の供給は、以下のようにして行われる。無風状態から風速が上昇し、風車が起動すると、小容量のキャパシタ３に充電される。ＣＰＵ６が起動可能となるための電圧までキャパシタ３に充電されると、キャパシタ３を介してＣＰＵ６に電力が供給される。このキャパシタ３は、上述したように小容量であるため、微風でも数分間あればＣＰＵ６が起動できるだけの充電はされる。なお、このキャパシタ３は変動する風車からの発電電力を安定して定電圧でＣＰＵ６へ供給することができるものである。またこのキャパシタ３は上述したように小容量であるため小型である。

図２はフェールセーフ起動部の回路構造の概略図である。

図示したように、風車の回転による風力発電機からキャパシタ３を介して電力が供給されると、電圧検出部１１で規定電圧以上を検知し、スイッチ部１２，１３がＯＮとなる。スイッチ部１２からは後述するオペアンプ１５等の電源として供給され、スイッチ部１３にはＣＰＵからのパルス信号が供給される。ＣＰＵからの信号はローパスフィルタ１４を通り、直流成分となってオペアンプを利用した比較回路１６に入る。比較回路１６内では、信号成分の電圧と基準電圧（Ｒｅｆ）とが比較される。ＣＰＵが正常ならば、信号成分＞基準電圧となり、ＦＥＴ１７に印加される電圧は０Ｖとなる。したがって、ＦＥＴ１７はＯＮせず、ラッチリレー８も動作せずに風力発電機の通常運転となる。

一方、ＣＰＵが異常ならば、信号成分＜基準電圧となるので、ＦＥＴ１７に電圧が印加され、ＦＥＴ１７はＯＮとなり、ラッチリレーに電圧が印加され、ラッチリレー８（図１参照）をＯＮにする。これにより、フェールセーフ起動部９による風力発電機のフェールセーフ制御を行うことができる。なお、図ではアナログ回路により信号を検知してラッチリレーの制御まで行う構成を示したが、フェールセーフ起動部９が信号を受信してからラッチリレー８の制御までの機構はこれに限定されるものではなく、デジタル回路等を用いてもよい。ただし、制御上の不具合を極力抑えるにはアナログ回路を用いて受動的に受信する構成とすることが好ましい。

無風状態では、風力発電機から電力が供給されないため、スイッチ部１３はＯＦＦとなる。したがって、無風状態では、スイッチ部１３では信号を検知しないため、誤ってラッチリレーをＯＮしてしまうことはない。すなわち、無風状態で誤ってフェールセーフ制御をすることはない。

図３はこの発明に係る風力発電機のフェールセーフ制御方法のフローチャート図である。

ステップＳ１：
風力発電機の通常運転時には、ＣＰＵは常時電圧によるパルス信号をフェールセーフ起動に対して発信する。

ステップＳ２：
ＣＰＵ自体が故障、あるいは風力発電機やＣＰＵへの電力供給回路等が故障して、ＣＰＵに電力が供給されなくなり、ＣＰＵが停止状態になると、パルス信号が０Ｖ又は数Ｖの連続信号に変わる。また、他の制御用のセンサー類が故障し、当該センサー類を修理しなければ風力発電機の機能を維持できない場合には、パルス信号を変化させる。

ステップＳ３：
ステップＳ２におけるパルス信号の変化を、フェールセーフ起動部が検知し、ＣＰＵの異常を判断する。このフェールセーフ起動部の検知は、各素子から構成されるアナログ回路で行われる。

ステップＳ４：
フェールセーフ起動部は、アナログ回路を経由した受動的制御によりラッチリレーに電圧を印加する。これにより、ラッチリレーはＯＮになり、短絡ブレーキ回路が短絡し、風車に短絡ブレーキをかけることができる。

上記方法によれば、風車の通常運転中に常時ＣＰＵからフェールセーフ起動部にパルス信号を発信し、このパルス信号をフェールセーフ起動部で常時検知させておくことにより、パルス信号が連続信号に変化したときにＣＰＵが停止又は故障したと判断することができる。このとき、ラッチリレーをＯＮにすることにより、確実に風力発電機の出力端を短絡させることができる。

このようにアナログ回路による受動的制御により、ラッチリレーにて風力発電機の出力端を短絡させるので、ＣＰＵが停止してもその影響を受けることなく、確実に風力発電機の短絡ブレーキを作動させ、かつ当該ブレーキを維持することができる。

この発明に係る風力発電機のフェールセーフ制御装置の概略構成図である。 フェールセーフ起動部の回路構造の概略図である。 この発明に係る風力発電機のフェールセーフ制御方法のフローチャート図である。

符号の説明

１：風力発電機、２：短絡ブレーキ回路、３：キャパシタ、５：整流回路、６：ＣＰＵ、７：バッテリー、８：ラッチリレー、９：フェールセーフ起動部、１０：短絡リレー、１１：電圧検出部、１２：スイッチ部、１３：スイッチ部、１４：ローパスフィルタ、１５：オペアンプ、１６：比較回路、１７：ＦＥＴ

Claims (4)

1. 風力発電機の制御回路用ＣＰＵと、
   前記風力発電機に接続された短絡ブレーキ回路を有する風力発電機のフェールセーフ制御装置であって、
   前記短絡ブレーキ回路には、風力発電機出力端を短絡させるための短絡リレー及びラッチリレーが備わり、
   当該ラッチリレーは、前記ＣＰＵから発信される信号を受信可能なフェールセーフ起動部と接続され、
   前記フェールセーフ起動部は、前記ＣＰＵから発信される信号を受信し、前記ラッチリレーを動作させるための回路を有し、
   前記ＣＰＵ及び前記フェールセーフ起動部は、前記風力発電機に備わるバッテリー又は外部電源と非接続であり、前記風力発電機の発電電力が直接供給されることを特徴とする、風力発電機のフェールセーフ制御装置。
2. 前記ラッチリレーを動作させるための回路はアナログ回路であることを特徴とする、請求項１に記載の風力発電機のフェールセーフ制御装置。
3. 請求項１又は２に記載の風力発電機のフェールセーフ制御装置を用いた風力発電機のフェールセーフ制御方法であって、
   前記ＣＰＵの作動中に、前記フェールセーフ起動部に対して前記ＣＰＵから信号を発信し、
   当該信号が変化したときに、前記フェールセーフ起動部は前記アナログ回路で前記信号の変化を受動的に検知して、前記風力発電機の異常を判断し、
   前記ラッチリレーをＯＮにして前記短絡ブレーキ回路を短絡させることを特徴とする風力発電機のフェールセーフ制御方法。
4. 前記ＣＰＵから発信される信号はパルス信号であり、
   当該パルス信号が連続信号に変化したときに、前記フェールセーフ起動部は前記アナログ回路にて前記パルス信号の変化を受動的に検知して前記ＣＰＵが停止していると判断することを特徴とする、請求項３に記載の風力発電機のフェールセーフ制御方法。

Images