JP5085011B2 - Active matrix display device - Google Patents

Active matrix display device Download PDF

Info

Publication number
JP5085011B2
JP5085011B2 JP2005098656A JP2005098656A JP5085011B2 JP 5085011 B2 JP5085011 B2 JP 5085011B2 JP 2005098656 A JP2005098656 A JP 2005098656A JP 2005098656 A JP2005098656 A JP 2005098656A JP 5085011 B2 JP5085011 B2 JP 5085011B2
Authority
JP
Japan
Prior art keywords
switch
current
transistor
pixel
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005098656A
Other languages
Japanese (ja)
Other versions
JP2006276706A (en
Inventor
一由 小俣
誠 澁沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Central Inc
Original Assignee
Japan Display Central Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Display Central Inc filed Critical Japan Display Central Inc
Priority to JP2005098656A priority Critical patent/JP5085011B2/en
Publication of JP2006276706A publication Critical patent/JP2006276706A/en
Application granted granted Critical
Publication of JP5085011B2 publication Critical patent/JP5085011B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Electroluminescent Light Sources (AREA)

Description

本発明は、アクティブマトリクス型表示装置に関し、特に電流信号にて信号書き込みを行なうアクティブマトリクス型表示装置に関する。   The present invention relates to an active matrix display device, and more particularly to an active matrix display device that performs signal writing using a current signal.

近年、薄型、軽量、低消費電力の特徴を活かして、液晶表示装置に代表される平面表示装置の需要が急速に伸びている。中でも、オン画素とオフ画素とを電気的に分離し、かつオン画素への映像信号を保持する機能を有する画素スイッチを各画素に設けたアクティブマトリクス型表示装置は、隣接画素間でのクロストークのない良好な表示品位が得られることから、携帯情報機器を始め、種々のディスプレイに利用されるようになってきた。   In recent years, the demand for flat display devices typified by liquid crystal display devices has been rapidly increased by taking advantage of the features of thinness, light weight, and low power consumption. In particular, an active matrix display device in which a pixel switch having a function of electrically separating an on pixel and an off pixel and holding a video signal to the on pixel is provided in each pixel has crosstalk between adjacent pixels. Since a good display quality without any problem can be obtained, it has come to be used for various displays including portable information devices.

このような平面型のアクティブマトリクス型表示装置として、自己発光素子を用いた有機エレクトロルミネセンス(EL)表示装置が注目され、盛んに研究開発が行われている。この有機EL表示装置は、薄型軽量化の妨げとなるバックライトを必要とせず、高速な応答性から動画再生に適し、さらに低温で輝度低下しないために寒冷地でも使用できるという特徴を備えている。   As such a flat-type active matrix display device, an organic electroluminescence (EL) display device using a self-luminous element has attracted attention, and research and development has been actively conducted. This organic EL display device does not require a backlight that obstructs the reduction in thickness and weight, is suitable for moving image reproduction because of its high-speed response, and further has a feature that it can be used even in cold regions because the luminance does not decrease at low temperatures. .

有機EL表示装置は、各画素に表示素子としての有機EL素子と、表示素子へ駆動電流を供給する画素回路とを含み、表示素子の発光輝度を制御することにより表示動作を行なう。画素回路は、例えば、有機EL素子に直列に接続された駆動トランジスタおよび出力スイッチ、駆動トランジスタのゲート−ドレイン間に接続され映像信号に応じたゲート電位を保持するダイオード接続スイッチ等を備えている。これらの駆動トランジスタ、出力スイッチ、ダイオード接続スイッチは、例えば、薄膜トランジスタにより構成されている。このような有機EL表示装置として、電流信号により画素回路への画像情報を供給する方式が知られている。   The organic EL display device includes an organic EL element as a display element for each pixel and a pixel circuit that supplies a drive current to the display element, and performs a display operation by controlling the light emission luminance of the display element. The pixel circuit includes, for example, a drive transistor and an output switch connected in series to the organic EL element, a diode connection switch connected between the gate and drain of the drive transistor, and holding a gate potential corresponding to a video signal. These drive transistors, output switches, and diode connection switches are composed of thin film transistors, for example. As such an organic EL display device, a method of supplying image information to a pixel circuit by a current signal is known.

電流信号により信号供給を行なう表示装置の場合には、信号供給を行なう配線の配線容量に起因して、十分な信号供給ができなくなる恐れがある。特に、書き込む電流値が小さい場合に書き込み不足に起因する表示不良が生じる、という問題があった。また、多階調表示を行なう場合には、設定電流量の小さい低階調側で書き込みが困難となり、表示上不具合が生じる。   In the case of a display device that supplies a signal using a current signal, there is a risk that sufficient signal supply may not be possible due to the wiring capacity of the wiring that supplies the signal. In particular, there is a problem that a display defect due to insufficient writing occurs when the current value to be written is small. Further, when performing multi-grayscale display, writing becomes difficult on the low-grayscale side where the set current amount is small, resulting in display problems.

このような配線容量に起因した書込み不足を防止するため、映像信号ドライバから2系統の電流信号供給を行い、その差分電流を映像信号として画素に書き込む有機EL表示装置が提供されている(例えば、特許文献1)。この表示装置は、第1映像信号線を介してベース電流を画素に供給するとともに、第2映像信号線を介して階調電流を画素に供給し、これらベース電流と階調電流との差分電流を画素回路に書き込む。そして、差分電流により表示素子を駆動する。   In order to prevent insufficient writing due to such wiring capacity, an organic EL display device is provided that supplies two systems of current signals from a video signal driver and writes the difference current to a pixel as a video signal (for example, Patent Document 1). The display device supplies a base current to the pixel via the first video signal line and also supplies a gray scale current to the pixel via the second video signal line, and a difference current between the base current and the gray scale current. Is written into the pixel circuit. Then, the display element is driven by the differential current.

このような構成によれば、第1および第2映像信号線へ供給する電流値を自由に設定することが可能となり、ベース電流および階調電流を配線容量よりも充分に大きな電流値に設定することができる。その結果、配線容量に影響されない大きな書き込み電流で、その差分電流である小さい電流書き込みが可能となる。
特開2004−341023
According to such a configuration, the current value supplied to the first and second video signal lines can be freely set, and the base current and the gradation current are set to current values sufficiently larger than the wiring capacity. be able to. As a result, it is possible to write a small current that is a difference current with a large write current that is not affected by the wiring capacitance.
JP 2004-341023 A

しかしながら、上記のように構成された表示装置において、映像信号の書き込み時に差分電流をとる構成であるため、発光時にはトランジスタの突き抜け電流の影響を受け易い。この突き抜け電流は、トランジスタの特性に応じて変化するため、表示ムラとして視認され、表示品位が低下する。   However, since the display device configured as described above takes a differential current when writing a video signal, it is easily affected by the penetration current of the transistor during light emission. Since the punch-through current changes according to the characteristics of the transistor, it is visually recognized as display unevenness, and the display quality is deteriorated.

上記のように画素回路に用いられる薄膜トランジスタは、アーリー効果やキンク効果により、本来電流値が一定になる飽和領域でも電流値が一定せず、上昇する。その上昇率は、薄膜トランジスタを製造する際に生じるプロセスの変動に応じて変動する。上昇率は、薄膜トランジスタを流れる電流値が小さいほど大きくなる。そのため、例えば、Pチャネル型薄膜トランジスタを駆動トランジスタに用いた回路構成では、画面の輝度を小さくするほど、すなわち、駆動トランジスタに流れる電流を小さくするほど、有機EL素子に供給される発光電流のバラツキが大きくなる。その結果、表示に不具合を生じ、表示品位が低下する。   As described above, the thin film transistor used in the pixel circuit has a current value that is not constant even in a saturation region in which the current value is originally constant due to the Early effect or the kink effect. The rate of increase varies according to the process variation that occurs when manufacturing the thin film transistor. The increase rate increases as the current value flowing through the thin film transistor decreases. Therefore, for example, in a circuit configuration in which a P-channel thin film transistor is used as a drive transistor, the variation in the emission current supplied to the organic EL element decreases as the screen brightness decreases, that is, the current flowing through the drive transistor decreases. growing. As a result, the display is defective and the display quality is lowered.

本発明は、上記課題に鑑みなされたもので、その目的は、表示品位の向上したアクティブマトリクス型表示装置を提供することにある。   The present invention has been made in view of the above problems, and an object thereof is to provide an active matrix display device with improved display quality.

上記課題を解決するため、この発明の態様に係るアクティブマトリクス型表示装置は、表示素子と、前記表示素子に駆動電流を供給する画素回路とを含み、基板上にマトリクス状に配設された複数の画素部と、前記画素部の列毎に接続された複数の映像信号線と、前記映像信号線を介して前記画素回路に第1信号電流を供給した後、前記映像信号線を介して前記第1信号電流と異なる方向で前記画素回路へ第2信号電流を供給する信号線駆動回路と、を備え、
前記各画素回路は、前記映像信号線と画素回路との間に接続され前記画素部の選択および非選択を制御する画素スイッチと、前記画素部の選択時において前記第1信号電流に応じた第1駆動電流を供給するPチャネル型の第1駆動トランジスタおよび前記第2信号電流に応じた第2駆動電流を供給するNチャネル型の第2駆動トランジスタと、前記第1駆動トランジスタのソース、前記第2駆動トランジスタのソース、前記表示素子にそれぞれ接続された複数の電圧電源と、前記第1駆動トランジスタのソースとゲートとの間の電位を保持する第1保持容量と、トランジスタにより形成され、前記第1駆動トランジスタのゲートと前記画素スイッチとの間に接続され第1駆動トランジスタの導通、非導通を制御する第1保持スイッチと、トランジスタにより形成され前記第1保持スイッチのドレインと前記第1駆動トランジスタのドレインとに接続された第1スイッチと、トランジスタにより形成され前記第1保持スイッチのドレインと前記第2駆動トランジスタのドレインとに接続された第2スイッチと、トランジスタにより形成され前記第1スイッチおよび第2スイッチの接続点と前記表示素子との間に接続された出力スイッチと、前記第2駆動トランジスタのソースとゲートとの間の電位を保持する第2保持容量と、トランジスタにより形成され、前記第2駆動トランジスタのゲートとドレインとに接続され第2駆動トランジスタの導通、非導通を制御する第2保持スイッチと、を備え、
前記信号線駆動回路から前記映像信号線を介して前記画素回路の第1駆動トランジスタに第1信号電流を書き込んだ後、前記映像信号線を介して前記画素回路の第2駆動トランジスタに第2信号電流を書き込み、前記画素部の非選択時に、前記第1駆動トランジスタおよび第2駆動トランジスタから前記第1駆動電流と第2駆動電流とを出力し、これら第1および第2駆動電流の差分電流を駆動電流として前記表示素子へ出力する。
In order to solve the above problems, an active matrix display device according to an aspect of the present invention includes a display element and a plurality of pixel circuits arranged in a matrix on a substrate, the pixel circuit supplying a driving current to the display element. A first signal current is supplied to the pixel circuit via the video signal line, and the video signal line is connected to the pixel unit via the video signal line. A signal line driving circuit for supplying a second signal current to the pixel circuit in a direction different from the first signal current,
Each of the pixel circuits is connected between the video signal line and the pixel circuit, and controls a selection and non-selection of the pixel portion, and a first switch corresponding to the first signal current when the pixel portion is selected. A P-channel first driving transistor that supplies one driving current; an N-channel second driving transistor that supplies a second driving current according to the second signal current; a source of the first driving transistor; the source of the second driver transistor, wherein a plurality of voltage power supply connected respectively to the display element, a first holding capacitor for holding an electric potential between the source and gate of pre-Symbol first driving transistor, is formed by the transistor, the A first holding switch connected between the gate of the first driving transistor and the pixel switch and controlling conduction and non-conduction of the first driving transistor; A first switch formed by a transistor and connected to a drain of the first holding switch and a drain of the first driving transistor; and a drain of the first holding switch and a drain of the second driving transistor formed by a transistor. A connected second switch; an output switch formed by a transistor and connected between a connection point of the first switch and the second switch and the display element; and a source and a gate of the second drive transistor. A second holding capacitor that holds the potential of the second driving transistor and is connected to a gate and a drain of the second driving transistor and controls conduction and non-conduction of the second driving transistor.
A first signal current is written from the signal line driving circuit to the first driving transistor of the pixel circuit via the video signal line, and then a second signal is supplied to the second driving transistor of the pixel circuit via the video signal line. When a current is written and the pixel portion is not selected, the first drive current and the second drive current are output from the first drive transistor and the second drive transistor, and a differential current between the first and second drive currents is output. A drive current is output to the display element.

本発明によれば、配線容量に影響されることなく良好な表示動作を行なうことができるとともに、表示品位の向上したアクティブマトリクス型表示装置を提供することができる。   According to the present invention, it is possible to provide an active matrix display device capable of performing a good display operation without being affected by the wiring capacity and having improved display quality.

以下図面を参照しながら、この発明の第1の実施形態として、有機EL表示装置を例にとり詳細に説明する。
図1は、有機EL表示装置を概略的に示す平面図である。図1に示すように、有機EL表示装置は、例えば、10型以上の大型アクティブマトリクス型表示装置として構成され、有機ELパネル10および有機ELパネル10を制御するコントローラ12を備えている。
Hereinafter, an organic EL display device will be described in detail as a first embodiment of the present invention with reference to the drawings.
FIG. 1 is a plan view schematically showing an organic EL display device. As shown in FIG. 1, the organic EL display device is configured as, for example, a large active matrix display device of 10 type or more, and includes an organic EL panel 10 and a controller 12 that controls the organic EL panel 10.

有機ELパネル10は、ガラス板等の光透過性を有する絶縁基板8、この絶縁基板上にマトリクス状に配列され表示領域11を構成したm×n個の表示画素PX、表示画素の行毎に接続されているとともにそれぞれ独立してm本ずつ設けられた第1走査線Sga(1〜m)、第2走査線Sgb(1〜m)、第3走査線Sgc(1〜m)、第4走査線Sgd(1〜m)、第5走査線Sge(1〜m)、第6走査線Sgf(1〜m)、表示画素PXの列毎に接続されたn本の映像信号線X(1〜n)、第1、第2、第3、第4、第5、第6走査線Sga(1〜m)、Sgb(1〜m)Sgc(1〜m)、Sgd(1〜m)、Sge(1〜m)、Sgf(1〜m)を表示画素の行毎に順次駆動する走査線駆動回路14a、14b、および複数の映像信号線X(1〜n)を駆動する信号線駆動回路15を備えている。走査線駆動回路14a、14bおよび信号線駆動回路15は、表示領域11の外側で絶縁基板8上に一体的に形成されている。   The organic EL panel 10 includes a light-transmitting insulating substrate 8 such as a glass plate, m × n display pixels PX arranged in a matrix on the insulating substrate and constituting a display region 11, and each display pixel row. The first scanning line Sga (1 to m), the second scanning line Sgb (1 to m), the third scanning line Sgc (1 to m), and the fourth scanning line Sga (1 to m), which are connected and provided independently by m. Scanning line Sgd (1 to m), fifth scanning line Sge (1 to m), sixth scanning line Sgf (1 to m), and n video signal lines X (1) connected to each column of display pixels PX To n), first, second, third, fourth, fifth and sixth scanning lines Sga (1 to m), Sgb (1 to m), Sgc (1 to m), Sgd (1 to m), Scan line driving circuits 14a and 14b for sequentially driving Sge (1 to m) and Sgf (1 to m) for each row of display pixels, and a plurality of images Line and a signal line driver circuit 15 for driving the X (1 to n). The scanning line driving circuits 14 a and 14 b and the signal line driving circuit 15 are integrally formed on the insulating substrate 8 outside the display area 11.

画素部として機能する各表示画素PXは、対向電極間に光活性層を備えた表示素子と、この表示素子に駆動電流を供給する画素回路18とを含んでいる。表示素子は、例えば自己発光素子であり、本実施形態では、光活性層として少なくとも有機発光層を備えた有機EL素子16を用いている。   Each display pixel PX that functions as a pixel portion includes a display element having a photoactive layer between opposing electrodes, and a pixel circuit 18 that supplies a drive current to the display element. The display element is, for example, a self-luminous element. In this embodiment, the organic EL element 16 including at least an organic light-emitting layer is used as a photoactive layer.

図2に表示画素PXの等価回路を示す。画素回路18は電流信号からなる映像信号に応じて有機EL素子16の発光を制御する電流信号方式の画素回路であり、画素スイッチ20、第1駆動トランジスタ22a、第2駆動トランジスタ22b、第1保持スイッチ23a、第2保持スイッチ23b、第1スイッチ24a、第2スイッチ24b、出力スイッチ26、およびキャパシタとしての第1保持容量Cs1および第2保持容量Cs2を備えている。   FIG. 2 shows an equivalent circuit of the display pixel PX. The pixel circuit 18 is a current signal type pixel circuit that controls light emission of the organic EL element 16 in accordance with a video signal composed of a current signal, and includes a pixel switch 20, a first drive transistor 22a, a second drive transistor 22b, and a first holding circuit. A switch 23a, a second holding switch 23b, a first switch 24a, a second switch 24b, an output switch 26, and a first holding capacitor Cs1 and a second holding capacitor Cs2 as capacitors are provided.

第2駆動トランジスタ22bを除いて、画素スイッチ20、第1駆動トランジスタ22a、第1保持スイッチ23a、第2保持スイッチ23b、第1スイッチ24a、第2スイッチ24b、出力スイッチ26は、ここでは同一導電型、例えばPチャネル型の薄膜トランジスタにより構成されている。また、第2駆動トランジスタ22bは、Nチャネル型の薄膜トランジスタにより構成されている。   Except for the second driving transistor 22b, the pixel switch 20, the first driving transistor 22a, the first holding switch 23a, the second holding switch 23b, the first switch 24a, the second switch 24b, and the output switch 26 are the same in this case. A thin film transistor of a type, for example, a P channel type. The second drive transistor 22b is configured by an N-channel thin film transistor.

本実施形態において、画素スイッチ20、第1駆動トランジスタ22a、第1保持スイッチ23a、第2保持スイッチ23b、第1スイッチ24a、第2スイッチ24b、出力スイッチ26をそれぞれ構成した薄膜トランジスタは全て同一工程、同一層構造で形成され、半導体層にポリシリコンを用いたトップゲート構造の薄膜トランジスタである。また、第2駆動トランジスタ22bは、半導体層にポリシリコンを用いたトップゲート構造の薄膜トランジスタであり、画素スイッチ20等と同一工程、同一層構造で形成され、第1駆動トランジスタ22aとは、ソース・ドレイン領域に導電型の異なる不純物を注入することで作り分けられる。画素スイッチ20、第1駆動トランジスタ22a、第2駆動トランジスタ22b、第1保持スイッチ23a、第2保持スイッチ23b、第1スイッチ24a、第2スイッチ24b、出力スイッチ26の各々は、第1端子、第2端子、および制御端子を有し、本実施形態では、これらは、第1端子、第2端子、および制御端子をそれぞれソース、ドレイン、ゲートとしている。   In the present embodiment, the thin film transistors constituting the pixel switch 20, the first driving transistor 22a, the first holding switch 23a, the second holding switch 23b, the first switch 24a, the second switch 24b, and the output switch 26 are all in the same process, It is a thin film transistor having a top gate structure which is formed in the same layer structure and uses polysilicon as a semiconductor layer. The second driving transistor 22b is a thin film transistor having a top gate structure using polysilicon as a semiconductor layer, and is formed in the same process and the same layer structure as the pixel switch 20 and the like. They are created by implanting impurities of different conductivity types into the drain region. Each of the pixel switch 20, the first driving transistor 22a, the second driving transistor 22b, the first holding switch 23a, the second holding switch 23b, the first switch 24a, the second switch 24b, and the output switch 26 has a first terminal, There are two terminals and a control terminal, and in this embodiment, these are the first terminal, the second terminal, and the control terminal as the source, drain, and gate, respectively.

第1駆動トランジスタ22aは、電圧電源線Vddと基準電圧電源Vssとの間で有機EL素子16と直列に接続され、映像信号に応じた電流量を有機EL素子に出力する。基準電圧電源Vssおよび電圧電源線Vddは、例えば、−9Vおよび+6Vの電位にそれぞれ設定される。第1保持容量Cs1は、第1駆動トランジスタ22aのソース、ゲート間に接続され、映像信号により決定される第1駆動トランジスタ22aのゲート制御電位を保持する。画素スイッチ20は対応する映像信号線X(1〜n)と第1駆動トランジスタ22aのドレインとの間に接続され、そのゲートは対応する第4走査線Sgd(1〜m)に接続されている。画素スイッチ20は、第4走査線Sgd(1〜m)から供給される制御信号Sd(1〜m)に応答して、対応する映像信号線X(1〜n)から映像信号を取り込む。   The first drive transistor 22a is connected in series with the organic EL element 16 between the voltage power supply line Vdd and the reference voltage power supply Vss, and outputs a current amount corresponding to the video signal to the organic EL element. The reference voltage power supply Vss and the voltage power supply line Vdd are set to potentials of −9 V and +6 V, for example. The first storage capacitor Cs1 is connected between the source and gate of the first drive transistor 22a and holds the gate control potential of the first drive transistor 22a determined by the video signal. The pixel switch 20 is connected between the corresponding video signal line X (1 to n) and the drain of the first drive transistor 22a, and its gate is connected to the corresponding fourth scanning line Sgd (1 to m). . The pixel switch 20 captures the video signal from the corresponding video signal line X (1 to n) in response to the control signal Sd (1 to m) supplied from the fourth scanning line Sgd (1 to m).

第1保持スイッチ23aは、第1駆動トランジスタ22aのドレイン、ゲート間に接続され、そのゲートは、第3走査線Sgc(1〜m)に接続されている。第1保持スイッチ23aは、第3走査線Sgc(1〜m)からの制御信号Sc(1〜m)に応じてオン(導通状態)、オフ(非導通状態)され、第1駆動トランジスタ22aのゲート、ドレイン間の接続、非接続を制御するとともに、第1保持容量Cs1からの電流リークを規制する。   The first holding switch 23a is connected between the drain and gate of the first drive transistor 22a, and the gate thereof is connected to the third scanning line Sgc (1 to m). The first holding switch 23a is turned on (conductive state) and turned off (non-conductive state) in response to the control signal Sc (1-m) from the third scanning line Sgc (1-m), and the first driving transistor 22a Controls connection and disconnection between the gate and the drain, and regulates current leakage from the first storage capacitor Cs1.

第1スイッチ24aは、第1駆動トランジスタ22aのドレイン、表示素子間に直列接続すると共に、第1保持スイッチ23aのドレインと第1駆動トランジスタ22aのドレインとに接続され、そのゲートは、第2走査線Sgb(1〜m)に接続されている。第1スイッチ24aは、第2走査線Sgb(1〜m)からの制御信号Sb(1〜m)に応じてオン(導通状態)、オフ(非導通状態)され、第1駆動トランジスタ22aのゲート、ドレイン間の接続、非接続、および第1駆動トランジスタ22aと第2駆動トランジスタ22bへの電流経路との接続、非接続を制御する。   The first switch 24a is connected in series between the drain of the first drive transistor 22a and the display element, and is connected to the drain of the first holding switch 23a and the drain of the first drive transistor 22a, and the gate thereof is connected to the second scan. It is connected to the line Sgb (1 to m). The first switch 24a is turned on (conductive state) and turned off (non-conductive state) in response to the control signal Sb (1-m) from the second scanning line Sgb (1-m), and the gate of the first drive transistor 22a. , And connection / disconnection between drains, and connection / disconnection of the current path to the first drive transistor 22a and the second drive transistor 22b are controlled.

第2駆動トランジスタ22bは、2つの基準電圧電源Vssの間で有機EL素子16と直列に接続され、映像信号に応じた電流量を有機EL素子に出力する。第2保持容量Cs2は、第2駆動トランジスタ22bのソース、ゲート間に接続され、映像信号により決定される第2駆動トランジスタ22bのゲート制御電位を保持する。   The second drive transistor 22b is connected in series with the organic EL element 16 between the two reference voltage power sources Vss, and outputs a current amount corresponding to the video signal to the organic EL element. The second storage capacitor Cs2 is connected between the source and gate of the second drive transistor 22b and holds the gate control potential of the second drive transistor 22b determined by the video signal.

第2保持スイッチ23bは、第2駆動トランジスタ22bのドレイン、ゲート間に接続され、そのゲートは、第1走査線Sga(1〜m)に接続されている。第2保持スイッチ23bは、第1走査線Sga(1〜m)からの制御信号Sa(1〜m)に応じてオン(導通状態)、オフ(非導通状態)され、第2駆動トランジスタ22bのゲート、ドレイン間の接続、非接続を制御するとともに、第2保持容量Cs2からの電流リークを規制する。   The second holding switch 23b is connected between the drain and gate of the second drive transistor 22b, and the gate thereof is connected to the first scanning line Sga (1 to m). The second holding switch 23b is turned on (conductive state) and turned off (non-conductive state) in response to the control signal Sa (1 to m) from the first scanning line Sga (1 to m), and the second driving transistor 22b Controls connection and disconnection between the gate and drain, and regulates current leakage from the second storage capacitor Cs2.

第2スイッチ24bは、第1保持スイッチ23aのドレインと第2駆動トランジスタ22bおよび第2保持スイッチ23bのドレインとに接続され、そのゲートは、第5走査線Sge(1〜m)に接続されている。第2スイッチ24bは、第5走査線Sge(1〜m)からの制御信号Se(1〜m)に応じてオン(導通状態)、オフ(非導通状態)され、第2駆動トランジスタ22bのドレインと出力スイッチ26との間の接続、非接続を制御する。つまり、第2スイッチ24bは、第2駆動トランジスタ22bと第1駆動トランジスタ22aへの電流経路との接続、非接続および第2駆動トランジスタ22bのドレインと映像信号線Xとの接続、非接続を制御すると共に、第2駆動トランジスタ22bと表示素子との接続、非接続を制御する。   The second switch 24b is connected to the drain of the first holding switch 23a and the drains of the second driving transistor 22b and the second holding switch 23b, and the gate thereof is connected to the fifth scanning line Sge (1 to m). Yes. The second switch 24b is turned on (conductive state) and turned off (non-conductive state) in response to the control signal Se (1-m) from the fifth scanning line Sge (1-m), and the drain of the second drive transistor 22b. And connection between the output switch 26 and the output switch 26 are controlled. That is, the second switch 24b controls connection / disconnection of the second drive transistor 22b and the current path to the first drive transistor 22a and connection / disconnection of the drain of the second drive transistor 22b and the video signal line X. At the same time, the connection / disconnection of the second drive transistor 22b and the display element is controlled.

出力スイッチ26は、第1および第2駆動トランジスタ22a、22bのドレインと有機EL素子16の一方の電極、ここでは陽極、との間に接続され、そのゲートは第6走査線Sgf(1〜m)に接続されている。出力スイッチ26は、第6走査線Sgf(1〜m)からの制御信号Sf(1〜m)によりオン、オフ制御され、第1駆動トランジスタ22aおよび第2駆動トランジスタ22bと有機EL素子16との接続、非接続を制御する。つまり、出力スイッチ26は第1駆動トランジスタ22a側の電流経路および第2駆動トランジスタ22b側の電流経路と表示素子との接続、非接続を制御する。   The output switch 26 is connected between the drains of the first and second drive transistors 22a and 22b and one electrode of the organic EL element 16, here the anode, and the gate thereof is connected to the sixth scanning line Sgf (1 to m). )It is connected to the. The output switch 26 is ON / OFF controlled by a control signal Sf (1-m) from the sixth scanning line Sgf (1-m), and the output switch 26 is connected to the organic EL element 16 between the first driving transistor 22a and the second driving transistor 22b. Control connection / disconnection. That is, the output switch 26 controls connection / disconnection between the current path on the first drive transistor 22a side and the current path on the second drive transistor 22b side and the display element.

次に図3を参照して、駆動トランジスタ22および有機EL素子16の構成を詳細に説明する。図3は、有機EL素子16を含む表示画素Pxの断面を示している。
第1駆動トランジスタ22aを構成したPチャネル型の薄膜トランジスタは、絶縁基板8上に形成されたポリシリコンからなる半導体層50を備え、この半導体層はソース領域50a、ドレイン領域50b、およびソース、ドレイン領域間に位置したチャネル領域50cを有している。半導体層50に重ねてゲート絶縁膜52が形成され、このゲート絶縁膜上にゲート電極Gが設けられチャネル領域50cと対向している。ゲート電極Gに重ねて層間絶縁膜54が形成され、この層間絶縁膜上にソース電極(ソース)Sおよびドレイン電極(ドレイン)Dが設けられている。ソース電極Sおよびドレイン電極Dは、それぞれ層間絶縁膜54およびゲート絶縁膜52に貫通形成されたコンタクトを介して半導体層50のソース領域50aおよびドレイン領域50bにそれぞれ接続されている。第1駆動トランジスタ22aのドレイン電極Dは、層間絶縁膜54上に形成された配線および第1スイッチ24aを介して出力スイッチ26に接続されている。なお、画素スイッチ20、第1保持スイッチ23a、第2保持スイッチ23b、第1スイッチ24a、第2スイッチ24b、出力スイッチ26を構成する各薄膜トランジスタも上記と同一の構造に形成されている。第2駆動トランジスタ22bも上記と同一の構造に形成されるが、さらにLDD領域を追加してもよい。
Next, the configuration of the drive transistor 22 and the organic EL element 16 will be described in detail with reference to FIG. FIG. 3 shows a cross section of the display pixel Px including the organic EL element 16.
The P-channel type thin film transistor constituting the first drive transistor 22a includes a semiconductor layer 50 made of polysilicon formed on the insulating substrate 8. The semiconductor layer includes a source region 50a, a drain region 50b, and a source / drain region. It has a channel region 50c located between them. A gate insulating film 52 is formed over the semiconductor layer 50, and a gate electrode G is provided on the gate insulating film so as to face the channel region 50c. An interlayer insulating film 54 is formed over the gate electrode G, and a source electrode (source) S and a drain electrode (drain) D are provided on the interlayer insulating film. The source electrode S and the drain electrode D are respectively connected to the source region 50a and the drain region 50b of the semiconductor layer 50 through contacts formed through the interlayer insulating film 54 and the gate insulating film 52, respectively. The drain electrode D of the first drive transistor 22a is connected to the output switch 26 via a wiring formed on the interlayer insulating film 54 and the first switch 24a. Note that the thin film transistors constituting the pixel switch 20, the first holding switch 23a, the second holding switch 23b, the first switch 24a, the second switch 24b, and the output switch 26 are also formed in the same structure as described above. The second drive transistor 22b is also formed in the same structure as described above, but an LDD region may be further added.

層間絶縁膜54上には映像信号線X(1〜n)を含む複数の配線が設けられている。また、層間絶縁膜54上にはソース電極S、ドレイン電極D、配線を覆って保護膜56が形成されている。保護膜56上には、親水膜58、隔壁膜60が順に積層されている。   A plurality of wirings including the video signal lines X (1 to n) are provided on the interlayer insulating film 54. A protective film 56 is formed on the interlayer insulating film 54 so as to cover the source electrode S, the drain electrode D, and the wiring. On the protective film 56, a hydrophilic film 58 and a partition film 60 are laminated in this order.

有機EL素子16は、ルミネセンス性有機化合物を含む有機発光層64を陽極62および陰極66間に挟持した構造を有している。陽極62は、ITO(インジウム・ティン・オキサイド)等の透明電極材料から形成され、保護膜56上に設けられている。親水膜58および隔壁膜60の内、陽極62と対向した部分はエッチングにより除去されている。そして、陽極62上に陽極バッファ層63および有機発光層64が形成され、更に、有機発光層64および隔壁膜60に重ねて銀・アルミ合金から成る陰極66が積層されている。   The organic EL element 16 has a structure in which an organic light emitting layer 64 containing a luminescent organic compound is sandwiched between an anode 62 and a cathode 66. The anode 62 is made of a transparent electrode material such as ITO (indium tin oxide) and is provided on the protective film 56. Of the hydrophilic film 58 and the partition wall film 60, the part facing the anode 62 is removed by etching. An anode buffer layer 63 and an organic light emitting layer 64 are formed on the anode 62, and a cathode 66 made of silver / aluminum alloy is laminated on the organic light emitting layer 64 and the partition wall film 60.

このような構造の有機EL素子16では、陽極62から注入されたホールと、陰極66から注入された電子とが有機発光層64の内部で再結合したときに、有機発光層を構成する有機分子を励起して励起子を発生させる。この励起子が放射失活する過程で発光し、この光が有機発光層64から透明な陽極62および絶縁基板8を介して外部へ放出される。   In the organic EL element 16 having such a structure, when the holes injected from the anode 62 and the electrons injected from the cathode 66 recombine inside the organic light emitting layer 64, organic molecules constituting the organic light emitting layer are formed. Is excited to generate excitons. The excitons emit light in the process of radiation deactivation, and the light is emitted from the organic light emitting layer 64 to the outside through the transparent anode 62 and the insulating substrate 8.

ここで、陰極66に光透過性をもたせ、絶縁基板8と対向する面から光を外部に取り出してもよい。また、陽極62を陰極66に対して絶縁基板8側に配置した逆積層型を採用してもよい。いずれの場合も光出射面側を透明導電材料で形成する必要があり、例えば陰極66を光出射面側に配置する場合には、アルカリ土類金属、希土類金属を光透過性を有する程度に薄く形成することで達成できる。   Here, the cathode 66 may be made light transmissive, and light may be taken out from the surface facing the insulating substrate 8. Further, a reverse lamination type in which the anode 62 is disposed on the insulating substrate 8 side with respect to the cathode 66 may be employed. In either case, it is necessary to form the light emitting surface side with a transparent conductive material. For example, when the cathode 66 is disposed on the light emitting surface side, the alkaline earth metal and the rare earth metal are thin enough to have light transmittance. This can be achieved by forming.

一方、図1に示すコントローラ12は有機ELパネル10の外部に配置されたプリント回路基板上に形成され、走査線駆動回路14a、14bおよび信号線駆動回路15を制御する。コントローラ12は外部から供給されるデジタル映像信号および同期信号を受け取り、垂直走査タイミングを制御する垂直走査制御信号、および水平走査タイミングを制御する水平走査制御信号を同期信号に基づいて発生する。そして、コントローラ12は、これら垂直走査制御信号および水平走査制御信号をそれぞれ走査線駆動回路14a、14bおよび信号線駆動回路15に供給すると共に、水平および垂直走査タイミングに同期してデジタル映像信号を信号線駆動回路15に供給する。   On the other hand, the controller 12 shown in FIG. 1 is formed on a printed circuit board disposed outside the organic EL panel 10 and controls the scanning line driving circuits 14 a and 14 b and the signal line driving circuit 15. The controller 12 receives a digital video signal and a synchronization signal supplied from the outside, and generates a vertical scanning control signal for controlling the vertical scanning timing and a horizontal scanning control signal for controlling the horizontal scanning timing based on the synchronizing signal. The controller 12 supplies the vertical scanning control signal and the horizontal scanning control signal to the scanning line driving circuits 14a and 14b and the signal line driving circuit 15, respectively, and outputs a digital video signal in synchronization with the horizontal and vertical scanning timings. This is supplied to the line drive circuit 15.

走査線駆動回路14a、14bは、シフトレジスタ、出力バッファ等を含み、外部から供給される水平走査スタートパルスを順次次段に転送し、図1および第2に示すように、出力バッファを介して各行の表示画素PXに6種類の制御信号、すなわち、制御信号Sa(1〜m)、Sb(1〜m)、Sc(1〜m)、Sd(1〜m)、Se(1〜m)、Sf(1〜m)を供給する。これにより、各第1、第2、第3、第4、第5、第6走査線Sga(1〜m)、Sgb(1〜m)、Sgc(1〜m)、Sgd(1〜m)、Sge(1〜m)、Sgf(1〜m)は、互いに異なる1水平走査期間において、それぞれ制御信号Sa(1〜m)、制御信号Sb(1〜m)、Sc(1〜m)、制御信号Sd(1〜m)、Se(1〜m)、制御信号Sf(1〜m)により駆動される。   The scanning line driving circuits 14a and 14b include a shift register, an output buffer, and the like, and sequentially transfer a horizontal scanning start pulse supplied from the outside to the next stage, as shown in FIGS. 1 and 2, via the output buffer. Six types of control signals, that is, control signals Sa (1 to m), Sb (1 to m), Sc (1 to m), Sd (1 to m), and Se (1 to m) are applied to the display pixels PX in each row. , Sf (1 to m) are supplied. Thereby, each 1st, 2nd, 3rd, 4th, 5th, 6th scanning line Sga (1-m), Sgb (1-m), Sgc (1-m), Sgd (1-m) , Sge (1 to m) and Sgf (1 to m) are respectively the control signal Sa (1 to m), control signal Sb (1 to m), Sc (1 to m), Driven by the control signals Sd (1 to m), Se (1 to m), and the control signal Sf (1 to m).

信号線駆動回路15は水平走査制御信号の制御により各水平走査期間において順次得られる映像信号をアナログ形式に変換して第1信号電流Ipおよび第2信号電流Inとし、第1および第2信号電流を複数の映像信号線X(1〜n)に並列的に供給する。図2に示すように、信号線駆動回路15は、各映像信号線X(1〜n)に接続された複数のIC部40を備えている。各IC部40は、NチャネルICを含み第1駆動トランジスタ22aに第1信号電流Ipを供給する第1定電流回路42aと、PチャネルICを含み第2駆動トランジスタ22bに第2信号電流Inを供給する第2定電流回路42bとを備えている。   The signal line driving circuit 15 converts the video signal sequentially obtained in each horizontal scanning period into an analog format under the control of the horizontal scanning control signal to obtain the first signal current Ip and the second signal current In, and the first and second signal currents. Are supplied in parallel to the plurality of video signal lines X (1 to n). As shown in FIG. 2, the signal line driving circuit 15 includes a plurality of IC units 40 connected to the video signal lines X (1 to n). Each IC section 40 includes an N-channel IC and a first constant current circuit 42a that supplies a first signal current Ip to the first drive transistor 22a, and a P-channel IC that supplies a second signal current In to the second drive transistor 22b. And a second constant current circuit 42b for supplying.

第1定電流回路42aは、例えば、トランジスタにより形成されたスイッチ44aを介して映像信号線X(1〜n)に直列に接続されているとともに、定電圧電源46aに接続されている。第2定電流回路42bは、例えば、トランジスタにより形成されたスイッチ44bを介して映像信号線X(1〜n)に直列に、かつ、第1定電流回路42aと並列に接続されている。また、第2定電流回路42bは、定電圧電源46bに接続されている。   The first constant current circuit 42a is connected in series to the video signal lines X (1 to n) via a switch 44a formed by a transistor, for example, and is connected to a constant voltage power supply 46a. The second constant current circuit 42b is connected in series to the video signal line X (1 to n) via the switch 44b formed by a transistor, for example, and in parallel with the first constant current circuit 42a. The second constant current circuit 42b is connected to the constant voltage power supply 46b.

第1信号電流Ipおよび第2信号電流Inの電流量は、書き込み不足が生じない電流量に設定されている。つまり、第1信号電流Ipおよび第2信号電流Inの電流量は、一水平走査期間(t)の、映像信号線Xの配線容量(Cp)に最高階調表示から最低階調表示までの電位変化分(最大電圧変化ΔV)を掛けた値に相当する電荷量よりも大きな値に設定される(Ip(In)>Cp×ΔV/t)。第1信号電流Ipおよび第2信号電流Inは、例えば、有機EL表示装置の最高階調表示を行なう駆動電流と同程度の大きさに設定される。一例として、フルカラー表示を行なう場合、赤色発光を行なう表示画素PXにおいて、最高階調表示時の駆動電流は2μA程度である。   The current amounts of the first signal current Ip and the second signal current In are set to current amounts that do not cause insufficient writing. That is, the current amounts of the first signal current Ip and the second signal current In are the potential from the highest gradation display to the lowest gradation display in the wiring capacitance (Cp) of the video signal line X in one horizontal scanning period (t). A value larger than the amount of charge corresponding to the value obtained by multiplying the change (maximum voltage change ΔV) is set (Ip (In)> Cp × ΔV / t). For example, the first signal current Ip and the second signal current In are set to the same magnitude as the drive current for performing the highest gradation display of the organic EL display device. As an example, in the case of performing full color display, in the display pixel PX that emits red light, the driving current at the time of the highest gradation display is about 2 μA.

また、第1信号電流Ipおよび第2信号電流Inのいずれか一方、例えば、第1信号電流Ipを定信号電流とし、第2信号電流Ipを階調に応じて可変する信号電流としている。なお、第2信号電流Inを定信号電流とし、第1信号電流Ipを階調に応じて可変する信号電流としてもよい。あるいは、第1信号電流Ipおよび第2信号電流Inの両方を可変の信号電流とすることも可能である。   In addition, one of the first signal current Ip and the second signal current In, for example, the first signal current Ip is a constant signal current, and the second signal current Ip is a signal current that varies according to the gradation. Note that the second signal current In may be a constant signal current, and the first signal current Ip may be a signal current that varies according to gradation. Alternatively, both the first signal current Ip and the second signal current In can be made variable signal currents.

上記のように構成された有機EL表示装置において、画素回路18の動作は、第1信号電流(Pチャネル)書込み動作、第2信号電流(Nチャネル)書き込み動作、および発光動作に分けられる。図4に示すように、第1信号電流書き込み動作では、例えば、1行目の表示画素PXに対し、第1走査線駆動回路14aから第1スイッチ24a、第1保持スイッチ23a、および画素スイッチ20をオン状態とするレベル(オン電位)、ここでは、ローレベルの制御信号Sb1、Sc1、Sd1が出力される。同時に、第1走査線駆動回路14aおよび第2走査線駆動回路14bから、第2スイッチ24b、第2保持スイッチ23b、および出力スイッチ26をオフ状態とするレベル(オフ電位)、ここではハイレベルの制御信号Sa1、Se1、Sf1が出力される。これにより、第1スイッチ24a、第1保持スイッチ23a、および画素スイッチ20がオン(導通状態)、第2スイッチ24b、第2保持スイッチ23b、および出力スイッチ26がオフ(非導通状態)に切換えられ、第1信号電流書込み動作が開始される。   In the organic EL display device configured as described above, the operation of the pixel circuit 18 is divided into a first signal current (P channel) writing operation, a second signal current (N channel) writing operation, and a light emitting operation. As shown in FIG. 4, in the first signal current writing operation, for example, the first scanning line driving circuit 14 a to the first switch 24 a, the first holding switch 23 a, and the pixel switch 20 for the display pixel PX in the first row. Are turned on (on potential), here, low level control signals Sb1, Sc1, Sd1 are output. At the same time, from the first scanning line driving circuit 14a and the second scanning line driving circuit 14b, the second switch 24b, the second holding switch 23b, and the output switch 26 are turned off (off potential). Control signals Sa1, Se1, and Sf1 are output. As a result, the first switch 24a, the first holding switch 23a, and the pixel switch 20 are turned on (conductive state), and the second switch 24b, the second holding switch 23b, and the output switch 26 are turned off (non-conductive state). The first signal current write operation is started.

第1信号電流書込み期間において、信号線駆動回路15の対応するIC部40のスイッチ44aがオン、スイッチ44bがオフに切換えられる。そして、第1定電流回路42aから、例えば、所定の定電流に設定された第1信号電流Ipが映像信号線X1に供給され、画素スイッチ20を介して、選択された表示画素PXに供給される。   In the first signal current writing period, the switch 44a of the corresponding IC unit 40 of the signal line drive circuit 15 is turned on and the switch 44b is turned off. Then, for example, the first signal current Ip set to a predetermined constant current is supplied from the first constant current circuit 42a to the video signal line X1, and is supplied to the selected display pixel PX via the pixel switch 20. The

表示画素PXにおいて、画素スイッチ20、第1保持スイッチ23a、および第1スイッチ24aはオン状態にあり、取り込まれた第1信号電流Ipは第1駆動トランジスタ22aに供給され第1駆動トランジスタ22aを書き込み状態とする。これにより、電圧電源線Vddから第1駆動トランジスタ22aを通して映像信号線X1に書き込み電流が流れ、第1信号電流Ipの電流量に対応した第1駆動トランジスタ22aのゲート、ソース間電位が第1保持容量Cs1に書き込まれる。   In the display pixel PX, the pixel switch 20, the first holding switch 23a, and the first switch 24a are in an on state, and the captured first signal current Ip is supplied to the first driving transistor 22a to write the first driving transistor 22a. State. As a result, a write current flows from the voltage power supply line Vdd to the video signal line X1 through the first drive transistor 22a, and the gate-source potential of the first drive transistor 22a corresponding to the current amount of the first signal current Ip is held first. It is written in the capacitor Cs1.

次に、制御信号Sb1およびSc1がオフ電位(ハイレベル)となり、第1保持スイッチ23aおよび第1スイッチ24aがオフとなる。これにより、第1信号電流書込み動作が終了する。続いて、図5に示すように、制御信号Sa1、Se1がオン電位(ローレベル)となり、第2保持スイッチ23bおよび第2スイッチ24bがオンとなる。これにより、第2信号電流書き込み動作が開始する。   Next, the control signals Sb1 and Sc1 are turned off (high level), and the first holding switch 23a and the first switch 24a are turned off. Thereby, the first signal current writing operation is completed. Subsequently, as shown in FIG. 5, the control signals Sa1 and Se1 are turned on (low level), and the second holding switch 23b and the second switch 24b are turned on. Thereby, the second signal current write operation starts.

第2信号電流書込み期間において、信号線駆動回路15の対応するIC部40のスイッチ44aがオフ、スイッチ44bがオンに切換えられる。そして、第2定電流回路42bから所望の階調に対応する第2信号電流Inが映像信号線X1に供給され、画素スイッチ20を介して、選択された表示画素PXに供給される。   In the second signal current writing period, the switch 44a of the corresponding IC unit 40 of the signal line driving circuit 15 is turned off and the switch 44b is turned on. Then, the second signal current In corresponding to the desired gradation is supplied from the second constant current circuit 42b to the video signal line X1, and is supplied to the selected display pixel PX via the pixel switch 20.

表示画素PXにおいて、画素スイッチ20、第2スイッチ24b、および第2保持スイッチ23bはオン状態にあり、取り込まれた第2信号電流Inは第2駆動トランジスタ22bに供給され第2駆動トランジスタ22bを書き込み状態とする。これにより、第2定電流回路42bから第2駆動トランジスタ22bを通して第2信号電流Inが流れ、第2信号電流Inの電流量に対応した第2駆動トランジスタ22bのゲート、ソース間電位が第2保持容量Cs2に書き込まれる。   In the display pixel PX, the pixel switch 20, the second switch 24b, and the second holding switch 23b are in an on state, and the captured second signal current In is supplied to the second drive transistor 22b to write the second drive transistor 22b. State. As a result, the second signal current In flows from the second constant current circuit 42b through the second drive transistor 22b, and the gate-source potential of the second drive transistor 22b corresponding to the amount of the second signal current In is held second. It is written in the capacity Cs2.

続いて、制御信号Sa1およびSd1がオフ電位(ハイレベル)となり、第2保持スイッチ23bおよび画素スイッチ20がオフとなる。これにより、第2信号電流書込み動作が終了する。次いで、図6に示すように、制御信号Se1をオン状態に維持したまま、制御信号Sb1、Sf1がオン電位(ローレベル)となり、第1および第2スイッチ24a、24b、および出力スイッチ26がオンとなる。他の制御信号がオフ電位(ハイレベル)となり、他のスイッチはオフとなる。これにより、発光動作が開始する。   Subsequently, the control signals Sa1 and Sd1 are turned off (high level), and the second holding switch 23b and the pixel switch 20 are turned off. Thereby, the second signal current writing operation is completed. Next, as shown in FIG. 6, the control signals Sb1 and Sf1 are turned on (low level) while the control signal Se1 is kept on, and the first and second switches 24a and 24b and the output switch 26 are turned on. It becomes. Other control signals are turned off (high level), and the other switches are turned off. Thereby, the light emission operation starts.

発光期間において、第1駆動トランジスタ22aは、第1保持容量Cs1に書き込まれたゲート制御電圧により、第1信号電流Ipに対応した電流量の第1駆動電流Ipを出力する。また、第2駆動トランジスタ22bは、第2保持容量Cs2に書き込まれたゲート制御電圧により第2信号電流Inに対応した電流量の第2駆動電流Inを出力する。第1駆動電流Ipと第2駆動電流Inとの電流方向は互いに逆向きとなるよう設定されている。そのため、ここでは第1駆動トランジスタ22aを通して供給された第1駆動電流Ipの内、第2信号電流Inに相当する第2駆動電流Inが第2スイッチ24bおよび第2駆動トランジスタ22bを通って電圧電源Vssに供給される。そして、第1駆動電流Ipと第2駆動電流Inとの差分電流(Ip−In)である駆動電流Ieが出力スイッチ26を通して有機EL素子16に供給される。これにより有機EL素子16が発光し、発光動作が開始される。有機EL素子16は、1フレーム期間後に、再び制御信号Sf1がオフ電位となるまで発光状態を維持する。
上記のように構成された有機EL表示装置によれば、映像信号電流の書き込みにおいて、映像信号線を介して画素回路に第1信号電流を供給し書き込んだ後、映像信号線を介して画素回路へ第2信号電流を供給して書き込むとともに、発光時、第1信号電流に応じた第1駆動電流と第2信号電流に応じた第2駆動電流との差分電流を駆動電流として表示素子へ出力する構成としている。そのため、低階調の発光を行う場合でも、映像信号線へ供給する第1および第2信号電流の電流値を自由に設定することが可能となり、映像信号線の配線容量よりも十分に大きな値に設定することがでる。従って、低輝度で表示を行う場合でも、配線容量に影響されることなく、充分にかつ短時間で信号電流を書き込むことができ、低輝度での表示不良、スジムラ、ざらつき感の視認を解消し、高品位の画像表示を実現することができる。
In the light emission period, the first drive transistor 22a outputs a first drive current Ip having a current amount corresponding to the first signal current Ip by the gate control voltage written in the first storage capacitor Cs1. The second drive transistor 22b outputs a second drive current In having a current amount corresponding to the second signal current In by the gate control voltage written in the second storage capacitor Cs2. The current directions of the first drive current Ip and the second drive current In are set to be opposite to each other. For this reason, the second drive current In corresponding to the second signal current In of the first drive current Ip supplied through the first drive transistor 22a is supplied to the voltage power source through the second switch 24b and the second drive transistor 22b. Vss is supplied. Then, a drive current Ie that is a difference current (Ip−In) between the first drive current Ip and the second drive current In is supplied to the organic EL element 16 through the output switch 26. Thereby, the organic EL element 16 emits light, and the light emission operation is started. The organic EL element 16 maintains the light emitting state until the control signal Sf1 becomes the off potential again after one frame period.
According to the organic EL display device configured as described above, in the writing of the video signal current, the first signal current is supplied to the pixel circuit through the video signal line and then written, and then the pixel circuit through the video signal line. The second signal current is supplied to and written to, and at the time of light emission, the difference current between the first drive current corresponding to the first signal current and the second drive current corresponding to the second signal current is output to the display element as a drive current. It is configured to do. Therefore, even when low gradation light emission is performed, it is possible to freely set the current values of the first and second signal currents supplied to the video signal line, which are sufficiently larger than the wiring capacity of the video signal line. Can be set to Therefore, even when displaying at low brightness, the signal current can be written sufficiently and in a short time without being affected by the wiring capacity, and the display failure at low brightness, unevenness, and the feeling of roughness are eliminated. High-quality image display can be realized.

映像信号線への高電流の書き込みを行なった後、低電流の書き込みを行なう場合でも低電流の映像信号の書き込み不足も解消することができる。例えば、従来では、最高階調表示(白表示)の映像信号の書き込みを行なった後、最低階調表示(黒表示)の書き込みを行なう場合、後者の映像信号の書き込み不足により、高階調側の書き込み状態となり、表示上、白表示が尾を引いたような画像となる恐れがある。本実施形態によれば、このような書き込み不足に起因する表示不良を解消することも可能となる。   Even when a low current write is performed after a high current write to the video signal line, a shortage of a low current video signal can be solved. For example, conventionally, when writing a video signal with the highest gradation display (white display) and then writing with the lowest gradation display (black display), the latter lack of video signal writing causes the higher gradation display (white display) to be written. There is a possibility that the image is in a writing state and the white display has a tail on display. According to the present embodiment, it is possible to eliminate such display defects caused by insufficient writing.

各画素回路において、信号電流の書き込み時、および発光動作時、出力スイッチ26を除く他のトランジスタに流れる信号電流あるいは駆動電流を、有機EL素子16に供給される駆動電流の数倍ないし数十倍に大きくすることができる。第1および第2駆動トランジスタ22a、22b、その他のスイッチを構成している薄膜トランジスタのアーリー効果やキンク効果に起因する電流上昇率のバラツキは、トランジスタを流れる電流が大きいほど小さい。そのため、本実施形態のように、トランジスタに流れる電流を有機EL素子16に供給される発光電流の数倍ないし数十倍と大きくすることにより、トランジスタの電流上昇率のバラツキを抑制し、有機EL素子に対してバラツキのない駆動電流を供給することができる。その結果、表示画素PX間の輝度のバラツキを抑制し、表示品位の向上した良好な画像表示が可能となる。   In each pixel circuit, a signal current or a drive current flowing in other transistors except for the output switch 26 at the time of signal current writing and light emission operation is several times to several tens of times the drive current supplied to the organic EL element 16. Can be large. The variation in the current increase rate due to the Early effect and the kink effect of the first and second drive transistors 22a and 22b and other thin film transistors constituting the switches is smaller as the current flowing through the transistors is larger. Therefore, as in this embodiment, by increasing the current flowing through the transistor to several times to several tens of times the light emission current supplied to the organic EL element 16, variation in the current increase rate of the transistor is suppressed, and the organic EL A driving current without variation can be supplied to the element. As a result, it is possible to suppress the luminance variation between the display pixels PX and to display a good image with improved display quality.

特に、発光時に第1駆動電流と第2駆動電流の差分をとるため、第1駆動トランジスタおよび第2駆動トランジスタのアーリー効果による電位変動を相殺することができ、良好な表示動作をすることが可能となる。   In particular, since the difference between the first drive current and the second drive current is taken at the time of light emission, potential fluctuations due to the Early effect of the first drive transistor and the second drive transistor can be offset, and a favorable display operation can be performed. It becomes.

更に、画素回路において、発光動作時の電流経路に位置する第1および第2スイッチ24a、24bのゲート電位を調整し、第1および第2スイッチ24a、24bがそれぞれ飽和領域で動作するように構成することができる。そのため、第1および第2スイッチ24a、24bのアーリー効果やキンク効果に起因する電流上昇率のバラツキを抑制し、一層表示品位の向上した良好な画像表示が可能となる。   Further, in the pixel circuit, the gate potentials of the first and second switches 24a and 24b located in the current path during the light emission operation are adjusted, and the first and second switches 24a and 24b are configured to operate in the saturation region, respectively. can do. For this reason, it is possible to suppress a variation in the current increase rate due to the Early effect and the kink effect of the first and second switches 24a and 24b, and to display a good image with further improved display quality.

本実施形態によれば、画素回路18における第2スイッチ24bは、第1スイッチ24aのドレインと第2保持スイッチ23bのドレインとの間に設けられている。この場合、第2スイッチ24bは、第2保持容量Cs2からの電流リーク防止に作用することができる。これにより、一層安定した画像表示が可能となる。また、これを出力スイッチ26に適用してもよい。   According to the present embodiment, the second switch 24b in the pixel circuit 18 is provided between the drain of the first switch 24a and the drain of the second holding switch 23b. In this case, the second switch 24b can act to prevent current leakage from the second storage capacitor Cs2. Thereby, a more stable image display is possible. Further, this may be applied to the output switch 26.

本実施形態によれば、書き込み動作を2動作で行うことが可能となり、画面サイズの大型化に伴う1行分の画素への書き込み時間の短縮化に対しても十分対応可能となる。   According to the present embodiment, the writing operation can be performed by two operations, and it is possible to sufficiently cope with the shortening of the writing time to the pixels for one row accompanying the increase in the screen size.

次に、図7を参照して、この発明の第2の実施形態に係る有機EL表示装置について説明する。
第2の実施形態によれば、表示画素PXを構成している画素回路18において、第2スイッチ24bは、第2駆動トランジスタ22bのドレインと第2保持スイッチ23bのトレインとの間に設けられている。
Next, an organic EL display device according to a second embodiment of the present invention will be described with reference to FIG.
According to the second embodiment, in the pixel circuit 18 constituting the display pixel PX, the second switch 24b is provided between the drain of the second drive transistor 22b and the train of the second holding switch 23b. Yes.

第2の実施形態において、有機EL表示装置の他の構成および動作は前述した第1の実施形態と同一であり、同一の部分には同一の参照符号を付してその詳細な説明を省略する。そして、第2の実施形態においても、第1の実施形態と同様の作用効果を得ることができる。   In the second embodiment, the other configurations and operations of the organic EL display device are the same as those of the first embodiment described above, and the same parts are denoted by the same reference numerals and detailed description thereof is omitted. . And also in 2nd Embodiment, the effect similar to 1st Embodiment can be acquired.

次に、図8を参照して、この発明の第3の実施形態に係る有機EL表示装置について説明する。
第3の実施形態によれば、表示画素PXを構成している画素回路18において、第2駆動トランジスタ22b、および第2駆動トランジスタ22bのゲート、トレイン間に接続された第2保持スイッチ23bは、それぞれNチャネル型の薄膜トランジスタにより形成されている。また、第2保持スイッチ23bと、Pチャネル型の薄膜トランジスタで形成された第1保持スイッチ23aとは、同一サイズに形成されている。
Next, an organic EL display device according to a third embodiment of the present invention will be described with reference to FIG.
According to the third embodiment, in the pixel circuit 18 constituting the display pixel PX, the second drive transistor 22b and the second holding switch 23b connected between the gate and the train of the second drive transistor 22b are: Each is formed by an N channel type thin film transistor. The second holding switch 23b and the first holding switch 23a formed of a P-channel type thin film transistor are formed in the same size.

第3の実施形態において、有機EL表示装置の他の構成および動作は前述した第1の実施形態と同一であり、同一の部分には同一の参照符号を付してその詳細な説明を省略する。そして、第3の実施形態においても、第1の実施形態と同様の作用効果を得ることができる。更に、第3の実施形態によれば、第1および第2保持スイッチ23a、23bのオン、オフ時に生じる突き抜け電圧に起因する駆動電流の変動を抑制し、表示品位の向上した良好な画像表示が可能となる。   In the third embodiment, other configurations and operations of the organic EL display device are the same as those of the first embodiment described above, and the same parts are denoted by the same reference numerals and detailed description thereof is omitted. . And also in 3rd Embodiment, the effect similar to 1st Embodiment can be acquired. Furthermore, according to the third embodiment, the fluctuation of the drive current due to the punch-through voltage generated when the first and second holding switches 23a and 23b are turned on and off is suppressed, and a good image display with improved display quality is achieved. It becomes possible.

すなわち、発光時、第1および第2保持スイッチ23a、23bはオフに切換えられ、その際、突き抜け電圧に起因して、第1駆動電流Ipおよび第2駆動電流Inは、それぞれΔIだけ変動する。本実施形態によれば、第1保持スイッチ23aはPチャネル型の薄膜トランジスタで形成され、第2保持スイッチ23bはNチャネル型の薄膜トランジスタで形成されている。そのため、突き抜け電圧に起因する変動電流ΔIは、第1保持スイッチ23aと第2保持スイッチ23bとで極性が逆向きとなる。そして、本実施形態によれば、信号電流の書き込み時ではなく、発光動作時に、第1駆動電流Ipと第2駆動電流Inとの差分電流を取り、駆動電流として有機EL素子16に供給している。従って、差分電流である駆動電流Ieは、(Ip−ΔI)−(In−ΔI)となり、変動電流ΔIが相殺され、突き抜け電圧による影響を排除することができる。   That is, at the time of light emission, the first and second holding switches 23a and 23b are turned off. At this time, the first drive current Ip and the second drive current In vary by ΔI due to the punch-through voltage. According to this embodiment, the first holding switch 23a is formed of a P-channel thin film transistor, and the second holding switch 23b is formed of an N-channel thin film transistor. Therefore, the polarity of the fluctuation current ΔI caused by the punch-through voltage is reversed between the first holding switch 23a and the second holding switch 23b. According to the present embodiment, the differential current between the first drive current Ip and the second drive current In is taken at the time of light emission operation, not at the time of writing the signal current, and is supplied to the organic EL element 16 as the drive current. Yes. Therefore, the drive current Ie, which is a differential current, becomes (Ip−ΔI) − (In−ΔI), and the fluctuation current ΔI is canceled out, so that the influence of the punch-through voltage can be eliminated.

図9に示すこの発明の第4の実施形態に係る有機EL表示装置によれば、表示画素PXを構成している画素回路18において、第2スイッチ24bは、第2駆動トランジスタ22bのドレインと第2保持スイッチ23bのトレインとの間に設けられている。
第4の実施形態において、第2保持スイッチ23bをNチャネル型薄膜トランジスタで構成したことを除き、有機EL表示装置の構成および動作は前述した第3の実施形態と同一であり、同一の部分には同一の参照符号を付してその詳細な説明を省略する。そして、第4の実施形態においても、上記の実施形態と同様の作用効果を得ることができる。
According to the organic EL display device according to the fourth embodiment of the present invention shown in FIG. 9, in the pixel circuit 18 constituting the display pixel PX, the second switch 24b is connected to the drain of the second drive transistor 22b and the second 2 between the holding switch 23b and the train.
In the fourth embodiment, the configuration and operation of the organic EL display device are the same as those of the above-described third embodiment except that the second holding switch 23b is configured by an N-channel thin film transistor. The same reference numerals are assigned and detailed description thereof is omitted. And also in 4th Embodiment, the effect similar to said embodiment can be acquired.

本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。   The present invention is not limited to the above-described embodiments as they are, and can be embodied by modifying the constituent elements without departing from the scope of the invention in the implementation stage. In addition, various inventions can be formed by appropriately combining a plurality of components disclosed in the embodiment. For example, some components may be deleted from all the components shown in the embodiment. Furthermore, constituent elements over different embodiments may be appropriately combined.

前述した実施形態において、薄膜トランジスタの半導体層は、ポリシリコンに限らず、アモルファスシリコンで構成することも可能である。表示画素を構成する自己発光素子は、有機EL素子に限定されず自己発光可能な様々な表示素子を適用可能である。   In the above-described embodiments, the semiconductor layer of the thin film transistor is not limited to polysilicon, but can be composed of amorphous silicon. The self-luminous elements constituting the display pixels are not limited to organic EL elements, and various display elements capable of self-luminance are applicable.

図1は、本発明の第1の実施形態に係る有機EL表示装置を概略的に示す平面図である。FIG. 1 is a plan view schematically showing an organic EL display device according to the first embodiment of the present invention. 図2は、前記有機EL表示装置における表示画素の等価回路を示す平面図である。FIG. 2 is a plan view showing an equivalent circuit of display pixels in the organic EL display device. 図3は、前記有機EL表示装置の駆動トランジスタおよび有機EL素子を示す断面図である。FIG. 3 is a cross-sectional view showing a driving transistor and an organic EL element of the organic EL display device. 図4は、前記有機EL表示装置の第1信号電流書込み時における表示画素の等価回路を示す平面図である。FIG. 4 is a plan view showing an equivalent circuit of a display pixel when writing the first signal current in the organic EL display device. 図5は、前記有機EL表示装置の第2信号電流書込み時における表示画素の等価回路を示す平面図である。FIG. 5 is a plan view showing an equivalent circuit of the display pixel at the time of writing the second signal current in the organic EL display device. 図6は、前記有機EL表示装置の発光動作時における表示画素の等価回路を示す平面図である。FIG. 6 is a plan view showing an equivalent circuit of the display pixel during the light emitting operation of the organic EL display device. 図7は、この発明の第2の実施形態に係る有機EL表示装置における表示画素の等価回路を示す平面図である。FIG. 7 is a plan view showing an equivalent circuit of the display pixel in the organic EL display device according to the second embodiment of the present invention. 図8は、この発明の第3の実施形態に係る有機EL表示装置における表示画素の等価回路を示す平面図である。FIG. 8 is a plan view showing an equivalent circuit of a display pixel in an organic EL display device according to the third embodiment of the present invention. 図9は、この発明の第4の実施形態に係る有機EL表示装置における表示画素の等価回路を示す平面図である。FIG. 9 is a plan view showing an equivalent circuit of a display pixel in an organic EL display device according to the fourth embodiment of the present invention.

符号の説明Explanation of symbols

8…絶縁基板、 10…有機ELパネル、12…コントローラ、
14a、14b…走査線駆動回路、 15…信号線駆動回路、 16…有機EL素子、
18…画素回路、 20…画素スイッチ、 22a…第1駆動トランジスタ、
22b…第2駆動トランジスタ、 23a…第1保持スイッチ、
23b…第2保持スイッチ、 24a…第1スイッチ、 24b…第2スイッチ、
26…出力スイッチ、 40…IC部、 42a…第1定電流回路、
42b…第2定電流回路
8 ... Insulating substrate, 10 ... Organic EL panel, 12 ... Controller,
14a, 14b ... scanning line drive circuit, 15 ... signal line drive circuit, 16 ... organic EL element,
18 ... Pixel circuit, 20 ... Pixel switch, 22a ... First drive transistor,
22b ... second drive transistor, 23a ... first holding switch,
23b ... second holding switch, 24a ... first switch, 24b ... second switch,
26 ... Output switch, 40 ... IC section, 42a ... First constant current circuit,
42b ... Second constant current circuit

Claims (10)

表示素子と、前記表示素子に駆動電流を供給する画素回路とを含み、基板上にマトリクス状に配設された複数の画素部と、
前記画素部の列毎に接続された複数の映像信号線と、
前記映像信号線を介して前記画素回路に第1信号電流を供給した後、前記映像信号線を介して前記第1信号電流と異なる方向で前記画素回路へ第2信号電流を供給する信号線駆動回路と、を備え、
前記各画素回路は、前記映像信号線と画素回路との間に接続され前記画素部の選択および非選択を制御する画素スイッチと、前記画素部の選択時において前記第1信号電流に応じた第1駆動電流を供給するPチャネル型の第1駆動トランジスタおよび前記第2信号電流に応じた第2駆動電流を供給するNチャネル型の第2駆動トランジスタと、前記第1駆動トランジスタのソース、前記第2駆動トランジスタのソース、前記表示素子にそれぞれ接続された複数の電圧電源と、前記第1駆動トランジスタのソースとゲートとの間の電位を保持する第1保持容量と、トランジスタにより形成され、前記第1駆動トランジスタのゲートと前記画素スイッチとの間に接続され第1駆動トランジスタの導通、非導通を制御する第1保持スイッチと、トランジスタにより形成され前記第1保持スイッチのドレインと前記第1駆動トランジスタのドレインとに接続された第1スイッチと、トランジスタにより形成され前記第1保持スイッチのドレインと前記第2駆動トランジスタのドレインとに接続された第2スイッチと、トランジスタにより形成され前記第1スイッチおよび第2スイッチの接続点と前記表示素子との間に接続された出力スイッチと、前記第2駆動トランジスタのソースとゲートとの間の電位を保持する第2保持容量と、トランジスタにより形成され、前記第2駆動トランジスタのゲートとドレインとに接続され第2駆動トランジスタの導通、非導通を制御する第2保持スイッチと、を備え、
前記信号線駆動回路から前記映像信号線を介して前記画素回路の第1駆動トランジスタに第1信号電流を書き込んだ後、前記映像信号線を介して前記画素回路の第2駆動トランジスタに第2信号電流を書き込み、前記画素部の非選択時に、前記第1駆動トランジスタおよび第2駆動トランジスタから前記第1駆動電流と第2駆動電流とを出力し、これら第1および第2駆動電流の差分電流を駆動電流として前記表示素子へ出力するアクティブマトリクス型表示装置。
A plurality of pixel portions including a display element and a pixel circuit for supplying a driving current to the display element, the pixel parts being arranged in a matrix on the substrate;
A plurality of video signal lines connected to each column of the pixel portion;
A signal line drive that supplies a first signal current to the pixel circuit through the video signal line and then supplies a second signal current to the pixel circuit in a direction different from the first signal current through the video signal line. A circuit,
Each of the pixel circuits is connected between the video signal line and the pixel circuit, and controls a selection and non-selection of the pixel portion, and a first switch corresponding to the first signal current when the pixel portion is selected. A P-channel first driving transistor that supplies one driving current; an N-channel second driving transistor that supplies a second driving current according to the second signal current; a source of the first driving transistor; the source of the second driver transistor, wherein a plurality of voltage power supply connected respectively to the display element, a first holding capacitor for holding an electric potential between the source and gate of pre-Symbol first driving transistor, is formed by the transistor, the A first holding switch connected between the gate of the first driving transistor and the pixel switch and controlling conduction and non-conduction of the first driving transistor; A first switch formed by a transistor and connected to a drain of the first holding switch and a drain of the first driving transistor; and a drain of the first holding switch and a drain of the second driving transistor formed by a transistor. A connected second switch; an output switch formed by a transistor and connected between a connection point of the first switch and the second switch and the display element; and a source and a gate of the second drive transistor. A second holding capacitor that holds the potential of the second driving transistor and is connected to a gate and a drain of the second driving transistor and controls conduction and non-conduction of the second driving transistor.
A first signal current is written from the signal line driving circuit to the first driving transistor of the pixel circuit via the video signal line, and then a second signal is supplied to the second driving transistor of the pixel circuit via the video signal line. When a current is written and the pixel portion is not selected, the first drive current and the second drive current are output from the first drive transistor and the second drive transistor, and a differential current between the first and second drive currents is output. An active matrix display device that outputs a drive current to the display element.
前記信号線駆動回路は、定電圧電源と、NチャネルICを含み前記第1駆動トランジスタに第1信号電流を供給する第1定電流回路と、およびPチャネルICを含み前記第2駆動トランジスタに第2信号電流を供給する第2定電流回路とを備えている請求項1に記載のアクティブマトリクス型表示装置。 The signal line driving circuit includes a constant voltage power source, a first constant current circuit including an N-channel IC and supplying a first signal current to the first driving transistor, and a P-channel IC including a first constant current circuit. The active matrix display device according to claim 1, further comprising a second constant current circuit that supplies two signal currents. 前記第2スイッチは、前記第1保持スイッチのドレインと前記第2保持スイッチのドレインとの間に接続されている請求項に記載のアクティブマトリクス型表示装置。 2. The active matrix display device according to claim 1 , wherein the second switch is connected between a drain of the first holding switch and a drain of the second holding switch. 前記第2スイッチは、前記第2駆動トランジスタのドレインと前記第第2保持スイッチのドレインとの間に接続されている請求項に記載のアクティブマトリクス型表示装置。 2. The active matrix display device according to claim 1 , wherein the second switch is connected between a drain of the second drive transistor and a drain of the second holding switch. 前記第1保持スイッチおよび第2保持スイッチは、それぞれPチャネル型の薄膜トランジスタにより形成されている請求項1ないしのいずれか1項に記載のアクティブマトリクス型表示装置。 It said first holding switch and the second holding switch, each active matrix display device according to claims 1 are formed by P-channel type thin film transistor any one of four. 前記第1保持スイッチは、Pチャネル型の薄膜トランジスタにより形成され、前記第2保持スイッチはNチャネル型の薄膜トランジスタにより形成されている請求項ないし5のいずれか1項に記載のアクティブマトリクス型表示装置。 The first holding switch is formed by a P-channel thin film transistor, active matrix display device according to any one of the second holding switch claims 1 are formed by N-channel type thin film transistor 5 . 前記第1保持スイッチおよび第2保持スイッチは同一サイズに形成されている請求項に記載のアクティブマトリクス型表示装置。 The active matrix display device according to claim 6 , wherein the first holding switch and the second holding switch are formed in the same size. 前記第1スイッチ、第2スイッチおよび出力スイッチは、飽和領域で動作するゲート電位に設定されている請求項1ないし7のいずれか1項に記載のアクティブマトリクス型表示装置。 The active matrix display device according to any one of claims 1 to 7 , wherein the first switch, the second switch, and the output switch are set to a gate potential that operates in a saturation region. 前記トランジスタ、前記第1駆動トランジスタ、および第2駆動トランジスタは、半導体層にポリシリコンを用いた薄膜トランジスタで構成されている請求項に記載のアクティブマトリクス型表示装置。 Said transistor, said first driving transistor, and the second driving transistor, active matrix display device according to claim 1, which consists of thin film transistor using a polysilicon semiconductor layer. 前記表示素子は、対向する電極間に有機発光層を備えた自己発光素子である請求項1ないしのいずれか1項に記載のアクティブマトリクス型表示装置。 The display device is an active matrix display device according to any one of claims 1 is a self-light emitting device having an organic luminescent layer between opposed electrodes 9.
JP2005098656A 2005-03-30 2005-03-30 Active matrix display device Active JP5085011B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005098656A JP5085011B2 (en) 2005-03-30 2005-03-30 Active matrix display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005098656A JP5085011B2 (en) 2005-03-30 2005-03-30 Active matrix display device

Publications (2)

Publication Number Publication Date
JP2006276706A JP2006276706A (en) 2006-10-12
JP5085011B2 true JP5085011B2 (en) 2012-11-28

Family

ID=37211506

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005098656A Active JP5085011B2 (en) 2005-03-30 2005-03-30 Active matrix display device

Country Status (1)

Country Link
JP (1) JP5085011B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4207988B2 (en) * 2006-07-03 2009-01-14 セイコーエプソン株式会社 Light emitting device, pixel circuit driving method and driving circuit

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3866084B2 (en) * 2001-11-08 2007-01-10 松下電器産業株式会社 Active matrix display device and driving method thereof
JP4693338B2 (en) * 2002-05-17 2011-06-01 株式会社半導体エネルギー研究所 Display device
JP4089289B2 (en) * 2002-05-17 2008-05-28 株式会社日立製作所 Image display device
JP2004354883A (en) * 2003-05-30 2004-12-16 Nippon Hoso Kyokai <Nhk> Display element driving circuit and display device unit using the same
JP2004361737A (en) * 2003-06-05 2004-12-24 Nippon Hoso Kyokai <Nhk> Organic light emitting diode driving circuit and display device using the same
JP4655497B2 (en) * 2004-04-01 2011-03-23 セイコーエプソン株式会社 Pixel circuit driving method, pixel circuit, electro-optical device, and electronic apparatus

Also Published As

Publication number Publication date
JP2006276706A (en) 2006-10-12

Similar Documents

Publication Publication Date Title
JP4467910B2 (en) Active matrix display device
JP2005004173A (en) Electro-optical device and its driver
JP2009116115A (en) Active matrix display device and driving method
JP4039441B2 (en) Electro-optical device and electronic apparatus
KR20060096857A (en) Display device and driving method thereof
JP2010128183A (en) Active matrix type display device, and method for driving the same
KR20070040149A (en) Display device and driving method thereof
JP2007140276A (en) Active matrix type display device
US8094110B2 (en) Active matrix display device
JP2010122320A (en) Active matrix display device
JP2008102214A (en) Active matrix type display device
JP2007316513A (en) Active matrix type display device
JP2008134345A (en) Repair method of active matrix display
JP2009122196A (en) Active matrix display device and its driving method
JP2007004035A (en) Active matrix display device and method of driving active matrix display device
JP2010276783A (en) Active matrix type display
JP5085011B2 (en) Active matrix display device
JP5019217B2 (en) Active matrix display device and driving method thereof
JP4550372B2 (en) Active matrix display device
JP5127499B2 (en) Driving method of active matrix display device
JP2009053524A (en) Active matrix display device
JP2009069514A (en) Active-matrix type display, and driving method for the active-matrix type display
KR100560454B1 (en) A gate driving circuit of light emitting display
JP2009069395A (en) Active matrix display device and driving method thereof
JP2009216950A (en) Active matrix display device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110524

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110711

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111011

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20120529

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120807

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120905

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5085011

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150914

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250