JP5077276B2 - 受光素子及び固体撮像素子 - Google Patents
受光素子及び固体撮像素子 Download PDFInfo
- Publication number
- JP5077276B2 JP5077276B2 JP2009082762A JP2009082762A JP5077276B2 JP 5077276 B2 JP5077276 B2 JP 5077276B2 JP 2009082762 A JP2009082762 A JP 2009082762A JP 2009082762 A JP2009082762 A JP 2009082762A JP 5077276 B2 JP5077276 B2 JP 5077276B2
- Authority
- JP
- Japan
- Prior art keywords
- solid
- state imaging
- single crystal
- layer
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000003384 imaging method Methods 0.000 title claims description 66
- 239000013078 crystal Substances 0.000 claims description 75
- 239000004065 semiconductor Substances 0.000 claims description 71
- 238000006243 chemical reaction Methods 0.000 claims description 30
- 239000000463 material Substances 0.000 claims description 19
- 239000010410 layer Substances 0.000 description 120
- 229910052710 silicon Inorganic materials 0.000 description 45
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 43
- 239000010703 silicon Substances 0.000 description 43
- 239000000758 substrate Substances 0.000 description 39
- 238000000034 method Methods 0.000 description 23
- 229910003811 SiGeC Inorganic materials 0.000 description 19
- 239000010408 film Substances 0.000 description 19
- 150000001875 compounds Chemical class 0.000 description 12
- 108091006146 Channels Proteins 0.000 description 9
- 238000010586 diagram Methods 0.000 description 9
- 230000035945 sensitivity Effects 0.000 description 8
- 230000004888 barrier function Effects 0.000 description 7
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 5
- 238000001020 plasma etching Methods 0.000 description 5
- 238000005036 potential barrier Methods 0.000 description 5
- 238000003860 storage Methods 0.000 description 5
- 230000007423 decrease Effects 0.000 description 4
- 238000009826 distribution Methods 0.000 description 4
- 239000000203 mixture Substances 0.000 description 4
- 230000003321 amplification Effects 0.000 description 3
- 229910052799 carbon Inorganic materials 0.000 description 3
- 238000005315 distribution function Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000000608 laser ablation Methods 0.000 description 3
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- ATUOYWHBWRKTHZ-UHFFFAOYSA-N Propane Chemical compound CCC ATUOYWHBWRKTHZ-UHFFFAOYSA-N 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 238000002156 mixing Methods 0.000 description 2
- 238000001451 molecular beam epitaxy Methods 0.000 description 2
- 239000002994 raw material Substances 0.000 description 2
- SBIBMFFZSBJNJF-UHFFFAOYSA-N selenium;zinc Chemical compound [Se]=[Zn] SBIBMFFZSBJNJF-UHFFFAOYSA-N 0.000 description 2
- 239000013077 target material Substances 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- VLJQDHDVZJXNQL-UHFFFAOYSA-N 4-methyl-n-(oxomethylidene)benzenesulfonamide Chemical compound CC1=CC=C(S(=O)(=O)N=C=O)C=C1 VLJQDHDVZJXNQL-UHFFFAOYSA-N 0.000 description 1
- 229910002704 AlGaN Inorganic materials 0.000 description 1
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 229910000661 Mercury cadmium telluride Inorganic materials 0.000 description 1
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 229910003363 ZnMgO Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003575 carbonaceous material Substances 0.000 description 1
- 238000010000 carbonizing Methods 0.000 description 1
- 238000002109 crystal growth method Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000000171 gas-source molecular beam epitaxy Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- 239000003365 glass fiber Substances 0.000 description 1
- 229910021480 group 4 element Inorganic materials 0.000 description 1
- 229910021476 group 6 element Inorganic materials 0.000 description 1
- WPYVAWXEWQSOGY-UHFFFAOYSA-N indium antimonide Chemical compound [Sb]#[In] WPYVAWXEWQSOGY-UHFFFAOYSA-N 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 125000002524 organometallic group Chemical group 0.000 description 1
- 150000001282 organosilanes Chemical class 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 229910021340 platinum monosilicide Inorganic materials 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 239000001294 propane Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000001931 thermography Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Light Receiving Elements (AREA)
Description
本発明は、シリコンや化合物半導体等の半導体層内に光電変換素子が形成された、受光素子及び固体撮像素子に係わる。
固体撮像素子は、半導体層内に光電変換素子が形成されて構成される。
そして、固体撮像素子において、光電変換素子が形成された半導体層の表面準位に起因して、所謂暗電流が発生することが問題になる。
そして、固体撮像素子において、光電変換素子が形成された半導体層の表面準位に起因して、所謂暗電流が発生することが問題になる。
この暗電流は、主として、図７Ａのポテンシャル図に示すように、表面準位に捕獲された電子が伝導帯まで熱的に励起されることにより、表面空乏層の電界によって、光電変換素子を構成するフォトダイオードのｎ型半導体領域まで移動するために、発生するものである。
例えば、半導体層がシリコンである場合には、そのバンドギャップが１．１ｅＶであり、かつバーディーン・リミットによって、このバンドギャップが２：１に分割されるところに表面準位（及びフェルミレベル）が存在する。
従って、このとき表面準位に捕獲されている電子にとってのポテンシャル障壁は０．７ｅＶとなる。
例えば、半導体層がシリコンである場合には、そのバンドギャップが１．１ｅＶであり、かつバーディーン・リミットによって、このバンドギャップが２：１に分割されるところに表面準位（及びフェルミレベル）が存在する。
従って、このとき表面準位に捕獲されている電子にとってのポテンシャル障壁は０．７ｅＶとなる。
そこで、この表面準位に起因する暗電流を低減するために、フォトダイオードの表面にｐ＋層を設ける方法が採用されている（例えば、特許文献１参照。）。
これによって、ある程度暗電流が抑えられている。
即ち、図７Ｂのポテンシャル図に示すように、ｐ＋層の存在によって、表面準位に捕獲された電子にとってのポテンシャル障壁が１．０ｅＶとなり、ｐ＋層がない場合と比較して０．３ｅＶほど高くなる。これにより、熱的に励起される電子数を低減することができるため、暗電流を低減することができる。
これによって、ある程度暗電流が抑えられている。
即ち、図７Ｂのポテンシャル図に示すように、ｐ＋層の存在によって、表面準位に捕獲された電子にとってのポテンシャル障壁が１．０ｅＶとなり、ｐ＋層がない場合と比較して０．３ｅＶほど高くなる。これにより、熱的に励起される電子数を低減することができるため、暗電流を低減することができる。
シリコン基板の表面にｐ＋層を設けた場合には、その室温（Ｔ＝３００Ｋ）における暗電流の量が、ｐ＋層を設けない場合と比較して、フェルミディラックの分布関数から見積もって４桁減少する。
ここで、フェルミディラックの分布関数は、下記数１となる。
ここで、フェルミディラックの分布関数は、下記数１となる。
ただし、Ｅはエネルギーであり、ＥＦはフェルミエネルギーであり、Ｔは絶対温度であり、ｋはボルツマン定数であり、ｅは自然対数である。そして、Ｅ−ＥＦが、ポテンシャル障壁の大きさに対応する。
しかしながら、画素の微細化が進むに従い、各画素のフォトダイオードが受光する光量が減少することから、信号量も低下するため、相対的にＳ／Ｎ比が小さくなってしまう。
このため、シリコン基板の表面にｐ＋層を設けて暗電流の量が４桁減少しても、充分なＳ／Ｎ比を確保することができなくなり、例えば夜景の空を撮像しても、得られる画像にドット状のノイズとして現れることになる。
このため、シリコン基板の表面にｐ＋層を設けて暗電流の量が４桁減少しても、充分なＳ／Ｎ比を確保することができなくなり、例えば夜景の空を撮像しても、得られる画像にドット状のノイズとして現れることになる。
これは、通常、入射光量が少ない場合には、感度不足を補うために画像の信号をアンプ等でゲインを高くして信号強度を高くしているが、このとき信号強度と同時にノイズの強度が高められるので、結果として画像中のノイズが目立ってしまうからである。
今後、さらなる微細化が進むに従い、信号強度が減っていくため、シリコン基板の表面にｐ＋層を設けて暗電流によるノイズを低減するだけでは追いつかなくなる。
従って、充分なＳ／Ｎ比を確保するために新たな工夫が必要になる。
従って、充分なＳ／Ｎ比を確保するために新たな工夫が必要になる。
また、固体撮像素子に限らず、半導体層に光電変換素子を形成してフォトダイオードを構成した受光素子においても、受光素子の微細化が進むと、同様にＳ／Ｎ比が低下して、光電変換により得られた信号を、良好に検出することができなくなることが考えられる。
上述した問題の解決のために、本発明においては、暗電流によるノイズを低減することにより、充分なＳ／Ｎ比を確保することを可能にする受光素子及び固体撮像素子を提供するものである。
本発明の受光素子は、半導体層と、この半導体層内に形成された光電変換素子と、半導体層の、少なくとも光電変換素子が形成された部分の上に形成された、半導体層よりもバンドギャップが広い材料から成る単結晶層と、半導体層と単結晶層との間に設けられている超格子とを含むものである。
上述の本発明の受光素子の構成によれば、半導体層の、少なくとも光電変換素子が形成された部分の上に、この半導体層よりもバンドギャップが広い材料から成る単結晶層が形成されていることにより、単結晶層のバンドギャップが広いため、表面準位からの電子に対する障壁が大きくなり、この電子に起因する暗電流を低減することができる。
本発明の固体撮像素子は、半導体層と、この半導体層内に形成された光電変換素子と、半導体層の、少なくとも光電変換素子が形成された部分の上に形成された、半導体層よりもバンドギャップが広い材料から成る単結晶層と、半導体層と単結晶層との間に設けられている超格子とを含むものである。
上述の本発明の固体撮像素子の構成によれば、半導体層の、少なくとも光電変換素子が形成された部分の上に、この半導体層よりもバンドギャップが広い材料から成る単結晶層が形成されていることにより、単結晶層のバンドギャップが広いため、表面準位からの電子に対する障壁が大きくなり、この電子に起因する暗電流を低減することができる。
上述の本発明によれば、単結晶層により表面準位からの電子に対する障壁が大きくなり、この電子に起因する暗電流を低減することができ、例えば１２桁と大幅に低減することも可能になるため、入射光による信号のＳ／Ｎ比を飛躍的に改善することが可能になる。
これにより、暗い部屋等の入射光量が少ない撮像条件において、高感度化のために信号のゲインを高く設定しても、ノイズが目立ない画像を得ることが可能になる。
また、たとえ低感度の撮像素子であっても、入射光量に関係なく、アンプの増幅だけで高画質の画像を得ることが可能になる。
これにより、暗い部屋等の入射光量が少ない撮像条件において、高感度化のために信号のゲインを高く設定しても、ノイズが目立ない画像を得ることが可能になる。
また、たとえ低感度の撮像素子であっても、入射光量に関係なく、アンプの増幅だけで高画質の画像を得ることが可能になる。
そして、素子を微細化して入射光量が少なくなっても、充分なＳ／Ｎ比を確保することが可能になるため、感度不足を補うためにアンプで増幅するだけで、ノイズが目立たない良好な画像が得られる。
従って、素子を微細化することにより、固体撮像素子の多画素化を図ることができ、また受光素子を用いた光学装置や固体撮像装置の小型化を図ることができる。
従って、素子を微細化することにより、固体撮像素子の多画素化を図ることができ、また受光素子を用いた光学装置や固体撮像装置の小型化を図ることができる。
まず、本発明の具体的な実施の形態の説明に先立ち、本発明の概要について説明する。
本発明では、前述した課題を鑑みて、暗電流を有効的に減らす手段として、ワイドバンドギャップの材料から成る単結晶層を、光電変換素子が形成された半導体層（半導体基板、半導体エピタキシャル層、半導体基板及びその上の半導体エピタキシャル層等、単結晶の半導体層が該当する）の表面に接合させて、高いポテンシャル障壁を築く。
本発明では、前述した課題を鑑みて、暗電流を有効的に減らす手段として、ワイドバンドギャップの材料から成る単結晶層を、光電変換素子が形成された半導体層（半導体基板、半導体エピタキシャル層、半導体基板及びその上の半導体エピタキシャル層等、単結晶の半導体層が該当する）の表面に接合させて、高いポテンシャル障壁を築く。
例えば、フォトダイオードが形成されたｎ型Ｓｉ層の表面に立方晶系のＳｉＣ層を接合させると、ＳｉＣのバンドギャップを２．２ｅＶとすれば、深さ方向のポテンシャル分布を図３に示すように、ポテンシャル障壁が１．５ｅＶとなり、図７Ａや図７Ｂに示した場合よりも障壁が大きくなることから、暗電流が減少する。
この場合、前述したフェルミディラックの分布関数から、室温において１２桁ほど暗電流が減少することになる。
このように、暗電流が減少することにより、ノイズが低減されることから、Ｓ／Ｎ比が高くなる。これにより、入射光量が低い場合にアンプで信号を増幅しても、ノイズが目立たなくなる。
この場合、前述したフェルミディラックの分布関数から、室温において１２桁ほど暗電流が減少することになる。
このように、暗電流が減少することにより、ノイズが低減されることから、Ｓ／Ｎ比が高くなる。これにより、入射光量が低い場合にアンプで信号を増幅しても、ノイズが目立たなくなる。
上述したワイドバンドギャップ材料としては、各種の材料が考えられる。
例えば、化合物半導体である混晶系の組成比を変えることにより、バンドギャップを制御できる。例えばＡｌＧａＩｎＰ系混晶やＳｉＣ系混晶やＺｎＣｄＳｅ系混晶やＡｌＧａＩｎＮ系混晶が挙げられる。
例えば、化合物半導体である混晶系の組成比を変えることにより、バンドギャップを制御できる。例えばＡｌＧａＩｎＰ系混晶やＳｉＣ系混晶やＺｎＣｄＳｅ系混晶やＡｌＧａＩｎＮ系混晶が挙げられる。
そして、光電変換素子を形成する半導体層としてシリコン層を用いた場合には、製造の容易さ等も考慮すると、同じＶＩ族元素を用いたＳｉＣ系の相性が良い。
しかしながら、シリコンとＳｉＣとの格子不整の絶対値が大きいために、接合界面の所でミスフィット転位が発生しやすい。ここで述べている格子不整Δａとは、次式（数２）で定義することができる。
しかしながら、シリコンとＳｉＣとの格子不整の絶対値が大きいために、接合界面の所でミスフィット転位が発生しやすい。ここで述べている格子不整Δａとは、次式（数２）で定義することができる。
ここで、ａＳｉＣ，ａSiは、それぞれＳｉＣとＳｉの格子定数である。
このミスフィット転位の発生を防ぐためには、例えばＳｉＣの膜厚を臨界膜厚程度以下に薄くすればよい。例えば、ＳｉＣの膜厚を３０ｎｍ以下にすれば良いことが実験的に判っている。
さらに、ＳｉとＣの組成比が１：１のようにＣの組成比が高い場合には、さらに膜厚１５ｎｍ以下とより薄くすれば良いことも判っている。
このミスフィット転位の発生を防ぐためには、例えばＳｉＣの膜厚を臨界膜厚程度以下に薄くすればよい。例えば、ＳｉＣの膜厚を３０ｎｍ以下にすれば良いことが実験的に判っている。
さらに、ＳｉとＣの組成比が１：１のようにＣの組成比が高い場合には、さらに膜厚１５ｎｍ以下とより薄くすれば良いことも判っている。
また、ＳｉＣにＧｅを含有させてＳｉＧｅＣ系混晶とすることにより、格子不整Δａの絶対値を小さくしても良い。
ここで、表１にＳｉ，Ｇｅ，Ｃの結晶構造と格子定数を示す。
ここで、表１にＳｉ，Ｇｅ，Ｃの結晶構造と格子定数を示す。
表１に示すように、Ｃの格子定数がＳｉの格子定数よりも小さいために、ＳｉＣ系だけでは格子不整Δａの絶対値が大きくなる。
そこで、Ｓｉの格子定数より大きいＧｅをＳｉＣに混ぜることによって、格子不整Δａの絶対値をある程度小さくすることができる。
このようにＳｉＧｅＣにより単結晶層を形成する場合にも、単結晶層の膜厚を、好ましくは３０ｎｍ以下、より好ましくは１５ｎｍ以下にする。
なお、Ｃを含まないＳｉＧｅは、バンドギャップがＳｉよりも小さいため、このＳｉＧｅＣ系を単結晶層に用いる場合には、Ｃを含有させる必要がある。
そこで、Ｓｉの格子定数より大きいＧｅをＳｉＣに混ぜることによって、格子不整Δａの絶対値をある程度小さくすることができる。
このようにＳｉＧｅＣにより単結晶層を形成する場合にも、単結晶層の膜厚を、好ましくは３０ｎｍ以下、より好ましくは１５ｎｍ以下にする。
なお、Ｃを含まないＳｉＧｅは、バンドギャップがＳｉよりも小さいため、このＳｉＧｅＣ系を単結晶層に用いる場合には、Ｃを含有させる必要がある。
上述のようにＧｅを入れてＳｉＧｅＣ系混晶とすることにより結晶性を高めることができるが、別の方法でも結晶性を高くすることも可能である。
即ち、Ｓｉ層等の半導体層と、ＳｉＣ層又はＳｉＧｅＣ層等の単結晶層との間の界面に、厚さ１５ｎｍ以下の歪み超格子を１層以上入れることにより、この歪み超格子により、歪みが緩和されたり、転位が膜面方向に抜けたりするため、結晶性が高くなる。この場合の超格子の薄膜は、Ｓｉと格子定数の異なるものであれば良い。即ち、例えばＳｉＧｅＣ系で組成比の異なる層をＳｉ基板の上に多層に積層しても同様な効果が得られる。
即ち、Ｓｉ層等の半導体層と、ＳｉＣ層又はＳｉＧｅＣ層等の単結晶層との間の界面に、厚さ１５ｎｍ以下の歪み超格子を１層以上入れることにより、この歪み超格子により、歪みが緩和されたり、転位が膜面方向に抜けたりするため、結晶性が高くなる。この場合の超格子の薄膜は、Ｓｉと格子定数の異なるものであれば良い。即ち、例えばＳｉＧｅＣ系で組成比の異なる層をＳｉ基板の上に多層に積層しても同様な効果が得られる。
上述した化合物の単結晶層の薄膜を得るためには、ＣＶＤ（化学的気相成長）法、ＭＯＣＶＤ（有機金属ＣＶＤ）法、プラズマＣＶＤ法、ＭＢＥ（分子線エピタキシー）法、レーザアブレーション法、スパッタリング法等、一般的な結晶成長方法であれば可能である。
または、カーボン等炭素系の材料をシリコンの表面に付着させた後に、アニール処理を施す等の方法によってシリコンの表面を炭化させることにより、表面にＳｉＣ層を形成しても良い。
または、カーボン等炭素系の材料をシリコンの表面に付着させた後に、アニール処理を施す等の方法によってシリコンの表面を炭化させることにより、表面にＳｉＣ層を形成しても良い。
上述したバンドギャップの広い単結晶層は、前述したように、膜厚をあまり厚くし過ぎると、半導体層との間でミスフィット転移が発生するため、数十ｎｍ以下とすることが望ましい。
一方、膜厚をあまり薄くし過ぎると、トンネル効果が生じて、障壁としての役割を充分に果たせなくなるため、２ｎｍ以上、より好ましくは５ｎｍ以上にする。
一方、膜厚をあまり薄くし過ぎると、トンネル効果が生じて、障壁としての役割を充分に果たせなくなるため、２ｎｍ以上、より好ましくは５ｎｍ以上にする。
なお、バンドギャップの広い層を、単結晶層ではなく、非晶質層や多結晶層にすると、下の半導体層との界面に準位が形成されて、暗電流を充分に低減することができなくなるため、好ましくない。
続いて、本発明の具体的な実施の形態を説明する。
本発明の一実施の形態として、固体撮像素子の概略構成図（模式的平面図）を図１に示す。
本実施の形態は、本発明の固体撮像素子をＣＣＤ固体撮像素子に適用したものである。
本発明の一実施の形態として、固体撮像素子の概略構成図（模式的平面図）を図１に示す。
本実施の形態は、本発明の固体撮像素子をＣＣＤ固体撮像素子に適用したものである。
この固体撮像素子１は、受光部としてフォトダイオードＰＤがマトリクス状に多数配置され、受光部（フォトダイオードＰＤ）の各列に対応して、それぞれ垂直方向（図中縦方向）に延びる垂直ＣＣＤレジスタ２が設けられ、各垂直ＣＣＤレジスタ２の一端に水平方向（図中横方向）に延びる水平ＣＣＤレジスタ３が接続され、さらに水平ＣＣＤレジスタ３の一端に、出力アンプ４を介して出力部５が接続されて構成されている。
また、図１の固体撮像素子１の受光部を含む断面図を図２に示す。
図２に示すように、ｎ型のシリコン基板１１の上部にｐ型半導体ウエル領域１２が形成され、このｐ型半導体ウエル領域１２に、フォトダイオードＰＤ及び垂直ＣＣＤレジスタ２を構成する半導体領域が形成されている。
フォトダイオードＰＤは、いわゆる光電変換素子となるものであり、ｐ型半導体ウエル領域１２の上部にｎ型の電荷蓄積領域１３が形成され、これら領域１２，１３によりダイオードが構成されている。
垂直ＣＣＤレジスタ２では、ｐ型半導体ウエル領域１２の表面付近に、信号電荷が転送されるｎ型転送チャネル領域１５が形成され、ｎ型転送チャネル領域１５の下に第２のｐ型半導体ウエル領域１４が形成されている。
また、フォトダイオードＰＤのｎ型の電荷蓄積領域１３と、右側のｎ型転送チャネル領域１５との間には、ｐ型のチャネルストップ領域１６が形成されており、このチャネルストップ領域１６により、信号電荷がｎ型の電荷蓄積領域１３から右側のｎ型転送チャネル領域１５に流れ込まないようにしている。
フォトダイオードＰＤのｎ型の電荷蓄積領域１３と、左側のｎ型転送チャネル領域１５との間は、読み出しゲート領域１７となっている。
図２に示すように、ｎ型のシリコン基板１１の上部にｐ型半導体ウエル領域１２が形成され、このｐ型半導体ウエル領域１２に、フォトダイオードＰＤ及び垂直ＣＣＤレジスタ２を構成する半導体領域が形成されている。
フォトダイオードＰＤは、いわゆる光電変換素子となるものであり、ｐ型半導体ウエル領域１２の上部にｎ型の電荷蓄積領域１３が形成され、これら領域１２，１３によりダイオードが構成されている。
垂直ＣＣＤレジスタ２では、ｐ型半導体ウエル領域１２の表面付近に、信号電荷が転送されるｎ型転送チャネル領域１５が形成され、ｎ型転送チャネル領域１５の下に第２のｐ型半導体ウエル領域１４が形成されている。
また、フォトダイオードＰＤのｎ型の電荷蓄積領域１３と、右側のｎ型転送チャネル領域１５との間には、ｐ型のチャネルストップ領域１６が形成されており、このチャネルストップ領域１６により、信号電荷がｎ型の電荷蓄積領域１３から右側のｎ型転送チャネル領域１５に流れ込まないようにしている。
フォトダイオードＰＤのｎ型の電荷蓄積領域１３と、左側のｎ型転送チャネル領域１５との間は、読み出しゲート領域１７となっている。
シリコン基板１１の上には、ゲート絶縁膜１８を介して、多結晶シリコンから成る転送電極１９が形成されている。転送電極１９は、読み出しゲート部１７と転送チャネル領域１５上とチャネルストップ領域１６上とにまたがって形成され、この転送電極１９の開口に対応してフォトダイオードＰＤの電荷蓄積領域１３が形成されている。
転送電極１９上には、ＳｉＯ２から成る層間絶縁膜２０を介して、Ａｌから成る遮光膜２１が形成されている。この遮光膜２１は、転送電極１９の上方から側面に跨って形成され、かつフォトダイオードＰＤの電荷蓄積領域１３上に開口を有している。
転送電極１９上には、ＳｉＯ２から成る層間絶縁膜２０を介して、Ａｌから成る遮光膜２１が形成されている。この遮光膜２１は、転送電極１９の上方から側面に跨って形成され、かつフォトダイオードＰＤの電荷蓄積領域１３上に開口を有している。
本実施の形態の固体撮像素子１においては、特に、受光部のフォトダイオード（光電変換素子）ＰＤが形成されたシリコン基板１１上に接合して、シリコン基板１１のシリコンよりもバンドギャップの広い材料、例えばＳｉＣやＳｉＧｅＣから成る単結晶層２５を設けている。
この単結晶層２５を設けたことにより、従来の構成と比較して、暗電流を大幅に低減することができる。
この単結晶層２５を設けたことにより、従来の構成と比較して、暗電流を大幅に低減することができる。
前述したように、ＳｉＣやＳｉＧｅＣを単結晶層２５に用いる場合には、単結晶層２５の膜厚を３０ｎｍ以下にすることが望ましい。例えば１０ｎｍ程度の膜厚とする。
単結晶層２５を形成する工程は、例えばＣＶＤ法等、前述した各種方法を採用することができる。
上述の本実施の形態の固体撮像素子１の構成によれば、フォトダイオードＰＤが形成されたシリコン基板１１上に接合して、シリコン基板１１のシリコンよりもバンドギャップの広い材料から成る単結晶層２５を設けていることにより、この単結晶層２５のバンドギャップが広いため、表面準位からの電子に対する障壁が大きくなり、この電子に起因する暗電流を低減することができる。そして、暗電流を例えば１２桁と大幅に低減することも可能になり、入射光による信号のＳ／Ｎ比を飛躍的に改善することができる。
これにより、暗い部屋等の入射光量が少ない撮像条件において、高感度化のために信号のゲインを高く設定しても、ノイズが目立ない画像を得ることが可能になる。
また、固体撮像素子１が低感度であっても、入射光量に関係なく、アンプの増幅だけで高画質の画像を得ることが可能になる。
これにより、暗い部屋等の入射光量が少ない撮像条件において、高感度化のために信号のゲインを高く設定しても、ノイズが目立ない画像を得ることが可能になる。
また、固体撮像素子１が低感度であっても、入射光量に関係なく、アンプの増幅だけで高画質の画像を得ることが可能になる。
そして、固体撮像素子１の画素を微細化して入射光量が少なくなっても、充分なＳ／Ｎ比を確保することが可能になるため、感度不足を補うためにアンプで増幅するだけで、ノイズが目立たない良好な画像が得られる。
従って、固体撮像素子１の画素を微細化することにより、固体撮像素子１の多画素化や固体撮像装置の小型化を図ることができる。
従って、固体撮像素子１の画素を微細化することにより、固体撮像素子１の多画素化や固体撮像装置の小型化を図ることができる。
（実施例）
ここで、実際に、本実施の形態の固体撮像素子１を作製して、特性を調べた。
ここで、実際に、本実施の形態の固体撮像素子１を作製して、特性を調べた。
まず、単結晶層２５としてＳｉＣ層を形成した、固体撮像素子１を作製した。
シリコン基板１１の上に、例えばＣＶＤ法を用いて、単結晶層２５としてＳｉＣ層を例えば膜厚１０ｎｍ程度結晶成長させた。このとき、例えば、原料としてＣ３Ｈ８とモノシランＳｉＨ４とを使用して、基板温度を１１００℃以下とした。
なお、ＣＶＤ法以外の他の方法により、ＳｉＣ層を形成することも可能である。例えば、レーザアブレーション法では、ターゲット材料にＳｉＣを用いて結晶成長させることが可能である。
その後に、通常のＣＣＤ固体撮像素子の製造工程と同様の工程を行って、図１及び図２に示した本実施の形態の固体撮像素子１を作製した。
シリコン基板１１の上に、例えばＣＶＤ法を用いて、単結晶層２５としてＳｉＣ層を例えば膜厚１０ｎｍ程度結晶成長させた。このとき、例えば、原料としてＣ３Ｈ８とモノシランＳｉＨ４とを使用して、基板温度を１１００℃以下とした。
なお、ＣＶＤ法以外の他の方法により、ＳｉＣ層を形成することも可能である。例えば、レーザアブレーション法では、ターゲット材料にＳｉＣを用いて結晶成長させることが可能である。
その後に、通常のＣＣＤ固体撮像素子の製造工程と同様の工程を行って、図１及び図２に示した本実施の形態の固体撮像素子１を作製した。
作製した固体撮像素子１を使用して、実際に撮像を行ったところ、暗電流が非常に少なくなり、暗い条件で撮像してもノイズが目立たない画像が得られた。
次に、単結晶層２５としてＳｉＧｅＣ層を形成した、固体撮像素子１を作製した。
シリコン基板１１を、ＮＨ４ＯＨ，Ｈ２Ｏ２，Ｈ２Ｏの混合液（混合比は１：１：５）に１０分間浸すことにより、表面を洗浄した。
その後、ＨＦ（ＨＦ：Ｈ２Ｏ＝１：５０）処理を１０秒行うことにより、シリコン基板１１表面の自然酸化膜を除去した。
このような工程を経ることによって、シリコン基板１１の表面を清浄化すると、その後の結晶成長の結晶性が向上する。
このように前処理を行って、自然酸化膜を除去したシリコン基板１１を基板ホルダーに設置した。
シリコン基板１１を、ＮＨ４ＯＨ，Ｈ２Ｏ２，Ｈ２Ｏの混合液（混合比は１：１：５）に１０分間浸すことにより、表面を洗浄した。
その後、ＨＦ（ＨＦ：Ｈ２Ｏ＝１：５０）処理を１０秒行うことにより、シリコン基板１１表面の自然酸化膜を除去した。
このような工程を経ることによって、シリコン基板１１の表面を清浄化すると、その後の結晶成長の結晶性が向上する。
このように前処理を行って、自然酸化膜を除去したシリコン基板１１を基板ホルダーに設置した。
次に、減圧ＣＶＤ法を用いて、シリコン基板１１上に単結晶層２５となるＳｉＧｅＣ層を成膜した。
まず、圧力１×１０４Ｐａ、基板温度１１５０℃で、水素ガスの流量を１リットル／分とした条件のもとで、さらにプロパンＣ３Ｈ８を４５０μｍｏｌ／分の条件で供給して、この状態で２分間保持することにより、シリコン基板１１の表面を炭化させた。
さらに、減圧ＣＶＤ法によって、原料ガスのモノシランＳｉＨ４とＣ３Ｈ８とＧｅＨ4とを、それぞれ、３６μｍｏｌ／分と５９μｍｏｌ／分と１０μｍｏｌ／分の条件で同時供給することにより、ＳｉＧｅＣ結晶をシリコン基板上に３０秒間成長させた。この結果、単結晶層２５となるＳｉＧｅＣ層をほぼ１０ｎｍの膜厚で成膜することができた。
まず、圧力１×１０４Ｐａ、基板温度１１５０℃で、水素ガスの流量を１リットル／分とした条件のもとで、さらにプロパンＣ３Ｈ８を４５０μｍｏｌ／分の条件で供給して、この状態で２分間保持することにより、シリコン基板１１の表面を炭化させた。
さらに、減圧ＣＶＤ法によって、原料ガスのモノシランＳｉＨ４とＣ３Ｈ８とＧｅＨ4とを、それぞれ、３６μｍｏｌ／分と５９μｍｏｌ／分と１０μｍｏｌ／分の条件で同時供給することにより、ＳｉＧｅＣ結晶をシリコン基板上に３０秒間成長させた。この結果、単結晶層２５となるＳｉＧｅＣ層をほぼ１０ｎｍの膜厚で成膜することができた。
なお、ここでは減圧ＣＶＤ法を用いたが、その他の方法によりＳｉＧｅＣ層を形成することも可能である。例えば、レーザアブレーション法では、ターゲット材料にＳｉＧｅＣを用いて結晶成長させることが可能であり、有機シラン系材料等の有機金属系材料を用いたガスソースＭＢＥ法でも結晶成長させることが可能である。
その後に、通常のＣＣＤ固体撮像素子の製造工程と同様の工程を行って、図１及び図２に示した本実施の形態の固体撮像素子１を作製した。
作製した固体撮像素子１を使用して、実際に撮像を行ったところ、暗電流が非常に少なくなり、暗い条件で撮像してもノイズが目立たない画像が得られた。
上述の実施の形態では、単結晶層２５を、シリコン基板１１上に全面的に形成したが、例えば、電気特性を良くする等の目的で、フォトダイオードＰＤ部以外の単結晶層を、ＲＩＥ（反応性イオンエッチング）法等のエッチング方法で除去しても良い。この場合、リソグラフィ技術でフォトダイオード部をマスクで保護してからエッチングを行っても良い。
この場合の実施の形態を次に示す。
この場合の実施の形態を次に示す。
続いて、本発明の他の実施の形態の固体撮像素子の概略構成図（断面図）を図４に示す。
本実施の形態の固体撮像素子３０では、例えばＳｉＣ又はＳｉＧｅＣから成る単結晶層２６が、シリコン基板１１のフォトダイオードＰＤ部のみの表面に形成されている。この単結晶層２６は、シリコン基板１１の上に接合して形成されている。
その他の構成は、先の実施の形態の固体撮像素子１と同様であるため、同一符号を付して重複説明を省略する。
本実施の形態の固体撮像素子３０では、例えばＳｉＣ又はＳｉＧｅＣから成る単結晶層２６が、シリコン基板１１のフォトダイオードＰＤ部のみの表面に形成されている。この単結晶層２６は、シリコン基板１１の上に接合して形成されている。
その他の構成は、先の実施の形態の固体撮像素子１と同様であるため、同一符号を付して重複説明を省略する。
単結晶層２６は、例えば、全面的に単結晶層２６となる膜を成膜した後に、フォトダイオードＰＤ部以外の単結晶層を、ＲＩＥ（反応性イオンエッチング）法等のエッチング方法で除去することにより、形成することができる。
上述の本実施の形態の固体撮像素子３０の構成によれば、シリコン基板１１のフォトダイオードＰＤ部上に接合して、シリコン基板１１のシリコンよりもバンドギャップの広い材料から成る単結晶層２６を設けていることにより、この単結晶層２６のバンドギャップが広いため、表面準位からの電子に対する障壁が大きくなり、この電子に起因する暗電流を低減することができる。そして、暗電流を例えば１２桁と大幅に低減することも可能になり、入射光による信号のＳ／Ｎ比を飛躍的に改善することができる。
これにより、暗い部屋等の入射光量が少ない撮像条件において、高感度化のために信号のゲインを高く設定しても、ノイズが目立ない画像を得ることが可能になる。
また、固体撮像素子３０が低感度であっても、入射光量に関係なく、アンプの増幅だけで高画質の画像を得ることが可能になる。
これにより、暗い部屋等の入射光量が少ない撮像条件において、高感度化のために信号のゲインを高く設定しても、ノイズが目立ない画像を得ることが可能になる。
また、固体撮像素子３０が低感度であっても、入射光量に関係なく、アンプの増幅だけで高画質の画像を得ることが可能になる。
そして、固体撮像素子３０の画素を微細化して入射光量が少なくなっても、充分なＳ／Ｎ比を確保することが可能になるため、感度不足を補うためにアンプで増幅するだけで、ノイズが目立たない良好な画像が得られる。
従って、固体撮像素子３０の画素を微細化することにより、固体撮像素子３０の多画素化や固体撮像装置の小型化を図ることができる。
従って、固体撮像素子３０の画素を微細化することにより、固体撮像素子３０の多画素化や固体撮像装置の小型化を図ることができる。
ここで、実際に、図４に示した実施の形態の固体撮像素子３０を作製して、特性を調べた。
前述したと同様に、前処理及びＳｉＧｅＣ層の成膜を行って、シリコン基板１１上に単結晶層２６となるＳｉＧｅＣ層を形成した。
次に、リソグラフィ技術とＲＩＥ技術とにより、フォトダイオードＰＤ部以外のＳｉＧｅＣ層を除去して、フォトダイオードＰＤ部のみにＳｉＧｅＣから成る単結晶層２６を残した。
次に、リソグラフィ技術とＲＩＥ技術とにより、フォトダイオードＰＤ部以外のＳｉＧｅＣ層を除去して、フォトダイオードＰＤ部のみにＳｉＧｅＣから成る単結晶層２６を残した。
その後に、通常のＣＣＤ固体撮像素子の製造工程と同様の工程を行って、図４に示した本実施の形態の固体撮像素子３０を作製した。
作製した固体撮像素子３０を使用して、実際に撮像を行ったところ、暗電流が非常に少なくなり、暗い条件で撮像してもノイズが目立たない画像が得られた。
なお、マスクを用いて、フォトダイオードＰＤ部のみに単結晶層が形成されるようにしてもよい。
例えば、フォトダイオードＰＤ部以外のシリコン基板１１の上をマスクで覆って、シリコン基板１１の表面を炭化させる。これにより、フォトダイオードＰＤ部のみに単結晶層が形成される。
なお、この場合に作製される固体撮像素子は、その断面図を図５に示すように、フォトダイオードＰＤ部に形成される単結晶層２７が、シリコン基板１１の内部に入り込んで形成される点が図４の構成とは異なっている。
例えば、フォトダイオードＰＤ部以外のシリコン基板１１の上をマスクで覆って、シリコン基板１１の表面を炭化させる。これにより、フォトダイオードＰＤ部のみに単結晶層が形成される。
なお、この場合に作製される固体撮像素子は、その断面図を図５に示すように、フォトダイオードＰＤ部に形成される単結晶層２７が、シリコン基板１１の内部に入り込んで形成される点が図４の構成とは異なっている。
上述の各実施の形態では、シリコン基板１１にＳｉＣ又はＳｉＧｅＣから成る単結晶層２５，２６，２７を形成していたが、単結晶層には、基板１１のシリコンよりもバンドギャップが広いその他の材料を用いることも可能である。
ここで、ＳｉＣ以外の、バンドギャップがシリコンＳｉよりも広い材料を、以下に格子定数と共にリストアップする。以下に挙げた材料は、すべてシリコンＳｉと同じ立方晶系を有するものである。これは、シリコン上にエピタキシャル成長させるためには、同じ立方晶系であることが望ましいからである。
ここで、ＳｉＣ以外の、バンドギャップがシリコンＳｉよりも広い材料を、以下に格子定数と共にリストアップする。以下に挙げた材料は、すべてシリコンＳｉと同じ立方晶系を有するものである。これは、シリコン上にエピタキシャル成長させるためには、同じ立方晶系であることが望ましいからである。
材料 バンドギャップＥｇ（ｅＶ） 格子定数ａ（Å）
ＧａＡｓ １．４３ ５．６５４
ＡｌＡｓ ２．１６ ５．６６
ＧａＮ ３．２７ ４．５５
ＡｌＮ ６．８ ４．４５
ＺｎＳｅ ２．６７ ５．６６７
ＺｎＳ ３．７０ ５．４１
ＭｇＳｅ ３．６ ５．６２
ＭｇＳ ４．５ ５．８９
ＧａＡｓ １．４３ ５．６５４
ＡｌＡｓ ２．１６ ５．６６
ＧａＮ ３．２７ ４．５５
ＡｌＮ ６．８ ４．４５
ＺｎＳｅ ２．６７ ５．６６７
ＺｎＳ ３．７０ ５．４１
ＭｇＳｅ ３．６ ５．６２
ＭｇＳ ４．５ ５．８９
ここで、ＧａＡｓとＡｌＡｓとＧａＮとＡｌＮはＩＩＩ−Ｖ族化合物半導体であり、ＡｌＧａＡｓ系三元混晶でもＡｌＧａＮ系三元混晶としても良い。これ以外のＩＩＩ−Ｖ族化合物半導体としてＡｌＧａＩｎＰ系四元混晶等も存在する。
また、ＺｎＳｅとＺｎＳはＩＩ−ＶＩ族化合物半導体であり、ＺｎＭｇＳＳｅ系四元混晶としても良い。ＩＩ−ＶＩ族化合物半導体では、この他にＺｎＭｇＯ系三元混晶等も存在する。
また、ＺｎＳｅとＺｎＳはＩＩ−ＶＩ族化合物半導体であり、ＺｎＭｇＳＳｅ系四元混晶としても良い。ＩＩ−ＶＩ族化合物半導体では、この他にＺｎＭｇＯ系三元混晶等も存在する。
また、本発明は、シリコン以外の半導体層に光電変換素子を形成した固体撮像素子にも適用することができる。
例えば、化合物半導体層に光電変換素子（フォトダイオード）を形成した固体撮像素子に対しても、本発明を適用することができる。
０．９μｍ〜１．７μｍの波長領域の赤外線を検知するには、光電変換素子を形成する半導体層に、ＧａＩｎＡｓ等の化合物が使用される。
また、３μｍ〜５μｍの波長領域の赤外線を検知するには、光電変換素子を形成する半導体層に、ＩｎＳｂやＰｔＳｉ等の化合物が使用される。
さらに、８μｍ〜１４μｍの波長領域を検出するには、光電変換素子を構成する半導体層に、ＨｇＣｄＴｅ等の化合物がよく使用される。
このような赤外領域を検知することによって、例えば、石英ガラスファイバーの光通信用のフォトダイオードや温度情報を得る固体撮像素子（通称；赤外線サーモグラフィー）にも本発明を適用することができる。
例えば、化合物半導体層に光電変換素子（フォトダイオード）を形成した固体撮像素子に対しても、本発明を適用することができる。
０．９μｍ〜１．７μｍの波長領域の赤外線を検知するには、光電変換素子を形成する半導体層に、ＧａＩｎＡｓ等の化合物が使用される。
また、３μｍ〜５μｍの波長領域の赤外線を検知するには、光電変換素子を形成する半導体層に、ＩｎＳｂやＰｔＳｉ等の化合物が使用される。
さらに、８μｍ〜１４μｍの波長領域を検出するには、光電変換素子を構成する半導体層に、ＨｇＣｄＴｅ等の化合物がよく使用される。
このような赤外領域を検知することによって、例えば、石英ガラスファイバーの光通信用のフォトダイオードや温度情報を得る固体撮像素子（通称；赤外線サーモグラフィー）にも本発明を適用することができる。
これらの材料はバンドギャップが狭いため、光電変換素子を形成する半導体層に用いて、その表面に、より広いバンドギャップを有する単結晶層を接合させることにより、シリコン基板とＳｉＣ系との接合と同様に、暗電流を低減する効果が得られる。
また、化合物半導体に限らず、シリコン以外のＩＶ族元素例えばＧｅからなる半導体層に光電変換素子（フォトダイオード）を形成した構成にも、本発明を適用することが可能である。
また、化合物半導体に限らず、シリコン以外のＩＶ族元素例えばＧｅからなる半導体層に光電変換素子（フォトダイオード）を形成した構成にも、本発明を適用することが可能である。
上述の各実施の形態では、ＣＣＤ固体撮像素子に本発明を適用したが、本発明は、その他の構成の固体撮像素子、例えばＣＭＯＳ型固体撮像素子にも適用することができる。
本発明の固体撮像素子のさらに他の実施の形態の概略構成図（模式的平面図）を図６に示す。本実施の形態は、本発明をＣＭＯＳ型固体撮像素子に適用したものである。
図６に示すように、この固体撮像素子５０は、受光部となるフォトダイオードＰＤがマトリクス状に配置され、各フォトダイオードＰＤがそれぞれセルアンプ５１を介して信号線５２，５３に接続されて成る。信号線は、垂直シフトレジスタ５４に接続された垂直信号線５２と、水平信号線５３とから成り、これらの信号線５２，５３の交点付近に各画素のフォトダイオードＰＤが設けられている。
水平信号線５３は、ノイズキャンセル回路５５とその図中下方のＭＯＳトランジスタとを介して、信号電圧を出力する信号線に接続されている。
ＭＯＳトランジスタのゲートは、水平シフトレジスタ５６に接続され、水平シフトレジスタ５６によってＭＯＳトランジスタのオン・オフが行われる。
図６に示すように、この固体撮像素子５０は、受光部となるフォトダイオードＰＤがマトリクス状に配置され、各フォトダイオードＰＤがそれぞれセルアンプ５１を介して信号線５２，５３に接続されて成る。信号線は、垂直シフトレジスタ５４に接続された垂直信号線５２と、水平信号線５３とから成り、これらの信号線５２，５３の交点付近に各画素のフォトダイオードＰＤが設けられている。
水平信号線５３は、ノイズキャンセル回路５５とその図中下方のＭＯＳトランジスタとを介して、信号電圧を出力する信号線に接続されている。
ＭＯＳトランジスタのゲートは、水平シフトレジスタ５６に接続され、水平シフトレジスタ５６によってＭＯＳトランジスタのオン・オフが行われる。
本実施の形態では、図示は省略するが、フォトダイオードＰＤやＭＯＳトランジスタのソース・ドレイン領域が形成された半導体層の、少なくともフォトダイオードＰＤ部上に、半導体層よりもバンドギャップの広い単結晶層を設ける。
これにより、前述したＣＣＤ固体撮像素子に適用した各実施の形態と同様に、暗電流を大幅に低減することが可能になり、固体撮像素子５０の画素を微細化して入射光量が少なくなっても、充分なＳ／Ｎ比を確保することが可能になるため、感度不足を補うためにアンプで増幅するだけで、ノイズが目立たない良好な画像が得られる。
従って、固体撮像素子５０の画素を微細化することにより、固体撮像素子５０の多画素化や固体撮像装置の小型化を図ることができる。
これにより、前述したＣＣＤ固体撮像素子に適用した各実施の形態と同様に、暗電流を大幅に低減することが可能になり、固体撮像素子５０の画素を微細化して入射光量が少なくなっても、充分なＳ／Ｎ比を確保することが可能になるため、感度不足を補うためにアンプで増幅するだけで、ノイズが目立たない良好な画像が得られる。
従って、固体撮像素子５０の画素を微細化することにより、固体撮像素子５０の多画素化や固体撮像装置の小型化を図ることができる。
また、本発明は、フォトダイオードＰＤ等の光電変換素子をマトリクス状に配置した構成に限らず、光電変換素子から成る画素を一列ごとに互い違いに（略市松状に）配置した構成や、画素を一列又は数列配置した構成（ラインセンサ等）にも適用することが可能である。
また、本発明は、固体撮像素子に限らず、単結晶半導体層にフォトダイオード（光電変換素子）を形成して成る受光素子にも適用することが可能である。
そして、例えば、ノイズが少ない高性能なセンサーとして、フォトダイオード又はＰＩＮフォトダイオードやショットキー型光センサーにも適用することが可能である。
そして、例えば、ノイズが少ない高性能なセンサーとして、フォトダイオード又はＰＩＮフォトダイオードやショットキー型光センサーにも適用することが可能である。
さらに、本発明を適用した受光素子と、半導体レーザや発光ダイオード等の発光素子とを、共通基板に取り付けてハイブリッドな構成としたり、半導体基板や半導体層を共用することによりモノリシックな光学装置を構成したりすることも可能である。
なお、本発明に係る受光素子及び固体撮像素子を製造する際に、半導体層に光電変換素子を構成する半導体領域やその他の半導体領域を形成する工程と、多結晶層を形成する工程とは、どちらの工程を先に行っても構わない。
本発明は、上述の実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲でその他様々な構成が取り得る。
１，３０，４０，５０ 固体撮像素子、２ 垂直ＣＣＤレジスタ、３ 水平ＣＣＤレジスタ、４ 出力アンプ、１１ シリコン基板、１２ ｐ型半導体ウエル領域、１３ （ｎ型の）電荷蓄積領域、１５ 転送チャネル領域、１９ 転送電極、２１ 遮光膜、２５，２６，２７ 単結晶層、５１ セルアンプ、５２ 垂直信号線、５３ 水平信号線、５４ 垂直シフトレジスタ、５５ ノイズキャンセル回路、５６ 水平シフトレジスタ、ＰＤ フォトダイオード
Claims (4)
- 半導体層と、
前記半導体層内に形成された光電変換素子と、
前記半導体層の、少なくとも前記光電変換素子が形成された部分の上に形成された、前記半導体層よりもバンドギャップが広い材料から成る単結晶層と、
前記半導体層と前記単結晶層との間に設けられている超格子とを含む
受光素子。 - 前記単結晶層の厚さが、３０ｎｍ以下である請求項１に記載の受光素子。
- 半導体層と、
前記半導体層内に形成された光電変換素子と、
前記半導体層の、少なくとも前記光電変換素子が形成された部分の上に形成された、前記半導体層よりもバンドギャップが広い材料から成る単結晶層と、
前記半導体層と前記単結晶層との間に設けられている超格子とを含む
固体撮像素子。 - 前記単結晶層の厚さが、３０ｎｍ以下である請求項３に記載の固体撮像素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009082762A JP5077276B2 (ja) | 2009-03-30 | 2009-03-30 | 受光素子及び固体撮像素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009082762A JP5077276B2 (ja) | 2009-03-30 | 2009-03-30 | 受光素子及び固体撮像素子 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004371602A Division JP4507876B2 (ja) | 2004-12-10 | 2004-12-22 | 固体撮像素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2009147393A JP2009147393A (ja) | 2009-07-02 |
| JP5077276B2 true JP5077276B2 (ja) | 2012-11-21 |
Family
ID=40917557
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009082762A Expired - Fee Related JP5077276B2 (ja) | 2009-03-30 | 2009-03-30 | 受光素子及び固体撮像素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5077276B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5854375B2 (ja) * | 2010-12-24 | 2016-02-09 | ボンドテック株式会社 | 接合装置および接合方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02196474A (ja) * | 1989-01-25 | 1990-08-03 | Nec Corp | 半導体受光素子 |
| JPH06216404A (ja) * | 1993-01-14 | 1994-08-05 | Hamamatsu Photonics Kk | Ｕｖフォトディテクタ |
| JP3441101B2 (ja) * | 1993-02-12 | 2003-08-25 | 浜松ホトニクス株式会社 | 電子管 |
| JP4136009B2 (ja) * | 1995-02-02 | 2008-08-20 | 住友電気工業株式会社 | ｐｉｎ型受光素子、およびｐｉｎ型受光素子の製造方法 |
| JP4507876B2 (ja) * | 2004-12-22 | 2010-07-21 | ソニー株式会社 | 固体撮像素子 |
-
2009
- 2009-03-30 JP JP2009082762A patent/JP5077276B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2009147393A (ja) | 2009-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI463647B (zh) | 固態成像裝置及其製造方法，及成像設備 | |
| JP6112472B2 (ja) | 受光デバイスの製造方法 | |
| JP5842894B2 (ja) | 半導体素子 | |
| US8237126B2 (en) | X-ray imaging device and method for the manufacturing thereof | |
| JP5691154B2 (ja) | 受光素子アレイ及びエピタキシャルウェハ | |
| US20080087914A1 (en) | Extreme Ultraviolet (EUV) Detectors Based Upon Aluminum Nitride (ALN) Wide Bandgap Semiconductors | |
| JP2010093229A (ja) | 固体撮像装置の製造方法、固体撮像装置および固体撮像装置の製造基板 | |
| US9608148B2 (en) | Semiconductor element and method for producing the same | |
| WO2012073539A1 (ja) | 受光素子、検出装置、半導体エピタキシャルウエハ、およびこれらの製造方法 | |
| US9281427B2 (en) | Semiconductor device | |
| Zhang et al. | Thin-film antimonide-based photodetectors integrated on Si | |
| US8665363B2 (en) | Solid-state image device, method for producing the same, and image pickup apparatus | |
| JP6589662B2 (ja) | 半導体積層体および受光素子 | |
| JP7458696B2 (ja) | 半導体積層体および受光素子 | |
| WO2016171009A1 (ja) | 半導体積層体、受光素子および半導体積層体の製造方法 | |
| JP6613923B2 (ja) | 半導体積層体、受光素子および半導体積層体の製造方法 | |
| JP4507876B2 (ja) | 固体撮像素子 | |
| US9929301B2 (en) | Semiconductor stack and semiconductor device | |
| JP6488855B2 (ja) | 半導体積層体、受光素子および半導体積層体の製造方法 | |
| JP6488854B2 (ja) | 半導体積層体および受光素子 | |
| JP5077276B2 (ja) | 受光素子及び固体撮像素子 | |
| JP5299333B2 (ja) | 固体撮像素子 | |
| TWI416716B (zh) | 固態影像裝置，其製造方法，及攝像設備 | |
| JP2009283603A (ja) | 検出装置、受光素子アレイおよびその製造方法 | |
| JP7516730B2 (ja) | 赤外線センサおよび光検出方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090330 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A132 Effective date: 20120605 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120706 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120731 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120813 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150907 Year of fee payment: 3 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 5077276 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150907 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |