JP5077076B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP5077076B2 JP5077076B2 JP2008143526A JP2008143526A JP5077076B2 JP 5077076 B2 JP5077076 B2 JP 5077076B2 JP 2008143526 A JP2008143526 A JP 2008143526A JP 2008143526 A JP2008143526 A JP 2008143526A JP 5077076 B2 JP5077076 B2 JP 5077076B2
- Authority
- JP
- Japan
- Prior art keywords
- heat sink
- cut
- solder
- semiconductor chip
- resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Description
[半導体装置の構造]
図1乃至図3に示すように、本発明の第1の実施の形態に係る半導体装置1は、表面2A及びそれに対向する裏面2Bを有し、側面2Cの一部に半田濡れ性を判定する判定部20を有する放熱板2と、放熱板2の表面2A上に配設された半導体チップ4と、半導体チップ4の側面に沿って配設され、半導体チップ4の端子40に電気的に接続されたリード5と、放熱板2の裏面2B及び判定部20は露出させ、半導体チップ4、リード5の一部(インナーリード部)50及び放熱板2の表面2A上を被覆する樹脂封止部7とを備え、放熱板2の判定部20を樹脂封止部7の最外郭を越えない位置に配設し、判定部20の一部の表面(第1の切断面201)において放熱板2の表面2A側から裏面2B側に渡って半田に対して濡れ性を有しかつ判定部20の他の一部の表面(第2の切断面202)に比べて樹脂封止部7の樹脂の接着力を減少するメッキ膜205を備える。
次に、前述の第1の実施の形態に係る半導体装置1の製造方法を説明する。
このように構成される第1の実施の形態に係る半導体装置1においては、判定部20の一部(第1の切断面201)にメッキ膜205を備えたので、判定部20の樹脂残り71を軽減し、判定部20への半田8の染み出しを確実に実行することができる。更に、第1の実施の形態に係る半導体装置1においては、判定部20が樹脂封止部7の最外郭を越えない位置に配設されているので、パッケージサイズが樹脂封止部7の外形サイズにより決定することができ、小型化を図ることができる。
本発明の第2の実施の形態は、前述の第1の実施の形態に係る半導体装置1において、放熱板2上に複数の半導体チップを搭載した例を説明するものである。
図19に示すように、第2の実施の形態の第1の構造に係る半導体装置1は、放熱板2の表面2A上に配設された第1の半導体チップ41と、この第1の半導体チップ41上に積層された第2の半導体チップ42とを備えている。すなわち、半導体装置1は、複数の第1の半導体チップ41及び第2の半導体チップ42を1つの樹脂封止部7により封止している。
図20に示すように、第2の実施の形態の第2の構造に係る半導体装置1は、放熱板2の表面2A上に配設された第1の半導体チップ41と、この第1の半導体チップ41とは異なる領域において放熱板2の表面2A上に配設された第2の半導体チップ42と、更に第1の半導体チップ41と第2の半導体チップ42との間の領域において放熱板2の表面2A上に配設された第3の半導体チップ43とを備えている。すなわち、半導体装置1は、複数の第1の半導体チップ41、第2の半導体チップ42及び第3の半導体チップ43を1つの樹脂封止部7により封止している。
上記のように、本発明を複数の実施の形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものでない。本発明は様々な代替実施の形態、実施例及び運用技術に適用することができる。
2…放熱板
2A…表面
2B…裏面
2C…側面
20…判定部
201…第1の切断面
201A、202A…剪断面
201B、202B…破断面
202…第2の切断面
205…メッキ膜
21…枠体
22…切断領域
4、41−43…半導体チップ
40…端子
5…リード
51…インナーリード部
52…アウターリード部
55…リードフレーム
6…ワイヤ
7…樹脂封止部
70、71…樹脂残り
8…半田
9…実装基板
91、92…端子
Claims (2)
- 表面及びそれに対向する裏面及び前記表面から前記裏面を向かう側面を有し、前記側面の一部の周囲に沿って互いに隣接して配置された第1の切断面と該第1の切断面よりも外側に突出する第2の切断面を有し半田濡れ性を判定する判定部を有する放熱板と、
前記放熱板の前記表面上に配設された半導体チップと、
前記半導体チップの端子に電気的に接続されたリードと、
前記放熱板の前記裏面及び前記判定部は露出させ、前記半導体チップ、前記リードの一部及び前記放熱板の前記表面上を被覆する樹脂封止部と、
前記判定部の前記第1の切断面上に前記放熱板の前記表面側から前記裏面側に渡って配置された、前記裏面から前記表面に向けて前記側面を這い上がる半田に対して濡れ性を有しかつ前記判定部の他の一部の表面に比べて前記樹脂封止部の樹脂の付着力を減少するメッキ膜と
を備え、
前記放熱板の前記判定部を前記樹脂封止部の最外郭を越えない位置に配設し、前記放熱板の実装後に前記放熱板の前記裏面から前記表面に向けて前記メッキ膜上を這い上がる前記半田を外観検査できることを特徴とする半導体装置。 - 放熱板が切断領域を介在して連接された枠体において、前記枠体の前記切断領域の幅方向の一部を樹脂封止部の最外郭を越えない位置において第1の打抜き加工により切断する工程と、
前記切断領域の前記第1の打抜き加工により切断された第1の切断面に、半田に対して濡れ性を有しかつ前記第1の切断面に比べて前記樹脂封止部の樹脂の接着力を減少するメッキ膜を形成する工程と、
リードが連接されたリードフレームに前記枠体を装着する工程と、
前記切断領域の幅方向の残りの一部を前記樹脂封止部の最外郭を越えない位置において第2の打抜き加工により切断し、前記枠体から前記放熱板を分離するとともに、前記切断領域の前記第1の切断面及び前記第2の打抜き加工により切断された、前記第1の切断面よりも外側に突出して前記第1の切断面と隣接する第2の切断面を有し、半田濡れ性を判定する判定部を形成する工程と、
前記放熱板の表面上に半導体チップをマウントする工程と、
前記半導体チップの端子と前記リードとの間を電気的に接続する工程と、
前記放熱板の前記表面に対向する裏面及び前記判定部は露出させ、前記半導体チップ、前記リードの一部及び前記放熱板の前記表面上を前記樹脂封止部により被覆する工程と、
前記リードフレームから前記リードを切断すると共に、前記判定部の前記メッキ膜上に意図せずに付着した前記樹脂封止部の樹脂残りを除去する工程と、
実装基板の表面上に半田を介して前記放熱板の前記裏面を接合するステップと、
前記半田が前記放熱板の前記裏面から前記表面に向かって前記メッキ膜上に這い上がっているか否かを検査することによって、半田接合の良否を判定するステップと
を備えたことを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008143526A JP5077076B2 (ja) | 2008-05-30 | 2008-05-30 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008143526A JP5077076B2 (ja) | 2008-05-30 | 2008-05-30 | 半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009290129A JP2009290129A (ja) | 2009-12-10 |
JP5077076B2 true JP5077076B2 (ja) | 2012-11-21 |
Family
ID=41459021
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008143526A Expired - Fee Related JP5077076B2 (ja) | 2008-05-30 | 2008-05-30 | 半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5077076B2 (ja) |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2889213B2 (ja) * | 1996-12-10 | 1999-05-10 | 松下電器産業株式会社 | 高周波電力用半導体装置 |
JP2005005522A (ja) * | 2003-06-12 | 2005-01-06 | Nec Tokin Corp | チップ型コンデンサ及びその製造方法と同コンデンサに用いられるリードフレーム |
-
2008
- 2008-05-30 JP JP2008143526A patent/JP5077076B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009290129A (ja) | 2009-12-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10141246B2 (en) | Leadframe package with side solder ball contact and method of manufacturing | |
US7768105B2 (en) | Pre-molded clip structure | |
JP4634146B2 (ja) | 半導体ダイパッケージを形成する方法 | |
US6465276B2 (en) | Power semiconductor package and method for making the same | |
US9418918B2 (en) | Lead for connection to a semiconductor device | |
US8076181B1 (en) | Lead plating technique for singulated IC packages | |
JP7089388B2 (ja) | 半導体装置および半導体装置の製造方法 | |
KR101787687B1 (ko) | 기판 어댑터를 구비하는 반도체 소자를 제조하기 위한 방법, 고체 기판 어댑터를 구비하는 반도체 소자 및 반도체 소자를 접촉시키는 방법 | |
JP3664045B2 (ja) | 半導体装置の製造方法 | |
JP2010097963A (ja) | 回路基板及びその製造方法、電子部品モジュール | |
US20210265214A1 (en) | Methods and apparatus for an improved integrated circuit package | |
JP2004207275A (ja) | 回路装置およびその製造方法 | |
US20140349447A1 (en) | Method of manufacturing semiconductor device | |
US20180151482A1 (en) | Electronic device, manufacturing method and lead frame for same | |
KR102132056B1 (ko) | 전력 반도체 모듈 및 이의 제조 방법 | |
US10115699B2 (en) | Method for manufacturing wire bonding structure, wire bonding structure, and electronic device | |
JP2009164240A (ja) | 半導体装置 | |
JP5077076B2 (ja) | 半導体装置及びその製造方法 | |
JP2008034601A (ja) | 半導体装置およびその製造方法 | |
JP4305424B2 (ja) | 半導体装置及びその製造方法 | |
JP2016146457A (ja) | 半導体装置およびその製造方法 | |
JP2006237503A (ja) | 半導体装置およびその製造方法 | |
JP5119092B2 (ja) | 半導体装置の製造方法 | |
WO2023100733A1 (ja) | 半導体装置、および、半導体装置の製造方法 | |
JP2000183263A (ja) | 半導体パッケージの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110412 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120326 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120522 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120702 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120731 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120813 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150907 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5077076 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |