JP5076315B2 - Wiring board and flip chip mounting structure - Google Patents

Wiring board and flip chip mounting structure Download PDF

Info

Publication number
JP5076315B2
JP5076315B2 JP2005372873A JP2005372873A JP5076315B2 JP 5076315 B2 JP5076315 B2 JP 5076315B2 JP 2005372873 A JP2005372873 A JP 2005372873A JP 2005372873 A JP2005372873 A JP 2005372873A JP 5076315 B2 JP5076315 B2 JP 5076315B2
Authority
JP
Japan
Prior art keywords
semiconductor chip
wiring
wiring board
chip
wiring conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005372873A
Other languages
Japanese (ja)
Other versions
JP2007173738A (en
Inventor
弘之 津国
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Business Innovation Corp
Original Assignee
Fuji Xerox Co Ltd
Fujifilm Business Innovation Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Xerox Co Ltd, Fujifilm Business Innovation Corp filed Critical Fuji Xerox Co Ltd
Priority to JP2005372873A priority Critical patent/JP5076315B2/en
Publication of JP2007173738A publication Critical patent/JP2007173738A/en
Application granted granted Critical
Publication of JP5076315B2 publication Critical patent/JP5076315B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body

Landscapes

  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

本発明は、半導体チップがフリップチップ（Flip Chip）方式によって実装される配線基板及びフリップチップ実装構造に関する。   The present invention relates to a wiring board on which a semiconductor chip is mounted by a flip chip method and a flip chip mounting structure.

近年、半導体チップを配線基板に実装する方法として、配線基板に半導体チップを直接接続するフリップチップ方式が広く採用されている。フリップチップ方式は、実装面積が小さく、半導体パッケージの小型化、実装の効率化および電子機器等の高速動作が可能であるという特徴を有している。   In recent years, as a method of mounting a semiconductor chip on a wiring board, a flip chip method in which the semiconductor chip is directly connected to the wiring board has been widely adopted. The flip chip method has a feature that a mounting area is small, a semiconductor package can be downsized, mounting efficiency can be increased, and high-speed operation of an electronic device or the like is possible.

フリップチップ方式による半導体チップの実装方法は、大別して以下の２つがある。
（１）半導体チップを配線基板に搭載した後、半導体チップと配線基板の隙間に封止樹脂を外部から注入及び充填する方法。
（２）配線基板の所定領域に封止樹脂を塗布した後、半導体チップを封止樹脂上に位置決めしてから降下させ、封止樹脂が半導体チップと配線基板の間からはみ出る状態にして封止する方法。 The semiconductor chip mounting method by the flip chip method is roughly divided into the following two methods.
(1) A method of injecting and filling sealing resin into the gap between the semiconductor chip and the wiring board after mounting the semiconductor chip on the wiring board.
(2) After applying a sealing resin to a predetermined region of the wiring board, the semiconductor chip is positioned on the sealing resin and then lowered so that the sealing resin protrudes between the semiconductor chip and the wiring board. how to.

しかし、上記した実装方法は、いずれも、封止樹脂が広がり或いは充填されていく間に、封止樹脂の流動によって空気を封止樹脂内に巻き込み、気泡（ボイド）を生じさせるという問題がある。   However, each of the mounting methods described above has a problem in that air is entrained in the sealing resin by the flow of the sealing resin and bubbles are generated while the sealing resin is spread or filled. .

図１２は、封止樹脂内に気泡が発生した半導体装置を示す。この半導体装置１０は、配線基板１００上に半導体チップ２００をフリップチップ方式により実装している。配線基板１００は、所定間隔に設けられた配線導体１０１を有し、その先端を覆うようにして半導体チップ２００が実装されている。半導体チップ２００は、配線導体１０１のそれぞれの先端部に接続されたバンプ（bump）２０１を有する。   FIG. 12 shows a semiconductor device in which bubbles are generated in the sealing resin. In this semiconductor device 10, a semiconductor chip 200 is mounted on a wiring board 100 by a flip chip method. The wiring substrate 100 has wiring conductors 101 provided at a predetermined interval, and a semiconductor chip 200 is mounted so as to cover the tip. The semiconductor chip 200 has bumps 201 connected to the respective leading ends of the wiring conductors 101.

なお、配線基板１００上のチップ搭載領域１００ａに半導体チップ２００を搭載した後、半導体チップ２００と配線基板１００の間に熱硬化性の封止樹脂が注入されるが、ここでは図示を省略している。   In addition, after mounting the semiconductor chip 200 on the chip mounting region 100a on the wiring substrate 100, a thermosetting sealing resin is injected between the semiconductor chip 200 and the wiring substrate 100, but the illustration is omitted here. Yes.

図１２のように、気泡３００が、封止樹脂の流動によって配線導体１０１とバンプ２０１が接続される接続部１０１ａ周辺に存在することがある。気泡３００が接続部１０１ａ周辺に存在すると、半導体チップ２００と配線基板１００との間の接続強度が低下し、半導体装置１０の信頼性が損なわれる。   As shown in FIG. 12, the bubbles 300 may exist around the connection portion 101a where the wiring conductor 101 and the bump 201 are connected by the flow of the sealing resin. If the bubble 300 exists around the connection portion 101a, the connection strength between the semiconductor chip 200 and the wiring substrate 100 is reduced, and the reliability of the semiconductor device 10 is impaired.

この対策として、配線基板の隣接パターン間にダミーパターンを設け、或いは配線層の先端形状をくさび状または円弧状にしておき、接着剤の充填がバンプや配線層の周囲に行きわたるようにし、気泡をチップ搭載領域１００ａの外へ排出する方法が知られている（例えば、特許文献１参照。）。
特開平６−５７３５号公報 As a countermeasure, a dummy pattern is provided between adjacent patterns on the wiring board, or the tip shape of the wiring layer is made in a wedge shape or an arc shape so that the adhesive is spread around the bumps and the wiring layer. Is known to be discharged out of the chip mounting area 100a (see, for example, Patent Document 1).
JP-A-6-5735

しかし、従来のフリップチップ実装構造は、半導体チップが大きい、配線導体のピッチが広いなど、樹脂の流動性を損なわない条件であれば、大きな気泡の排出は期待できるが、十数〜１００μｍ程度の小さいものは排出されにくい。更に、配線導体のピッチが狭いと、図１２のように、気泡３００が接続部１０１ａにとどまってしまい、電気的絶縁性が低下するという問題がある。   However, in the conventional flip chip mounting structure, large bubbles can be expected to be discharged under conditions that do not impair the fluidity of the resin, such as a large semiconductor chip and a wide wiring conductor pitch, but about 10 to 100 μm. Small ones are hard to be discharged. Furthermore, when the pitch of the wiring conductor is narrow, as shown in FIG. 12, the bubbles 300 remain in the connection portion 101a, and there is a problem that the electrical insulation is lowered.

従って、本発明の目的は、配線基板と半導体チップの接続の信頼性を向上させることができる配線基板及びフリップチップ実装構造を提供することにある。   Accordingly, an object of the present invention is to provide a wiring board and a flip chip mounting structure that can improve the reliability of connection between the wiring board and the semiconductor chip.

本発明の第１の態様は、上記目的を達成するため、半導体チップがバンプを介して実装され、前記半導体チップが熱硬化性樹脂により封止される配線基板において、絶縁性を有する基材と、前記基材の前記半導体チップが実装される面に形成された複数の配線導体と、前記複数の配線導体の前記バンプとの接続部よりも内側に設けられ、前記熱硬化性樹脂に含まれる気泡を把持する気泡把持部とを備え、前記気泡把持部は、前記複数の配線導体に絶縁して形成され、格子状に配置された複数の開口を有するダミー配線導体であることを特徴とする配線基板を提供する。 In order to achieve the above object, according to a first aspect of the present invention, in a wiring board in which a semiconductor chip is mounted via bumps and the semiconductor chip is sealed with a thermosetting resin, an insulating base material and , Provided on the inner side of the connection portion between the plurality of wiring conductors formed on the surface of the substrate on which the semiconductor chip is mounted and the bumps of the plurality of wiring conductors, and included in the thermosetting resin and a bubble gripper for gripping the bubble, the bubble gripping portion is formed by an insulating before Symbol plurality of wiring conductors, and characterized in that it is a dummy wiring conductor having a plurality of openings arranged in a grid pattern Provided is a wiring board.

上記第１の態様によれば、熱硬化性樹脂内で発生した気泡は、気泡把持部によって把持され、接続部に到達しなくなり、電気的絶縁性の低下を防ぐことができる。ダミー配線導体によって気泡が接続部に到達しなくなる。また、開口によって気泡を把持することができる。 According to the first aspect, the bubbles generated in the thermosetting resin are gripped by the bubble gripping part and do not reach the connection part, and a decrease in electrical insulation can be prevented. Air bubbles do not reach the connecting portion due to the dummy wiring conductor. Further, the bubbles can be gripped by the openings.

前記気泡把持部は、ダミーバンプを有する構成にすることができる。基材と半導体チップとの間を外側に移動する気泡をダミーバンプにより阻止することが可能となる。   The bubble gripping portion can be configured to have dummy bumps. It is possible to prevent bubbles moving outside between the base material and the semiconductor chip by dummy bumps.

前記バンプは、予め前記複数の配線導体に設けられている構成にすることができる。   The bumps may be provided in advance on the plurality of wiring conductors.

本発明の第２の態様は、上記目的を達成するため、前記配線基板と、前記配線基板上にバンプを介して実装される半導体チップと、前記半導体チップを封止する熱硬化性樹脂とを備えたことを特徴とするフリップチップ実装構造を提供する。   In order to achieve the above object, a second aspect of the present invention includes the wiring board, a semiconductor chip mounted on the wiring board via bumps, and a thermosetting resin that seals the semiconductor chip. Provided is a flip chip mounting structure comprising the above.

本発明によれば、封止樹脂内に発生した気泡がバンプと配線基板の接続部周辺に存在しないようにしたので、配線基板と半導体チップの接続の信頼性を向上させることができる。   According to the present invention, since the bubbles generated in the sealing resin do not exist around the connection portion between the bump and the wiring board, the reliability of the connection between the wiring board and the semiconductor chip can be improved.

［第１の実施の形態］
（半導体装置の構成）
図１は、本発明の第１の実施の形態に係る半導体装置を示し、（ａ）は平面図、（ｂ）は（ａ）のＡ部詳細図である。 [First Embodiment]
(Configuration of semiconductor device)
1A and 1B show a semiconductor device according to a first embodiment of the present invention, in which FIG. 1A is a plan view and FIG. 1B is a detailed view of a portion A of FIG.

この半導体装置１は、図１（ａ）に示すように、配線導体２１を有する配線基板２と、配線基板２上のチップ搭載領域２ａにフリップチップ方式により実装された半導体チップ３とを備えている。   As shown in FIG. 1A, the semiconductor device 1 includes a wiring board 2 having wiring conductors 21 and a semiconductor chip 3 mounted on a chip mounting region 2a on the wiring board 2 by a flip chip method. Yes.

半導体チップ３と配線導体２１は、図１（ｂ）に示すように、半田、Ａｕ等からなるバンプ４を介して接続されている。また、バンプ４は、半導体チップ３の下面に設けられている図示しない電極に接続されている。   As shown in FIG. 1B, the semiconductor chip 3 and the wiring conductor 21 are connected via bumps 4 made of solder, Au, or the like. The bump 4 is connected to an electrode (not shown) provided on the lower surface of the semiconductor chip 3.

なお、配線基板２の基材と半導体チップ３との間（例えば、ギャップ３０μｍ）は、熱硬化性のエポキシ系樹脂等からなる封止樹脂で封止されるが、ここでは図示を省略している。   The space between the substrate of the wiring board 2 and the semiconductor chip 3 (for example, a gap of 30 μm) is sealed with a sealing resin made of a thermosetting epoxy resin or the like, but the illustration is omitted here. Yes.

フリップチップ方式により実装される半導体チップ３は、ベアチップにバンプを設けたフリップチップ型の半導体チップのみならず、ベアチップとバンプの間に基板（インターポーザ）が存在し、ベアチップの表面および側面を樹脂で封止したＣＳＰ（Chip Size Package）型の半導体チップも含まれる。   The semiconductor chip 3 mounted by the flip chip method is not only a flip chip type semiconductor chip in which bumps are provided on the bare chip but also a substrate (interposer) between the bare chip and the bumps, and the surface and side surfaces of the bare chip are made of resin. A sealed CSP (Chip Size Package) type semiconductor chip is also included.

配線基板２は、例えば、テープ状、プラスチック基板、セラミック等の基材と、基材の表面に上記配線導体２１を含む導電パターンが銅等の導電性材料から形成されている。   The wiring board 2 is formed of a conductive material such as copper, and a base material such as a tape, a plastic substrate, or a ceramic, and a conductive pattern including the wiring conductor 21 on the surface of the base material.

配線導体２１は、所定の厚さ（例えば１０〜２５μｍ）および所定の幅を有し、チップ搭載領域２ａの対向する２辺に所定の間隔を有して複数設けられている。また、配線導体２１は、チップ搭載領域２ａの外側から内側へ延在し、かつ、バンプ４に接続可能な長さ以上の長さを有している。すなわち、配線導体２１の先端部は、バンプ４との接続部２１ａより延伸した気泡把持部としてのダミー配線導体部２１ｂを設けている。ダミー配線導体部２１ｂは、気泡が接続部２１ａに到達しない長さ、具体的には、配線ピッチｐの３倍以上の長さＬを有することが望ましい。   The wiring conductor 21 has a predetermined thickness (for example, 10 to 25 μm) and a predetermined width, and a plurality of wiring conductors 21 are provided at predetermined intervals on two opposing sides of the chip mounting region 2a. Further, the wiring conductor 21 extends from the outside to the inside of the chip mounting area 2 a and has a length that is equal to or longer than the length that can be connected to the bump 4. That is, the tip end portion of the wiring conductor 21 is provided with a dummy wiring conductor portion 21b as a bubble gripping portion extending from the connection portion 21a with the bump 4. It is desirable that the dummy wiring conductor portion 21b has a length that prevents bubbles from reaching the connection portion 21a, specifically, a length L that is three times or more the wiring pitch p.

（第１の実装方法）
次に、図１の半導体装置の実装方法について説明する。図２（ａ）〜（ｃ）は、図１の配線基板２に半導体チップ３を実装する第１の実装方法を示す。 (First mounting method)
Next, a method for mounting the semiconductor device of FIG. 1 will be described. 2A to 2C show a first mounting method for mounting the semiconductor chip 3 on the wiring board 2 of FIG.

まず、配線導体２１が設けられている配線基板２と、チップ底面３ａ側にバンプ４を実装済みの半導体チップ３を用意する。次に、図２の（ａ）のように、半導体チップ３を配線基板２のチップ搭載領域２ａの上方に位置決めする。なお、バンプ４が設けれている電極は、チップ底面３ａと面一でも、チップ底面３ａ内に凹んだ位置に設けられていても、チップ底面３ａから下方に突出するように設けられていてもよい。   First, the wiring board 2 provided with the wiring conductor 21 and the semiconductor chip 3 on which the bumps 4 are mounted on the chip bottom surface 3a side are prepared. Next, as shown in FIG. 2A, the semiconductor chip 3 is positioned above the chip mounting area 2 a of the wiring board 2. It should be noted that the electrodes on which the bumps 4 are provided may be flush with the chip bottom surface 3a, may be provided in a recessed position in the chip bottom surface 3a, or may be provided so as to protrude downward from the chip bottom surface 3a. Good.

次に、半導体チップ３を降下し、図２の（ｂ）のように、配線導体２１の接続部２１ａにバンプ４が接触した時点で降下を停止する。   Next, the semiconductor chip 3 is lowered, and the descent is stopped when the bump 4 comes into contact with the connection portion 21a of the wiring conductor 21 as shown in FIG.

次に、図２の（ｃ）のように、半導体チップ３のチップ底面３ａと配線基板２の間に、熱硬化性の封止樹脂５を半導体チップ３の周囲からはみ出る程度に注入する。封止樹脂５を注入後、封止樹脂５を加熱硬化し、更に、半導体チップ３のバンプ４と配線導体２１とを電気的に接続する。以上により、半導体チップ３の配線基板２への実装が完了する。   Next, as shown in FIG. 2C, a thermosetting sealing resin 5 is injected between the chip bottom surface 3 a of the semiconductor chip 3 and the wiring substrate 2 so as to protrude from the periphery of the semiconductor chip 3. After injecting the sealing resin 5, the sealing resin 5 is heated and cured, and the bumps 4 of the semiconductor chip 3 and the wiring conductor 21 are electrically connected. Thus, the mounting of the semiconductor chip 3 on the wiring board 2 is completed.

（第２の実装方法）
図３（ａ）〜（ｃ）は、図１の配線基板２に半導体チップ３を実装する第２の実装方法を示す。この実装方法は、第１の実装方法において、バンプ４が配線導体２１側に設けられている場合である。半導体チップ３は、配線導体２１側にあるバンプ４に接続するための電極３１を有している。 (Second mounting method)
3A to 3C show a second mounting method for mounting the semiconductor chip 3 on the wiring board 2 of FIG. This mounting method is a case where the bump 4 is provided on the wiring conductor 21 side in the first mounting method. The semiconductor chip 3 has electrodes 31 for connecting to the bumps 4 on the wiring conductor 21 side.

まず、配線導体２１およびバンプ４が設けられている配線基板２と、チップ底面３ａから電極３１が露出している半導体チップ３を用意する。次に、図３の（ａ）のように、半導体チップ３を配線基板２のチップ搭載領域２ａの上方に位置決めする。なお、電極３１は、チップ底面３ａと面一でも、チップ底面３ａ内に凹んだ位置に設けられていてもよい。   First, the wiring substrate 2 provided with the wiring conductor 21 and the bumps 4 and the semiconductor chip 3 in which the electrode 31 is exposed from the chip bottom surface 3a are prepared. Next, as shown in FIG. 3A, the semiconductor chip 3 is positioned above the chip mounting area 2 a of the wiring board 2. The electrode 31 may be provided flush with the chip bottom surface 3a or at a position recessed in the chip bottom surface 3a.

次に、半導体チップ３を降下し、図３の（ｂ）のように、配線導体２１のバンプ４に電極３１が接触した時点で降下を停止する。   Next, the semiconductor chip 3 is lowered, and the descent is stopped when the electrode 31 contacts the bump 4 of the wiring conductor 21 as shown in FIG.

次に、図３の（ｃ）のように、半導体チップ３のチップ底面３ａと配線基板２の間に、熱硬化性の封止樹脂５を半導体チップ３の周囲からはみ出る程度に注入する。封止樹脂５を注入後、封止樹脂５を加熱硬化し、更に、半導体チップ３の電極３１と配線導体２１上のバンプ４とを電気的に接続する。以上により、半導体チップ３の配線基板２への実装が完了する。   Next, as shown in FIG. 3C, a thermosetting sealing resin 5 is injected between the chip bottom surface 3 a of the semiconductor chip 3 and the wiring substrate 2 so as to protrude from the periphery of the semiconductor chip 3. After injecting the sealing resin 5, the sealing resin 5 is cured by heating, and the electrodes 31 of the semiconductor chip 3 and the bumps 4 on the wiring conductor 21 are electrically connected. Thus, the mounting of the semiconductor chip 3 on the wiring board 2 is completed.

（第３の実装方法）
図４（ａ）〜（ｃ）は、図１の配線基板２に半導体チップ３を実装する第３の実装方法を示す。まず、配線導体２１が設けられている配線基板２と、チップ底面３ａ側にバンプ４を実装済みの半導体チップ３とを用意する。次に、図４の（ａ）のように、熱硬化性を有する封止樹脂５の適量を配線基板２のチップ搭載領域２ａに塗布する。 (Third mounting method)
4A to 4C show a third mounting method for mounting the semiconductor chip 3 on the wiring board 2 of FIG. First, the wiring substrate 2 provided with the wiring conductor 21 and the semiconductor chip 3 on which the bumps 4 are already mounted on the chip bottom surface 3a side are prepared. Next, as shown in FIG. 4A, an appropriate amount of thermosetting sealing resin 5 is applied to the chip mounting region 2 a of the wiring board 2.

次に、図４の（ｂ）のように、配線基板２のチップ搭載領域２ａの上方に半導体チップ３を位置決めした後、半導体チップ３を降下する。この降下により、バンプ４は配線基板２の配線導体２１の接続部２１ａに接触する。   Next, as shown in FIG. 4B, after positioning the semiconductor chip 3 above the chip mounting area 2a of the wiring board 2, the semiconductor chip 3 is lowered. Due to this lowering, the bump 4 comes into contact with the connection portion 21a of the wiring conductor 21 of the wiring board 2.

次に、半導体チップ３を配線基板２方向へ加圧する。これにより、図４の（ｃ）のように、封止樹脂５が配線基板２と半導体チップ３との間に拡散する。ついで、封止樹脂５を全体または部分的に加熱して硬化させ、更に、半導体チップ３のバンプ４と配線導体２１とを電気的に接続する。以上により、半導体チップ３の実装が完了する。   Next, the semiconductor chip 3 is pressurized in the direction of the wiring board 2. As a result, the sealing resin 5 diffuses between the wiring board 2 and the semiconductor chip 3 as shown in FIG. Next, the sealing resin 5 is entirely or partially heated and cured, and the bumps 4 of the semiconductor chip 3 and the wiring conductors 21 are electrically connected. Thus, the mounting of the semiconductor chip 3 is completed.

（第４の実装方法）
図５（ａ）〜（ｃ）は、図１の配線基板２に半導体チップ３を実装する第４の実装方法を示す。この実装方法は、第３の実装方法において、バンプ４が配線導体２１側に設けられている場合である。半導体チップ３は、配線導体２１側にあるバンプ４に接続するための電極３１を有している。 (Fourth mounting method)
5A to 5C show a fourth mounting method for mounting the semiconductor chip 3 on the wiring board 2 of FIG. This mounting method is a case where the bump 4 is provided on the wiring conductor 21 side in the third mounting method. The semiconductor chip 3 has electrodes 31 for connecting to the bumps 4 on the wiring conductor 21 side.

まず、配線導体２１およびバンプ４が設けられている配線基板２と、チップ底面３ａから電極３１が露出している半導体チップ３を用意する。次に、図５の（ａ）のように、熱硬化性を有する封止樹脂５の適量を配線基板２のチップ搭載領域２ａに塗布する。   First, the wiring substrate 2 provided with the wiring conductor 21 and the bumps 4 and the semiconductor chip 3 in which the electrode 31 is exposed from the chip bottom surface 3a are prepared. Next, as shown in FIG. 5A, an appropriate amount of thermosetting sealing resin 5 is applied to the chip mounting region 2 a of the wiring board 2.

次に、図５の（ｂ）のように、配線基板２のチップ搭載領域２ａの上方に半導体チップ３を位置決めした後、半導体チップ３を降下する。この降下により、半導体チップ３の電極３１は配線導体２１上のバンプ４に接触する。   Next, as shown in FIG. 5B, after positioning the semiconductor chip 3 above the chip mounting region 2a of the wiring board 2, the semiconductor chip 3 is lowered. Due to this lowering, the electrode 31 of the semiconductor chip 3 contacts the bump 4 on the wiring conductor 21.

次に、半導体チップ３を配線基板２方向へ加圧する。これにより、図５の（ｃ）のように、封止樹脂５が配線基板２と半導体チップ３との間に拡散する。ついで、封止樹脂５を全体または部分的に加熱して硬化させ、更に、半導体チップ３の電極３１と配線導体２１上のバンプ４とを電気的に接続する。以上により、半導体チップ３の実装が完了する。   Next, the semiconductor chip 3 is pressurized in the direction of the wiring board 2. As a result, the sealing resin 5 diffuses between the wiring board 2 and the semiconductor chip 3 as shown in FIG. Next, the sealing resin 5 is entirely or partially heated to be cured, and the electrodes 31 of the semiconductor chip 3 and the bumps 4 on the wiring conductor 21 are electrically connected. Thus, the mounting of the semiconductor chip 3 is completed.

（第１の実施の形態の効果）
上述した第１の実施の形態によれば、下記の効果を奏する。
（イ）気泡が、図２〜図５の各（ｃ）の工程において封止樹脂５に生じたとしても、ダミー配線導体部２１ｂが設けられたことにより、封止樹脂５の流入部とバンプ４の距離が離れ、従来、図１２のように生じていた気泡３００は、本実施の形態では配線導体２１間に進入し易くなり、図１のように、気泡３０１は配線導体２１間に分断される。このため、分断された気泡３０１は、分断されない従来の気泡３００に比べて境界面の周囲長が長くなり、配線基板２と半導体チップ３の間の接続強度の低下を低減することができる。
（ロ）ダミー配線導体部２１ｂの長さを最適にすることにより、配線導体２１間に入り込んだ気泡３０１が配線導体２１とバンプ４の接続部２１ａに到達しないようにすることができ、電気的絶縁性の低下を防止することができる。
（ハ）気泡３０１がダミー配線導体部２１ｂに入り込んだとしても、ダミー配線導体部２１ｂと封止樹脂５との密着長さを長くとれるため、接続強度の低下を抑えることができる。 (Effects of the first embodiment)
According to 1st Embodiment mentioned above, there exist the following effects.
(A) Even if bubbles are generated in the sealing resin 5 in the steps (c) of FIGS. 2 to 5, the inflow portion and the bump of the sealing resin 5 are provided by providing the dummy wiring conductor portion 21 b. 4, the bubble 300 that has conventionally been generated as shown in FIG. 12 is likely to enter between the wiring conductors 21 in this embodiment, and the bubble 301 is divided between the wiring conductors 21 as shown in FIG. Is done. For this reason, the divided bubbles 301 have a longer perimeter of the boundary surface than the conventional bubbles 300 that are not divided, and the reduction in connection strength between the wiring board 2 and the semiconductor chip 3 can be reduced.
(B) By optimizing the length of the dummy wiring conductor portion 21b, it is possible to prevent the bubbles 301 that have entered between the wiring conductors 21 from reaching the connection portion 21a between the wiring conductor 21 and the bump 4 and A decrease in insulation can be prevented.
(C) Even if the bubble 301 enters the dummy wiring conductor portion 21b, the contact length between the dummy wiring conductor portion 21b and the sealing resin 5 can be increased, so that a decrease in connection strength can be suppressed.

［第２の実施の形態］
図６は、本発明の第２の実施の形態に係る半導体装置を示す。本実施の形態は、第１の実施の形態において、配線導体２１とパッド４の接続部２１ａの近傍から気泡把持部を電気的に分離してダミー配線導体２３としたものであり、その他の構成は、第１の実施の形態と同様である。また、本実施の形態における半導体チップ３の実装方法は、図２〜図５で説明した方法を採用することができる。 [Second Embodiment]
FIG. 6 shows a semiconductor device according to the second embodiment of the present invention. In this embodiment, in the first embodiment, the bubble gripping portion is electrically separated from the vicinity of the connection portion 21a of the wiring conductor 21 and the pad 4 to form the dummy wiring conductor 23. Other configurations Is the same as in the first embodiment. Moreover, the method demonstrated in FIGS. 2-5 is employable as the mounting method of the semiconductor chip 3 in this Embodiment.

上述した第２の実施の形態によれば、ダミー配線導体２３が配線導体２１へ進入しようとする気泡に対して遮蔽材として機能し、図１２のように、配線導体２１間に気泡３００が跨がったとしても、ほぼ、ダミー配線導体２３で進入が止まり、配線導体２１とパッド４の接続部２１ａ周辺に気泡が存在しないようにすることができる。更に、図１のように、気泡３０１を分断することができるため、接続強度の低下を抑えることができる。その他の効果は、第１の実施の形態と同様である。   According to the second embodiment described above, the dummy wiring conductor 23 functions as a shielding material against bubbles that are about to enter the wiring conductor 21, and the bubbles 300 straddle between the wiring conductors 21 as shown in FIG. Even if it is loose, the entry can be substantially stopped at the dummy wiring conductor 23, and bubbles can be prevented from existing around the connection portion 21 a between the wiring conductor 21 and the pad 4. Furthermore, as shown in FIG. 1, since the bubbles 301 can be divided, a decrease in connection strength can be suppressed. Other effects are the same as those of the first embodiment.

［第３の実施の形態］
図７は、本発明の第３の実施の形態に係る半導体装置を示す。本実施の形態は、第２の実施の形態において、ダミー配線導体２３に複数の開口２３ａを設けて格子状にしたものであり、その他の構成は、第２の実施の形態と同様である。また、本実施の形態における半導体チップ３の実装方法は、図２〜図５で説明した方法を採用することができる。なお、ダミー配線導体２３の開口２３ａは、図７に示した格子状のほか、千鳥状やランダムに配置してもよい。 [Third Embodiment]
FIG. 7 shows a semiconductor device according to the third embodiment of the present invention. In the second embodiment, a dummy wiring conductor 23 is provided with a plurality of openings 23a in a lattice shape in the second embodiment, and other configurations are the same as those in the second embodiment. Moreover, the method demonstrated in FIGS. 2-5 is employable as the mounting method of the semiconductor chip 3 in this Embodiment. The openings 23a of the dummy wiring conductors 23 may be arranged in a staggered manner or at random in addition to the lattice shape shown in FIG.

この第３の実施の形態によれば、ダミー配線導体２３が気泡に対して突堤になるので、上記各実施の形態に比べ、配線導体２１間への気泡の進入を防止する効果を高めることができる。   According to the third embodiment, since the dummy wiring conductor 23 becomes a jetty with respect to the bubbles, the effect of preventing the entry of bubbles between the wiring conductors 21 can be enhanced as compared with the above embodiments. it can.

［第４の実施の形態］
図８は、本発明の第４の実施の形態に係る半導体装置を示す。本実施の形態は、図６に示した第２の実施の形態において、ダミー配線導体２３の端部に第２のダミー配線導体２４を設けたものであり、その他の構成は第２の実施の形態と同様である。また、本実施の形態における半導体チップ３の実装方法は、図２〜図５で説明した方法を採用することができる。 [Fourth Embodiment]
FIG. 8 shows a semiconductor device according to the fourth embodiment of the present invention. In this embodiment, the second dummy wiring conductor 24 is provided at the end of the dummy wiring conductor 23 in the second embodiment shown in FIG. It is the same as the form. Moreover, the method demonstrated in FIGS. 2-5 is employable as the mounting method of the semiconductor chip 3 in this Embodiment.

第２のダミー配線導体２４は、ダミー配線導体２３の列方向に平行した水平部２４ａと、水平部２４ａに対して傾斜させた傾斜部２４ｂとからなり、全体が“へ”字形の形状を成している。   The second dummy wiring conductor 24 includes a horizontal portion 24a parallel to the column direction of the dummy wiring conductor 23 and an inclined portion 24b inclined with respect to the horizontal portion 24a. doing.

半導体チップ３のチップ搭載領域２ａの内側に注入された封止樹脂５は、ダミー配線導体２３の方向へ流動し、その過程で配線導体２１の端部近傍に発生した気泡は、第２のダミー配線導体２４の傾斜部２４ｂに沿ってダミー配線導体２３の外側へ流れ出る。   The sealing resin 5 injected into the inside of the chip mounting area 2a of the semiconductor chip 3 flows in the direction of the dummy wiring conductor 23, and bubbles generated in the vicinity of the end portion of the wiring conductor 21 in the process become the second dummy. It flows out of the dummy wiring conductor 23 along the inclined portion 24 b of the wiring conductor 24.

この第４の実施の形態によれば、ダミー配線導体２３の端部に向かった封止樹脂５及び気泡は、第２のダミー配線導体２４の傾斜部２４ｂによって排出方向が変更され、同図矢印の方向に沿ってチップ搭載領域２ａの外側へ導かれる。このため、ダミー配線導体２３に進入する気泡数を低減することができる。   According to the fourth embodiment, the discharge direction of the sealing resin 5 and the bubbles directed toward the end portion of the dummy wiring conductor 23 is changed by the inclined portion 24b of the second dummy wiring conductor 24, and the arrow in FIG. Is guided to the outside of the chip mounting area 2a along the direction of. For this reason, the number of bubbles entering the dummy wiring conductor 23 can be reduced.

［第５の実施の形態］
図９は、本発明の第５の実施の形態に係る半導体装置を示す。本実施の形態は、図６に示した第２の実施の形態において、ダミー配線導体２３に接続されたダミーバンプ６を半導体チップ３に設けたものであり、その他の構成は第２の実施の形態と同様である。 [Fifth Embodiment]
FIG. 9 shows a semiconductor device according to the fifth embodiment of the present invention. In the second embodiment, dummy bumps 6 connected to the dummy wiring conductors 23 are provided on the semiconductor chip 3 in the second embodiment shown in FIG. 6, and other configurations are the same as those in the second embodiment. It is the same.

この第５の実施の形態によれば、ダミーバンプ６によってダミー配線導体２３への気泡の侵入を阻止することができる。その他の効果は、第２の実施の形態と同様である。   According to the fifth embodiment, it is possible to prevent bubbles from entering the dummy wiring conductor 23 by the dummy bump 6. Other effects are the same as those of the second embodiment.

なお、第５の実施の形態は、第２の実施の形態以外に、第１，第３及び第４の実施の形態にも適用することができる。   The fifth embodiment can be applied to the first, third, and fourth embodiments in addition to the second embodiment.

［第６の実施の形態］
図１０は、本発明の第６の実施の形態に係る半導体装置を示す。本実施の形態は、図６に示した第２の実施の形態において、ダミー配線導体２３のピッチｐ２を配線導体２１のピッチｐ１よりも小さくし、ダミー配線導体２３の導体数が配線導体２１よりも多くなるようにしたものであり、その他の構成は第２の実施の形態と同様である。 [Sixth Embodiment]
FIG. 10 shows a semiconductor device according to the sixth embodiment of the present invention. This embodiment, in the second embodiment shown in FIG. 6, the pitch p 2 of the dummy wiring conductor 23 smaller than the pitch p 1 of the wiring conductor 21, the conductor number of the dummy wiring conductor 23 conductor The other configuration is the same as that of the second embodiment.

この第６の実施の形態によれば、配線導体２１に比してダミー配線導体２３のピッチを小さくしたことにより、ダミー配線導体２３が配線導体２１間にも位置するようになり、気泡がダミー配線導体２３を通過したとしても、配線導体２１の先端部で阻止されるため、配線導体２１に気泡が進入しないようにすることができる。その他の効果は、第２の実施の形態と同様である。   According to the sixth embodiment, since the pitch of the dummy wiring conductors 23 is made smaller than that of the wiring conductors 21, the dummy wiring conductors 23 are also positioned between the wiring conductors 21, and the bubbles are dummy. Even if it passes through the wiring conductor 23, since it is blocked by the tip of the wiring conductor 21, it is possible to prevent bubbles from entering the wiring conductor 21. Other effects are the same as those of the second embodiment.

［第７の実施の形態］
図１１は、本発明の第７の実施の形態に係る半導体装置を示す。本実施の形態は、第１の実施の形態において、ダミー配線導体部２１ｂを先端に進みに従ってピッチを小さくしたものであり、その他の構成は第１の実施の形態と同様である。 [Seventh Embodiment]
FIG. 11 shows a semiconductor device according to the seventh embodiment of the present invention. The present embodiment is the same as the first embodiment except that the pitch is reduced as the dummy wiring conductor portion 21b is advanced to the tip in the first embodiment, and the other configuration is the same as that of the first embodiment.

この第７の実施の形態によれば、ダミー配線導体部２１ｂの両側が、図８に示した第４の実施の形態と同様に、封止樹脂５の流動方向に対して傾斜しているため、ダミー配線導体部２１ｂに向かった封止樹脂５及び気泡の排出方向が斜面に沿って変更され、チップ搭載領域２ａの外へ導かれる。このため、配線導体２１及びダミー配線導体部２１ｂに介在する気泡を低減することができる。その他の効果は、第１の実施の形態と同様である。   According to the seventh embodiment, both sides of the dummy wiring conductor portion 21b are inclined with respect to the flow direction of the sealing resin 5 as in the fourth embodiment shown in FIG. The discharging direction of the sealing resin 5 and the bubbles toward the dummy wiring conductor portion 21b is changed along the slope, and is led out of the chip mounting area 2a. For this reason, the bubble which intervenes in the wiring conductor 21 and the dummy wiring conductor part 21b can be reduced. Other effects are the same as those of the first embodiment.

［他の実施の形態］
なお、本発明は、上記各実施の形態に限定されず、本発明の趣旨を逸脱しない範囲内で種々な変形が可能である。また、上記各実施の形態の構成要素を本発明の趣旨を逸脱しない範囲内で任意に組み合わせることができる。 [Other embodiments]
The present invention is not limited to the above-described embodiments, and various modifications can be made without departing from the spirit of the present invention. In addition, the constituent elements of the above embodiments can be arbitrarily combined without departing from the spirit of the present invention.

例えば、上記各実施の形態においては、配線導体２１と、ダミー配線導体２３が、チップ搭載領域２ａの２辺に設けられているものとしたが、チップ搭載領域２ａの４辺に設けられた構成であってもよい。   For example, in each of the above embodiments, the wiring conductor 21 and the dummy wiring conductor 23 are provided on the two sides of the chip mounting area 2a, but the configuration is provided on the four sides of the chip mounting area 2a. It may be.

本発明の第１の実施の形態に係る半導体装置を示し、（ａ）は平面図、（ｂ）は（ａ）のＡ部詳細図である。The semiconductor device which concerns on the 1st Embodiment of this invention is shown, (a) is a top view, (b) is the A section detailed drawing of (a). （ａ）〜（ｃ）は、図１の配線基板に半導体チップを実装する第１の実装方法を示す工程図である。(A)-(c) is process drawing which shows the 1st mounting method which mounts a semiconductor chip on the wiring board of FIG. （ａ）〜（ｃ）は、図１の配線基板に半導体チップを実装する第２の実装方法を示す工程図である。(A)-(c) is process drawing which shows the 2nd mounting method which mounts a semiconductor chip on the wiring board of FIG. （ａ）〜（ｃ）は、図１の配線基板に半導体チップを実装する第３の実装方法を示す工程図である。(A)-(c) is process drawing which shows the 3rd mounting method which mounts a semiconductor chip on the wiring board of FIG. （ａ）〜（ｃ）は、図１の配線基板に半導体チップを実装する第４の実装方法を示す工程図である。(A)-(c) is process drawing which shows the 4th mounting method which mounts a semiconductor chip on the wiring board of FIG. 本発明の第２の実施の形態に係る半導体装置を示す平面図である。It is a top view which shows the semiconductor device which concerns on the 2nd Embodiment of this invention. 本発明の第３の実施の形態に係る半導体装置を示す平面図である。It is a top view which shows the semiconductor device which concerns on the 3rd Embodiment of this invention. 本発明の第４の実施の形態に係る半導体装置を示す平面図である。It is a top view which shows the semiconductor device which concerns on the 4th Embodiment of this invention. 本発明の第５の実施の形態に係る半導体装置を示す平面図である。It is a top view which shows the semiconductor device which concerns on the 5th Embodiment of this invention. 本発明の第６の実施の形態に係る半導体装置を示す平面図である。It is a top view which shows the semiconductor device which concerns on the 6th Embodiment of this invention. 本発明の第７の実施の形態に係る半導体装置を示す平面図である。It is a top view which shows the semiconductor device which concerns on the 7th Embodiment of this invention. 封止樹脂内に気泡が発生した半導体装置を示す平面図である。It is a top view which shows the semiconductor device which the bubble generate | occur | produced in sealing resin.

符号の説明Explanation of symbols

１ 半導体装置
２ 配線基板
２ａ チップ搭載領域
３ 半導体チップ
３ａ チップ底面
４ バンプ
５ 封止樹脂
６ ダミーバンプ
１０ 半導体装置
２１ 配線導体
２１ａ 接続部
２１ｂ ダミー配線導体部
２３ ダミー配線導体
２３ａ 開口
２４ 第２のダミー配線導体
２４ａ 水平部
２４ｂ 傾斜部
３１ 電極
１００ 配線基板
１００ａ チップ搭載領域
１０１ 配線導体
１０１ａ 接続部
２００ 半導体チップ
２０１ バンプ
３００，３０１ 気泡
Ｌ 長さ
ｐ，ｐ１，ｐ２ ピッチ DESCRIPTION OF SYMBOLS 1 Semiconductor device 2 Wiring board 2a Chip mounting area 3 Semiconductor chip 3a Chip bottom surface 4 Bump 5 Sealing resin 6 Dummy bump 10 Semiconductor device 21 Wiring conductor 21a Connection part 21b Dummy wiring conductor part 23 Dummy wiring conductor 23a Opening 24 2nd dummy wiring conductor 24a horizontal portion 24b inclined portion 31 the electrode 100 wiring board 100a chip mounting region 101 wiring conductor 101a connecting portion 200 the semiconductor chip 201 bumps 300 and 301 bubbles L length p, p 1, p 2 pitches

Claims (2)

半導体チップがバンプを介して実装され、前記半導体チップが熱硬化性樹脂により封止される配線基板において、
絶縁性を有する基材と、
前記基材の前記半導体チップが実装される面に形成された複数の配線導体と、
前記複数の配線導体の前記バンプとの接続部よりも内側に設けられ、前記熱硬化性樹脂に含まれる気泡を把持する気泡把持部とを備え、
前記気泡把持部は、前記複数の配線導体に絶縁して形成され、格子状に配置された複数の開口を有するダミー配線導体であることを特徴とする配線基板。 In a wiring board in which a semiconductor chip is mounted via bumps and the semiconductor chip is sealed with a thermosetting resin,
A base material having insulating properties;
A plurality of wiring conductors formed on the surface of the substrate on which the semiconductor chip is mounted;
A bubble gripping part that is provided inside a connection part with the bumps of the plurality of wiring conductors and grips bubbles contained in the thermosetting resin;
The bubble gripping portion is formed by an insulating before Symbol plurality of wiring conductors, the wiring board, characterized in that the dummy wiring conductor having a plurality of openings arranged in a grid pattern. 請求項１に記載の配線基板と、
前記配線基板上にバンプを介して実装される半導体チップと、
前記半導体チップを封止する熱硬化性樹脂とを備えたことを特徴とするフリップチップ実装構造。 The wiring board according to claim 1 ;
A semiconductor chip mounted on the wiring board via bumps;
A flip chip mounting structure comprising: a thermosetting resin for sealing the semiconductor chip.
JP2005372873A 2005-12-26 2005-12-26 Wiring board and flip chip mounting structure Expired - Fee Related JP5076315B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005372873A JP5076315B2 (en) 2005-12-26 2005-12-26 Wiring board and flip chip mounting structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005372873A JP5076315B2 (en) 2005-12-26 2005-12-26 Wiring board and flip chip mounting structure

Publications (2)

Publication Number Publication Date
JP2007173738A JP2007173738A (en) 2007-07-05
JP5076315B2 true JP5076315B2 (en) 2012-11-21

Family

ID=38299856

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005372873A Expired - Fee Related JP5076315B2 (en) 2005-12-26 2005-12-26 Wiring board and flip chip mounting structure

Country Status (1)

Country Link
JP (1) JP5076315B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BRPI1012742A2 (en) 2009-06-16 2019-09-24 Sharp Kk "liquid crystal module semiconductor chip and semiconductor chip mounting structure"
TWM624524U (en) * 2021-11-23 2022-03-11 頎邦科技股份有限公司 Semiconductor package

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06283561A (en) * 1993-03-29 1994-10-07 Takeshi Ikeda Package of semiconductor device
JP3779091B2 (en) * 1999-04-08 2006-05-24 日東電工株式会社 Resin composition for sealing
JP2001352013A (en) * 2000-06-07 2001-12-21 Nec Corp Semiconductor device and its manufacturing method
JP4934935B2 (en) * 2001-09-19 2012-05-23 ソニー株式会社 Solid-state imaging device
JP3915546B2 (en) * 2002-02-26 2007-05-16 セイコーエプソン株式会社 COF tape, manufacturing method thereof, semiconductor device and manufacturing method thereof
JP2004207296A (en) * 2002-12-24 2004-07-22 Seiko Epson Corp Semiconductor device and its manufacturing method
JP3833669B2 (en) * 2004-04-08 2006-10-18 シャープ株式会社 Semiconductor device and manufacturing method of semiconductor device
JP2005353854A (en) * 2004-06-11 2005-12-22 Matsushita Electric Ind Co Ltd Wiring board and semiconductor device using the same

Also Published As

Publication number Publication date
JP2007173738A (en) 2007-07-05

Similar Documents

Publication Publication Date Title
US7820486B2 (en) Method of fabricating a semiconductor device having a heat sink with an exposed surface
CN104037143B (en) Packaging part with the substrate with the equitant embedded metal trace of contact pad
JP5400094B2 (en) Semiconductor package and mounting method thereof
JP4441545B2 (en) Semiconductor device
KR20150047168A (en) Semiconductor package
JP5290215B2 (en) Semiconductor device, semiconductor package, interposer, and manufacturing method of interposer
JPH1167968A (en) Ball grid array package, manufacture thereof and printed circuit board therefor
CN102856262A (en) Bump-on-trace structures with increased current entrance areas
KR101060936B1 (en) Methods of manufacturing interconnect structures, interposers, semiconductor packages, and interconnect structures
KR20210047458A (en) Package substrate and method of manufacturing the package substrate, and semiconductor package including the package substrate and method of manufacturing the semiconductor package
KR100214544B1 (en) Ball grid array semiconductor package
CN103650135B (en) Semiconductor device
JP5076315B2 (en) Wiring board and flip chip mounting structure
CN111725146A (en) Electronic package and manufacturing method thereof
TWI656610B (en) Semiconductor package structure
JP2010034519A (en) Semiconductor device
JP2004128290A (en) Semiconductor device
KR20200014673A (en) Semiconductor package
JP2010212421A (en) Semiconductor device
JP2009182004A (en) Semiconductor device
KR100772103B1 (en) Stack type package and manufacture method thereof
KR101332865B1 (en) Fan-in type semiconductor package
JP2006237367A (en) Printed wiring board
JP4561969B2 (en) Semiconductor device
CN218918874U (en) Circuit substrate and packaging structure

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081120

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100721

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110628

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20110719

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110823

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120124

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120321

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120731

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120813

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150907

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees