JP3915546B2 - COF tape, manufacturing method thereof, semiconductor device and manufacturing method thereof - Google Patents

COF tape, manufacturing method thereof, semiconductor device and manufacturing method thereof Download PDF

Info

Publication number
JP3915546B2
JP3915546B2 JP2002049187A JP2002049187A JP3915546B2 JP 3915546 B2 JP3915546 B2 JP 3915546B2 JP 2002049187 A JP2002049187 A JP 2002049187A JP 2002049187 A JP2002049187 A JP 2002049187A JP 3915546 B2 JP3915546 B2 JP 3915546B2
Authority
JP
Japan
Prior art keywords
inner lead
tape
cof
semiconductor chip
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002049187A
Other languages
Japanese (ja)
Other versions
JP2003249592A (en
Inventor
豊雄 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2002049187A priority Critical patent/JP3915546B2/en
Publication of JP2003249592A publication Critical patent/JP2003249592A/en
Application granted granted Critical
Publication of JP3915546B2 publication Critical patent/JP3915546B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body

Landscapes

  • Wire Bonding (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、ＣＯＦ用テープ、その製造方法、半導体装置及びその製造方法に係わり、特に、ボンディング時にインナーリードの先端部分がフレキシブルフィルムから剥離することを防止したＣＯＦ用テープ、またインナーリードのボンディング部の形状均一性を確保できるＣＯＦ用テープ、その製造方法、半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】
図５（ａ）は、従来のＣＯＦ(chip on flexibility)用テープを示す平面図であり、図５（ｂ）は、図５（ａ）に示す６ｂ−６ｂ線に沿った断面図である。
【０００３】
このＣＯＦ用テープは、ＴＡＢ(Tape Automated Bonding)テープのＣＯＦタイプのテープである。フレキシブルテープであるポリイミドフィルム１０１等の上には複数のインナーリード１０２が形成されている。インナーリード１０２は、図５（ａ）に示すように、その先端側の形状が半導体チップのバンプとの接続部分（インナーリードの先端より約７０μｍの位置）より同幅のストレート形状を有している。なお、他の従来例としてはインナーリードの先端部分がバンプとの接続部分より幅の狭い形状を有するものもある。
【０００４】
ＣＯＦ用テープを製作する場合、まず、所定形状のポリイミドフィルム１０１等を準備し、このポリイミドフィルム１０１の全面上にＣｕ薄膜等を貼り付ける。次いで、このＣｕ薄膜等をエッチングによりパターニングする。これによって、ポリイミドフィルム１０１等上には、インナーリード１０２の先端部分が同幅のストレート形状からなるリードもしくは幅狭テーパ形状のリードが形成される。次いで、インナーリード１０２の表面にＳｎメッキ、Ａｕメッキ又はその他のメッキを施す。このようにしてＣＯＦ用テープを製作する。
【０００５】
図６（ａ）は、従来の半導体装置の一部を示す平面図であり、図６（ｂ）は、図６（ａ）に示す７ｂ−７ｂ線に沿った断面図である。この図に示す半導体装置は従来技術の問題点を有するものである。
【０００６】
まず、半導体チップ１０３を準備し、この半導体チップ１０３の能動面上には複数のＡｕ及びＳｎ等の金属バンプ１０４が設けられている。
次いで、半導体チップ１０３を図５に示すＣＯＦ用テープにＩＬＢ（インナーリードボンディング）実装を行う。
【０００７】
すなわち、ポリイミドフィルム１０１上に形成したインナーリード１０２をＡｕ、Ｓｎ等のバンプ１０４に位置合わせする。この際、Ａｕ、Ｓｎ等のバンプ１０４はインナーリード１０２の先端より約７０μｍの位置に置かれる。次いで、これらインナーリード１０４とＡｕ、Ｓｎ等のバンプ１０４をＡｕ−Ａｕの場合、３００〜５００℃に加熱し、ボンディングツール（図示せず）を用いて適性荷重を一括で加えてインナーリード１０２とＡｕ、Ｓｎ等のバンプ１０４を加熱加圧接合する。これにより、固相及び共晶接合を行い、リードとＡｕ、Ｓｎ等のバンプを電気的に接続し、半導体チップのフェイスダウンボンディングが実施され、ＩＬＢ実装が行われる。
【０００８】
【発明が解決しようとする課題】
上記従来の半導体装置におけるＣＯＦタイプのテープは、Ａｕ等のバンプ１０４と接合されるボンディング部のインナーリード１０２がポリイミド等のフィルム１０１上にあり、ＴＡＢ(Tape Automated Bonding)テープのインナーリードのようにオーバーハング構造ではない。このため、ボンディング時にボンディングツールを用いて加熱加圧した際、図６（ｂ）に示すように、インナーリード１０２の下のポリイミド等のフィルム１０１にも熱と圧力が加えられる。これにより、インナーリード１０２の先端部分がポリイミド等のフィルム１０１から剥離することがある。若しくは、インナーリードの先端部分が捩れた状態になることもある（図示せず）。
【０００９】
このように剥離したり捩れたりすると、インナーリードと半導体チップの能動面とが接触するという弊害が発生することがあり、半導体装置の実装品質が低下し、ひいては半導体装置の品質信頼性が低下することになる。また、完成品である半導体装置の信頼性試験においても耐用度の高い品質が得られないことがある。また、上述したように剥離や捩れが生じると、半導体チップの能動面とインナーリードの先端部分が接触するなどの弊害が生じることがあり、不良の原因となることもある。
【００１０】
また、上記従来の半導体装置では、Ａｕ等のバンプ１０４とインナーリード１０２とのボンディング時における加熱による接合溶融物がインナーリードの長手方向に流れてインナーリードの先端側に広がることがある。これにより、インナーリードと半導体チップの能動面とが接触するなどの弊害及び接合部の不安定要因が生じ、その結果、実装品質が低下することがある。また、製造上ボンディングエリアのリード細りが発生し、ボンディング品質が不安定になることがある。
【００１１】
本発明は上記のような事情を考慮してなされたものであり、その目的は、ボンディング時にインナーリードの先端部分がフレキシブルフィルムから剥離することかつ接合部分のリード変形による接合不安定化を防止したＣＯＦ用テープ、その製造方法、半導体装置及びその製造方法を提供することにある。また、本発明の他の目的は、インナーリードと半導体チップの能動面との接触不良の発生を防止し、かつ接合影響エリアを限定できるＣＯＦ用テープ、その製造方法、半導体装置及びその製造方法を提供することにある。また、本発明の他の目的は、ボンディングエリアのリード形状の安定化を図ることができるＣＯＦ用テープ、その製造方法、半導体装置及びその製造方法を提供することにある。
【００１２】
【課題を解決するための手段】
上記課題を解決するため、本発明に係るＣＯＦ用テープは、半導体チップをフェイスダウンボンディングによって実装するＣＯＦ用テープであって、
フレキシブルテープと、
このフレキシブルテープ上に形成された、半導体チップのバンプと接合するためのインナーリードと、
このインナーリードの先端部に形成された、該バンプが接合される接合部分のインナーリード幅より広い幅広部と、
を具備することを特徴とする。
【００１３】
上記ＣＯＦ用テープによれば、インナーリードの先端部分にバンプが接合される接合部分のインナーリード幅より広い幅広部を形成している。このため、半導体チップのバンプとインナーリードを加熱加圧して接合する際、インナーリードの下のフレキシブルテープに熱が加えられても、従来の半導体装置のようにフレキシブルテープからインナーリードの先端部分が剥離することを抑制できる。また、リードの製造上、ボンディングエリアのリード形状を均一化でき、ボンディング品質を安定化できる。
【００１４】
また、本発明に係るＣＯＦ用テープにおいて、上記接合部分より先端側のインナーリード表面の高さは、該接合部分のインナーリード表面の高さより低く形成されていることが好ましい。これにより、バンプとインナーリードとの接合時における加熱による接合溶融物の広がりを抑制でき、また、この接合溶融物が長手方向に流れてインナーリード先端側に広がったとしても、インナーリードの先端側のリード表面の高さを低く形成している部分に溜められるので、インナーリードと半導体チップの能動面との接触不良の発生を防止できる。また、非溶融接合の場合、接合影響エリアを限定できる。
【００１５】
また、本発明に係るＣＯＦ用テープにおいて、上記接合部分より先端側のインナーリードの厚さは、該接合部分のインナーリードの２０％以上８０％以下の厚さであることも可能である。
【００１６】
また、本発明に係るＣＯＦ用テープにおいて、上記幅広部は、その平面形状が多角形、楕円形及び円形のうちのいずれかからなることも可能である。
【００１７】
また、本発明に係るＣＯＦ用テープにおいては、上記幅広部を千鳥足状に配置することも可能である。
【００１８】
また、本発明に係るＣＯＦ用テープにおいては、上記フレキシブルテープがテープ用絶縁フィルムであることも可能である。
また、本発明に係るＣＯＦ用テープにおいては、上記テープ用絶縁フィルムがポリイミド又は液晶ポリマーからなるフィルムであることも可能である。
【００１９】
また、本発明に係るＣＯＦ用テープにおいては、上記バンプがＡｕ又はＳｎからなり、上記インナーリードが表面にＡｕメッキ又はＳｎメッキされたＣｕ薄膜からなることも可能である。
【００２０】
本発明に係るＣＯＦ用テープの製造方法は、半導体チップをフェイスダウンボンディングによって実装するＣＯＦ用テープの製造方法であって、
所定の形状を有するフレキシブルテープを準備する工程と、
このフレキシブルテープ上に導電膜を形成する工程と、
この導電膜をパターニングすることにより、半導体チップのバンプと接合するインナーリードを有し且つインナーリードの先端部に該バンプが接合される接合部分のインナーリード幅より広い幅広部が設けられた導電膜パターンを形成する工程と、
を具備することを特徴とする。
【００２１】
また、本発明に係るＣＯＦ用テープの製造方法においては、上記導電膜パターンを形成する工程の後又は前に、上記接合部分より先端側のインナーリード部分を加工することにより、該先端側のインナーリード表面の高さを、該接合部分のインナーリード表面の高さより低くする工程をさらに含むことも可能である。
【００２２】
本発明に係る半導体装置は、半導体チップをフェイスダウンボンディングによってＣＯＦ用テープに実装した半導体装置であって、
半導体チップに形成されたバンプと、
フレキシブルテープと、
このフレキシブルテープ上に形成され、該バンプが接合されたインナーリードと、
このインナーリードの先端部に形成された、該バンプが接合された接合部分のインナーリード幅より広い幅を有する幅広部と、
を具備することを特徴とする。
【００２３】
また、本発明に係る半導体装置において、上記接合部分より先端側のインナーリード表面の高さは、該接合部分のインナーリード表面の高さより低く形成されていることも可能である。また、本発明に係る半導体装置において、上記インナーリードは、半導体チップの外周部分に対向するフレキシブルテープ上の部分及び半導体チップの能動面に対向するフレキシブルテープ上の部分に形成されていることも可能である。
【００２４】
本発明に係る半導体装置の製造方法は、半導体チップをフェイスダウンボンディングによってＣＯＦ用テープに実装した半導体装置の製造方法であって、
所定の形状を有するフレキシブルテープを準備する工程と、
このフレキシブルテープ上に導電膜を形成する工程と、
この導電膜をパターニングすることにより、半導体チップのバンプと接合するインナーリードを有し且つインナーリードの先端部に該バンプが接合される接合部分のインナーリード幅より広い幅広部が設けられた導電膜パターンを形成する工程と、
インナーリードに半導体チップのバンプを加熱加圧して接合する工程と、
を具備することを特徴とする。
【００２５】
また、本発明に係る半導体装置の製造方法においては、上記導電膜パターンを形成する工程の前、又は、上記導電膜パターンを形成する工程と上記接合する工程の間に、上記接合部分より先端側のインナーリードを加工することにより、該先端側のインナーリード表面の高さを、該接合部分のインナーリード表面の高さより低くする工程をさらに含むことも可能である。
【００２６】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態について説明する。
図１（ａ）は、本発明に係る第１の実施の形態によるＣＯＦ用テープの一部を示す平面図であり、図１（ｂ）は、図１（ａ）に示す１ｂ−１ｂ線に沿った断面図である。
【００２７】
ＣＯＦ用テープはフレキシブルテープであるポリイミド等の絶縁テープフィルム１１を有し、この絶縁テープフィルム１１の上にはラミネート、圧着等によって複数のインナーリード１２が形成されている。インナーリード１２の先端部分には、図１（ａ）に示すようにインナーリードと半導体チップのバンプを接続する部分（ボンディングエリア）のリード幅より広い幅を有する平面形状が矩形である矩形部１２ａが形成されている。この矩形部１２ａは、ボンディングエリアのリードより広面積な幅広部である。なお、このインナーリードの先端部分の平面形状は、矩形に限られず、多角形の形状であることも可能である。
【００２８】
この矩形部１２ａはポリイミド等の絶縁テープフィルム１１上においてこの例では千鳥足状に配置されている。これは、今後、リードピッチが縮小化に進むことが考えられるので、狭いリードピッチに対応するためである。なお、この矩形部の配置は、千鳥足状に限られず、列をずらした複列タイプであれば種々の配置が可能である。
【００２９】
図１（ｂ）に示すように、インナーリード１２のボンディングエリアより先端側１２ｂは、ボンディングエリアのリードに比べてリードの厚さが薄く形成されている。つまり、インナーリード１２のボンディングエリアより先端部分には段差が形成されており、該先端部分の表面はボンディングエリアのリード表面より低く形成されている。この段差によって厚さが薄く形成されているインナーリードの厚さは、例えば、ボンディングエリアのリード厚さの２０％〜８０％程度とすることが好ましい。
【００３０】
次に、上記ＣＯＦ用テープを製作する方法について説明する。
まず、所定形状のフレキシブルテープであるポリイミド等の絶縁テープフィルム１１を準備し、この絶縁テープフィルム１１の全面上にＣｕ薄膜等の導電膜をラミネート、圧着等により取り付ける。次いで、このＣｕ薄膜等をエッチングによりパターニングする。これによって、絶縁テープフィルム１１上には、図１（ａ）に示すように、インナーリード１２の先端部分に矩形部１２ａを有するリードが形成される。
【００３１】
次いで、インナーリード１２のボンディングエリアより先端側１２ｂ以外のリードをエッチングマスクで覆い、このエッチングマスクをマスクとして該先端側１２ｂをハーフエッチングする。なお、ここでは、リードを形成した後にハーフエッチングを行っているが、これらの工程を逆にしても良い。つまり、Ｃｕ薄膜等をパターニングする前にＣｕ薄膜等にハーフエッチング処理を施し、その後、Ｃｕ薄膜等をパターニングしてリードを形成しても良い。これにより、該先端側１２ｂのリード厚さがボンディングエリアのリードに比べて薄く形成され、該先端側１２ｂのリード表面はボンディングエリアのリード表面より低く形成される。この際のエッチングは、該先端側１２ｂのリードを全部エッチングするのではなく、２０％〜８０％程度エッチングするハーフエッチングである。また、このようにインナーリードの先端側１２ｂを加工処理できる手段であれば、ハーフエッチングに限らず、他の加工方法を用いることも可能である。
【００３２】
次いで、インナーリードの表面にＡｕ、Ｓｎ等のメッキをする。このようにしてＣＯＦ用テープを製作する。
【００３３】
図２（ａ）は、本発明に係る第１の実施の形態による半導体装置の一部を示す平面図であり、図２（ｂ）は、図２（ａ）に示す２ｂ−２ｂ線に沿った断面図である。
【００３４】
まず、半導体チップ１３を準備する。この半導体チップ１３の能動面上には複数のＡｕ、Ｓｎ等の金属バンプ１４が設けられている。半導体チップ１３の内部には絶縁膜（図示せず）が形成されており、この絶縁膜上には厚さ１μｍ程度のＡｌパッド（図示せず）が形成されている。このＡｌパッドは、例えば集積回路の入出力及び電源電圧を供給するためのものである。Ａｌパッド及び絶縁膜の上には厚さ２μｍ程度のシリコン酸化膜等からなるパッシベーション膜（図示せず）が形成されている。このパッシベーション膜には、Ａｌパッド上に位置する開口部が形成されている。この開口部内及びパッシベーション膜上にはバリアメタル層が形成されており、このバリアメタル層上にはメッキ用金属層が形成されている。このメッキ用金属層上には高さ２２μｍ程度のＡｕ、Ｓｎ等のバンプ４が形成されている。
【００３５】
次いで、半導体チップ１３を図１に示すＣＯＦ用テープにＩＬＢ実装を行う。すなわち、ポリイミド等の絶縁テープフィルム１１上に形成したインナーリード１２をＡｕ、Ｓｎ等のバンプ１４に位置合わせする。この際、Ａｕ、Ｓｎ等のバンプ１４はインナーリード１２のボンディングエリアに置かれ、このボンディングエリアはインナーリードの先端より例えば約７０μｍの位置にある。また、ここでは、インナーリードは、半導体チップ１３の外周部分に対向するフレキシブルテープである絶縁テープフィルム１１上の部分に形成されているが、これに限定されるものではなく、さらに半導体チップ１３の能動面（内部面）に対向する絶縁テープフィルム上の部分に形成されていることも可能である。
【００３６】
次いで、これらインナーリード１４とＡｕ、Ｓｎ等のバンプ１４を３００〜５００℃程度の固相接合及び共晶接合温度に加熱し、ボンディングツール（図示せず）を用いて適性総荷重を一括で加えてインナーリード１２とＡｕ、Ｓｎ等のバンプ１４を加熱加圧接合する。これにより、固相接合及び共晶接合を行い、リードとＡｕ、Ｓｎ等のバンプを電気的に接続し、半導体チップのフェイスダウンボンディングが実施され、ＩＬＢ実装が行われる。
【００３７】
上記第１の実施の形態によれば、インナーリード１２の先端部分に面積の広い矩形部１２ａを形成している。このため、半導体チップ１３のＡｕ、Ｓｎ等のバンプ１４とインナーリード１２を加熱加圧して接合する際、インナーリードの下のポリイミド等の絶縁テープフィルム１１にも熱が加えられても、従来の半導体装置のようにポリイミド等のフィルムからインナーリードの先端部分が剥がれることを抑制できる。つまり、インナーリードのボンディングエリアより幅の広い矩形部１２ａを形成しているため、インナーリードの先端部分とポリイミド等のフィルムとの接着力を従来の半導体装置のそれより大きくすることができる。これにより、インナーリードの先端部分に剥離、捩れ、変形、たわみなどの異常の発生を防止できる。従って、品質信頼性の高いＣＯＦのボンディング実装品を確保することができる。よって、半導体装置の実装品質を向上でき、半導体装置の品質信頼性を高めることができる。
【００３８】
また、インナーリードの先端部分に剥離、捩れ、変形、たわみなどの異常の発生を防止できることから、完成品である半導体装置の信頼性試験においても耐用度の高い品質を得ることができる。
【００３９】
また、上述したように剥離などの異常の発生を防止できるので、半導体チップの能動面とインナーリードの先端部分が接触するなどの弊害の発生を防止でき、不良の原因を低減できる。また、製造上、リードのボンディングエリア部の形状を均一にできるため、ボンディング品質の安定化が確保できる。
【００４０】
また、上記第１の実施の形態では、インナーリードの先端側１２ｂにリード厚さを薄くした段差を設けているため、Ａｕ、Ｓｎ等のバンプ１４とインナーリード１２とのボンディング時における加熱による接合溶融物の広がりを抑制できる。また、この接合溶融物が長手方向に流れてインナーリード先端側に広がったとしても、インナーリードの先端側１２ｂのリード厚さが薄くなっている部分に溜められる。従って、インナーリードと半導体チップの能動面との接触等の弊害を抑制でき、より安定した実装品質を確保することができる。
【００４１】
図３（ａ）は、本発明に係る第２の実施の形態によるＣＯＦ用テープの一部を示す平面図であり、図３（ｂ）は、図３（ａ）に示す３ｂ−３ｂ線に沿った断面図であり、図１と同一部分には同一符号を付し、異なる部分についてのみ説明する。
【００４２】
インナーリード１２の先端部分には、図３（ａ）に示すようにインナーリードと半導体チップのバンプを接続する部分（ボンディングエリア）のリード幅より広い幅を有する平面形状が円形である円形部２２ａが形成されている。この円形部２２ａは、ボンディングエリアのリードより広面積な幅広部である。
【００４３】
上記第２の実施の形態においても第１の実施の形態と同様の効果を得ることができる。
【００４４】
図４（ａ）は、本発明に係る第３の実施の形態によるＣＯＦ用テープの一部を示す平面図であり、図４（ｂ）は、図４（ａ）に示す４ｂ−４ｂ線に沿った断面図であり、図１と同一部分には同一符号を付し、異なる部分についてのみ説明する。
【００４５】
インナーリード１２の先端部分には、図４（ａ）に示すようにインナーリードと半導体チップのバンプを接続する部分（ボンディングエリア）のリード幅より広い幅を有する平面形状が楕円形である楕円形部３２ａが形成されている。この楕円形部３２ａは、ボンディングエリアのリードより広面積な幅広部である。
【００４６】
この楕円形部３２ａはポリイミド等の絶縁テープフィルム１１上において一列に配置されており、千鳥足状には配置されていない。
【００４７】
上記第３の実施の形態においても第１の実施の形態と同様の効果を得ることができる。
【００４８】
尚、本発明は上記実施の形態に限定されず、種々変更して実施することが可能である。
【００４９】
【発明の効果】
以上説明したように本発明によれば、インナーリードの先端部分にバンプが接合される接合部分のインナーリード幅より広い幅広部を形成している。したがって、ボンディング時にインナーリードの先端部分がフレキシブルフィルムから剥離することを防止したＣＯＦ用テープ、その製造方法、半導体装置及びその製造方法を提供することができる。また、リードのボンディングエリア部のリード形状の均一性が得られることからボンディング品質の安定化を提供できる。
【００５０】
また、本発明によれば、上記接合部分より先端側のインナーリード表面の高さを、該接合部分のインナーリード表面の高さより低く形成している。したがってインナーリードと半導体チップの能動面との接触不良の発生を防止できるＣＯＦ用テープ、その製造方法、半導体装置及びその製造方法を提供することができる。また、接合領域を限定できることによる接合の安定性を確保できる。
【図面の簡単な説明】
【図１】（ａ）は、本発明に係る第１の実施の形態によるＣＯＦ用テープの一部を示す平面図であり、（ｂ）は、（ａ）に示す１ｂ−１ｂ線に沿った断面図である。
【図２】（ａ）は、本発明に係る第１の実施の形態による半導体装置の一部を示す平面図であり、（ｂ）は、（ａ）に示す２ｂ−２ｂ線に沿った断面図である。
【図３】（ａ）は、本発明に係る第２の実施の形態によるＣＯＦ用テープの一部を示す平面図であり、（ｂ）は、（ａ）に示す３ｂ−３ｂ線に沿った断面図である。
【図４】（ａ）は、本発明に係る第３の実施の形態によるＣＯＦ用テープの一部を示す平面図であり、（ｂ）は、（ａ）に示す４ｂ−４ｂ線に沿った断面図である。
【図５】（ａ）は、従来のＣＯＦ用テープを示す平面図であり、（ｂ）は、（ａ）に示す６ｂ−６ｂ線に沿った断面図である。
【図６】（ａ）は、従来の半導体装置の一部を示す平面図であり、（ｂ）は、（ａ）に示す７ｂ−７ｂ線に沿った断面図である。
【符号の説明】
１１，１０１…ポリイミド等の絶縁テープフィルム
１２，１０２…インナーリード
１２ａ…矩形部
１２ｂ…インナーリードのボンディングエリアより先端側
１３，１０３…半導体チップ
１４，１０４…Ａｕ、Ｓｎ等の金属バンプ
２２ａ…円形部
３２ａ…楕円形部[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a COF tape, a method for manufacturing the same, a semiconductor device, and a method for manufacturing the same, and in particular, a COF tape that prevents a tip portion of an inner lead from peeling from a flexible film during bonding, and a bonding portion of an inner lead. The present invention relates to a COF tape that can ensure the uniformity of the shape, its manufacturing method, a semiconductor device, and its manufacturing method.
[0002]
[Prior art]
5A is a plan view showing a conventional COF (chip on flexibility) tape, and FIG. 5B is a cross-sectional view taken along line 6b-6b shown in FIG. 5A.
[0003]
This COF tape is a TAB (Tape Automated Bonding) tape COF type tape. A plurality of inner leads 102 are formed on a polyimide film 101 or the like which is a flexible tape. As shown in FIG. 5A, the inner lead 102 has a straight shape in which the shape on the tip side is the same width as the connection portion with the bump of the semiconductor chip (position about 70 μm from the tip of the inner lead). Yes. As another conventional example, there is one in which the tip portion of the inner lead has a shape that is narrower than the connection portion with the bump.
[0004]
When manufacturing a COF tape, first, a polyimide film 101 having a predetermined shape is prepared, and a Cu thin film or the like is pasted on the entire surface of the polyimide film 101. Next, this Cu thin film or the like is patterned by etching. As a result, on the polyimide film 101 or the like, a lead having a straight shape or a narrow taper shape is formed at the tip portion of the inner lead 102. Next, Sn plating, Au plating, or other plating is applied to the surface of the inner lead 102. In this way, a tape for COF is manufactured.
[0005]
6A is a plan view showing a part of a conventional semiconductor device, and FIG. 6B is a cross-sectional view taken along line 7b-7b shown in FIG. 6A. The semiconductor device shown in this figure has the problems of the prior art.
[0006]
First, a semiconductor chip 103 is prepared, and a plurality of metal bumps 104 such as Au and Sn are provided on the active surface of the semiconductor chip 103.
Next, ILB (inner lead bonding) mounting is performed on the semiconductor chip 103 on the COF tape shown in FIG.
[0007]
That is, the inner leads 102 formed on the polyimide film 101 are aligned with the bumps 104 such as Au and Sn. At this time, the bump 104 such as Au or Sn is placed at a position of about 70 μm from the tip of the inner lead 102. Next, in the case of Au—Au, these inner leads 104 and bumps 104 made of Au, Sn, etc. are heated to 300 to 500 ° C., and an appropriate load is applied in a lump using a bonding tool (not shown). A bump 104 made of Au, Sn, or the like is bonded under heat and pressure. As a result, solid phase and eutectic bonding are performed, the leads and bumps such as Au and Sn are electrically connected, face down bonding of the semiconductor chip is performed, and ILB mounting is performed.
[0008]
[Problems to be solved by the invention]
In the conventional semiconductor device, the COF type tape has an inner lead 102 of a bonding portion to be bonded to a bump 104 of Au or the like on a film 101 of polyimide or the like, like an inner lead of a TAB (Tape Automated Bonding) tape. It is not an overhang structure. Therefore, when heat and pressure are applied using a bonding tool during bonding, heat and pressure are also applied to the film 101 such as polyimide under the inner leads 102 as shown in FIG. 6B. Thereby, the tip portion of the inner lead 102 may be peeled off from the film 101 such as polyimide. Alternatively, the tip portion of the inner lead may be twisted (not shown).
[0009]
If peeled or twisted in this way, the adverse effect that the inner lead and the active surface of the semiconductor chip come into contact with each other may occur, which deteriorates the mounting quality of the semiconductor device, and consequently the quality reliability of the semiconductor device. It will be. In addition, in a reliability test of a semiconductor device that is a finished product, quality with high durability may not be obtained. In addition, if peeling or twisting occurs as described above, a bad effect such as contact between the active surface of the semiconductor chip and the tip of the inner lead may occur, which may cause a defect.
[0010]
Further, in the conventional semiconductor device described above, a bonding melt due to heating at the time of bonding between the bump 104 such as Au and the inner lead 102 may flow in the longitudinal direction of the inner lead and spread to the tip side of the inner lead. As a result, adverse effects such as contact between the inner leads and the active surface of the semiconductor chip and instability factors of the joints occur, and as a result, the mounting quality may deteriorate. In addition, lead thinning of the bonding area may occur during manufacturing, and bonding quality may become unstable.
[0011]
The present invention has been made in consideration of the above circumstances, and its purpose is to prevent the leading end portion of the inner lead from being peeled from the flexible film during bonding and to prevent destabilization of the joint due to lead deformation of the joint portion. The object is to provide a tape for COF, a manufacturing method thereof, a semiconductor device, and a manufacturing method thereof. Another object of the present invention is to provide a COF tape, a manufacturing method thereof, a semiconductor device, and a manufacturing method thereof capable of preventing the occurrence of poor contact between the inner lead and the active surface of the semiconductor chip and limiting the bonding influence area. It is to provide. Another object of the present invention is to provide a COF tape, a manufacturing method thereof, a semiconductor device, and a manufacturing method thereof that can stabilize the lead shape of the bonding area.
[0012]
[Means for Solving the Problems]
In order to solve the above problems, a COF tape according to the present invention is a COF tape for mounting a semiconductor chip by face-down bonding,
Flexible tape,
Inner leads for bonding with bumps of a semiconductor chip formed on the flexible tape,
A wide portion formed at the tip of the inner lead, wider than the inner lead width of the joint portion to which the bump is joined,
It is characterized by comprising.
[0013]
According to the COF tape, a wide portion wider than the inner lead width of the joint portion where the bump is joined is formed at the tip portion of the inner lead. For this reason, when the bumps of the semiconductor chip and the inner leads are joined by heating and pressing, even if heat is applied to the flexible tape under the inner leads, the tip portion of the inner lead is removed from the flexible tape as in the conventional semiconductor device. It can suppress peeling. In addition, in the manufacture of leads, the lead shape in the bonding area can be made uniform, and the bonding quality can be stabilized.
[0014]
In the COF tape according to the present invention, it is preferable that the height of the inner lead surface on the tip side of the joint portion is lower than the height of the inner lead surface of the joint portion. As a result, it is possible to suppress the spread of the bonding melt due to heating at the time of bonding the bump and the inner lead, and even if this bonding melt flows in the longitudinal direction and spreads toward the inner lead tip side, the tip side of the inner lead Therefore, it is possible to prevent the contact failure between the inner lead and the active surface of the semiconductor chip. Further, in the case of non-melt bonding, the bonding influence area can be limited.
[0015]
In the COF tape according to the present invention, the thickness of the inner lead on the tip side from the joint portion may be 20% or more and 80% or less of the inner lead of the joint portion.
[0016]
Further, in the COF tape according to the present invention, the wide portion may have any one of a polygonal shape, an elliptical shape, and a circular shape as a planar shape.
[0017]
Moreover, in the COF tape according to the present invention, the wide portion can be arranged in a staggered pattern.
[0018]
In the COF tape according to the present invention, the flexible tape may be an insulating film for tape.
In the COF tape according to the present invention, the tape insulating film may be a film made of polyimide or a liquid crystal polymer.
[0019]
In the COF tape according to the present invention, the bumps may be made of Au or Sn, and the inner leads may be made of a Cu thin film whose surface is Au plated or Sn plated.
[0020]
A COF tape manufacturing method according to the present invention is a COF tape manufacturing method for mounting a semiconductor chip by face-down bonding,
Preparing a flexible tape having a predetermined shape;
Forming a conductive film on the flexible tape;
By patterning this conductive film, the conductive film has inner leads that are bonded to the bumps of the semiconductor chip, and a wide portion wider than the inner lead width of the bonding portion where the bumps are bonded to the tip of the inner leads. Forming a pattern;
It is characterized by comprising.
[0021]
In the method for producing a COF tape according to the present invention, the inner lead portion on the distal end side is processed by processing the inner lead portion on the distal end side from the joining portion after or before the step of forming the conductive film pattern. It is also possible to further include a step of making the height of the lead surface lower than the height of the inner lead surface of the joint portion.
[0022]
A semiconductor device according to the present invention is a semiconductor device in which a semiconductor chip is mounted on a tape for COF by face-down bonding,
Bumps formed on the semiconductor chip;
Flexible tape,
Inner leads formed on the flexible tape and bonded to the bumps;
A wide portion having a width wider than the inner lead width of the joint portion formed by bonding the bump formed on the tip portion of the inner lead;
It is characterized by comprising.
[0023]
In the semiconductor device according to the present invention, the height of the inner lead surface on the tip side from the joint portion may be formed lower than the height of the inner lead surface of the joint portion. In the semiconductor device according to the present invention, the inner lead may be formed in a portion on the flexible tape facing the outer peripheral portion of the semiconductor chip and a portion on the flexible tape facing the active surface of the semiconductor chip. It is.
[0024]
A method for manufacturing a semiconductor device according to the present invention is a method for manufacturing a semiconductor device in which a semiconductor chip is mounted on a COF tape by face-down bonding,
Preparing a flexible tape having a predetermined shape;
Forming a conductive film on the flexible tape;
By patterning this conductive film, the conductive film has inner leads that are bonded to the bumps of the semiconductor chip, and a wide portion wider than the inner lead width of the bonding portion where the bumps are bonded to the tip of the inner leads. Forming a pattern;
A step of heating and pressing the bumps of the semiconductor chip to the inner leads and bonding;
It is characterized by comprising.
[0025]
Further, in the method for manufacturing a semiconductor device according to the present invention, before the step of forming the conductive film pattern, or between the step of forming the conductive film pattern and the step of bonding, the tip side from the bonding portion. It is also possible to further include a step of making the height of the inner lead surface on the tip side lower than the height of the inner lead surface of the joint portion by processing the inner lead.
[0026]
DETAILED DESCRIPTION OF THE INVENTION
Embodiments of the present invention will be described below with reference to the drawings.
Fig.1 (a) is a top view which shows a part of tape for COF by 1st Embodiment based on this invention, FIG.1 (b) shows the 1b-1b line | wire shown to Fig.1 (a). FIG.
[0027]
The COF tape has an insulating tape film 11 such as polyimide, which is a flexible tape, and a plurality of inner leads 12 are formed on the insulating tape film 11 by lamination, pressure bonding, or the like. As shown in FIG. 1A, a rectangular portion 12a having a rectangular planar shape having a width wider than the lead width of a portion (bonding area) connecting the inner lead and the bump of the semiconductor chip is provided at the tip portion of the inner lead 12. Is formed. The rectangular portion 12a is a wide portion having a larger area than the lead of the bonding area. In addition, the planar shape of the tip portion of the inner lead is not limited to a rectangle, and may be a polygonal shape.
[0028]
In this example, the rectangular portions 12a are arranged in a staggered pattern on an insulating tape film 11 such as polyimide. This is to cope with a narrow lead pitch because the lead pitch may be reduced in the future. In addition, arrangement | positioning of this rectangular part is not restricted to zigzag-leg shape, A various arrangement | positioning is possible if it is a double-row type which shifted the row | line | column.
[0029]
As shown in FIG. 1B, the lead thickness 12 b is formed thinner than the lead in the bonding area at the tip side 12 b from the bonding area of the inner lead 12. That is, a step is formed at the tip portion from the bonding area of the inner lead 12, and the surface of the tip portion is formed lower than the lead surface of the bonding area. The thickness of the inner lead formed so as to be thin by this step is preferably, for example, about 20% to 80% of the lead thickness of the bonding area.
[0030]
Next, a method for manufacturing the COF tape will be described.
First, an insulating tape film 11 made of polyimide or the like, which is a flexible tape having a predetermined shape, is prepared, and a conductive film such as a Cu thin film is attached to the entire surface of the insulating tape film 11 by lamination, pressure bonding, or the like. Next, this Cu thin film or the like is patterned by etching. Thereby, on the insulating tape film 11, as shown in FIG. 1A, a lead having a rectangular portion 12a at the tip portion of the inner lead 12 is formed.
[0031]
Next, leads other than the tip side 12b from the bonding area of the inner lead 12 are covered with an etching mask, and the tip side 12b is half-etched using this etching mask as a mask. Here, half etching is performed after the lead is formed, but these steps may be reversed. That is, the lead may be formed by patterning the Cu thin film or the like after performing a half etching process on the Cu thin film or the like before patterning the Cu thin film or the like. Thereby, the lead thickness of the tip end side 12b is formed thinner than the lead of the bonding area, and the lead surface of the tip end side 12b is formed lower than the lead surface of the bonding area. The etching at this time is not half etching of the lead on the tip side 12b but half etching which etches about 20% to 80%. In addition, as long as it is a means capable of processing the tip side 12b of the inner lead in this way, not only half etching but also other processing methods can be used.
[0032]
Next, the surface of the inner lead is plated with Au, Sn, or the like. In this way, a tape for COF is manufactured.
[0033]
FIG. 2A is a plan view showing a part of the semiconductor device according to the first embodiment of the present invention, and FIG. 2B is along the line 2b-2b shown in FIG. FIG.
[0034]
First, the semiconductor chip 13 is prepared. On the active surface of the semiconductor chip 13, a plurality of metal bumps 14 such as Au and Sn are provided. An insulating film (not shown) is formed inside the semiconductor chip 13, and an Al pad (not shown) having a thickness of about 1 μm is formed on the insulating film. This Al pad is for supplying input / output and power supply voltage of the integrated circuit, for example. A passivation film (not shown) made of a silicon oxide film having a thickness of about 2 μm is formed on the Al pad and the insulating film. In this passivation film, an opening located on the Al pad is formed. A barrier metal layer is formed in the opening and on the passivation film, and a plating metal layer is formed on the barrier metal layer. On the plating metal layer, bumps 4 made of Au, Sn or the like having a height of about 22 μm are formed.
[0035]
Next, ILB mounting of the semiconductor chip 13 is performed on the COF tape shown in FIG. That is, the inner leads 12 formed on the insulating tape film 11 such as polyimide are aligned with the bumps 14 such as Au and Sn. At this time, the bumps 14 of Au, Sn, etc. are placed in the bonding area of the inner lead 12, and this bonding area is at a position of, for example, about 70 μm from the tip of the inner lead. Here, the inner lead is formed on a portion on the insulating tape film 11 which is a flexible tape facing the outer peripheral portion of the semiconductor chip 13. However, the inner lead is not limited to this, and further, It is also possible to form the portion on the insulating tape film facing the active surface (inner surface).
[0036]
Next, the inner leads 14 and the bumps 14 such as Au and Sn are heated to a solid-phase bonding and eutectic bonding temperature of about 300 to 500 ° C., and a suitable total load is applied in a lump using a bonding tool (not shown). Then, the inner leads 12 and the bumps 14 made of Au, Sn or the like are joined under heat and pressure. As a result, solid phase bonding and eutectic bonding are performed, the leads and bumps such as Au and Sn are electrically connected, face down bonding of the semiconductor chip is performed, and ILB mounting is performed.
[0037]
According to the first embodiment, the rectangular portion 12 a having a large area is formed at the tip portion of the inner lead 12. For this reason, even when the bump 14 such as Au or Sn of the semiconductor chip 13 and the inner lead 12 are joined by heating and pressing, even if heat is applied to the insulating tape film 11 such as polyimide under the inner lead, It can suppress that the front-end | tip part of an inner lead peels from films, such as a polyimide, like a semiconductor device. That is, since the rectangular portion 12a wider than the bonding area of the inner lead is formed, the adhesive force between the tip portion of the inner lead and a film such as polyimide can be made larger than that of the conventional semiconductor device. As a result, it is possible to prevent the occurrence of abnormalities such as peeling, twisting, deformation and deflection at the tip portion of the inner lead. Therefore, it is possible to secure a COF bonding mounted product with high quality reliability. Therefore, the mounting quality of the semiconductor device can be improved, and the quality reliability of the semiconductor device can be improved.
[0038]
In addition, since the occurrence of abnormalities such as peeling, twisting, deformation, and bending can be prevented at the tip portion of the inner lead, quality with high durability can be obtained even in the reliability test of a semiconductor device that is a finished product.
[0039]
In addition, since the occurrence of abnormality such as peeling can be prevented as described above, it is possible to prevent the occurrence of adverse effects such as contact between the active surface of the semiconductor chip and the tip portion of the inner lead, and the cause of defects can be reduced. In addition, since the shape of the bonding area of the lead can be made uniform in manufacturing, stabilization of bonding quality can be ensured.
[0040]
Further, in the first embodiment, since a step having a reduced lead thickness is provided on the distal end side 12b of the inner lead, bonding by heating at the time of bonding between the bump 14 such as Au and Sn and the inner lead 12 is performed. The spread of the melt can be suppressed. Further, even if this bonding melt flows in the longitudinal direction and spreads to the inner lead tip side, it is collected in the portion where the lead thickness on the tip side 12b of the inner lead is thin. Therefore, adverse effects such as contact between the inner lead and the active surface of the semiconductor chip can be suppressed, and more stable mounting quality can be ensured.
[0041]
FIG. 3A is a plan view showing a part of the COF tape according to the second embodiment of the present invention, and FIG. 3B is a line 3b-3b shown in FIG. FIG. 2 is a sectional view taken along the same line, and the same parts as those in FIG.
[0042]
At the tip of the inner lead 12, as shown in FIG. 3A, a circular portion 22a having a circular planar shape having a width wider than the lead width of the portion (bonding area) connecting the inner lead and the bump of the semiconductor chip. Is formed. The circular portion 22a is a wide portion having a larger area than the lead of the bonding area.
[0043]
Also in the second embodiment, the same effect as in the first embodiment can be obtained.
[0044]
FIG. 4A is a plan view showing a part of a COF tape according to a third embodiment of the present invention, and FIG. 4B is a line 4b-4b shown in FIG. FIG. 2 is a sectional view taken along the same line, and the same parts as those in FIG.
[0045]
As shown in FIG. 4A, the tip of the inner lead 12 has an elliptical shape in which the planar shape having a width wider than the lead width of the portion (bonding area) connecting the inner lead and the bump of the semiconductor chip is elliptical. A portion 32a is formed. The oval part 32a is a wide part having a larger area than the lead of the bonding area.
[0046]
The oval portions 32a are arranged in a line on the insulating tape film 11 such as polyimide, and are not arranged in a staggered pattern.
[0047]
In the third embodiment, the same effect as that of the first embodiment can be obtained.
[0048]
The present invention is not limited to the above embodiment, and can be implemented with various modifications.
[0049]
【The invention's effect】
As described above, according to the present invention, the wide portion wider than the inner lead width of the joint portion where the bump is joined is formed at the tip portion of the inner lead. Therefore, it is possible to provide a COF tape, a method for manufacturing the same, a semiconductor device, and a method for manufacturing the same, in which the tip portion of the inner lead is prevented from peeling from the flexible film during bonding. In addition, since the uniformity of the lead shape in the bonding area of the lead can be obtained, stabilization of bonding quality can be provided.
[0050]
Further, according to the present invention, the height of the inner lead surface on the tip side from the joint portion is formed lower than the height of the inner lead surface of the joint portion. Therefore, it is possible to provide a COF tape that can prevent the occurrence of contact failure between the inner lead and the active surface of the semiconductor chip, a manufacturing method thereof, a semiconductor device, and a manufacturing method thereof. Moreover, the stability of joining by ensuring that a joining area | region can be limited is securable.
[Brief description of the drawings]
FIG. 1A is a plan view showing a part of a COF tape according to a first embodiment of the present invention, and FIG. 1B is taken along line 1b-1b shown in FIG. It is sectional drawing.
2A is a plan view showing a part of the semiconductor device according to the first embodiment of the present invention, and FIG. 2B is a cross-sectional view taken along line 2b-2b shown in FIG. FIG.
FIG. 3A is a plan view showing a part of a COF tape according to a second embodiment of the present invention, and FIG. 3B is taken along line 3b-3b shown in FIG. It is sectional drawing.
4A is a plan view showing a part of a COF tape according to a third embodiment of the present invention, and FIG. 4B is taken along line 4b-4b shown in FIG. It is sectional drawing.
5A is a plan view showing a conventional COF tape, and FIG. 5B is a cross-sectional view taken along the line 6b-6b shown in FIG. 5A.
6A is a plan view showing a part of a conventional semiconductor device, and FIG. 6B is a cross-sectional view taken along line 7b-7b shown in FIG.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 11,101 ... Insulation tape films 12,102, such as a polyimide ... Inner lead 12a ... Rectangle part 12b ... The tip side from the bonding area of an inner lead 13,103 ... Semiconductor chip 14,104 ... Metal bumps 22a, such as Au and Sn ... Circular Part 32a ... Oval part

Claims (15)

半導体チップをフェイスダウンボンディングによって実装するＣＯＦ用テープであって、
フレキシブルテープと、
前記フレキシブルテープ上に形成された、前記半導体チップのバンプと接合するためのインナーリードと、
前記インナーリードにおける前記半導体チップのバンプと接合される接合部分側の先端に形成された、該バンプが接合される接合部分のインナーリード幅より広い幅広部と、
を具備し、
前記幅広部が前記フレキシブルテープに接着されていることを特徴とするＣＯＦ用テープ。A COF tape for mounting a semiconductor chip by face-down bonding,
Flexible tape,
Inner leads for bonding to the bumps of the semiconductor chip formed on the flexible tape,
A wide portion formed at a tip of a joint portion side to be joined to the bump of the semiconductor chip in the inner lead, wider than the inner lead width of the joint portion to which the bump is joined,
Comprising
The COF tape, wherein the wide portion is bonded to the flexible tape. 上記接合部分より先端側のインナーリード表面の高さは、該接合部分のインナーリード表面の高さより低く形成されていることを特徴とする請求項１に記載のＣＯＦ用テープ。  2. The COF tape according to claim 1, wherein the height of the inner lead surface on the tip side of the joint portion is lower than the height of the inner lead surface of the joint portion. 上記接合部分より先端側のインナーリードの厚さは、該接合部分のインナーリードの２０％以上８０％以下の厚さであることを特徴とする請求項１又は２に記載のＣＯＦ用テープ。  3. The COF tape according to claim 1, wherein a thickness of the inner lead on the tip side from the joint portion is 20% or more and 80% or less of the inner lead of the joint portion. 上記幅広部は、その平面形状が多角形、楕円形及び円形のうちのいずれかからなることを特徴とする請求項１〜３のうちいずれか１項記載のＣＯＦ用テープ。  The COF tape according to any one of claims 1 to 3, wherein a planar shape of the wide portion is any one of a polygon, an ellipse, and a circle. 上記幅広部が千鳥足状に配置されていることを特徴とする請求項１〜４のうちいずれか１項記載のＣＯＦ用テープ。  The said wide part is arrange | positioned at zigzag-leg shape, The tape for COF of any one of Claims 1-4 characterized by the above-mentioned. 上記フレキシブルテープがテープ用絶縁フィルムであることを特徴とする請求項１〜５のうちいずれか１項記載のＣＯＦ用テープ。  The said flexible tape is an insulating film for tapes, The tape for COF of any one of Claims 1-5 characterized by the above-mentioned. 上記テープ用絶縁フィルムがポリイミド又は液晶ポリマーからなるフィルムであることを特徴とする請求項６に記載のＣＯＦ用テープ。  The tape for COF according to claim 6, wherein the insulating film for tape is a film made of polyimide or liquid crystal polymer. 上記バンプがＡｕ又はＳｎからなり、上記インナーリードが表面にＡｕメッキ又はＳｎメッキされたＣｕ薄膜からなることを特徴とする請求項１〜７のうちいずれか１項記載のＣＯＦ用テープ。  8. The COF tape according to claim 1, wherein the bump is made of Au or Sn, and the inner lead is made of a Cu thin film having a surface plated with Au or Sn. 9. 半導体チップをフェイスダウンボンディングによって実装するＣＯＦ用テープの製造方法であって、
所定の形状を有するフレキシブルテープを準備する工程と、
前記フレキシブルテープ上に導電膜を形成する工程と、
前記導電膜をパターニングすることにより、前記半導体チップのバンプと接合するインナーリードを有し且つ該インナーリードにおける前記半導体チップのバンプと接合される接合部分側の先端に該バンプが接合される接合部分のインナーリード幅より広い幅広部が設けられた導電膜パターンを形成する工程と、
を具備し、
前記幅広部が前記フレキシブルテープに接着されていることを特徴とするＣＯＦ用テープの製造方法。A method of manufacturing a tape for COF in which a semiconductor chip is mounted by face-down bonding,
Preparing a flexible tape having a predetermined shape;
Forming a conductive film on the flexible tape;
A bonding portion having an inner lead bonded to the bump of the semiconductor chip by patterning the conductive film and bonded to the tip of the inner lead on the bonding portion side to be bonded to the bump of the semiconductor chip Forming a conductive film pattern provided with a wider portion than the inner lead width;
Comprising
The method for producing a COF tape, wherein the wide portion is bonded to the flexible tape. 上記導電膜パターンを形成する工程の後又は前に、上記接合部分より先端側のインナーリード部分を加工することにより、該先端側のインナーリード表面の高さを、該接合部分のインナーリード表面の高さより低くする工程をさらに含むことを特徴とする請求項９に記載のＣＯＦ用テープの製造方法。  After or before the step of forming the conductive film pattern, by processing the inner lead portion on the tip side from the joint portion, the height of the inner lead surface on the tip side is set to the height of the inner lead surface of the joint portion. The method for producing a COF tape according to claim 9, further comprising a step of lowering the height. 半導体チップをフェイスダウンボンディングによってＣＯＦ用テープに実装した半導体装置であって、
前記半導体チップに形成されたバンプと、
フレキシブルテープと、
前記フレキシブルテープ上に形成され、該バンプが接合されたインナーリードと、
前記インナーリードにおける前記バンプと接合された接合部分側の先端に形成された、該バンプが接合された接合部分のインナーリード幅より広い幅を有する幅広部と、
を具備し、
前記幅広部が前記フレキシブルテープに接着されていることを特徴とする半導体装置。A semiconductor device in which a semiconductor chip is mounted on a tape for COF by face-down bonding,
Bumps formed on the semiconductor chip;
Flexible tape,
An inner lead formed on the flexible tape and bonded with the bump;
A wide portion formed at the tip of the joint portion side joined to the bump in the inner lead and having a width wider than the inner lead width of the joint portion to which the bump is joined;
Comprising
The semiconductor device, wherein the wide portion is bonded to the flexible tape. 上記接合部分より先端側のインナーリード表面の高さは、該接合部分のインナーリード表面の高さより低く形成されていることを特徴とする請求項１１に記載の半導体装置。  12. The semiconductor device according to claim 11, wherein the height of the inner lead surface on the tip side from the joint portion is formed lower than the height of the inner lead surface of the joint portion. 上記インナーリードは、前記半導体チップの外周部分に対向するフレキシブルテープ上の部分及び前記半導体チップの能動面に対向するフレキシブルテープ上の部分に形成されていることを特徴とする請求項１１又は１２に記載の半導体装置。  The said inner lead is formed in the part on the flexible tape which opposes the outer peripheral part of the said semiconductor chip, and the part on the flexible tape which opposes the active surface of the said semiconductor chip, The Claim 11 or 12 characterized by the above-mentioned. The semiconductor device described. 半導体チップをフェイスダウンボンディングによってＣＯＦ用テープに実装した半導体装置の製造方法であって、
所定の形状を有するフレキシブルテープを準備する工程と、
前記フレキシブルテープ上に導電膜を形成する工程と、
前記導電膜をパターニングすることにより、前記半導体チップのバンプと接合するインナーリードを有し且つ該インナーリードにおける前記半導体チップのバンプと接合される接合部分側の先端に該バンプが接合される接合部分のインナーリード幅より広い幅広部が設けられた導電膜パターンを形成する工程と、
前記インナーリードに前記半導体チップのバンプを加熱加圧して接合する工程と、
を具備し、
前記幅広部が前記フレキシブルテープに接着されていることを特徴とする半導体装置の製造方法。A method of manufacturing a semiconductor device in which a semiconductor chip is mounted on a tape for COF by face-down bonding,
Preparing a flexible tape having a predetermined shape;
Forming a conductive film on the flexible tape;
A bonding portion having an inner lead bonded to the bump of the semiconductor chip by patterning the conductive film and bonded to the tip of the inner lead on the bonding portion side to be bonded to the bump of the semiconductor chip Forming a conductive film pattern provided with a wider portion than the inner lead width;
Bonding the bumps of the semiconductor chip by heating and pressing to the inner leads;
Comprising
The method for manufacturing a semiconductor device, wherein the wide portion is bonded to the flexible tape. 上記導電膜パターンを形成する工程の前、又は、上記導電膜パターンを形成する工程と上記接合する工程の間に、上記接合部分より先端側のインナーリードを加工することにより、該先端側のインナーリード表面の高さを、該接合部分のインナーリード表面の高さより低くする工程をさらに含むことを特徴とする請求項１４に記載の半導体装置の製造方法。  Before the step of forming the conductive film pattern, or between the step of forming the conductive film pattern and the step of bonding, the inner lead on the tip side from the bonding portion is processed, thereby 15. The method of manufacturing a semiconductor device according to claim 14, further comprising a step of making the height of the lead surface lower than the height of the inner lead surface of the joint portion.
JP2002049187A 2002-02-26 2002-02-26 COF tape, manufacturing method thereof, semiconductor device and manufacturing method thereof Expired - Fee Related JP3915546B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002049187A JP3915546B2 (en) 2002-02-26 2002-02-26 COF tape, manufacturing method thereof, semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002049187A JP3915546B2 (en) 2002-02-26 2002-02-26 COF tape, manufacturing method thereof, semiconductor device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2003249592A JP2003249592A (en) 2003-09-05
JP3915546B2 true JP3915546B2 (en) 2007-05-16

Family

ID=28661764

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002049187A Expired - Fee Related JP3915546B2 (en) 2002-02-26 2002-02-26 COF tape, manufacturing method thereof, semiconductor device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP3915546B2 (en)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100654338B1 (en) * 2003-10-04 2006-12-07 삼성전자주식회사 Tape circuit substrate and semiconductor chip package using thereof
JP4491380B2 (en) 2005-06-09 2010-06-30 セイコーエプソン株式会社 Manufacturing method of semiconductor device
JP5076315B2 (en) * 2005-12-26 2012-11-21 富士ゼロックス株式会社 Wiring board and flip chip mounting structure
US8164168B2 (en) 2006-06-30 2012-04-24 Oki Semiconductor Co., Ltd. Semiconductor package
JP4124262B1 (en) 2007-02-14 2008-07-23 セイコーエプソン株式会社 Semiconductor device manufacturing method and semiconductor device
JP5375182B2 (en) 2009-02-26 2013-12-25 富士通株式会社 Flexible printed circuit board
TWI412818B (en) * 2009-09-15 2013-10-21 Chunghwa Picture Tubes Ltd Wiring structure for liquid crystal display panel
JP2012028437A (en) * 2010-07-21 2012-02-09 Fujitsu Semiconductor Ltd Semiconductor device and manufacturing method thereof
CN114326230B (en) * 2021-12-30 2023-08-11 惠科股份有限公司 Flip-chip film, preparation method of flip-chip film and display panel

Also Published As

Publication number Publication date
JP2003249592A (en) 2003-09-05

Similar Documents

Publication Publication Date Title
JP2540652B2 (en) Semiconductor device
US20070111384A1 (en) Method of manufacturing a semiconductor device
JP3915546B2 (en) COF tape, manufacturing method thereof, semiconductor device and manufacturing method thereof
US20070267744A1 (en) Manufacturing a bump electrode with roughened face
US6081035A (en) Microelectronic bond ribbon design
KR20050033111A (en) Tape circuit substrate and semiconductor chip package using thereof
JPH0378230A (en) Bump electrode for integrated circuit device
JP3558459B2 (en) Inner lead connection method
JPS59139636A (en) Bonding method
JPH11135714A (en) Semiconductor device
KR100326957B1 (en) Semiconductor device and equipment for manufacturing the same as well as method of fabricating the same
JP2003243455A (en) Tape, method of manufacturing the same, semiconductor device, method of manufacturing the same
JP3550946B2 (en) TAB type semiconductor device
JP2777345B2 (en) Semiconductor device
KR970005716B1 (en) A semiconductor device and its manufacture method
JP2736247B2 (en) Method for manufacturing semiconductor device
JPH09199631A (en) Structure and fabrication method of semiconductor device
JP3389712B2 (en) IC chip bump forming method
JPH0719797B2 (en) Semiconductor device mounting tool
JPH11121542A (en) Semiconductor chip and tab tape
JP2001237261A (en) Semiconductor, device and method for manufacturing the same
JPS60130835A (en) Mounting method of semiconductor element
JP2000357716A (en) Tab tape, cof tape, semiconductor device and manufacture thereof
JP2929764B2 (en) Semiconductor device
JP2001176917A (en) Semiconductor device and its manufacturing method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040927

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060720

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060725

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060921

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061017

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061211

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070116

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070129

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110216

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110216

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120216

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130216

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130216

Year of fee payment: 6

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees