JP2012028437A - Semiconductor device and manufacturing method thereof - Google Patents
Semiconductor device and manufacturing method thereof Download PDFInfo
- Publication number
- JP2012028437A JP2012028437A JP2010163906A JP2010163906A JP2012028437A JP 2012028437 A JP2012028437 A JP 2012028437A JP 2010163906 A JP2010163906 A JP 2010163906A JP 2010163906 A JP2010163906 A JP 2010163906A JP 2012028437 A JP2012028437 A JP 2012028437A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- solder layer
- bonding
- protruding electrode
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8119—Arrangement of the bump connectors prior to mounting
- H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
Description
本発明は、半導体装置とその製造方法に関する。 The present invention relates to a semiconductor device and a manufacturing method thereof.
近年の電子機器の小型化や高密度化に伴い、電子機器で使用される半導体素子の突起電極でも、その配列個数の増加と共に、小型化や高密度化が進んでいる。そのため、半導体素子が実装される配線基板においては、半導体素子の突起電極が接合されるボンディング端子の配列ピッチが微細化する傾向にある。 With the recent miniaturization and high density of electronic devices, the miniaturization and high density of the bump electrodes of semiconductor elements used in the electronic devices have been increasing with the increase in the number of arrays. For this reason, in the wiring board on which the semiconductor element is mounted, the arrangement pitch of the bonding terminals to which the protruding electrodes of the semiconductor element are joined tends to be miniaturized.
そのような半導体素子を配線基板に実装する方法としては、配線基板のボンディング端子上に予めはんだ層を形成しておき、そのはんだ層により半導体素子の突起電極をボンディング端子にはんだ付けするフリップチップ実装方法がある。 As a method of mounting such a semiconductor element on a wiring board, a flip chip mounting in which a solder layer is formed in advance on a bonding terminal of the wiring board, and the protruding electrode of the semiconductor element is soldered to the bonding terminal by the solder layer. There is a way.
この方法では、はんだ付けによって突起電極をボンディング端子に接合するため、実装時に半導体素子を配線基板に押し付けるための荷重を比較的小さくすることができ、半導体素子が受けるストレスを低減できる。更に、半導体素子の接続端子数の増加に容易に対応できるというのもこの方法の利点の一つである。 In this method, since the protruding electrode is joined to the bonding terminal by soldering, the load for pressing the semiconductor element against the wiring board at the time of mounting can be relatively reduced, and the stress applied to the semiconductor element can be reduced. Further, one of the advantages of this method is that it can easily cope with an increase in the number of connection terminals of the semiconductor element.
半導体装置とその製造方法において、半導体装置の信頼性を高めることを目的とする。 An object of the semiconductor device and the manufacturing method thereof is to improve the reliability of the semiconductor device.
以下の開示の一観点によれば、短冊状のボンディング端子を備えた配線基板と、前記ボンディング端子に対応した位置に突起電極を備えた半導体素子と、前記ボンディング端子の表面に形成され、前記ボンディング端子と前記突起電極とを接続するはんだ層とを有し、前記ボンディング端子が、幅広部と幅狭部とを備え、該幅狭部において前記突起電極と接続された半導体装置が提供される。 According to one aspect of the following disclosure, a wiring board provided with a strip-shaped bonding terminal, a semiconductor element provided with a protruding electrode at a position corresponding to the bonding terminal, and formed on the surface of the bonding terminal, the bonding There is provided a semiconductor device having a solder layer for connecting a terminal and the protruding electrode, wherein the bonding terminal includes a wide portion and a narrow portion, and the narrow portion is connected to the protruding electrode.
また、その開示の別の観点によれば、配線基板のボンディング端子上にはんだ層を形成する工程と、半導体素子の突起電極を前記はんだ層に当接させる工程と、前記はんだ層に前記突起電極が当接した状態で該はんだ層を加熱して溶融し、該はんだ層により前記ボンディング端子と前記突起電極とを接続する工程とを有し、前記ボンディング端子が幅広部と幅狭部とを備えた短冊状であり、前記突起電極を前記はんだ層に当接させる工程において、前記幅狭部上の前記はんだ層に前記突起電極を当接させる半導体装置の製造方法が提供される。 According to another aspect of the disclosure, a step of forming a solder layer on a bonding terminal of a wiring board, a step of bringing a protruding electrode of a semiconductor element into contact with the solder layer, and the protruding electrode on the solder layer The solder layer is heated and melted in a contact state, and the bonding terminal and the protruding electrode are connected by the solder layer, and the bonding terminal includes a wide portion and a narrow portion. A method of manufacturing a semiconductor device is provided in which the protruding electrode is in contact with the solder layer on the narrow portion in the step of contacting the protruding electrode with the solder layer.
開示の半導体装置とその製造方法によれば、ボンディング端子に幅狭部と幅広部とを設け、該ボンディング端子上にはんだ層を形成しておき、このうちの幅狭部に半導体素子の突起電極を接続する。幅狭部のはんだ層は幅広部のはんだ層よりも薄く形成されるので、幅狭部において突起電極により押し退けられるはんだの量を少なくでき、隣接するボンディング端子の間にはんだブリッジが形成される危険性が低減される。また、幅広部上のはんだ層が溶融して突起電極の側面に流動するので、突起電極の側面およびボンディング端子の間にフィレット部が形成されて、完成後の半導体装置の信頼性が向上する。 According to the disclosed semiconductor device and the manufacturing method thereof, a narrow portion and a wide portion are provided on the bonding terminal, and a solder layer is formed on the bonding terminal, and a protruding electrode of the semiconductor element is formed on the narrow portion. Connect. Since the narrow solder layer is formed thinner than the wide solder layer, the amount of solder pushed away by the protruding electrode in the narrow portion can be reduced, and the risk of forming a solder bridge between adjacent bonding terminals Is reduced. Further, since the solder layer on the wide portion melts and flows to the side surface of the protruding electrode, a fillet portion is formed between the side surface of the protruding electrode and the bonding terminal, and the reliability of the completed semiconductor device is improved.
本願発明者は、はんだ層により半導体素子の突起電極を配線基板のボンディング端子にはんだ付けするフリップチップ実装方法では、ボンディング端子の配列ピッチが微細化すると、以下のような問題が発生すると考える。 The inventor of the present application considers that the following problems occur when the arrangement pitch of the bonding terminals is reduced in the flip chip mounting method in which the protruding electrodes of the semiconductor element are soldered to the bonding terminals of the wiring board by the solder layer.
まず、はんだ層を配線基板のボンディング端子に溶融して形成する際に、隣接するボンディング端子の間にはんだブリッジが形成され、それによりボンディング端子同士が電気的にショートする危険性が高まる。 First, when the solder layer is melted and formed on the bonding terminals of the wiring board, a solder bridge is formed between the adjacent bonding terminals, thereby increasing the risk that the bonding terminals are electrically short-circuited.
また、ボンディング端子に形成したはんだ層に、加熱した突起電極を押し当てることではんだ層を再溶融させて、突起電極をはんだ付けによってボンディング端子に接合する際にも、突起電極によって押し退けられたはんだが原因で、隣接するボンディング端子間や隣接する突起電極間にはんだブリッジが形成されるおそれがある。 In addition, when the heated bump electrode is pressed against the solder layer formed on the bonding terminal to remelt the solder layer and the bump electrode is joined to the bonding terminal by soldering, the solder pushed away by the bump electrode is also used. For this reason, a solder bridge may be formed between adjacent bonding terminals or between adjacent protruding electrodes.
そのようなはんだブリッジの発生を抑制するために、ボンディング端子上に供給するはんだの量を減らし、はんだ層を薄くすることも考えられる。 In order to suppress the occurrence of such solder bridges, it is conceivable to reduce the amount of solder supplied onto the bonding terminals and to make the solder layer thinner.
しかし、これでは突起電極とボンディング端子との接合部の強度が不足するため、配線基板の熱膨張に伴う応力や機械的な応力が接合部に加わると、接合部にクラックが生じて接合が破断し、配線基板と半導体素子との接続信頼性が低下する。 However, since the strength of the joint portion between the protruding electrode and the bonding terminal is insufficient, if stress or mechanical stress accompanying thermal expansion of the wiring board is applied to the joint portion, a crack occurs in the joint portion and the joint breaks. In addition, the connection reliability between the wiring board and the semiconductor element is lowered.
本願発明者は、このような問題点に鑑み、接続信頼性の低下を招くことなく、ボンディング端子間や突起電極間にはんだブリッジが発生しない信頼性の高い半導体装置を提供すべく、以下に説明するような本実施形態に想到した。 In view of such problems, the inventor of the present application will be described below in order to provide a highly reliable semiconductor device in which a solder bridge does not occur between bonding terminals or protruding electrodes without causing a decrease in connection reliability. The present embodiment has been conceived.
(1)第1実施形態
図1は、本発明の第1の実施形態に係る半導体装置に使用される配線基板101の全体平面図である。
(1) First Embodiment FIG. 1 is an overall plan view of a
図1に示される配線基板101はシート状の平面形状を有し、12個の半導体素子搭載領域102が設定されている。なお、当該搭載領域の数は、必要に応じて選択される。
A
そして、当該半導体素子搭載領域102の一つ(図1に於いて破線L1により囲繞された領域)を拡大して図2に示す。 FIG. 2 shows an enlarged view of one of the semiconductor element mounting regions 102 (the region surrounded by the broken line L1 in FIG. 1).
また、当該半導体素子搭載領域102におけるボンディング端子104の一部(図2において破線L2により囲繞された領域)を拡大して図3に示す。
3 is an enlarged view of a part of the
なお、図2において、点線Rは、配線基板101にフェイスダウン状態で搭載される半導体素子の外周領域を示している。
In FIG. 2, a dotted line R indicates an outer peripheral region of a semiconductor element mounted on the
配線基板101は、ガラスエポキシ樹脂、ガラス−BT(ビスマレイミドトリアジン)、あるいはポリイミド等の有機材絶縁性樹脂、またはセラミック、ガラス等の無機材料を基材とし、その表面に銅(Cu)等からなる配線パターン103が選択的に配設された基板である。当該配線基板101は、インターポーザーまたは支持基板と称される場合もある。
The
当該配線基板101は必要に応じて多層配線構造とされており、前記配線パターン103は、その最外層に位置している。
The
勿論、所謂両面プリント板において、配線基板の両主面に配設される導電パターンも当該配線パターン103に相当する。
Of course, in a so-called double-sided printed board, the conductive patterns disposed on both main surfaces of the wiring board also correspond to the
配線基板101の主面のうち、半導体素子が搭載される面上には、配線基板101に搭載される半導体素子が接続される部位、すなわちボンディング端子104及びその近傍を除き、最表層には,エポキシ系、アクリル系、ポリイミド系等の樹脂又はこれらの混合樹脂等からなるソルダーレジスト層(絶縁樹脂膜)105が選択的に設けられている。
Of the main surface of the
ソルダーレジスト層105には、開口部106が部分的に形成されており、当該開口部106において、隣接する複数の配線パターン103、および配線基板101の基材部107が共通して部分的に露出されている。
An
当該開口部106内で露出している配線パターン103は直線状に延在形成されており、当該配線パターン103であって開口部106において露出している箇所には、ボンディング端子104がそれぞれ設けられている。
The
すなわち、配線パターン103の一部領域は、ボンディング端子104として、ソルダーレジスト層105の開口部106によって画定されている。
That is, a partial region of the
ボンディング端子104は、銅箔や銅めっき膜をパターニングしてなる短冊状の平面形状を有し、一つの開口106において、当該配線基板101に搭載される半導体素子の電極パッドに対応して、所定のピッチp、及び所定の間隔をもって複数配列される。ボンディング端子104の厚さは特に限定されないが、本実施形態では10μm〜20μm程度とする。
The
図3を参照して、ボンディング端子104は、それぞれ幅狭部104aと、該幅狭部104aよりも幅の広い幅広部104bとを有する。各部104a、104bの幅は特に限定されないが、本実施形態では、例えば、ボンディング端子の配列ピッチpが50μmである場合には、幅狭部104aの幅W1を8μm〜14μm程度とし、幅広部104bの幅W2を25μm〜19μm程度とする。また、ボンディング端子の配列ピッチpが40μmである場合には、幅狭部104aの幅W1を7μm〜11μm程度とし、幅広部104bの幅W2を19μm〜15μm程度とする。また、ボンディング端子の配列ピッチpが35μmである場合には、幅狭部104aの幅W1を6μm〜10μm程度とし、幅広部104bの幅W2を17μm〜13μm程度とする。
Referring to FIG. 3, each
また、一つのボンディング端子104の延在方向における長さは、80μm〜300μm程度とされ、当該ボンディング端子104の延在方向における幅狭部104aの長さは50μm〜200μm程度とされ、当該ボンディング端子104の延在方向における幅広部104bの長さは30μm〜100μm程度とされる。
The length of one
また、隣接するボンディング端子104において、幅広部104b同士が隣り合わないように、幅広部104bは複数のボンディング端子104において千鳥状に配置される。
Further, in the
このように配置することにより、隣接するボンディング端子104のピッチpを狭めることができ、半導体素子の電極パッドの配列ピッチの微細化に対応することができる。
By arranging in this way, the pitch p of the
さらに、隣接するボンディング端子104において、幅狭部104aは幅狭部104a同士が隣接する部分を有するように配置形成される。
Further, in the
当該隣接配置された幅狭部104aに、半導体素子の突起電極が接続される。図3において、ボンディング端子に付された点線円Dは、半導体素子の突起電極が接続される部位である。
A protruding electrode of a semiconductor element is connected to the adjacent
すなわち、半導体素子の突起電極が接続されるところの、当該隣接する幅狭部104a間の間隙距離は、突起電極203が接続されない幅広部104bと幅狭部104aとの間隙距離に比して大なる距離となるよう配置される。
That is, the gap distance between the adjacent
このため、隣接配置された幅狭部において、はんだ付けによって半導体素子の突起電極を接続する際に、はんだブリッジが発生することを抑制できる。 For this reason, it can suppress that a solder bridge | bridging generate | occur | produces, when connecting the projection electrode of a semiconductor element by soldering in the narrow part arrange | positioned adjacently.
次に、本実施の形態における、ボンディング端子104表面への、はんだからなる可溶性金属層の被着法を、図4および図5を用いて説明する。
Next, a method for depositing the soluble metal layer made of solder on the surface of the
図4(a)は、前記図3における線II−IIに沿った断面を、図4(b)は、前記図3に
おける線III−IIIに沿った断面をそれぞれ示している。
4A shows a cross section along line II-II in FIG. 3, and FIG. 4B shows a cross section along line III-III in FIG.
当該図4においては、配線基板101の上面に配設された配線パターン103を選択的に被覆して、ソルダーレジスト層105が被覆されて、当該ソルダーレジスト層の開口部106においてボンディング端子104が配設されている。
In FIG. 4, the
本実施の形態における半導体装置を製造するには、まず、図5(a)、(b)に示すように、ボンディング端子104の露出表面上に、可溶性金属として錫(Sn)あるいは錫(Sn)合金からなるはんだ層108を被着形成する。
To manufacture the semiconductor device in the present embodiment, first, as shown in FIGS. 5A and 5B, tin (Sn) or tin (Sn) as a soluble metal is formed on the exposed surface of the
当該はんだ層108は、ボンディング端子104の上面に限られず、露出している側面にも被着される。
The
当該錫(Sn)あるいは錫(Sn)合金からなるはんだ層108の形成方法としては、無電解めっき法、電解めっき法、あるいは無電解めっき法と電解めっき法との組み合わせを適用することができる。これらめっき法によるはんだ層108の形成方法は、簡易かつ低コストで均一な膜厚分布のはんだ層108を形成でき、また、微細なボンディング端子104上へのはんだ層108の形成が容易であるという点で他の成膜方法よりも有利である。特に、無電解めっき法は、電解めっき法に比べてはんだ層108の膜厚分布をより均一にできる点で有利である。
As a method for forming the
但し、めっき法で形成した直後のはんだ層108の内部には応力ひずみが発生しているため、その応力ひずみを解消させる目的で、一旦形成したはんだ層108を加熱してリフロー(再溶融)することが好ましい。このようにリフローしても、ボンディング端子104上でのはんだ層108の膜厚が上記のように均一なので、溶融したはんだが局所的に集中してなるはんだ溜が形成されることはない。
However, since stress strain is generated inside the
また、溶融したはんだ層108は、表面張力が作用することにより、ボンディング端子104において幅の広い部分に集まる傾向があるので、上記のリフローによって幅狭部104aのはんだ層5が幅広部104bに集まり、結果的に幅狭部104aにおけるはんだ層108の厚みを薄くすることができる。本実施形態の場合、幅広部104bにおけるはんだ層108の厚さは0.5μm〜6μm程度となるのに対し、幅狭部104aではこれよりも若干薄い0.45μm〜5μm程度の厚さにはんだ層108が形成される。
Further, since the melted
なお、当該はんだ層108を構成する錫(Sn)合金材料としては特に限定されず、錫(Sn)−銀(Ag)−銅(Cu)系合金、錫(Sn)−銅(Cu)系合金、錫(Sn)−銀(Ag)系の合金、錫(Sn)−亜鉛(Zn)−ビスマス(Bi)系合金、錫(Sn)−銀(Ag)−インジウム(In)−ビスマス(Bi)系合金、あるいは錫(Sn)−亜鉛(Zn)−アルミニウム(Al)系合金のように、錫(Sn)を主成分とする鉛フリーはんだをはんだ層108の材料として使用し得る。鉛フリーはんだの融点は、その組成にもよるが、220℃〜240℃程度である。あるいは、単体の錫をはんだ層108の材料として使用してもよい。
In addition, it does not specifically limit as a tin (Sn) alloy material which comprises the said
次に、本実施形態に係わる、はんだ層108をボンディング端子104上に形成した前記配線基板101に、フリップチップ実装により半導体素子を実装する工程について図6〜図13を参照して説明する。
Next, a process of mounting a semiconductor element by flip chip mounting on the
図6〜図13は、本実施形態に係る半導体装置の製造方法を示す断面図である。これら断面図のうち、図6、図7(a)、図8(a)、図9(a)、図10(a)、図11〜図13は図2の線I−I線に沿う断面図に相当し、図4(b)、図5(b)、図7(b)、
図8(b)、図9(b)、図10(b)は図3の線III−IIIに沿う断面図に相当する。
6 to 13 are cross-sectional views showing a method for manufacturing a semiconductor device according to this embodiment. Among these cross-sectional views, FIGS. 6, 7A, 8A, 9A, 10A, and 11 to 13 are cross sections taken along line II in FIG. 4 (b), FIG. 5 (b), FIG. 7 (b),
FIGS. 8B, 9B, and 10B correspond to cross-sectional views taken along line III-III in FIG.
まず、フリップチップボンディング装置のボンディングステージ(図示せず)上に搭載・固定された前記配線基板101の上面に対し、当該フリップチップボンディング装置のボンディングヘッド301に吸着保持された半導体素子201の主面(電子回路形成面)を対向せしめる。(図6参照)
この時、当該配線基板101は、ボンディングステージに内蔵されたヒータ(図示せず)により加熱され、前記はんだ層108の融点未満の温度である40℃〜170℃(第1の温度t1)に加熱(予備加熱)されている。
First, the main surface of the
At this time, the
はんだ材が錫(Sn)を主体とする無鉛はんだ(融点が例えば221℃)である場合、当該第1の温度t1は、150℃が選択される。 When the solder material is lead-free solder mainly composed of tin (Sn) (melting point is 221 ° C., for example), 150 ° C. is selected as the first temperature t1.
一方、半導体素子201は、その裏面(電子回路非形成面)が、ボンディングヘッド301に対し、真空吸着孔301aを介して吸着保持されている。
On the other hand, the back surface of the semiconductor element 201 (surface not formed with an electronic circuit) is held by suction with respect to the
そして、当該半導体素子201は、当該ボンディングヘッド301に連結されたヒータ(図示せず)により加熱され、前記第1の温度t1よりも高く、かつ、はんだ層106の融点よりも低い温度(第2の温度t2)に加熱されている。これにより半導体素子201の電極パッド202上に形成された突起電極203も第2の温度t2に加熱される。
The
温度t2は、はんだ層5の融点よりも10℃〜40℃程度低いのが好ましく、はんだ材が錫(Sn)を主体とする無鉛はんだである場合、当該第2の温度t2は、200℃が選択される。 The temperature t2 is preferably lower by about 10 ° C. to 40 ° C. than the melting point of the solder layer 5. When the solder material is lead-free solder mainly composed of tin (Sn), the second temperature t2 is 200 ° C. Selected.
次いで、半導体素子201の突起電極203と、配線基板101上の対応するボンディング端子104とを位置合わせさせる。
Next, the protruding
なお、当該半導体素子201は、周知の半導体製造プロセスが適用されて、シリコン(Si)或いはガリウム砒素(GaAs)等の半導体基板の一方の主面に、トランジスタ等の能動素子、コンデンサ等の受動素子並びにこれらの素子を接続する配線層をもって形成された電子回路を具備し、当該主面には、選択的に(例えば、当該主面の四辺近傍において当該四辺に沿って、またはは対向する二辺近傍において当該二辺に沿って)、アルミニウム(Al)またはは銅(Cu)を主体とする金属からなる電極パッド202が、所定のピッチをもって列状に配設されている。
The
当該電極パッド202上には、スタッドバンプとも称される凸状の形状を有する突起電極203が設けられている。
On the
当該突起電極203は、例えば、ワイヤボンディング技術を用いた所謂ボールボンディング法によって金(Au)ボールが圧接固着・接続されて台座部203aが形成され、更に当該台座部203a上に突出するとともに前記台座部203aよりも小なる直径を有する柱状部203bからなる突起電極13が一体に形成される。(図6の点線円内を参照)
突起電極203の柱状部203bの頂部は必要に応じて平坦化処理がなされる。
The protruding
The top portion of the
なお、突起電極203は、上述の例に限定されず、例えば、銅(Cu)、銅(Cu)と金(Au)の合金等から構成されていてもよい。
Note that the protruding
なお、図6〜図11においては、当該半導体素子201における回路素子部及び配線層等の図示は省略している。
6 to 11, the circuit element portion and the wiring layer in the
また、前記電極パッド202の露出表面(最上層)には、電解めっき法又は蒸着法等により金(Au)層を形成しておいてもよい。当該金層の形成により、突起電極203をはんだ付けによってボンディング端子104に接続する際に、電極パッド202の露出表面にまで溶融したはんだを濡れ広がらせることができ、接続部におけるはんだフィレット形成を促進させることができる。
Further, a gold (Au) layer may be formed on the exposed surface (uppermost layer) of the
なお、配線基板101と半導体素子201とを対向配置させるより以前に、配線基板101のボンディング端子104表面に形成したはんだ層108の表面に対してプラズマ処理を行ってもよい。当該プラズマ処理に使用されるガスとしては、アルゴン、ヘリウム、水素、酸素、窒素、及びフッ素のいずれかを用いることができる。
Note that plasma treatment may be performed on the surface of the
はんだ層108の表面を前記ガスによるプラズマに曝すことで該表面の酸化膜や異物等が除去されるため、後ではんだ層108を再溶融する際にはんだの流動性が向上し、流動の過程ではんだ溜が生じることが抑制され、また、突起電極203へのはんだの濡れ上がりを促進させることができる。
By exposing the surface of the
また、このプラズマ処理を半導体素子201の突起電極203に対して行ってもよい。これにより、突起電極203の表面の異物が除去され、また突起電極203の表面が改質されることで、突起電極13へのはんだの濡れ上がりが促進される。
Further, this plasma treatment may be performed on the protruding
次に、ボンディングヘッド301を駆動して半導体素子201を降下させ、当該半導体素子201の突起電極203を、ボンディング端子104の幅狭部104a上のはんだ層108に当接させる。(図7参照)
そして、当該ボンディングヘッド301により、一つの突起電極あたり0.5〜20gの荷重を印可する。
Next, the
Then, the
そして、突起電極203からの伝熱によってボンディング端子104に設けられたはんだ層108の全体の温度が、前記第2の温度t2に略等しくなるまでこの状態を維持する。
当該第2の温度t2までへの昇温には、例えば0.5秒〜5秒間が必要とされる。
Then, this state is maintained until the entire temperature of the
For example, 0.5 seconds to 5 seconds are required to raise the temperature to the second temperature t2.
なお、以下にも説明する各工程における処理時間は、半導体素子の寸法、配線基板の寸法・材質、突起電極の寸法・材質、個数、配列ピッチ、ならびにボンディング端子の寸法・材質、個数、更にはフリップチップボンディング装置における加熱機構の能力、冷却機構の能力などにより、適宜設定される。 In addition, the processing time in each process described below includes the dimensions of the semiconductor element, the dimensions / materials of the wiring board, the dimensions / materials of the protruding electrodes, the number, the arrangement pitch, and the dimensions / materials, the number of bonding terminals, It is appropriately set depending on the capability of the heating mechanism and the capability of the cooling mechanism in the flip chip bonding apparatus.
次いで、前記ボンディングヘッド301における加熱温度を上昇せしめ、半導体素子201および突起電極203を介して、はんだ層108全体を、その融点よりも高い温度t3に昇温させる。
Next, the heating temperature in the
第3の温度t3は、はんだ層108の融点よりも10℃〜40℃程度高い温度であることが好ましく、はんだ層108が錫(Sn)を主体とする無鉛はんだよりなる場合には、当該第3の温度t3は260℃が選択される。
The third temperature t3 is preferably about 10 ° C. to 40 ° C. higher than the melting point of the
当該第3の温度t3までへの昇温には、例えば0.2秒〜1秒間必要とされる。 In order to raise the temperature to the third temperature t3, for example, 0.2 second to 1 second is required.
このとき、第3の温度t3に昇温させるより以前に突起電極203の温度を室温よりも高い温度t2に維持してあるため、突起電極203の昇温を開始してから短時間ではんだ層108が溶融し、本工程に要する時間を短縮することができる。
At this time, since the temperature of the protruding
そして、当該第3の温度t3を、例えば2秒〜10秒間維持する。 Then, the third temperature t3 is maintained, for example, for 2 seconds to 10 seconds.
融点以上の温度に加熱されたはんだ層108は、溶融状態となって流動が可能となり、突起電極203の表面におけるはんだの濡れ性、および液状となったはんだに表面張力が作用することにより、突起電極203の外周面に沿ってはい上がる(濡れ上がる)。
The
これにより、突起電極203の外周面には、はんだフィレット108Fが形成される。(図8参照)
続いて、所定の時間、当該融点以上の温度(第3の温度t3)を維持することにより、ボンディング端子104の表面に被着されていたはんだ層108は突起電極203方向に流動し、かつ当該突起電極203の外周面に沿って濡れ上がり、前記はんだフィレット108Fは成長する。(図9参照)
なお、図9においてはんだ層108の表面に沿う矢印は、はんだが流動する方向を示している。
Thereby, a
Subsequently, by maintaining a temperature equal to or higher than the melting point (third temperature t3) for a predetermined time, the
In FIG. 9, the arrows along the surface of the
なお、はんだ層108が溶融する際には、幅狭部104aにおけるはんだ層108の厚さは幅広部104bにおけるはんだ層108よりも薄く形成されているため、幅狭部104a上の突起電極203による押圧荷重によって押し退けられることで突発的に流動したはんだ層108が隣接するボンディング端子104、或いは隣接する突起電極に付着する危険性が少なくなる。このため、隣接するボンディング端子104の間にはんだブリッジが形成されて隣接するボンディング端子104同士が短絡を生じることを防止できる。
When the
特に、本実施形態では、はんだ溜が発生し難いめっき法によりはんだ層108を形成したため、突起電極203をボンディング端子104に接合する際に、突起電極203とはんだ溜とが接触して、溶融したはんだ溜が突起電極203の配列方向に飛び出してしまうことを防止でき、隣接する突起電極203間や隣接するボンディング端子104間にははんだブリッジが一層形成され難くなる。
In particular, in this embodiment, since the
また、ボンディング端子104における幅広部104b上に設けられたはんだ層は、突起電極203に流動するため、幅広部104bを設けていることにより、はんだフィレット108Fの成長を促進させることができる。
In addition, since the solder layer provided on the
また、本実施形態では、突起電極203の柱状部203bの外周側面に濡れ上がったはんだは、柱状部203bよりも直径が大きい台座部203aにおいて、はんだの濡れ上がりが停滞されることにより、突起電極203の側面におけるはんだフィレット108Fの成長は、主に柱状部203bの側面において促進されることになるため、安定した形状のはんだフィレット108Fを形成できる。
Further, in the present embodiment, the solder wetted on the outer peripheral side surface of the
さらに、本実施形態では、ボンディング端子104に幅広部104bを設けたため、はんだフィレット108Fの形成に十分な量のはんだが幅広部104b上のはんだ層108から突起電極203の外周側面に供給される。これにより、複数の突起電極203の側面に形成されるはんだフィレット108Fの形状にばらつきが発生することが抑制される。
Further, in this embodiment, since the
なお、前記第3の温度t3に昇温させる際、および前記第3の温度t3を維持する際には、突起電極203に超音波振動を付与しながらはんだ層108への加熱を行ってもよい。
When the temperature is raised to the third temperature t3 and when the third temperature t3 is maintained, the
図15は、超音波発信源302に接続されたボンディングヘッド301を示す断面図である。
FIG. 15 is a cross-sectional view showing the
超音波発生源302で発生した超音波Hは、連結片303を経由してボンディングヘッド301に伝達され、該超音波Hによりボンディングヘッド301に吸着保持された半導体素子201は超音波振動を生じ、突起電極203に超音波振動が付与される。
The ultrasonic wave H generated by the ultrasonic
当該超音波Hの周波数は特に限定されないが、40〜80kHzであることが好ましく、また当該超音波Hの振動方向は、半導体素子101の主面に対して平行な方向とし、当該超音波振動の振幅は、0.2〜3.0μmであることが好ましい。
The frequency of the ultrasonic wave H is not particularly limited, but is preferably 40 to 80 kHz, and the vibration direction of the ultrasonic wave H is a direction parallel to the main surface of the
突起電極203および当該突起電極203が当接されたはんだ層108に前記超音波振動が伝達されることで、溶融したはんだの流動性が向上するため、突起電極203へのはんだの濡れ上がりを更に促進させることができる。
Since the ultrasonic vibration is transmitted to the
次いで、前記第3の温度t3における2秒〜10秒間の加熱処理の後、前記ボンディングヘッド301による押圧を停止する。
Next, after the heat treatment at the third temperature t3 for 2 seconds to 10 seconds, the pressing by the
ただし、当該ボンディングヘッド301の半導体素子201への吸着状態、ならびに突起電極203とはんだ層108との接触位置関係は維持する。すなわち、半導体素子201、突起電極203、はんだ層108、ならびにボンディング端子104の位置関係は維持される。
However, the adhesion state of the
かかるボンディングヘッド301による押圧の停止とほぼ同時に、当該ボンディングヘッド301における加熱も停止する。
Almost simultaneously with the stop of the pressing by the
これにより、前記はんだフィレット108Fにおける温度は、漸次その融点未満の温度に低下し、当該はんだフィレット108Fは硬化する。
As a result, the temperature in the
はんだフィレット108Fの硬化により、半導体素子201は、突起電極203を介して、配線基板101上のボンディング端子104に接続・固着される。(図10参照)
このとき、突起電極203とボンディング端子104との接触位置関係が維持されていることによって、降温に伴う半導体素子201および配線基板101の熱変形(反り)によってはんだ中にクラックを生じてしまうことが防止される。
By hardening the
At this time, since the contact positional relationship between the protruding
次いで、前記はんだフィレット108Fがその融点未満の温度に降下した時点に於いて、前記ボンディングヘッド301による吸着を開放し、当該ボンディングヘッド301を上昇させて、半導体素子201から分離する。(図11参照)
当該ボンディングヘッド301における加熱の終了後、例えば2秒〜15秒後に当該ボンディングヘッド301を上昇させることとなる。
Next, when the
After the heating in the
一方、半導体素子201、突起電極203、ならびにボンディング端子104の降温は維持される。
On the other hand, the temperature drop of the
なお、かかる降温処理においては、半導体素子201の近傍への冷却用気体(窒素ガス)の吹き付け、あるいは、ボンディングヘッド内への水などの冷却用媒体の流通などにより、必要に応じて、冷却に要する時間を短縮してもよい。
In this temperature lowering process, cooling is performed as necessary by spraying a cooling gas (nitrogen gas) near the
このようにして降温が完了すると、半導体素子201の突起電極203と配線基板101のボンディング端子104の幅狭部104aとは、突起電極203の当接面においてはんだ層108を介して電気的・機械的に接続されるとともに、突起電極203の外周側面から幅狭部104aの側面に渡って一体的に形成されたはんだフィレット108Fによっても電気的・機械的に接続される。
When the temperature lowering is completed in this way, the protruding
すなわち、当該はんだフィレット108Fにより突起電極203とボンディング端子104との接続が補強されることで、半導体素子201と配線基板101との接続信頼性向上の実効を図ることが可能となる。
That is, the connection between the protruding
しかる後、配線基板101と当該配線基板101上に搭載された半導体素子201との間に、ノズル401を介して接着剤501を注入する。(図12参照)
当該接着剤501は、半導体素子201と配線基板101との間隙における毛細管現象により、更には大気を用いた加圧などにより、半導体素子201と配線基板101との間に充填される。
Thereafter, an adhesive 501 is injected through the
The adhesive 501 is filled between the
次いで、当該接着剤501を、例えば150℃、30分程加熱し、固化せしめる。(図13参照)
当該接着剤501により配線基板101と半導体素子201の電子回路面との間隙は封止され、また当該半導体素子201の外周部分も封止されて、当該半導体素子201は配線基板101上に固着される。
Next, the adhesive 501 is heated, for example, at 150 ° C. for about 30 minutes to be solidified. (See Figure 13)
A gap between the
当該接着材501は、エポキシ樹脂、ポリイミド樹脂、またはアクリル樹脂等からなる熱硬化性接着剤であり、アンダーフィル材とも称される。 The adhesive 501 is a thermosetting adhesive made of an epoxy resin, a polyimide resin, an acrylic resin, or the like, and is also referred to as an underfill material.
また、当該接着剤501は、半導体素子201と配線基板101との間への水分などの侵入を阻止して半導体素子201の回路を保護すると共に、配線基板101と半導体素子201の熱膨張率の差に起因して突起電極203に加わる応力を緩和し、配線基板101と半導体素子201との両者の機械的結合を補強する。
In addition, the adhesive 501 prevents moisture and the like from entering between the
次いで、図14に示すように、前記配線基板101の他方の主面(裏面)の各半導体素子領域102における端子パッド109に、外部接続用端子としてはんだバンプ110をグリッド状に配設する。
Next, as shown in FIG. 14, solder bumps 110 are arranged in a grid pattern as external connection terminals on the
当該はんだバンプ110を構成するはんだ材は、前記はんだ層108を構成するはんだ材よりも低い融点を有することが好ましい。
The solder material constituting the
なお、当該配線基板101の他方の主面(裏面)も、端子パッド109の配設部を除いて、ソルダーレジスト層105により被覆される。
Note that the other main surface (back surface) of the
しかる後、当該配線基板101を、半導体素子搭載領域102単位に切断分離することにより、図14に示される個別の(個片化された)半導体装置700が形成される。
Thereafter, the
(2)第2実施形態
第1実施形態では、図4および図5を参照して説明したように、ボンディング端子204の上にめっき法によりはんだ層108を形成した。
(2) Second Embodiment In the first embodiment, as described with reference to FIGS. 4 and 5, the
これに対し、本実施形態では、はんだ粉を用いて以下のようにしてはんだ層108を形成する。なお、本実施形態が第1実施形態と異なる点ははんだ層108の形成する工程のみであるため、これ以外の工程についての説明は必要に応じて省略することにする。
On the other hand, in this embodiment, the
図16〜図20は、本実施形態に係る半導体装置の製造途中の断面図である。これらの断面図のうち、図16〜図18、図19(a)、図20(a)は図3の線II−II線に沿う
断面図に相当し、図19(b)、図20(b)は図3の線III−IIIに沿う断面図に相当する
。
16 to 20 are cross-sectional views in the middle of manufacturing the semiconductor device according to this embodiment. Among these cross-sectional views, FIGS. 16 to 18, 19 (a), and 20 (a) correspond to cross-sectional views taken along the line II-II in FIG. 3, and FIGS. 19 (b) and 20 ( b) corresponds to a cross-sectional view taken along line III-III in FIG.
また、図16〜図20において、第1実施形態で説明した要素と同じ要素には第1実施形態と同じ符号を付し、その説明は省略する。 16 to 20, the same elements as those described in the first embodiment are denoted by the same reference numerals as those in the first embodiment, and the description thereof is omitted.
本実施形態では、まず、粘着性化合物の水溶液中に配線基板101を浸漬した後、配線基板101を水洗してボンディング端子104の上に選択的に粘着層111を形成する。(図16参照)
その粘着性化合物は特に限定されないが、ナフトトリアゾール系誘導体のように金属と作用して粘着性を発現する化合物が使用される。ナフトトリアゾール系誘導体はソルダーレジスト層105の表面では粘着性が発現しないので、水洗の後には金属よりなるボンディング端子104の上のみに選択的に粘着層111が形成されることになる。
In this embodiment, first, the
The adhesive compound is not particularly limited, and a compound that exhibits adhesiveness by acting with a metal such as a naphthotriazole derivative is used. Since the naphthotriazole derivative does not exhibit adhesiveness on the surface of the solder resist
次いで、配線基板101を乾燥させた後、配線基板101の上に平均粒径が約10〜20μmのはんだ粉112をふりかけ、配線基板101の表面を軽くブラッシングして粘着層111の上のみにはんだ粉112を残す。(図17参照)
はんだ粉112の材料は特に限定されないが、本実施形態では無鉛はんだを使用する。
Next, after the
The material of the
続いて、約260℃の雰囲気中ではんだ粉112をリフローすることにより、ボンディング端子104の上にはんだ層108を形成する。(図18参照)
このとき、第1実施形態でも説明したように、溶融したはんだは、表面張力が作用することにより、幅狭部104aから幅広部104bに向かって流動する傾向があるので、流動後の幅狭部104aにおけるはんだ層108の厚さは幅広部104bにおけるよりも薄くなる。本実施形態では、はんだ層108の厚さは幅狭部104aにおいて5μm〜10μm程度となり、幅広部104bにおいて8μm〜10μm程度となる。
Subsequently, the
At this time, as described in the first embodiment, the melted solder tends to flow from the
次に、不図示のボンディングツールを用いて半導体素子201の突起電極203をボンディング端子104に当接させる。(図19(a),(b)参照)
このとき、突起電極203が当接する部位は、第1実施形態と同様にボンディング端子104の幅狭部幅狭部104aである。また、突起電極203の温度は、ボンディングツールからの伝熱によって、室温よりも高くかつはんだ層108の融点よりも低い温度t2に維持される。
Next, the protruding
At this time, the portion with which the protruding
次いで、ボンディングツールからの伝熱によって突起電極203の温度をはんだ層108の融点よりも高い温度t3に昇温させ、はんだ層108を溶融させる。これにより、溶融したはんだ層108が突起電極203の外周側面を濡れ上がり、当該側面にはんだ層108のはんだフィレット108Fが形成される。(図20(a),(b)参照)
そして、はんだ層108を冷却することで、固化したはんだ層108によって突起電極203とボンディング端子104とが電気的かつ機械的に接続される。
Next, the temperature of the protruding
Then, by cooling the
この後は、第1実施形態での説明と同様に半導体素子201と配線基板101との間隙部への接着剤501の配設処理、配線基板101への外部接続端子たるはんだバンプの配設処理、個片化分離処理を行うことにより、半導体装置の基本構造を完成させる。
Thereafter, similarly to the description in the first embodiment, the adhesive 501 is disposed in the gap between the
以上説明した本実施形態では、図17を参照して説明したように、ボンディング端子104の上に粘着層111を介してはんだ粉112を付着し、そのはんだ粉112をリフローしてはんだ層108を形成した(図18)。
In the present embodiment described above, as described with reference to FIG. 17, the
このようなはんだ層108の形成方法では、第1実施形態のめっき法と比較してはんだ層5の膜厚は全体的に厚くなるが、図18のリフロー時にはんだが幅狭部4aから幅広部4bに流動するため、幅狭部4aにおけるはんだ層5を薄くできる。
In such a method for forming the
このため、第1実施形態と同様に、幅狭部4aに当接した突起電極13により押し退けられるはんだの量を少なくでき、押し退けられたはんだによって隣接するボンディング端子4同士あるいは隣接する突起電極203同士が電気的にショートすることを防止できる。
For this reason, as in the first embodiment, the amount of solder pushed away by the protruding electrode 13 in contact with the narrow portion 4a can be reduced, and the adjacent bonding terminals 4 or adjacent
なお、はんだ層108の形成方法は上記方法に限定されず、はんだ粉と有機酸金属塩とを溶融させて、置換反応によりボンディング端子104上にはんだを析出させ、その後リフローすることではんだ層108を形成してもよい。更に、蒸着法によりはんだ層108を形成したり、ボンディング端子104に印刷又は転写したはんだを溶融してはんだ層108を形成したりしてもよい。
Note that the method for forming the
以上説明した各実施形態に関し、更に以下の付記を開示する。 The following additional notes are disclosed for each embodiment described above.
(付記1) 短冊状のボンディング端子を備えた配線基板と、
前記ボンディング端子に対応した位置に突起電極を備えた半導体素子と、
前記ボンディング端子の表面に形成され、前記ボンディング端子と前記突起電極とを接続するはんだ層とを有し、
前記ボンディング端子が、幅広部と幅狭部とを備え、該幅狭部において前記突起電極と接続されたことを特徴とする半導体装置。
(Supplementary Note 1) A wiring board having strip-shaped bonding terminals;
A semiconductor element provided with a protruding electrode at a position corresponding to the bonding terminal;
A solder layer formed on the surface of the bonding terminal and connecting the bonding terminal and the protruding electrode;
The semiconductor device, wherein the bonding terminal includes a wide portion and a narrow portion, and the narrow portion is connected to the protruding electrode.
(付記2) 前記突起電極の側面に、前記はんだ層のフィレット部が形成されたことを特徴とする付記1に記載の半導体装置。 (Supplementary note 2) The semiconductor device according to supplementary note 1, wherein a fillet portion of the solder layer is formed on a side surface of the protruding electrode.
(付記3) 前記ボンディング端子が所定の配列ピッチで前記配線基板に複数設けられたと共に、前記幅広部が複数の前記ボンディング端子において千鳥状に設けられたことを特徴とする付記1又は付記2に記載の半導体装置。 (Supplementary Note 3) In Supplementary Note 1 or Supplementary Note 2, a plurality of the bonding terminals are provided on the wiring board at a predetermined arrangement pitch, and the wide portions are provided in a staggered manner in the plurality of the bonding terminals. The semiconductor device described.
(付記4) 前記突起電極は、前記半導体素子に接合した台座部と、前記ボンディング端子に当接した柱状部とを有し、前記台座部の直径が前記柱状部の直径よりも大きいことを特徴とする付記1〜3のいずれかに記載の半導体装置。 (Additional remark 4) The said protruding electrode has the base part joined to the said semiconductor element, and the columnar part contact | abutted to the said bonding terminal, The diameter of the said base part is larger than the diameter of the said columnar part. The semiconductor device according to any one of appendices 1 to 3.
(付記5) 配線基板のボンディング端子上にはんだ層を形成する工程と、
半導体素子の突起電極を前記はんだ層に当接させる工程と、
前記はんだ層に前記突起電極が当接した状態で該はんだ層を加熱して溶融し、該はんだ層により前記ボンディング端子と前記突起電極とを接続する工程とを有し、
前記ボンディング端子が幅広部と幅狭部とを備えた短冊状であり、前記突起電極を前記はんだ層に当接させる工程において、前記幅狭部上の前記はんだ層に前記突起電極を当接させることを特徴とする半導体装置の製造方法。
(Additional remark 5) The process of forming a solder layer on the bonding terminal of a wiring board,
A step of contacting a protruding electrode of a semiconductor element with the solder layer;
Heating and melting the solder layer in a state where the protruding electrode is in contact with the solder layer, and connecting the bonding terminal and the protruding electrode with the solder layer;
The bonding terminal has a strip shape having a wide portion and a narrow portion, and the bump electrode is brought into contact with the solder layer on the narrow portion in the step of bringing the bump electrode into contact with the solder layer. A method for manufacturing a semiconductor device.
(付記6) 前記ボンディング端子が所定の配列ピッチで前記配線基板に複数設けられたと共に、前記幅広部が複数の前記ボンディング端子において千鳥状に設けられたことを特徴とする付記5に記載の半導体装置の製造方法。 (Appendix 6) The semiconductor according to appendix 5, wherein a plurality of the bonding terminals are provided on the wiring board at a predetermined arrangement pitch, and the wide portions are provided in a staggered manner at the plurality of the bonding terminals. Device manufacturing method.
(付記7) 前記突起電極は、前記半導体素子に接合した台座部と、前記ボンディング端子に当接した柱状部とを有し、前記台座部の直径が前記柱状部の直径よりも大きいことを特徴とする付記5又は付記6に記載の半導体装置の製造方法。 (Supplementary Note 7) The protruding electrode has a pedestal portion bonded to the semiconductor element and a columnar portion in contact with the bonding terminal, and the diameter of the pedestal portion is larger than the diameter of the columnar portion. The manufacturing method of the semiconductor device according to appendix 5 or appendix 6.
(付記8) 前記はんだ層を形成する工程において、めっき法により該はんだ層を形成することを特徴とする付記5〜7のいずれかに記載の半導体装置の製造方法。 (Additional remark 8) In the process of forming the said solder layer, this solder layer is formed by the plating method, The manufacturing method of the semiconductor device in any one of Additional remark 5-7 characterized by the above-mentioned.
(付記9) 前記はんだ層に前記突起電極を当接させる前に、該はんだ層と該突起電極の少なくとも一方の表面をプラズマに曝す工程を更に有することを特徴とする付記5〜8のいずれかに記載の半導体装置の製造方法。 (Additional remark 9) Before making the said bump electrode contact | abut to the said solder layer, it further has the process of exposing at least one surface of this solder layer and this bump electrode to any one of the additional marks 5-8 characterized by the above-mentioned. The manufacturing method of the semiconductor device as described in 2 ..
(付記10) 前記突起電極を前記はんだ層に当接させる工程は、該はんだ層の融点未満の温度に前記突起電極を加熱しながら行うことを特徴とする付記5〜9のいずれかに記載の半導体装置の製造方法。 (Appendix 10) The step of bringing the protruding electrode into contact with the solder layer is performed while heating the protruding electrode to a temperature lower than the melting point of the solder layer. A method for manufacturing a semiconductor device.
(付記11) 前記はんだ層を加熱して溶融する工程において、前記突起電極に超音波振動を与えることを特徴とする付記5〜10のいずれかに記載の半導体装置の製造方法。 (Supplementary note 11) The method for manufacturing a semiconductor device according to any one of supplementary notes 5 to 10, wherein in the step of heating and melting the solder layer, ultrasonic vibration is applied to the protruding electrode.
101・・・配線基板、102・・・半導体素子搭載領域、103・・・配線パターン、104・・・ボンディング端子、104a・・・幅狭部、104b・・・幅広部、105・・・ソルダーレジスト層、106・・・開口部、107・・・基材部、108・・・はんだ層、108F・・・はんだフィレット、109・・・端子パッド、110・・・はんだバンプ、111・・・粘着層、112・・・はんだ粉、201・・・半導体素子、202・・・電極パッド、203・・・突起電極、203a・・・台座部、203b・・・柱状部、301・・・ボンディングヘッド、301a・・・真空吸着孔、302・・・超音波発信源、303・・・連結片、401・・・ノズル、501・・・接着剤、700・・・半導体装置。
DESCRIPTION OF
Claims (5)
前記ボンディング端子に対応した位置に突起電極を備えた半導体素子と、
前記ボンディング端子の表面に形成され、前記ボンディング端子と前記突起電極とを接続するはんだ層とを有し、
前記ボンディング端子が、幅広部と幅狭部とを備え、該幅狭部において前記突起電極と接続されたことを特徴とする半導体装置。 A wiring board with strip-shaped bonding terminals;
A semiconductor element provided with a protruding electrode at a position corresponding to the bonding terminal;
A solder layer formed on the surface of the bonding terminal and connecting the bonding terminal and the protruding electrode;
The semiconductor device, wherein the bonding terminal includes a wide portion and a narrow portion, and the narrow portion is connected to the protruding electrode.
半導体素子の突起電極を前記はんだ層に当接させる工程と、
前記はんだ層に前記突起電極が当接した状態で該はんだ層を加熱して溶融し、該はんだ層により前記ボンディング端子と前記突起電極とを接続する工程とを有し、
前記ボンディング端子が幅広部と幅狭部とを備えた短冊状であり、前記突起電極を前記はんだ層に当接させる工程において、前記幅狭部上の前記はんだ層に前記突起電極を当接させることを特徴とする半導体装置の製造方法。 Forming a solder layer on the bonding terminal of the wiring board;
A step of contacting a protruding electrode of a semiconductor element with the solder layer;
Heating and melting the solder layer in a state where the protruding electrode is in contact with the solder layer, and connecting the bonding terminal and the protruding electrode with the solder layer;
The bonding terminal has a strip shape having a wide portion and a narrow portion, and the bump electrode is brought into contact with the solder layer on the narrow portion in the step of bringing the bump electrode into contact with the solder layer. A method for manufacturing a semiconductor device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010163906A JP2012028437A (en) | 2010-07-21 | 2010-07-21 | Semiconductor device and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010163906A JP2012028437A (en) | 2010-07-21 | 2010-07-21 | Semiconductor device and manufacturing method thereof |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013260952A Division JP2014053647A (en) | 2013-12-18 | 2013-12-18 | Manufacturing method of semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012028437A true JP2012028437A (en) | 2012-02-09 |
Family
ID=45781048
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010163906A Pending JP2012028437A (en) | 2010-07-21 | 2010-07-21 | Semiconductor device and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2012028437A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103903995A (en) * | 2012-12-27 | 2014-07-02 | 瑞萨电子株式会社 | Method of manufacturing semiconductor device and semiconductor device |
CN110265381A (en) * | 2018-03-12 | 2019-09-20 | 颀邦科技股份有限公司 | Semiconductor package and its circuit base plate |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11135674A (en) * | 1997-10-29 | 1999-05-21 | Nec Kansai Ltd | Semiconductor device and manufacture thereof |
JP2003249592A (en) * | 2002-02-26 | 2003-09-05 | Seiko Epson Corp | Cof tape and its manufacturing method, and semiconductor device and its manufacturing method |
JP2005268346A (en) * | 2004-03-17 | 2005-09-29 | Nagase & Co Ltd | Semiconductor package board and method for manufacturing the same |
JP2009016451A (en) * | 2007-07-02 | 2009-01-22 | Nitto Denko Corp | Connection structure between printed circuit board and electronic component |
-
2010
- 2010-07-21 JP JP2010163906A patent/JP2012028437A/en active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11135674A (en) * | 1997-10-29 | 1999-05-21 | Nec Kansai Ltd | Semiconductor device and manufacture thereof |
JP2003249592A (en) * | 2002-02-26 | 2003-09-05 | Seiko Epson Corp | Cof tape and its manufacturing method, and semiconductor device and its manufacturing method |
JP2005268346A (en) * | 2004-03-17 | 2005-09-29 | Nagase & Co Ltd | Semiconductor package board and method for manufacturing the same |
JP2009016451A (en) * | 2007-07-02 | 2009-01-22 | Nitto Denko Corp | Connection structure between printed circuit board and electronic component |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103903995A (en) * | 2012-12-27 | 2014-07-02 | 瑞萨电子株式会社 | Method of manufacturing semiconductor device and semiconductor device |
JP2014127706A (en) * | 2012-12-27 | 2014-07-07 | Renesas Electronics Corp | Semiconductor device and method of manufacturing semiconductor device |
US9455240B2 (en) | 2012-12-27 | 2016-09-27 | Renesas Electronics Corporation | Method of manufacturing semiconductor device and semiconductor device |
CN110265381A (en) * | 2018-03-12 | 2019-09-20 | 颀邦科技股份有限公司 | Semiconductor package and its circuit base plate |
US10504828B2 (en) | 2018-03-12 | 2019-12-10 | Chipbond Technology Corporation | Semiconductor package and circuit substrate thereof |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5375708B2 (en) | Manufacturing method of semiconductor device | |
TWI549204B (en) | Manufacturing method of semiconductor device | |
KR101008891B1 (en) | Wiring board, mounting structure for electronic components and semiconductor device | |
JP5645592B2 (en) | Manufacturing method of semiconductor device | |
KR20030067590A (en) | Semiconductor element and a producing method for the same, and a semiconductor device and a producing method for the same | |
JP2010109032A (en) | Method of manufacturing semiconductor device | |
JP2006279062A (en) | Semiconductor element and semiconductor device | |
KR20140097260A (en) | Semiconductor device manufacturing method and semiconductor device | |
US8154123B2 (en) | Solder bump, semiconductor chip, method of manufacturing the semiconductor chip, conductive connection structure, and method of manufacturing the conductive connection structure | |
TWI502666B (en) | Electronic parts mounting body, electronic parts, substrate | |
JP3836349B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2010267741A (en) | Method for manufacturing semiconductor device | |
JP2012028437A (en) | Semiconductor device and manufacturing method thereof | |
JP5560713B2 (en) | Electronic component mounting method, etc. | |
JP2014053647A (en) | Manufacturing method of semiconductor device | |
JP5685807B2 (en) | Electronic equipment | |
JP5223666B2 (en) | Circuit board manufacturing method and semiconductor device manufacturing method | |
JPH09213702A (en) | Semiconductor device and method for mounting the same | |
JP5781825B2 (en) | Wiring board manufacturing method | |
JP3643760B2 (en) | Manufacturing method of semiconductor device | |
JP5454090B2 (en) | Manufacturing method of semiconductor device | |
JP2002368038A (en) | Flip-chip mounting method | |
JP4364074B2 (en) | Manufacturing method of semiconductor device | |
JP2007035870A (en) | Semiconductor device | |
JP2002353265A (en) | Mounting structure and method of mounting the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130404 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131018 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131022 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131126 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140401 |