JP5075035B2 - Semiconductor wafer processing method - Google Patents

Semiconductor wafer processing method Download PDF

Info

Publication number
JP5075035B2
JP5075035B2 JP2008176885A JP2008176885A JP5075035B2 JP 5075035 B2 JP5075035 B2 JP 5075035B2 JP 2008176885 A JP2008176885 A JP 2008176885A JP 2008176885 A JP2008176885 A JP 2008176885A JP 5075035 B2 JP5075035 B2 JP 5075035B2
Authority
JP
Japan
Prior art keywords
semiconductor wafer
tape
surface protection
protection tape
adhesive film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008176885A
Other languages
Japanese (ja)
Other versions
JP2009033155A (en
Inventor
剛 竹内
祥文 岡
正三 矢野
朗 矢吹
伸一 石渡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
THE FURUKAW ELECTRIC CO., LTD.
Original Assignee
THE FURUKAW ELECTRIC CO., LTD.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by THE FURUKAW ELECTRIC CO., LTD. filed Critical THE FURUKAW ELECTRIC CO., LTD.
Priority to JP2008176885A priority Critical patent/JP5075035B2/en
Publication of JP2009033155A publication Critical patent/JP2009033155A/en
Application granted granted Critical
Publication of JP5075035B2 publication Critical patent/JP5075035B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Abstract

<P>PROBLEM TO BE SOLVED: To provide a method for treating a semiconductor wafer which can perform dicing while constraining occurrence of chipping. <P>SOLUTION: The method for treating a semiconductor wafer comprises (a) a step for grinding the back surface of the semiconductor wafer 1 while sticking a surface protective tape composed of a base film 51 and a radiation curing adhesive layer 52 to the pattern surface 2 side, (b) a step for exposing the adhesive layer 52 by stripping only the base film 51 and irradiating only a part of the exposed adhesive layer 52 other than the street 17 of the semiconductor wafer 1 with radiation, (c) a step for sticking a supporting/fixing tape to the back surface side of the semiconductor wafer 1, (d) a step for treating the semiconductor wafer 1 with plasma from the adhesive layer 52 side and etching a part of the adhesive layer 52 corresponding to the street not irradiated with radiation and the street of the semiconductor wafer to produce individualized chips, (e) a step for stripping the adhesive layer, and (f) a step for picking up the chip and transferring it to a die bonding step. <P>COPYRIGHT: (C)2009,JPO&amp;INPIT

Description

本発明は、半導体ウェハをチップに処理する方法に関する。   The present invention relates to a method of processing a semiconductor wafer into chips.

ここ最近における半導体チップの薄膜化・小チップ化への進化はめざましく、特に、メモリカードやスマートカードの様な半導体ＩＣチップが内蔵されたＩＣカードの場合、半導体チップの厚さとしては７５μｍ以下が要求されるものであり、今後これらの需要が増えるにつれ上記の薄膜化・小チップ化のニーズはより一層高まるものと考えられる。   Recently, the evolution of semiconductor chips to thinner and smaller chips has been remarkable, especially in the case of an IC card incorporating a semiconductor IC chip such as a memory card or smart card, the thickness of the semiconductor chip is 75 μm or less. As these demands increase in the future, the needs for the above-mentioned thin film and small chip are expected to increase further.

これらの半導体チップは、半導体ウェハをバックグラインド工程やエッチング工程等において所定厚みに薄膜化した後、ダイシング工程にてチップ化する事により得られるものであるが、このダイシング工程においては、半導体ウェハはダイシングブレードにより切断されるブレードカット方式が用いられるのが一般的である。この場合、切断時にはブレードによる切削抵抗が半導体ウェハに直接かかる事になるわけであるが、この切削抵抗によって半導体チップには微小な欠け（チッピング）が発生する事がある。このチッピング発生は半導体チップの外観を損なうだけでなく、場合によってはチップ上の回路パターンまで破損してしまう可能性があり、昨今、重要な問題のうちの１つとして捉えられこれまでにも検討が種々行われてきた。前述の様な薄膜小チップの場合は、許容されるチッピングレベルも厳しくなってくるため、今後の半導体チップの薄膜化・小チップの傾向がますます進むことにより、このチッピングの問題は今後より一層深刻化してくるものと容易に推測されるものである。   These semiconductor chips are obtained by thinning a semiconductor wafer into a predetermined thickness in a back grinding process, an etching process, etc., and then dicing into chips. In this dicing process, the semiconductor wafer is In general, a blade cutting method in which cutting is performed by a dicing blade is used. In this case, the cutting resistance by the blade is directly applied to the semiconductor wafer at the time of cutting, but this chipping resistance may cause minute chipping (chipping) in the semiconductor chip. The occurrence of chipping not only impairs the appearance of the semiconductor chip but also possibly breaks the circuit pattern on the chip. Recently, it is regarded as one of the important problems and has been studied so far. Has been done in various ways. In the case of thin-film small chips as described above, the allowable chipping level is becoming stricter, and the chipping problem will be further increased in the future as the trend of thinning and small chips of semiconductor chips further increases. It is easily guessed that it will get worse.

また、個々に分割された半導体チップは、その裏面にエポキシ樹脂等で形成された厚さ２０〜４０μｍのダイアタッチフィルム（以下、ＤＡＦと呼ぶ）と称するダイボンディング用の接着フィルムが装着され、この接着フィルムを介して半導体チップを支持するダイボンディングフレームに加熱することによりボンディングされる場合がある。半導体チップの裏面にダイボンディング用の接着フィルムを装着する方法としては、従来、半導体ウェハの裏面に接着フィルムを貼着し、この接着フィルムを介して半導体ウェハをダイシングテープに貼着した後、半導体ウェハの表面に形成されたストリートに沿って切削ブレードにより接着フィルムと共に切削することにより、裏面に接着フィルムが装着された半導体チップを形成している。しかし、切削ブレードにより半導体ウエハとともに接着フィルムを切断して個々の半導体チップに分割する際に、半導体チップの裏面に欠けが生じたり、接着フィルムに髭状のバリが発生してワイヤボンディングの際に断線の原因になるという問題がある。   Each of the divided semiconductor chips is mounted with a die bonding adhesive film called a die attach film (hereinafter referred to as DAF) having a thickness of 20 to 40 μm formed of epoxy resin or the like on its back surface. In some cases, bonding is performed by heating to a die bonding frame that supports a semiconductor chip via an adhesive film. As a method of attaching an adhesive film for die bonding to the back surface of a semiconductor chip, conventionally, an adhesive film is attached to the back surface of a semiconductor wafer, the semiconductor wafer is attached to a dicing tape via this adhesive film, and then the semiconductor By cutting along with the adhesive film with a cutting blade along the street formed on the front surface of the wafer, a semiconductor chip having the adhesive film mounted on the back surface is formed. However, when cutting the adhesive film together with the semiconductor wafer with the cutting blade and dividing it into individual semiconductor chips, chipping occurs on the back surface of the semiconductor chip, or wrinkle-like burrs occur on the adhesive film, and wire bonding There is a problem of causing disconnection.

特許文献１には、ウェハ裏面にレジスト膜等からなるマスク層を形成して、レーザー光によるダイシング用のマスクパターンを形成し、プラズマエッチングにより個々のチップに分割する方法が提案されているが、レジスト等による被膜、およびマスク層の剥離が必要であるため工程が煩雑なものとなる。また、マスク層の膜厚さやエッチングレートの制御が困難であり、分割自体が完全にできない等の不具合がでることが想定される。また、ＤＡＦが介在する場合については記載がない。
また、特許文献２および３には、先ダイシング及びＤＡＦのレーザー切断による方法が提案されている。特許文献２にはダイシングテープ側からレーザーを照射しＤＡＦのみを分割する方法が記載されているが、レーザーがダイシングテープを透過し、ＤＡＦを完全に切断するためのレーザー強度の制御が困難であったり、ダイシングテープ材料選定において制限があった。また、ＤＡＦとダイシングテープ粘着剤層との界面においてレーザー照射によるデブリ等が発生し、ＤＡＦ切断面の品質に問題を有していた。また、特許文献３は先ダイシングで分割後、ウェハ裏面にＤＡＦを貼合しチップ分割ラインに合わせてＤＡＦを切断するのは制御が非常に困難であった。
特開２００５−１９１０３９号公報 特開２００３−３３４８１２号公報 特開２００４−００１０７６号公報 Patent Document 1 proposes a method in which a mask layer made of a resist film or the like is formed on the back surface of a wafer, a mask pattern for dicing with a laser beam is formed, and divided into individual chips by plasma etching. Since it is necessary to peel off the coating film and the mask layer with a resist or the like, the process becomes complicated. In addition, it is assumed that it is difficult to control the film thickness of the mask layer and the etching rate, and that problems such as incomplete division cannot occur. Moreover, there is no description about the case where DAF intervenes.
Further, Patent Documents 2 and 3 propose a method by pre-dicing and DAF laser cutting. Patent Document 2 describes a method of irradiating a laser from the dicing tape side and dividing only the DAF. However, it is difficult to control the laser intensity for the laser to penetrate the dicing tape and completely cut the DAF. In addition, there were limitations in the selection of dicing tape materials. Further, debris and the like due to laser irradiation occurred at the interface between the DAF and the dicing tape pressure-sensitive adhesive layer, which had a problem with the quality of the DAF cut surface. Further, in Patent Document 3, it is very difficult to control after dividing by front dicing, bonding DAF to the back surface of the wafer, and cutting the DAF according to the chip dividing line.
JP 2005-191039 A JP 2003-334812 A JP 2004-001076 A

本発明は、チッピングの発生を抑えてダイシングすることを可能とする半導体ウェハ処理方法を提供することを目的とするものである。   An object of the present invention is to provide a semiconductor wafer processing method that enables dicing while suppressing occurrence of chipping.

本発明は、以下の半導体ウェハの製造方法を提供するものである。
（１）次の各工程を有することを特徴とする半導体ウェハの処理方法。
（ａ）パターン面側に表面保護テープを貼合された状態で半導体ウェハの裏面を研削し、研削された裏面側に接着フィルムを貼合する工程、
（ｂ）半導体ウェハのストリートに沿って該表面保護テープのみを切断し溝を入れる工程、
（ｃ）前記（ｂ）工程の前、又は、（ｂ）工程の後に、支持固定用テープをリングフレームにて支持固定した状態で、接着フィルム側に該支持固定用テープを貼合する工程、
であって、該接着フィルムの粘着力は、該支持固定用テープの粘着力より低くする工程、
（ｄ）溝を入れ個片化された表面保護テープ側からプラズマ処理し、該溝においてむき出しにされた半導体ウェハと該半導体ウェハ裏面側にある接着フィルムを一括してエッチングしてチップに個片化する工程、
（ｅ）パターン面側の個片化された表面保護テープを剥離する工程、
（ｅ’）下記（ｆ）工程前に、前記（ａ）工程で研削された裏面側に貼合された接着フィルムと前記支持固定用テープとの間の粘着力を、放射線処理により、低くする工程、及び
（ｆ）チップをピックアップし、ダイボンディング工程に移す工程。
（２）次の各工程を有することを特徴とする半導体ウェハの処理方法。
（ａ）パターン面側に表面保護テープを貼合された状態で半導体ウェハの裏面を研削し、研削された裏面側に接着フィルムを貼合する工程、
（ｂ）半導体ウェハのストリートに沿って該接着フィルムのみを切断し溝を入れる工程、
（ｃ）半導体ウェハのストリートに沿って該表面保護テープのみを切断し溝を入れる工程、
（ｄ）前記（ｃ）工程の前、又は、（ｃ）工程の後に、支持固定用テープをリングフレームにて支持固定した状態で、個片化された該接着フィルム側に該支持固定用テープを貼合する工程、
（ｅ）溝を入れ個片化された表面保護テープ側からプラズマ処理し、該溝においてむき出しにされた半導体ウェハをエッチングしてチップに個片化する工程、
（ｆ）パターン面側の個片化された表面保護テープを剥離する工程、
（ｆ’）下記（ｇ）工程前に、前記（ａ）工程で研削された裏面側に貼合された接着フィルムと前記支持固定用テープとの間の粘着力を、放射線処理により、低くする工程、及び
（ｇ）チップをピックアップし、ダイボンディング工程に移す工程。
（３）前記表面保護テープの基材がポリエチレンテレフタレート、ポリエチレンナフタレート、ポリフェニレンサルファイド、ポリエーテルイミド及びポリイミドからなる群から選ばれる少なくとも１種を含有する樹脂組成物からなる（１）または（２）に記載の半導体ウェハの処理方法。
The present invention provides the following method for manufacturing a semiconductor wafer.
(1) A semiconductor wafer processing method comprising the following steps.
(A) The process of grinding the back surface of a semiconductor wafer in the state by which the surface protection tape was bonded to the pattern surface side, and bonding an adhesive film to the ground back surface side,
(B) cutting only the surface protection tape along the streets of the semiconductor wafer to form grooves;
(C) Before the step (b), or after the step (b), with the support fixing tape supported and fixed by a ring frame , the step of bonding the support fixing tape to the adhesive film side ,
And the adhesive strength of the adhesive film is lower than the adhesive strength of the support fixing tape,
(D) Plasma treatment is performed from the side of the surface protection tape that has been separated into individual grooves, and the semiconductor wafer exposed in the grooves and the adhesive film on the back side of the semiconductor wafer are collectively etched into individual chips. Process
(E) a step of peeling the individual surface protection tape on the pattern surface side ;
(E ′) Before the following step (f), the adhesive force between the adhesive film bonded to the back surface ground in the step (a) and the support fixing tape is lowered by radiation treatment. A process, and (f) a process of picking up a chip and transferring it to a die bonding process.
(2) A semiconductor wafer processing method comprising the following steps.
(A) The process of grinding the back surface of a semiconductor wafer in the state by which the surface protection tape was bonded to the pattern surface side, and bonding an adhesive film to the ground back surface side,
(B) cutting the adhesive film only along the streets of the semiconductor wafer to form grooves,
(C) cutting only the surface protection tape along the streets of the semiconductor wafer to form grooves,
(D) Before or after the step (c), or after the step (c), the supporting and fixing tape is provided on the side of the separated adhesive film in a state where the supporting and fixing tape is supported and fixed by a ring frame. the step of bonding the,
(E) a step of performing plasma treatment from the side of the surface protection tape that has been separated into individual grooves, and etching the semiconductor wafer exposed in the grooves into individual chips,
(F) The process of peeling the surface protection tape separated into pieces on the pattern surface side ,
(F ′) Before the following step (g), the adhesive force between the adhesive film bonded to the back surface ground in the step (a) and the support fixing tape is lowered by radiation treatment. And (g) a step of picking up a chip and transferring it to a die bonding step.
(3) The base material of the surface protection tape is made of a resin composition containing at least one selected from the group consisting of polyethylene terephthalate, polyethylene naphthalate, polyphenylene sulfide, polyetherimide and polyimide (1) or (2) A method for processing a semiconductor wafer according to claim 1.

（４）次の各工程を有することを特徴とする半導体ウェハの処理方法。
（ａ）パターン面側に表面保護テープを貼合された状態で半導体ウェハの裏面を研削する工程、
（ｂ）該表面保護テープを半導体ウェハから剥離する工程、
（ｃ）別の表面保護テープをパターン面側に貼合する工程、
（ｄ）前記（ｂ）工程の前、又は、（ｂ）工程の後、又は（ｃ）工程の後に研削された裏面側に接着フィルムを貼合する工程、
（ｅ）半導体ウェハのストリートに沿ってパターン面側に貼合されている表面保護テープのみを切断し溝を入れる工程、
（ｆ）前記（ｂ）〜（ｅ）の工程のいずれかの前、又は、後に支持固定用テープをリングフレームにて支持固定した状態で、接着フィルム側に該支持固定用テープを貼合する工程、
（ｇ）溝を入れ個片化された表面保護テープ側からプラズマ処理し、該溝においてむき出しにされた半導体ウェハと該半導体ウェハ裏面側にある接着フィルムを一括してエッチングしてチップに個片化する工程、
（ｈ）パターン面側の個片化された表面保護テープを剥離する工程、
（ｈ’）下記（ｉ）工程前に、前記（ｄ）工程で研削された裏面側に貼合された接着フィルムと前記支持固定用テープとの間の粘着力を、放射線処理により、前記支持固定用テープの粘着力より低くする工程、及び
（ｉ）チップをピックアップし、ダイボンディング工程に移す工程。
(4) A semiconductor wafer processing method comprising the following steps.
(A) The process of grinding the back surface of a semiconductor wafer in the state by which the surface protection tape was bonded by the pattern surface side,
(B) a step of peeling the surface protection tape from the semiconductor wafer;
(C) The process of bonding another surface protection tape to the pattern surface side,
(D) The process of bonding an adhesive film on the back surface ground before the said (b) process or after the (b) process or after the (c) process,
(E) cutting only the surface protection tape bonded to the pattern surface side along the street of the semiconductor wafer and putting a groove;
(F) Before or after any of the steps (b) to (e), the support fixing tape is bonded to the adhesive film side in a state where the support fixing tape is supported and fixed by the ring frame. Process ,
(G) Plasma treatment is performed from the surface protection tape side into which grooves are cut and separated, and the semiconductor wafer exposed in the grooves and the adhesive film on the back surface side of the semiconductor wafer are collectively etched to obtain individual chips. Process
(H) a step of peeling the individual surface protection tape on the pattern surface side ;
(H ′) Before the following step (i), the adhesive force between the adhesive film bonded to the back surface ground in the step (d) and the supporting and fixing tape is supported by the radiation treatment. A step of lowering the adhesive strength of the fixing tape, and (i) a step of picking up a chip and transferring it to a die bonding step.

（５）次の各工程を有することを特徴とする半導体ウェハの処理方法。
（ａ）パターン面側に表面保護テープを貼合された状態で半導体ウェハの裏面を研削する工程、
（ｂ）該表面保護テープを半導体ウェハから剥離する工程、
（ｃ）別の表面保護テープをパターン面側に貼合する工程、
（ｄ）前記（ｂ）工程の前、又は、（ｂ）工程の後、又は（ｃ）工程の後に研削された裏面側に接着フィルムを貼合する工程、
（ｅ）半導体ウェハのストリートに沿って該接着フィルムのみを切断し溝を入れる工程、
（ｆ）半導体ウェハのストリートに沿ってパターン面側に貼合されている表面保護テープのみを切断し溝を入れる工程、
（ｇ）前記（ｂ）〜（ｆ）の工程のいずれかの前、又は、後に支持固定用テープをリングフレームにて支持固定した状態で、個片化された該接着フィルム側に該支持固定用テープを貼合する工程、
（ｈ）溝を入れ個片化された表面保護テープ側からプラズマ処理し、該溝においてむき出しにされた半導体ウェハをエッチングしてチップに個片化する工程、
（ｉ）パターン面側の個片化された表面保護テープを剥離する工程、
（ｉ’）下記（ｊ）工程前に、前記（ｄ）工程で研削された裏面側に貼合された接着フィルムと前記支持固定用テープとの間の粘着力を、放射線処理により、前記支持固定用テープの粘着力より低くする工程、及び
（ｊ）チップをピックアップし、ダイボンディング工程に移す工程。
（６）前記別の表面保護テープの基材がポリエチレンテレフタレート、ポリエチレンナフタレート、ポリフェニレンサルファイド、ポリエーテルイミド及びポリイミドからなる群から選ばれる少なくとも１種を含有する樹脂組成物からなる（４）または（５）に記載の半導体ウェハの処理方法。 (5) A semiconductor wafer processing method comprising the following steps.
(A) The process of grinding the back surface of a semiconductor wafer in the state by which the surface protection tape was bonded by the pattern surface side,
(B) a step of peeling the surface protection tape from the semiconductor wafer;
(C) The process of bonding another surface protection tape to the pattern surface side,
(D) The process of bonding an adhesive film on the back surface ground before the said (b) process or after the (b) process or after the (c) process,
(E) cutting the adhesive film only along the streets of the semiconductor wafer to form grooves,
(F) a step of cutting only the surface protection tape bonded to the pattern surface side along the street of the semiconductor wafer and putting a groove;
(G) Before or after any of the steps (b) to (f), the supporting and fixing tape is supported and fixed to the separated adhesive film side in a state where the supporting and fixing tape is supported and fixed by a ring frame. The process of pasting the tape for use ,
(H) A step of performing plasma treatment from the surface protection tape side into which the groove is put and separated, and etching the semiconductor wafer exposed in the groove to divide it into chips,
(I) a step of peeling the individual surface protection tape on the pattern surface side ;
(I ′) Before the following step (j), the adhesive force between the adhesive film bonded to the back surface ground in the step (d) and the supporting and fixing tape is subjected to the support by radiation treatment. A step of lowering the adhesive strength of the fixing tape, and (j) a step of picking up a chip and moving to a die bonding step.
(6) The base material of the other surface protection tape is made of a resin composition containing at least one selected from the group consisting of polyethylene terephthalate, polyethylene naphthalate, polyphenylene sulfide, polyetherimide and polyimide (4) or ( 5. A method for processing a semiconductor wafer according to 5) .

本発明により、チップ切断面のチッピングを低減することできる。また接着フィルムを用いた場合には、接着フィルムは裏面保護テープに貼着された状態で一括してレーザー光線により切断することができ、レーザー強度の制御が比較的簡単となり、これによりＤＡＦの切断性が良くなるため溶融されたデブリが飛散することがなく、半導体チップのボンディングパッドを汚染することはない。また、ブレードにて切断する場合もＤＡＦの切断に何ら問題はなく溶融されたデブリが飛散することはない。また、本発明の方法のそれぞれの工程においては、従来、半導体ウェハ加工に用いられている装置を使用することができ、使用条件の制御が容易である。   According to the present invention, chipping of the chip cut surface can be reduced. In addition, when an adhesive film is used, the adhesive film can be cut with a laser beam in a lump in a state of being attached to the back surface protective tape, and the laser intensity can be controlled relatively easily. Therefore, the molten debris is not scattered and the bonding pad of the semiconductor chip is not contaminated. Also, when cutting with a blade, there is no problem in cutting the DAF, and the molten debris will not scatter. In each step of the method of the present invention, an apparatus conventionally used for semiconductor wafer processing can be used, and the use conditions can be easily controlled.

以下、図面を参照して本発明の半導体ウェハの処理方法の好ましい実施態様を説明するが、本発明はこれに限定されるものではない。
以下に示される工程に用いられる装置及び材料は、特に断りのない限り、従来、半導体ウェハ加工に用いられているものを使用することができ、装置の使用条件は常法により適切な条件を設定することができる。 Hereinafter, preferred embodiments of the semiconductor wafer processing method of the present invention will be described with reference to the drawings, but the present invention is not limited thereto.
The equipment and materials used in the processes shown below can be those conventionally used for semiconductor wafer processing unless otherwise specified, and use conditions for the equipment are set according to conventional methods. can do.

まず、本発明の参考実施態様を図１−１および１−２の概略断面図を参照して説明する。
図１−１（ａ）は、半導体ウェハ１のパターン面２側に表面保護テープ３を貼合された状態で半導体ウェハ１の裏面を研削し、研削された裏面側に裏面保護テープ４が貼合された半導体ウェハ１の概略断面図である。なお、図中、５は表面保護テープ３の粘着剤層を、６は裏面保護テープ４の粘着剤層をそれぞれ示すものである。また、図示はしないが、パターン面２には複数のストリートが平面図において格子状に形成されている。 First, a reference embodiment of the present invention will be described with reference to schematic sectional views of FIGS. 1-1 and 1-2.
FIG. 1-1 (a) shows that the back surface of the semiconductor wafer 1 is ground with the surface protection tape 3 bonded to the pattern surface 2 side of the semiconductor wafer 1, and the back surface protection tape 4 is applied to the ground back surface side. 1 is a schematic cross-sectional view of a combined semiconductor wafer 1. In the figure, 5 indicates the pressure-sensitive adhesive layer of the surface protective tape 3, and 6 indicates the pressure-sensitive adhesive layer of the back surface protective tape 4. Although not shown, the pattern surface 2 has a plurality of streets formed in a lattice shape in the plan view.

次いで図１−１（ｂ）に示されるように、レーザー光照射手段７から照射されたレーザー光８により、半導体ウェハ１のストリートに沿って、裏面保護テープ４のみ切断し、図１−１（ｃ）に示されるように溝９を入れる。溝９の幅は、ストリート幅以下とすることが好ましい。また、図示された態様では、レーザー光により裏面保護テープを切断して溝９を作成しているが、また、裏面保護テープ４の切断方法はこれに限定されるものでなく、例えばブレードによる切断等、溝を作成することができれば任意の方法を用いることができる。   Next, as shown in FIG. 1-1 (b), only the back surface protective tape 4 is cut along the streets of the semiconductor wafer 1 by the laser light 8 irradiated from the laser light irradiation means 7, and FIG. Insert groove 9 as shown in c). The width of the groove 9 is preferably equal to or less than the street width. Further, in the illustrated embodiment, the back surface protection tape is cut by laser light to create the grooves 9, but the method of cutting the back surface protection tape 4 is not limited to this, and for example, cutting with a blade Any method can be used as long as a groove can be formed.

次いで、図１−１（ｄ）に示されるように、エッチングガス発生ガスが供給された処理空間において、個片化された裏面保護テープ側からプラズマ１０による処理を行い、該溝においてむき出しにされたウェハをエッチングし、図１−１（ｅ）に示されるように半導体ウェハがチップに個片化する。
プラズマ１０による処理は、例えば、プラズマ発生ガス供給手段１１の下面の噴出部からプラズマ発生ガスを噴出させると共に、プラズマ発生ガス供給手段１１と表面保護テープ３の粘着剤層５とは反対側の面が載置された高周波側電極（図示せず）との間に高周波電圧を印加してプラズマ発生ガスをプラズマ化させ、溝９に供給する。そうすると、プラズマのエッチング効果により、ダイシングテープ４が被覆されていない部分、すなわち、溝９によりむき出しされた半導体ウェハ１がエッチングされ、個々のデバイスに分割される。 Next, as shown in FIG. 1-1 (d), in the processing space to which the etching gas generating gas is supplied, processing with the plasma 10 is performed from the separated back surface protective tape side, and the groove is exposed. The etched wafer is etched, and the semiconductor wafer is divided into chips as shown in FIG.
The treatment with the plasma 10, for example, causes the plasma generation gas to be ejected from the ejection portion on the lower surface of the plasma generation gas supply means 11, and the surface on the opposite side of the plasma generation gas supply means 11 and the adhesive layer 5 of the surface protection tape 3. A high-frequency voltage is applied between the electrode and a high-frequency electrode (not shown) on which the plasma is generated to convert the plasma generating gas into plasma and supply it to the groove 9. Then, due to the etching effect of the plasma, the portion not covered with the dicing tape 4, that is, the semiconductor wafer 1 exposed by the groove 9 is etched and divided into individual devices.

次いで、分割され個片化された半導体ウェハ１は、続いて、図１−２の概略断面図で示される工程が行われる。なお、図１−２において、図１−１と同じ符号で示されるものは、図１−１におけるものと同じ意味を有する。
まず、図１−２（ｆ）で示されるように、ダイシングされ個片化された裏面保護テープ４側に支持固定用テープ１３を矢印方向に貼合する。なお、図中、１４は支持固定用テープ１３の粘着剤層を示すものである。
次に、個片化された裏面保護テープ４側に貼合された支持固定用テープ１３をリングフレーム（図示しない）にて支持固定し、図１−２（ｇ）に示すように、パターン面２側の表面保護テープ３を矢印方向に剥離する。図１−２（ｈ）は、表面保護テープ３の剥離が完了した状態を示すものである。
次に、図１−２（ｉ）に示すようにピン１５によりチップを突き上げコレット１６により吸着してチップをピックアップし、ダイボンディング工程に移す。
この態様の半導体ウェハの処理方法では、半導体ウェハをプラズマでエッチングするため、チップ切断面のチッピングを低減することができる。 Next, the divided and separated semiconductor wafer 1 is subsequently subjected to the steps shown in the schematic cross-sectional view of FIG. In addition, in FIG. 1-2, what is shown with the same code | symbol as FIG. 1-1 has the same meaning as the thing in FIG. 1-1.
First, as shown in FIG. 1-2 (f), the support fixing tape 13 is bonded in the direction of the arrow to the back-side protective tape 4 side that has been diced into pieces. In the figure, reference numeral 14 denotes an adhesive layer of the supporting and fixing tape 13.
Next, the support fixing tape 13 bonded to the separated back surface protective tape 4 side is supported and fixed by a ring frame (not shown), and as shown in FIG. The surface protection tape 3 on the second side is peeled in the direction of the arrow. FIG. 1-2 (h) shows a state where the peeling of the surface protection tape 3 has been completed.
Next, as shown in FIG. 1-2 (i), the chip is pushed up by the pin 15 and sucked by the collet 16 to pick up the chip, and the process proceeds to the die bonding process.
In the semiconductor wafer processing method of this aspect, since the semiconductor wafer is etched by plasma, chipping on the chip cut surface can be reduced.

図１−２（ｉ）に示すピックアップにおいて、半導体ウェハ１のチップに貼合された裏面保護テープ４の粘着力は、リングフレームにて支持固定している支持固定用テープ１３の粘着力より低くする。裏面保護テープ４の粘着力が支持固定用テープ１３の粘着力より低いことで、裏面保護テープを支持固定用テープに残してチップまたは接着フィルム付きのチップのみをピックアップすることができる。
半導体ウェハ１のチップまたは接着フィルム１２に貼合された裏面保護テープ４の粘着力を、リングフレームにて支持固定している支持固定用テープ１３の粘着力より低くする方法は、特に限定されるものではないが、例えば、チップまたは接着フィルム１２に貼合された裏面保護テープ４の粘着剤層６として紫外線硬化型粘着剤層を有するＵＶ硬化型のテープを用い、リングフレームにて支持固定している支持固定用テープ１３の粘着剤層１４として非紫外線硬化型粘着剤層を有する非ＵＶ硬化型のテープを用い、常法により紫外線処理することで行うことができる。 In the pickup shown in FIG. 1-2 (i), the adhesive strength of the back surface protective tape 4 bonded to the chip of the semiconductor wafer 1 is lower than the adhesive strength of the support fixing tape 13 supported and fixed by the ring frame. Make Since the adhesive strength of the back surface protective tape 4 is lower than the adhesive strength of the support fixing tape 13, only the chip or the chip with the adhesive film can be picked up leaving the back surface protective tape on the support fixing tape.
The method of making the adhesive strength of the back surface protective tape 4 bonded to the chip or the adhesive film 12 of the semiconductor wafer 1 lower than the adhesive strength of the support fixing tape 13 supported and fixed by the ring frame is particularly limited. Although not a thing, for example, a UV curable tape having an ultraviolet curable pressure sensitive adhesive layer is used as the pressure sensitive adhesive layer 6 of the back surface protection tape 4 bonded to the chip or the adhesive film 12 and supported and fixed by a ring frame. A non-UV curable tape having a non-UV curable pressure-sensitive adhesive layer is used as the pressure-sensitive adhesive layer 14 of the supporting and fixing tape 13 and ultraviolet treatment is performed by a conventional method.

また、図１に示す実施態様においては、ダイシングされ個片化された裏面保護テープ４の側にリングフレームにて支持固定した支持固定用テープ１３を貼合し、パターン面２側の表面保護テープを剥離した後、支持固定用テープ１３側からピン１５にて突き上げチップをピックアップする方法であるが、支持固定用テープを用いず、表面保護テープ３側からピンで突き上げピックアップしても良い。その場合、表面保護テープ２を半導体ウェハ１のパターン面２に貼合する段階から表面保護テープ３をリングフレームにて支持固定した状態にしておけば、表面保護テープ３側からピンで突き上げが可能となる。この場合、そのまま突き上げるとチップのパターン面３が下側となり、チップの裏面、又は接着フィルム１２面が上側となるため、ダイボンディング時にチップを反転させボンディングさせる必要がある場合がある。
支持固定用テープを用いず、表面保護テープ３側からピンで突き上げピックアップすることで支持固定用テープを貼合する工程および表面保護テープを剥離する工程が無くなるため、所要時間を短縮することができる。 Further, in the embodiment shown in FIG. 1, a support fixing tape 13 supported and fixed by a ring frame is bonded to the dicing and singulated back surface protection tape 4 side, and the surface protection tape on the pattern surface 2 side is bonded. In this method, the chip is picked up by the pin 15 from the side of the support fixing tape 13 and then the chip is picked up by the pin from the surface protection tape 3 side without using the support fixing tape. In that case, if the surface protective tape 3 is supported and fixed by the ring frame from the stage of bonding the surface protective tape 2 to the pattern surface 2 of the semiconductor wafer 1, it can be pushed up with a pin from the surface protective tape 3 side. It becomes. In this case, if pushed up as it is, the pattern surface 3 of the chip is on the lower side, and the back surface of the chip or the surface of the adhesive film 12 is on the upper side. Therefore, it may be necessary to invert and bond the chip during die bonding.
By using a pin from the surface protective tape 3 side and picking it up without using a support fixing tape, the process of pasting the support fixing tape and the step of peeling the surface protective tape are eliminated, so the required time can be shortened. .

図２は本発明の好ましい第１の態様を説明する概略断面図である。
図２（ａ）は、半導体ウェハ１のパターン面２側に表面保護テープ３を貼合された状態で半導体ウェハ１の裏面を研削し、研削された裏面側に支持固定用テープ１３が貼合された半導体ウェハ１の概略断面図である。なお、図中、５は表面保護テープ３の粘着剤層を、１４は支持固定用テープ１３の粘着剤層をそれぞれ示すものである。支持固定用テープ１３はリングフレーム（図示せず）にて支持固定された状態である。
次いで図２（ｂ）に示されるように、レーザー光照射手段７から照射されたレーザー光８により、半導体ウェハ１のストリートに沿って、表面保護テープ３を切断し、図２（ｃ）に示されるように溝９を入れる。また、表面保護テープ３の好ましい切断手段については、上記の参考実施態様における好ましい裏面保護テープ４の切断手段と同様である。
次いで、上記の参考実施態様と同様に、図２（ｄ）に示されるように、エッチングガス供給手段１１から噴出させ個片化された表面保護テープ３側からプラズマ１０による処理を行い、該溝においてむき出しにされたウェハをエッチングし、図２（ｅ）に示されるように半導体ウェハがチップに個片化する。
次いで、図２（ｆ）に示すように個片化された表面保護テープ３を除去する。除去する方法は様々な方法が適用可能であるが、図示はしないが、例えば個片化された表面保護テープ３の上から剥離用テープを貼合し密着させ、その後剥離用テープを剥離する事で個片化された表面保護テープ３を一緒に剥がす方法などが挙げられる。
個片化された半導体ウェハ１のチップは、図２（ｇ）に示されるようにピン１５によりチップを突き上げコレット１６により吸着してチップをピックアップし、ダイボンディング工程に移される。
この態様の半導体ウェハの処理方法では、表面保護テープをプラズマエッチングのマスク材として用いることで、マスク用のテープあるいはシートを改めて貼合する必要が無く、所要時間を短縮することができる。 FIG. 2 is a schematic sectional view for explaining the first preferred embodiment of the present invention.
2A, the back surface of the semiconductor wafer 1 is ground with the surface protection tape 3 bonded to the pattern surface 2 side of the semiconductor wafer 1, and the support fixing tape 13 is bonded to the ground back surface side. 1 is a schematic cross-sectional view of a semiconductor wafer 1 made. In the figure, 5 indicates the pressure-sensitive adhesive layer of the surface protective tape 3, and 14 indicates the pressure-sensitive adhesive layer of the support fixing tape 13. The support fixing tape 13 is supported and fixed by a ring frame (not shown).
Next, as shown in FIG. 2 (b), the surface protection tape 3 is cut along the streets of the semiconductor wafer 1 by the laser light 8 irradiated from the laser light irradiation means 7, and shown in FIG. 2 (c). Insert grooves 9 as shown. Moreover, about the preferable cutting means of the surface protection tape 3, it is the same as the cutting means of the preferable back surface protection tape 4 in said reference embodiment.
Next, as in the above-described reference embodiment, as shown in FIG. 2 (d), treatment with plasma 10 is performed from the side of the surface protective tape 3 ejected from the etching gas supply means 11 and separated into pieces. In FIG. 2E, the exposed wafer is etched, and the semiconductor wafer is divided into chips as shown in FIG.
Next, as shown in FIG. 2 (f), the separated surface protective tape 3 is removed. Although various methods can be applied as the removal method, although not shown in the figure, for example, a peeling tape is bonded and adhered to the individual surface protection tape 3 and then the peeling tape is peeled off. For example, a method of peeling together the surface protection tape 3 singulated with the above.
As shown in FIG. 2G, the chips of the semiconductor wafer 1 that have been separated into pieces are picked up by pins 15 and picked up by a collet 16 to be picked up and transferred to a die bonding process.
In the semiconductor wafer processing method of this aspect, the surface protection tape is used as a mask material for plasma etching, so that it is not necessary to affix the mask tape or sheet again, and the required time can be shortened.

上記の図２に示す態様では、支持固定用テープ１３は、レーザー光８により表面保護テープ３を切断し溝９を入れる工程の前に、半導体ウェハ１の裏面側に貼合しているが、溝９を入れる工程の後で支持固定用テープ１３を半導体ウェハ１の裏面側に貼合しても良い。   In the embodiment shown in FIG. 2, the support fixing tape 13 is bonded to the back surface side of the semiconductor wafer 1 before the step of cutting the surface protection tape 3 with the laser light 8 and putting the groove 9. The supporting and fixing tape 13 may be bonded to the back side of the semiconductor wafer 1 after the step of inserting the groove 9.

また、上記の図２に示す態様では、半導体ウェハ１の裏面の研削時に貼合されていた表面保護テープ（以下、「最初の表面保護テープ」ともいう）に溝９を入れているが、半導体ウェハ１の裏面の研削後、最初の表面保護テープを半導体ウェハから剥離し、別の表面保護テープをパターン面に貼合し、その別の表面保護テープに溝を入れる態様であっても良い。
この態様では、支持固定用テープ１３を半導体ウェハの裏面側に貼合する時点は、最初の表面保護テープを半導体ウェハから剥離する前でも良いし、最初の表面保護テープを剥離後、別の表面保護テープの貼合前でも良いし、別の表面保護テープに溝を入れた後であっても良い。
別の表面保護テープを用いることでプラズマエッチングには耐えられない表面保護テープを裏面研削に適応することができる。 Further, in the embodiment shown in FIG. 2 described above, the grooves 9 are formed in the surface protective tape (hereinafter also referred to as “first surface protective tape”) bonded at the time of grinding the back surface of the semiconductor wafer 1. After the back surface of the wafer 1 is ground, the first surface protection tape may be peeled from the semiconductor wafer, another surface protection tape may be bonded to the pattern surface, and a groove may be formed in the other surface protection tape.
In this aspect, the time when the supporting and fixing tape 13 is bonded to the back surface side of the semiconductor wafer may be before the first surface protection tape is peeled off from the semiconductor wafer, or after the first surface protection tape is peeled off, It may be before bonding of the protective tape, or after a groove is put in another surface protective tape.
By using another surface protection tape, a surface protection tape that cannot withstand plasma etching can be applied to backside grinding.

図３は本発明の好ましい第２実施態様を説明する概略断面図である。
図３（ａ）は、半導体ウェハ１のパターン面２側に表面保護テープ３を貼合された状態で半導体ウェハ１の裏面を研削し、研削された裏面側に接着フィルム１２を貼合し、該接着フィルム１２の上面から支持固定用テープ１３が貼合された半導体ウェハ１の概略断面図である。なお、図中、５は表面保護テープ３の粘着剤層を、１４は支持固定用テープ１３の粘着剤層をそれぞれ示すものである。また上記の態様では、接着フィルム１２を貼合し、該接着フィルム１２の上面から支持固定用テープ１３を貼合しているが、ダイボンディング用の接着フィルムと支持固定用テープが積層された一体型のものを半導体ウェハ１の裏面に貼合しても良い。支持固定用テープ１３はリングフレーム（図示せず）にて支持固定された状態である。
次いで図３（ｂ）に示されるように、レーザー光照射手段７から照射されたレーザー光８により、半導体ウェハ１のストリートに沿って、表面保護テープ３を切断し、図３（ｃ）に示されるように溝９を入れる。また、表面保護テープ３の好ましい切断手段については、上記の参考実施態様における好ましい裏面保護テープ４の切断手段と同様である。
次いで、上記の参考実施態様と同様に、図３（ｄ）に示されるように、エッチングガス供給手段１１から噴出させ個片化された表面保護テープ３側からプラズマ１０による処理を行い、該溝においてむき出しにされたウェハ及びその裏面側にある接着フィルム１２をエッチングし、図３（ｅ）に示されるように半導体ウェハ及び接着フィルム１２がチップに個片化する。
次いで、図３（ｆ）に示すように個片化された表面保護テープ３を除去する。除去する方法は様々な方法が適用可能であるが、図示はしないが、例えば個片化された表面保護テープ３の上から剥離用テープを貼合し密着させ、その後剥離用テープを剥離することで個片化された表面保護テープ３を一緒に剥がす方法などが挙げられる。
個片化された半導体ウェハ１のチップは、図３（ｇ）に示されるようにピン１５によりチップを突き上げコレット１６により吸着してチップをピックアップし、ダイボンディング工程に移される。図３（ｇ）に示すようなコレット１６による吸着の際には接着フィルム１２は半導体ウェハ１のチップに接着して移動することになる。 FIG. 3 is a schematic sectional view for explaining a second preferred embodiment of the present invention.
FIG. 3A shows that the back surface of the semiconductor wafer 1 is ground in a state where the surface protective tape 3 is bonded to the pattern surface 2 side of the semiconductor wafer 1, and the adhesive film 12 is bonded to the ground back surface side. 1 is a schematic cross-sectional view of a semiconductor wafer 1 to which a supporting and fixing tape 13 is bonded from the upper surface of the adhesive film 12. FIG. In the figure, 5 indicates the pressure-sensitive adhesive layer of the surface protective tape 3, and 14 indicates the pressure-sensitive adhesive layer of the support fixing tape 13. Moreover, in said aspect, although the adhesive film 12 is bonded and the support fixing tape 13 is bonded from the upper surface of this adhesive film 12, the adhesive film for die bonding and the support fixing tape are laminated | stacked. A body type may be bonded to the back surface of the semiconductor wafer 1. The support fixing tape 13 is supported and fixed by a ring frame (not shown).
Next, as shown in FIG. 3 (b), the surface protection tape 3 is cut along the streets of the semiconductor wafer 1 by the laser light 8 emitted from the laser light irradiation means 7, and shown in FIG. 3 (c). Insert grooves 9 as shown. Moreover, about the preferable cutting means of the surface protection tape 3, it is the same as the cutting means of the preferable back surface protection tape 4 in said reference embodiment.
Next, as in the above-described reference embodiment, as shown in FIG. 3 (d), a treatment with plasma 10 is performed from the side of the surface protective tape 3 ejected from the etching gas supply means 11 and separated into pieces. The exposed wafer and the adhesive film 12 on the back surface thereof are etched, and the semiconductor wafer and the adhesive film 12 are separated into chips as shown in FIG.
Next, as shown in FIG. 3F, the separated surface protective tape 3 is removed. Although various methods can be applied as the removing method, although not shown in the figure, for example, a peeling tape is bonded and adhered to the individual surface protection tape 3 and then the peeling tape is peeled off. For example, a method of peeling together the surface protection tape 3 singulated with the above.
As shown in FIG. 3G, the chips of the semiconductor wafer 1 separated into pieces are pushed up by pins 15 and picked up by a collet 16 to pick up the chips, and are transferred to a die bonding process. At the time of adsorption by the collet 16 as shown in FIG. 3G, the adhesive film 12 moves while adhering to the chip of the semiconductor wafer 1.

上記の図３に示す態様では支持固定用テープ１３は、レーザー光８により表面保護テープ３を切断し溝９を入れる工程の前に、接着フィルム１２の上面に貼合しているが、溝９を入れる工程の後で支持固定用テープ１３を接着フィルム１２の上面に貼合しても良い。   In the embodiment shown in FIG. 3, the support fixing tape 13 is bonded to the upper surface of the adhesive film 12 before the step of cutting the surface protection tape 3 with the laser beam 8 and inserting the groove 9. The supporting and fixing tape 13 may be bonded to the upper surface of the adhesive film 12 after the step of inserting the adhesive.

また、上記の図３に示す態様では、半導体ウェハ１の裏面の研削時に貼合されていた表面保護テープ（最初の表面保護テープ）に溝９を入れているが、半導体ウェハ１の裏面の研削後、最初の表面保護テープを半導体ウェハから剥離し、別の表面保護テープをパターン面に貼合し、その別の表面保護テープに溝を入れる態様であっても良い。
この態様では、接着フィルム１２を半導体ウェハの裏面側に貼合する時点は、最初の表面保護テープを半導体ウェハから剥離する前でも良いし、最初の表面保護テープを剥離後、別の表面保護テープの貼合前でも良いし、別の表面保護テープに溝を入れた後であっても良い。
また、この態様では、支持固定用テープ１３を接着フィルム１２側に貼合する時点は、最初の表面保護テープを半導体ウェハから剥離する前から別の表面保護テープに溝を入れた後の間のいずれかの工程の前後であれば良い。 Further, in the embodiment shown in FIG. 3, the grooves 9 are formed in the surface protective tape (first surface protective tape) that was bonded when the back surface of the semiconductor wafer 1 was ground, but the back surface of the semiconductor wafer 1 was ground. Thereafter, the first surface protection tape may be peeled off from the semiconductor wafer, another surface protection tape may be bonded to the pattern surface, and a groove may be formed in the other surface protection tape.
In this embodiment, the time when the adhesive film 12 is bonded to the back surface side of the semiconductor wafer may be before the first surface protection tape is peeled from the semiconductor wafer, or after the first surface protection tape is peeled off, another surface protection tape. It may be before bonding, or after a groove is put in another surface protective tape.
Moreover, in this aspect, the point of time when the support fixing tape 13 is bonded to the adhesive film 12 side is between before the first surface protective tape is peeled from the semiconductor wafer and after the groove is put in another surface protective tape. It may be before or after any one of the steps.

図４−１及び図４−２は本発明の好ましい第３の実施態様を説明する概略断面図である。
図４−１（ａ）は、半導体ウェハ１のパターン面２側に表面保護テープ３を貼合された状態で半導体ウェハ１の裏面を研削し、研削された裏面側に接着フィルム１２が貼合された半導体ウェハ１の概略断面図である。なお、図中、５は表面保護テープ３の粘着剤層を示すものである。
次いで図４−１（ｂ）に示されるように、レーザー光照射手段７から照射されたレーザー光８により、半導体ウェハ１のストリートに沿って、接着フィルム１２を切断し、図４−１（ｃ）に示されるように溝９を入れる。また、接着フィルム１２の好ましい切断手段については、上記の参考実施態様における好ましい裏面保護テープ４の切断手段と同様である。 FIGS. 4-1 and 4-2 are schematic sectional views for explaining a third preferred embodiment of the present invention.
FIG. 4A shows that the back surface of the semiconductor wafer 1 is ground with the surface protective tape 3 bonded to the pattern surface 2 side of the semiconductor wafer 1, and the adhesive film 12 is bonded to the ground back surface side. 1 is a schematic cross-sectional view of a semiconductor wafer 1 made. In the figure, reference numeral 5 denotes an adhesive layer of the surface protective tape 3.
Next, as shown in FIG. 4B, the adhesive film 12 is cut along the streets of the semiconductor wafer 1 by the laser light 8 irradiated from the laser light irradiation means 7, and FIG. The groove 9 is inserted as shown in FIG. Moreover, about the preferable cutting means of the adhesive film 12, it is the same as the cutting means of the preferable back surface protection tape 4 in said reference embodiment.

次いで図４−１（ｄ）に示されるように、支持固定用テープ１３をリングフレームにて支持固定した状態で、個片化された該接着フィルム１２側に支持固定用テープ１３を貼合し、レーザー光照射手段７から照射されたレーザー光８により、半導体ウェハ１のストリートに沿って、表面保護テープ３を切断し、図４−１（ｅ）に示されるように溝９を入れる。また、表面保護テープ３の好ましい切断手段については、上記の参考実施形態における好ましい裏面保護テープ４の切断手段と同様である。図中、１４は支持固定用テープ１３の粘着剤層を示す。
次いで、上記の参考実施態様と同様に、図４−２（ｆ）に示されるように、エッチングガス供給手段１１から噴出させ個片化された表面保護テープ３側からプラズマ１０による処理を行い、該溝においてむき出しにされたウェハをエッチングし、図４−２（ｇ）に示されるように半導体ウェハがチップに個片化する。
次いで、図４−２（ｈ）に示すように個片化された表面保護テープ３を除去する。除去する方法は様々な方法が適用可能であるが、図示はしないが、例えば個片化された表面保護テープ３の上から剥離用テープを貼合し密着させ、その後剥離用テープを剥離することで個片化された表面保護テープ３を一緒に剥がす方法などが挙げられる。
個片化された半導体ウェハ１のチップは、図４−２（ｉ）に示されるようにピン１５によりチップを突き上げコレット１６により吸着してチップをピックアップし、ダイボンディング工程に移される。図４−２（ｉ）に示すようなコレット１６による吸着の際には接着フィルム１２は半導体ウェハ１のチップに接着して移動することになる。 Next, as shown in FIG. 4D, with the support fixing tape 13 supported and fixed by the ring frame, the support fixing tape 13 is bonded to the separated adhesive film 12 side. Then, the surface protection tape 3 is cut along the streets of the semiconductor wafer 1 by the laser light 8 emitted from the laser light irradiation means 7, and grooves 9 are formed as shown in FIG. 4-1 (e). Moreover, about the preferable cutting means of the surface protection tape 3, it is the same as the cutting means of the preferable back surface protection tape 4 in said reference embodiment. In the figure, reference numeral 14 denotes an adhesive layer of the support fixing tape 13.
Next, as in the above-described reference embodiment, as shown in FIG. 4-2 (f), the processing with the plasma 10 is performed from the side of the surface protection tape 3 ejected from the etching gas supply means 11 and separated into pieces, The wafer exposed in the groove is etched, and the semiconductor wafer is separated into chips as shown in FIG.
Next, as shown in FIG. 4-2 (h), the separated surface protective tape 3 is removed. Although various methods can be applied as the removing method, although not shown in the figure, for example, a peeling tape is bonded and adhered to the individual surface protection tape 3 and then the peeling tape is peeled off. For example, a method of peeling together the surface protection tape 3 singulated with the above.
As shown in FIG. 4-2 (i), the chips of the semiconductor wafer 1 separated into pieces are picked up by pins 15 and picked up by a collet 16 to be picked up and transferred to a die bonding process. At the time of adsorption by the collet 16 as shown in FIG. 4-2 (i), the adhesive film 12 moves while being adhered to the chip of the semiconductor wafer 1.

上記の図４に示す態様では支持固定用テープ４１は、接着フィルム１２に溝９を入れた後であって、表面保護テープ３に溝９を入れる工程の前に、接着フィルム１２の上面に貼合しているが、表面保護テープ３に溝９を入れる工程の後で支持固定用テープ１３を接着フィルム１２の上面に貼合しても良い。   In the embodiment shown in FIG. 4, the support fixing tape 41 is pasted on the upper surface of the adhesive film 12 after the groove 9 is put in the adhesive film 12 and before the step of putting the groove 9 in the surface protective tape 3. However, the supporting and fixing tape 13 may be bonded to the upper surface of the adhesive film 12 after the step of putting the groove 9 in the surface protective tape 3.

また、上記の図４に示す態様では、半導体ウェハ１の裏面の研削時に貼合されていた表面保護テープ（最初の表面保護テープ）に溝９を入れているが、半導体ウェハ１の裏面の研削後、最初の表面保護テープを半導体ウェハから剥離し、別の表面保護テープをパターン面に貼合し、その別の表面保護テープに溝を入れる態様であっても良い。
この態様では、接着フィルム１２を半導体ウェハの裏面側に貼合する時点は、最初の表面保護テープを半導体ウェハから剥離する前でも良いし、最初の表面保護テープを剥離後、別の表面保護テープの貼合前でも良いし、別の表面保護テープに溝を入れた後であっても良い。
また、この態様では、支持固定用テープ１３を接着フィルム１２側に貼合する時点は、最初の表面保護テープを半導体ウェハから剥離する前から別の表面保護テープに溝を入れた後の間のいずれかの工程の前後であれば良い。 Further, in the embodiment shown in FIG. 4, the groove 9 is formed in the surface protective tape (first surface protective tape) that was bonded at the time of grinding the back surface of the semiconductor wafer 1, but the back surface of the semiconductor wafer 1 is ground. Thereafter, the first surface protection tape may be peeled off from the semiconductor wafer, another surface protection tape may be bonded to the pattern surface, and a groove may be formed in the other surface protection tape.
In this embodiment, the time when the adhesive film 12 is bonded to the back surface side of the semiconductor wafer may be before the first surface protection tape is peeled from the semiconductor wafer, or after the first surface protection tape is peeled off, another surface protection tape. It may be before bonding, or after a groove is put in another surface protective tape.
Moreover, in this aspect, the point of time when the support fixing tape 13 is bonded to the adhesive film 12 side is between before the first surface protective tape is peeled from the semiconductor wafer and after the groove is put in another surface protective tape. It may be before or after any one of the steps.

以上のように、第１〜第３実施態様における表面保護テープ３は、半導体ウェハ１の裏面研削の工程に表面保護用として使用され、更にその後の工程においても表面保護用として使用しても良いし、裏面研削時の表面保護テープとその後の工程における表面保護テープは全く別のものとしても何ら問題無い。裏面研削時の表面保護テープに必要とされる性能と、その後の工程おいて使用される表面保護テープに必要とされる性能は異なるため、１つの表面保護テープにこれらの要求性能を盛り込むことにより表面保護テープのコストアップに繋がる場合は、それぞれの要求性能を有した表面保護テープをそれぞれの工程で使い分ける方法でも良い。   As described above, the surface protective tape 3 in the first to third embodiments is used for surface protection in the back grinding process of the semiconductor wafer 1 and may be used for surface protection in the subsequent processes. However, there is no problem even if the surface protection tape at the time of back surface grinding and the surface protection tape in the subsequent process are completely different. The performance required for the surface protection tape during back grinding is different from the performance required for the surface protection tape used in the subsequent processes. By incorporating these required performances into one surface protection tape, When it leads to the cost increase of a surface protection tape, the method of selectively using the surface protection tape which has each required performance in each process may be used.

ところで、本願発明の上記の第１〜第３の実施態様では表面保護テープ３が、プラズマ処理時のマスク材として機能する。しかしながら、そのマスク材として耐熱性が不十分であると、プラズマ処理時にマスク材が軟化、溶融、あるいは熱膨張によって半導体ウェハ１のストリート領域にはみ出し、目的とするエッチング効率が十分に得られない場合がある。
これに対しては、表面保護テープ３の基材に、ポリエチレンテレフタレート、ポリエチレンナフタレート、ポリフェニレンサルファイド、ポリエーテルイミド及びポリイミド等の耐熱性の高い樹脂を用いることによって、より高いエッチング効率を得ることができる。 By the way, in the first to third embodiments of the present invention, the surface protection tape 3 functions as a mask material during plasma processing. However, if the heat resistance of the mask material is insufficient, the mask material may be softened, melted, or thermally expanded during plasma processing, and the target etching efficiency may not be sufficiently obtained. There is.
On the other hand, higher etching efficiency can be obtained by using a resin having high heat resistance such as polyethylene terephthalate, polyethylene naphthalate, polyphenylene sulfide, polyetherimide and polyimide for the base material of the surface protection tape 3. it can.

また、前記ポリエチレンテレフタレート、ポリエチレンナフタレート、ポリフェニレンサルファイド、ポリエーテルイミド及びポリイミドは、それぞれ単体もしくは２種以上を混合させたものを用いても良い。さらに、耐熱性を大きく低下させない範囲でそれら以外の樹脂や充填材、添加剤等が配合された樹脂組成物を用いても良い。   The polyethylene terephthalate, polyethylene naphthalate, polyphenylene sulfide, polyetherimide, and polyimide may be used alone or in combination of two or more. Furthermore, you may use the resin composition with which resin, filler, additive, etc. other than those were mix | blended in the range which does not reduce heat resistance significantly.

なお、前記ポリエチレンテレフタレート、ポリエチレンナフタレート、ポリフェニレンサルファイド、ポリエーテルイミド及びポリイミドについて特に制限はなく、例えば容易に入手可能な市販品を用いることができる。前記ポリエチレンテレフタレート、ポリエチレンナフタレート、ポリフェニレンサルファイド、ポリエーテルイミド及びポリイミドのうちいずれか１種の市販品シートを用いるのが最も容易かつ効率的である。   In addition, there is no restriction | limiting in particular about the said polyethylene terephthalate, polyethylene naphthalate, polyphenylene sulfide, polyetherimide, and a polyimide, For example, the commercial item which can be obtained easily can be used. It is the easiest and most efficient to use a commercially available sheet of any one of the polyethylene terephthalate, polyethylene naphthalate, polyphenylene sulfide, polyetherimide and polyimide.

また、本発明においては、プラズマ処理時のマスクとして、裏面保護テープ、又は表面保護テープの粘着剤層を放射線硬化型粘着剤とし、それを放射線により硬化させた層を利用する方法もある。尚、ここで言う放射線とは、紫外線のような光線、または電子線のような電離性放射線の事をさす。粘着剤は一般的にプラズマ発生用ガスを選定すればプラズマにより簡単にエッチングされる事になるが、放射線により硬化された後の粘着剤層は架橋構造をとる事によりエッチングされ難くなる。よって、エッチングされるべきではない部分に選択的に放射線を照射し、エッチングにより除去したい部分のみ選択的に照射をしなければ、照射をした部分のみマスクとして利用出来るわけである。具体的には、裏面保護テープ、又は表面保護テープを半導体ウェハの裏面、又はパターン面、又は接着フィルム面に貼合した後、裏面保護フィルム、表面保護フィルムの基材フィルムのみを剥離し、むき出しにされた粘着剤層のストリート部に相当する部分のみをマスキングする等して放射線を照射すれば良い。或いは、基材フィルムを剥離する前に、基材フィルム上でマスキングをして放射線を照射した後に、基材フィルムを剥離する方法でも良い。又、基材フィルムそのものに予めマスキング機能を持たせても良い。その方法として、例えば放射線が紫外線である場合、ストリートに相当する部分のみ紫外線が透過しないような色を付ける方法や、或いは、ストリートに相当する部分のみ紫外線の透過率が低い材料で構成された基材フィルムを使用する方法等が挙げられる。   Moreover, in this invention, there also exists the method of using the layer which made the back surface protection tape or the adhesive layer of the surface protection tape the radiation-curing-type adhesive as a mask at the time of a plasma processing, and hardened it with the radiation. In addition, the radiation said here refers to the light ray like an ultraviolet-ray, or the ionizing radiation like an electron beam. The pressure-sensitive adhesive is generally easily etched by plasma if a gas for generating plasma is selected. However, the pressure-sensitive adhesive layer after being cured by radiation becomes difficult to be etched by taking a cross-linked structure. Therefore, if the portion that should not be etched is selectively irradiated with radiation, and only the portion that is to be removed by etching is not selectively irradiated, only the irradiated portion can be used as a mask. Specifically, after the back surface protective tape or the surface protective tape is bonded to the back surface, pattern surface, or adhesive film surface of the semiconductor wafer, only the base film of the back surface protective film or the surface protective film is peeled off and exposed. What is necessary is just to irradiate a radiation by masking only the part corresponding to the street part of the adhesive layer made. Alternatively, a method of peeling the base film after masking on the base film and irradiating with radiation before peeling the base film may be used. The base film itself may have a masking function in advance. As the method, for example, when the radiation is ultraviolet rays, a method of coloring such that only the portion corresponding to the street does not transmit the ultraviolet rays, or the base made of a material having a low ultraviolet transmittance only in the portion corresponding to the street. Examples thereof include a method using a material film.

基材フィルムを剥離した後は、ストリートに相当する部分以外のみ放射線が照射され硬化した粘着剤層がむき出しとなり、その面からプラズマ処理をする事により、ストリートに相当する部分のみがエッチングされ除去される事になる。これにより半導体ウェハのストリート部や接着フィルムのストリートに相当する部分がプラズマ処理によりエッチングされチップに個片化する事が可能となるものである。基材フィルムの粘着剤層からの剥離については、基材フィルムと粘着剤層との密着力を必要以上に高めず、貼合した後に剥離可能な程度の密着力に設定しておく。必要なレベルとしては、半導体ウェハの裏面、又は表面、又は接着フィルム面に貼合する際に基材フィルムと粘着剤層が剥がれない程度であれば良く、特別高い密着力を必要とするわけではない。   After the base film is peeled off, the cured adhesive layer is exposed only to the part other than the part corresponding to the street and exposed, and only the part corresponding to the street is etched and removed by performing plasma treatment from the surface. It will be. Thereby, the street portion of the semiconductor wafer and the street corresponding to the street of the adhesive film can be etched by plasma treatment and separated into chips. About peeling from the adhesive layer of a base film, it does not raise the adhesive force of a base film and an adhesive layer more than necessary, but sets it to the adhesive force of the grade which can peel after bonding. As the required level, it is sufficient that the base film and the pressure-sensitive adhesive layer are not peeled off when being bonded to the back surface or the front surface of the semiconductor wafer or the adhesive film surface, and a special high adhesion force is not required. Absent.

図５は、上記の第１の実施態様においてプラズマ処理時のマスクとして、表面保護テープの粘着剤層を放射線硬化型粘着剤とし、それを放射線により硬化させた層を利用した１例の変形実施態様の説明図である。図５のうち（ａ）〜（ｃ）は概略断面図、（ｄ）および（ｅ）は平面図である。
まず図５（ａ）に示すパターン面２側に基材フィルム５１と放射線硬化型粘着剤層５２からなる表面保護テープを貼合された状態で半導体ウェハ１の裏面を研削し、図５（ｂ）に示す状態とする。
次いで、該表面保護テープの基材フィルム５１のみを剥離して、図５（ｃ）に示すように粘着剤層５２をむき出しにする。図５（ｄ）は、図５（ｃ）の状態の粘着剤層５２側から見た半導体ウェハ１の平面図である。むき出しにされた未硬化の粘着剤層５２ａのうち、半導体ウェハ１のストリート１７以外の部分に放射線を照射し、図５（ｅ）に示すように、ストリート１７以外の部分を硬化した粘着剤層５２ｂとする。
その後、上記の第６の実施態様と同様に、支持固定用テープをリングフレームにて支持固定した状態で、半導体ウェハ１の裏面側に該支持固定用テープを貼合する。
次いで、該粘着剤層５２側から第１の実施態様と同様にプラズマ処理し、ストリート部に相当する粘着剤層５２の放射線の照射されていない部分、及び半導体ウェハ１のストリート部をエッチングしてチップに個片化する。
次いで、第１の実施態様で、個片化された表面保護テープを剥離するのと同様な方法で、パターン面２側の個片化された放射線照射後の粘着剤層５２を剥離する。
次いで、第１の実施態様と同様に、チップをピックアップし、ダイボンディング工程に移す。 FIG. 5 shows an example of a modified embodiment in which the adhesive layer of the surface protection tape is used as a radiation-curing adhesive and the layer cured by radiation is used as a mask during the plasma processing in the first embodiment. It is explanatory drawing of an aspect. 5A to 5C are schematic cross-sectional views, and FIGS. 5D and 5E are plan views.
First, the back surface of the semiconductor wafer 1 is ground in a state where a surface protective tape composed of a base film 51 and a radiation curable pressure-sensitive adhesive layer 52 is bonded to the pattern surface 2 side shown in FIG. ).
Next, only the base film 51 of the surface protection tape is peeled to expose the pressure-sensitive adhesive layer 52 as shown in FIG. FIG. 5D is a plan view of the semiconductor wafer 1 viewed from the adhesive layer 52 side in the state of FIG. Of the uncured pressure-sensitive adhesive layer 52a that has been exposed, a portion of the semiconductor wafer 1 other than the street 17 is irradiated with radiation, and the portion other than the street 17 is cured as shown in FIG. 52b.
Thereafter, as in the sixth embodiment, the supporting and fixing tape is bonded to the back side of the semiconductor wafer 1 in a state where the supporting and fixing tape is supported and fixed by the ring frame.
Next, plasma treatment is performed from the pressure-sensitive adhesive layer 52 side in the same manner as in the first embodiment, and a portion of the pressure-sensitive adhesive layer 52 corresponding to the street portion that is not irradiated with radiation and a street portion of the semiconductor wafer 1 are etched. Divide into chips.
Next, in the first embodiment, the separated pressure-sensitive adhesive layer 52 on the pattern surface 2 side is peeled off by the same method as that for peeling off the pieced surface protection tape.
Next, as in the first embodiment, the chip is picked up and transferred to a die bonding step.

図６は、上記の第１の実施態様において、半導体ウェハ１の裏面の研削後、最初の表面保護テープを半導体ウェハから剥離し、別の表面保護テープをパターン面に貼合し、プラズマ処理時のマスクとして表面保護テープの粘着剤層を放射線硬化型粘着剤とし、それを放射線により硬化させた層を利用した１例の変形実施態様の説明図である。図６のうち（ａ）〜（ｅ）は概略断面図、（ｆ）および（ｇ）は平面図である。
まず図６（ａ）に示すパターン面２側に表面保護テープ５を貼合された状態で半導体ウェハ１の裏面を研削し、図６（ｂ）に示す状態とする。図中、５は表面保護テープ３の粘着剤層である。
次いで、図６（ｃ）に示すように、表面保護テープ５を半導体ウェハ１から剥離し、図６（ｄ）に示すように、基材フィルム６１と放射線硬化型粘着剤層６２からなる別の表面保護テープをパターン２面側に貼合する。
次いで、図６（ｅ）に示すように別の表面保護テープの基材フィルム６１のみを剥離し粘着剤層６２をむき出しにする。図６（ｆ）は、図６（ｅ）の状態の粘着剤層６２側から見た半導体ウェハ１の平面図である。むき出しにされた未硬化の粘着剤層６２ａのうち、半導体ウェハ１のストリート１７以外の部分に放射線を照射し、図６（ｇ）に示すように、ストリート１７以外の部分を硬化した粘着剤層６２ｂとする。
その後、上記の第１の実施態様と同様に、支持固定用テープをリングフレームにて支持固定した状態で、半導体ウェハ１の裏面側に該支持固定用テープを貼合する。
次いで、該粘着剤層６２側から第１の実施態様と同様にプラズマ処理し、ストリート部に相当する粘着剤層６２の放射線の照射されていない部分、及び半導体ウェハ１のストリート部をエッチングしてチップに個片化する。
次いで、第１の実施態様で、個片化された表面保護テープを剥離するのと同様な方法で、パターン面２側の個片化された放射線照射後の粘着剤層６２を剥離する。
次いで、第１の実施態様と同様に、チップをピックアップし、ダイボンディング工程に移す。 FIG. 6 shows the first embodiment in which, after grinding the back surface of the semiconductor wafer 1, the first surface protection tape is peeled off from the semiconductor wafer, and another surface protection tape is bonded to the pattern surface. It is explanatory drawing of the deformation | transformation embodiment of an example using the layer which made the adhesive layer of the surface protection tape the radiation-curing-type adhesive as a mask of this, and hardened it with the radiation. 6A to 6E are schematic cross-sectional views, and FIGS. 6F and 6G are plan views.
First, the back surface of the semiconductor wafer 1 is ground in a state where the surface protective tape 5 is bonded to the pattern surface 2 side shown in FIG. 6A to obtain the state shown in FIG. In the figure, reference numeral 5 denotes an adhesive layer of the surface protective tape 3.
Next, as shown in FIG. 6C, the surface protection tape 5 is peeled off from the semiconductor wafer 1, and as shown in FIG. 6D, another substrate made of a base film 61 and a radiation curable pressure-sensitive adhesive layer 62 is formed. A surface protection tape is bonded to the pattern 2 surface side.
Next, as shown in FIG. 6E, only the base film 61 of another surface protective tape is peeled off to expose the adhesive layer 62. FIG. 6F is a plan view of the semiconductor wafer 1 viewed from the adhesive layer 62 side in the state of FIG. In the exposed uncured adhesive layer 62a, the portion other than the street 17 of the semiconductor wafer 1 is irradiated with radiation, and the portion other than the street 17 is cured as shown in FIG. 6G. 62b.
Thereafter, as in the first embodiment, the supporting and fixing tape is bonded to the back side of the semiconductor wafer 1 in a state where the supporting and fixing tape is supported and fixed by the ring frame.
Next, plasma treatment is performed from the pressure-sensitive adhesive layer 62 side in the same manner as in the first embodiment, and a portion of the pressure-sensitive adhesive layer 62 corresponding to the street portion that is not irradiated with radiation and a street portion of the semiconductor wafer 1 are etched. Divide into chips.
Next, in the first embodiment, the separated pressure-sensitive adhesive layer 62 on the pattern surface 2 side is peeled off by the same method as peeling off the piece-wise surface protection tape.
Next, as in the first embodiment, the chip is picked up and transferred to a die bonding step.

また、図示はしないが上記第２の実施態様においても同様にして、プラズマ処理時のマスクとして、表面保護テープの粘着剤層を放射線硬化型粘着剤とし、それを放射線により硬化させた層を利用することができる。   Although not shown, in the second embodiment as well, a layer obtained by curing the adhesive layer of the surface protection tape with a radiation curable adhesive and curing it with radiation is used as a mask during plasma processing. can do.

上記の裏面保護テープ、又は表面保護テープに適用される放射線硬化型粘着剤層については特に限定されるものではなく、一般的には、通常のアクリル系粘着剤と放射線重合性化合物とを主成分としてなるものである。又、粘着剤層も特に限定されるものではなく、通常のアクリル系粘着剤等が適用可能であり、又、放射線硬化型である場合は上記と同じようにアクリル系粘着剤と放射線重合性化合物とを主成分としてなる組成のものが適用される。これらアクリル系粘着剤、及び放射線重合性化合物については具体的には以下のものが適用可能である。   There is no particular limitation on the radiation-curable pressure-sensitive adhesive layer applied to the above-mentioned back surface protective tape or surface protective tape, and generally, the main component is a normal acrylic pressure-sensitive adhesive and a radiation polymerizable compound. It will become. Also, the pressure-sensitive adhesive layer is not particularly limited, and a normal acrylic pressure-sensitive adhesive or the like can be applied. In the case of a radiation curable type, the acrylic pressure-sensitive adhesive and the radiation polymerizable compound are the same as described above. And a composition having as a main component. Specific examples of these acrylic pressure-sensitive adhesives and radiation-polymerizable compounds are as follows.

アクリル系粘着剤は、（メタ）アクリル系共重合体及び硬化剤を成分とするものである。（メタ）アクリル系共重合体は、例えば（メタ）アクリル酸エステルを重合体構成単位とする重合体、及び（メタ）アクリル酸エステル系共重合体の（メタ）アクリル系重合体、或いは官能性単量体との共重合体、及びこれらの重合体の混合物等が挙げられる。これらの重合体の分子量としては重量平均分子量が５０万〜１００万程度の高分子量のものが一般的に適用される。又、硬化剤は、（メタ）アクリル系共重合体が有する官能基と反応させて粘着力及び凝集力を調整するために用いられるものである。例えば、１，３−ビス（Ｎ，Ｎ−ジグリシジルアミノメチル）シクロヘキサン、１，３−ビス（Ｎ，Ｎ−ジグリシジルアミノメチル）トルエン、１，３−ビス（Ｎ，Ｎ−ジグリシジルアミノメチル）ベンゼン、Ｎ，Ｎ，Ｎ，Ｎ′−テトラグリシジル−ｍ−キシレンジアミンなどの分子中に２個以上のエポキシ基を有するエポキシ化合物、２，４−トリレンジイソシアネート、２，６−トリレンジイソシアネート、１，３−キシリレンジイソシアネート、１，４−キシレンジイソシアネート、ジフェニルメタン−４，４′−ジイソシアネートなどの分子中に２個以上のイソシアネート基を有するイソシアネート系化合物、テトラメチロール−トリ−β−アジリジニルプロピオネート、トリメチロール−トリ−β−アジリジニルプロピオネート、トリメチロールプロパン−トリ−β−アジリジニルプロピオネート、トリメチロールプロパン−トリ−β−（２−メチルアジリジン）プロピオネートなどの分子中に２個以上のアジリジニル基を有するアジリジン系化合物等が挙げられる。硬化剤の添加量は、書房の粘着力に応じて調整すればよく、（メタ）アクリル系共重合体１００質量部に対して０．１〜５．０質量部が適当である。   The acrylic pressure-sensitive adhesive contains a (meth) acrylic copolymer and a curing agent as components. The (meth) acrylic copolymer is, for example, a polymer having a (meth) acrylic acid ester as a polymer constituent unit, and a (meth) acrylic polymer of a (meth) acrylic acid ester copolymer, or functionality. Examples include copolymers with monomers, and mixtures of these polymers. As the molecular weight of these polymers, those having a weight average molecular weight of about 500,000 to 1,000,000 are generally applied. Moreover, a hardening | curing agent is used in order to make it react with the functional group which a (meth) acrylic-type copolymer has, and to adjust adhesive force and cohesion force. For example, 1,3-bis (N, N-diglycidylaminomethyl) cyclohexane, 1,3-bis (N, N-diglycidylaminomethyl) toluene, 1,3-bis (N, N-diglycidylaminomethyl) ) Epoxy compounds having two or more epoxy groups in the molecule such as benzene, N, N, N, N'-tetraglycidyl-m-xylenediamine, 2,4-tolylene diisocyanate, 2,6-tolylene diisocyanate , 1,3-xylylene diisocyanate, 1,4-xylene diisocyanate, diphenylmethane-4,4'-diisocyanate, etc., an isocyanate compound having two or more isocyanate groups in the molecule, tetramethylol-tri-β-aziridini Lupropionate, trimethylol-tri-β-aziridinylpropionate, Examples thereof include aziridine compounds having two or more aziridinyl groups in the molecule, such as dimethylolpropane-tri-β-aziridinylpropionate and trimethylolpropane-tri-β- (2-methylaziridine) propionate. . What is necessary is just to adjust the addition amount of a hardening | curing agent according to the adhesive force of a bookstore, and 0.1-5.0 mass parts is suitable with respect to 100 mass parts of (meth) acrylic-type copolymers.

放射線硬化型粘着剤は、前記のアクリル系粘着剤と放射線重合性化合物とを主成分としてなるのが一般的である。放射線重合性化合物とは、例えば紫外線の照射によって三次元網状化しうる分子内に光重合性炭素−炭素二重結合を少なくとも２個以上有する低分量化合物が広く用いられ、具体的には、トリメチロールプロパントリアクリレート、テトラメチロールメタンテトラアクリレート、ペンタエリスリトールトリアクリレート、ペンタエリスリトールテトラアクリレート、ジペンタエリスリトールモノヒドロキシペンタアクリレート、ジペンタエリスリトールヘキサアクリレート、１，４−ブチレングリコールジアクリレート、１，６ヘキサンジオールジアクリレート、ポリエチレングリコールジアクリレートや、オリゴエステルアクリレート等が広く適用可能である。   The radiation curable pressure-sensitive adhesive generally comprises the above acrylic pressure-sensitive adhesive and a radiation polymerizable compound as main components. As the radiation-polymerizable compound, for example, a low molecular weight compound having at least two photopolymerizable carbon-carbon double bonds in a molecule that can be three-dimensionally reticulated by irradiation with ultraviolet rays is widely used. Specifically, trimethylol is used. Propane triacrylate, tetramethylol methane tetraacrylate, pentaerythritol triacrylate, pentaerythritol tetraacrylate, dipentaerythritol monohydroxypentaacrylate, dipentaerythritol hexaacrylate, 1,4-butylene glycol diacrylate, 1,6 hexanediol diacrylate Polyethylene glycol diacrylate, oligoester acrylate, and the like are widely applicable.

また、上記の様なアクリレート系化合物のほかに、ウレタンアクリレート系オリゴマーを用いる事も出来る。ウレタンアクリレート系オリゴマーは、ポリエステル型またはポリエーテル型などのポリオール化合物と、多価イソシアナート化合物（例えば、２，４−トリレンジイソシアナート、２，６−トリレンジイソシアナート、１，３−キシリレンジイソシアナート、１，４−キシリレンジイソシアナート、ジフェニルメタン４，４−ジイソシアナートなど）を反応させて得られる末端イソシアナートウレタンプレポリマーに、ヒドロキシル基を有するアクリレートあるいはメタクリレート（例えば、２−ヒドロキシエチルアクリレート、２−ヒドロキシエチルメタクリレート、２−ヒドロキシプロピルアクリレート、２−ヒドロキシプロピルメタクリレート、ポリエチレングリコールアクリレート、ポリエチレングリコールメタクリレートなど）を反応させて得られる。   In addition to the above acrylate compounds, urethane acrylate oligomers can also be used. The urethane acrylate oligomer includes a polyol compound such as a polyester type or a polyether type, and a polyvalent isocyanate compound (for example, 2,4-tolylene diisocyanate, 2,6-tolylene diisocyanate, 1,3-xylylene diene). A terminal isocyanate urethane prepolymer obtained by reacting isocyanate, 1,4-xylylene diisocyanate, diphenylmethane 4,4-diisocyanate, etc.) with an acrylate or methacrylate having a hydroxyl group (for example, 2-hydroxyethyl) Acrylate, 2-hydroxyethyl methacrylate, 2-hydroxypropyl acrylate, 2-hydroxypropyl methacrylate, polyethylene glycol acrylate, polyethylene glycol methacrylate, etc.) Obtained by the reaction.

放射線硬化型粘着剤中のアクリル系粘着剤と放射線重合性化合物との配合比としては、アクリル系粘着剤１００質量部に対して放射線重合性化合物を５０〜２００質量部、好ましくは５０〜１５０質量部の範囲で配合されるのが望ましい。この配合比の範囲である場合、放射線照射後に粘着剤層の粘着力は大きく低下する。   As a compounding ratio of the acrylic pressure-sensitive adhesive and the radiation-polymerizable compound in the radiation-curable pressure-sensitive adhesive, the radiation-polymerizable compound is 50 to 200 parts by weight, preferably 50 to 150 parts by weight with respect to 100 parts by weight of the acrylic pressure-sensitive adhesive. It is desirable to blend in the range of parts. In the case of this blending ratio range, the adhesive strength of the pressure-sensitive adhesive layer is greatly reduced after irradiation.

更には、放射線硬化型粘着剤は、上記の様にアクリル系粘着剤に放射線重合性化合物を配合する替わりに、アクリル系粘着剤自体を放射線重合性アクリル酸エステル共重合体とする事も可能である。   Furthermore, the radiation-curable pressure-sensitive adhesive can be made into a radiation-polymerizable acrylic ester copolymer instead of blending the radiation-polymerizable compound with the acrylic pressure-sensitive adhesive as described above. is there.

また、放射線により粘着剤層を重合させる場合には、光重合性開始剤、例えばイソプロピルベンゾインエーテル、イソブチルベンゾインエーテル、ベンゾフェノン、ミヒラーズケトン、クロロチオキサントン、ベンジルメチルケタール、α−ヒドロキシシクロヘキシルフェニルケトン、２−ヒドロキシメチルフェニルプロパン等を併用する事が出来る。これらのうち少なくとも１種類を粘着剤層に添加する事により、効率よく重合反応を進行させる事が出来る。   When the pressure-sensitive adhesive layer is polymerized by radiation, a photopolymerization initiator such as isopropyl benzoin ether, isobutyl benzoin ether, benzophenone, Michler's ketone, chlorothioxanthone, benzyl methyl ketal, α-hydroxycyclohexyl phenyl ketone, 2-hydroxy Methylphenylpropane or the like can be used in combination. By adding at least one of these to the pressure-sensitive adhesive layer, the polymerization reaction can proceed efficiently.

また、本発明における裏面保護フィルム、支持固定用テープはピックアップ工程において良好なピックアップ性や場合によってはエキスパンド性等も求められるため、該裏面保護フィルム、支持固定用テープにはダイシングテープを用いるのが好ましい。又、ダイボンディング用の接着フィルムと裏面保護テープが積層された一体型のものを適用する場合は、ダイシングダイボンドフィルムを用いるのが好ましい。   In addition, since the back surface protective film and the supporting and fixing tape in the present invention are required to have good pick-up property and, in some cases, expandability in the pickup process, a dicing tape is used for the back surface protecting film and the supporting and fixing tape. preferable. In addition, when an integrated type in which an adhesive film for die bonding and a back surface protective tape are laminated is applied, it is preferable to use a dicing die bond film.

以下、好ましい実施態様に基づき、本発明をさらに詳細に説明するが、本発明はこれに限定されるものでない。   Hereinafter, the present invention will be described in more detail based on preferred embodiments, but the present invention is not limited thereto.

８インチウェハのパターン面側にウェハと略同径となるように紫外線（ＵＶ）硬化型表面保護テープ（ＳＰ−５７５Ｂ−１５０（古河電工製））を貼合し、バックグラインダー（ＤＦＤ８５４０（ディスコ社製））にてウェハ厚が５０μｍになるまで研削した。次いで、研削されたウェハ裏面側にウェハと略同径になるようにダイアタッチフィルム（ＤＡＦ）を貼合し、更に該ＤＡＦの上にウェハと略同径になるように、ＵＶ硬化型ダイシングテープ（ＵＣ−３５３ＥＰ−１１０（古河電工製））を貼合した。次いで、半導体ウェハのパターン面側のストリート部に沿って、ダイサー（ＤＦＤ６３４０（ディスコ社製））にてダイシングテープおよびＤＡＦを切断した後、その面側からプラズマを照射して、プラズマエチングし、ウェハをダイシングしてチップに分割した。プラズマエチングには、図７の説明図で示される以下のプラズマエッチング装置を用いた。   An ultraviolet (UV) curable surface protective tape (SP-575B-150 (Furukawa Electric)) is bonded to the pattern surface side of an 8-inch wafer so as to have the same diameter as the wafer, and a back grinder (DFD8540 (Disco Corporation) The wafer was ground until the wafer thickness became 50 μm. Next, a die attach film (DAF) is pasted on the back side of the ground wafer so as to have the same diameter as the wafer, and further, a UV curable dicing tape so as to have the same diameter as the wafer on the DAF. (UC-353EP-110 (Furukawa Electric)) was bonded. Next, after cutting the dicing tape and DAF with a dicer (DFD6340 (manufactured by Disco)) along the street portion on the pattern surface side of the semiconductor wafer, plasma irradiation is performed by irradiating plasma from the surface side, The wafer was diced and divided into chips. For plasma etching, the following plasma etching apparatus shown in the explanatory diagram of FIG. 7 was used.

図７において、真空チャンバ２１の内部はプラザ処理を行うための密閉された処理空間となっており、高周波側電極２２、ガス供給電極２３が対向して配置されている。高周波側電極２２には半導体ウェハ２４が周囲を絶縁リング２５により囲まれ載置され真空吸引、又は静電吸引により保持されている。ガス供給電極２３に設けられたガス供給孔２６には制御バブル２７を介してプラズマ発生用ガス供給部２８によりフッ素系のプラズマ発生用ガスが供給される。供給されたプラズマ発生用ガスは、ガス供給電極２３の下面に装着された多孔質プレート２９を介して高周波側電極２２上の半導体ウェハ２４に対して均一に吹き付けられる。
この状態で、高周波電源部３０を駆動して高周波側電極２２に高周波電圧を印加することにより、ガス供給電極２３と高周波側電極２２との間にはフッ素系ガスのプラズマが発生し、これにより半導体ウェハ２４のストリート部分のみをプラズマエッチングによって除去するプラズマダイシングが行われる。このプラズマダイシング過程においては、冷却ユニット３１を駆動して冷媒を高周波電極２２内に循環させ、プラズマの熱によって半導体ウェハ２４が昇温するのを防止するものである。 In FIG. 7, the inside of the vacuum chamber 21 is a sealed processing space for performing plaza processing, and the high frequency side electrode 22 and the gas supply electrode 23 are arranged to face each other. A semiconductor wafer 24 is placed on the high frequency side electrode 22 so as to be surrounded by an insulating ring 25 and held by vacuum suction or electrostatic suction. The gas supply hole 26 provided in the gas supply electrode 23 is supplied with a fluorine-based plasma generation gas by a plasma generation gas supply unit 28 via a control bubble 27. The supplied plasma generating gas is sprayed uniformly on the semiconductor wafer 24 on the high frequency side electrode 22 through a porous plate 29 mounted on the lower surface of the gas supply electrode 23.
In this state, by driving the high-frequency power source 30 and applying a high-frequency voltage to the high-frequency side electrode 22, fluorine-based gas plasma is generated between the gas supply electrode 23 and the high-frequency side electrode 22, thereby Plasma dicing is performed to remove only the street portion of the semiconductor wafer 24 by plasma etching. In the plasma dicing process, the cooling unit 31 is driven to circulate the refrigerant in the high-frequency electrode 22 to prevent the semiconductor wafer 24 from being heated by the heat of the plasma.

また、プラズマ発生用ガスとしてＳＦ６及びＯ２の混合ガスを用い、０．５μｍ／ｓのエッチングレートでプラズマエッチングを行った。
更に、市販の非ＵＶ硬化型ダイシングテープを分割されたＵＶ硬化型ダイシングテープ側に貼合しリングフレームにて支持固定し、更にパターン面側のＵＶ硬化型表面保護テープにＵＶを照射した後、剥離させた。その後、ダイシングテープ側からＵＶを照射しＤＡＦに直接貼合されているＵＶ硬化型ダイシングテープの粘着力を低減させ、ピックアップ工程にて、裏面側にＤＡＦが貼合された状態のチップをピックアップした。
上記処理においては、ダイシングにおいて、チッピングは観測されず、また良好にピックアップすることができた。 Further, plasma etching was performed at an etching rate of 0.5 μm / s using a mixed gas of SF 6 and O 2 as a plasma generating gas.
Furthermore, after bonding a commercially available non-UV curable dicing tape to the divided UV curable dicing tape side, supporting and fixing with a ring frame, and further irradiating the UV curable surface protection tape on the pattern surface side with UV, It was made to peel. Then, the adhesive force of the UV curable dicing tape directly irradiated to the DAF was reduced by irradiating UV from the dicing tape side, and the chip with the DAF bonded to the back side was picked up in the pickup process. .
In the above treatment, no chipping was observed during dicing, and good pick-up was possible.

本発明の参考実施態様における半導体ウェハ１の個片化までの工程を説明する概略断面図である。It is a schematic sectional drawing explaining the process to the individualization of the semiconductor wafer 1 in the reference embodiment of this invention. 本発明の参考実施態様における半導体ウェハ１の個片化後からダイボンディング工程へ移されるまでを説明する概略断面図である。It is a schematic sectional drawing explaining after it moves to the die-bonding process after the separation of the semiconductor wafer 1 in the reference embodiment of this invention. 本発明の第１の実施態様を説明する概略断面図である。It is a schematic sectional drawing explaining the 1st embodiment of this invention. 本発明の第２の実施態様を説明する概略断面図である。It is a schematic sectional drawing explaining the 2nd embodiment of this invention. 本発明の第３実施態様における表面保護テープ３の切断までの工程を説明する概略断面図である。It is a schematic sectional drawing explaining the process until the cutting | disconnection of the surface protection tape 3 in the 3rd embodiment of this invention. 本発明の第３実施態様におけるエッチング工程からダイボンディング工程へ移されるまでを説明する概略断面図である。It is a schematic sectional drawing explaining until it moves to the die-bonding process from the etching process in the 3rd embodiment of this invention. 第１の実施態様においてプラズマ処理時のマスクとして、表面保護テープの粘着剤層を放射線硬化型粘着剤とし、それを放射線により硬化させた層を利用した変形実施態様の説明図である。It is explanatory drawing of the deformation | transformation embodiment using the layer which made the adhesive layer of the surface protection tape the radiation-curing-type adhesive as a mask at the time of plasma processing in the 1st embodiment, and hardened it with the radiation. 上記の第１の実施態様において、半導体ウェハ１の裏面の研削後、最初の表面保護テープを半導体ウェハから剥離し、別の表面保護テープをパターン面に貼合し、プラズマ処理時のマスクとして表面保護テープの粘着剤層を放射線硬化型粘着剤とし、それを放射線により硬化させた層を利用した変形実施態様の説明図である。In said 1st embodiment, after grinding the back surface of the semiconductor wafer 1, the first surface protection tape is peeled from the semiconductor wafer, another surface protection tape is bonded to the pattern surface, and the surface is used as a mask during plasma processing. It is explanatory drawing of the deformation | transformation embodiment using the layer which made the adhesive layer of the protective tape the radiation-curing-type adhesive, and hardened it by the radiation. プラズマエッチング装置の説明図である。It is explanatory drawing of a plasma etching apparatus.

１ 半導体ウェハ
２ パターン面
３ 表面保護テープ
４ 裏面保護テープ
５ 表面保護テープの粘着剤層
６ 裏面保護テープの粘着剤層
７ レーザー光照射手段
８ レーザー光
９ 溝
１０ プラズマ
１１ エッチングガス供給手段
１２ 接着フィルム（ＤＡＦ）
１３ 支持固定用テープ
１４ 支持固定用テープの粘着剤層
１５ ピン
１６ コレット
２１ 真空チャンバ
２２ 高周波電極
２３ ガス供給電極
２４ 半導体ウェハ
２５ 絶縁リング
２６ ガス供給孔
２７ 制御バブル
２８ プラズマ発生用ガス供給部
２９ 多孔質プレート
３０ 高周波電源部
３１ 冷却ユニット
５１ 表面保護テープの基材フィルム
５２ 放射線硬化型粘着剤層
５２ａ 放射線照射前の放射線硬化型粘着剤層
５２ｂ 放射線照射後の放射線硬化型粘着剤層
６１ 表面保護テープの基材フィルム
６２ 放射線硬化型粘着剤層
６２ａ 放射線照射前の放射線硬化型粘着剤層
６２ｂ 放射線照射後の放射線硬化型粘着剤層 DESCRIPTION OF SYMBOLS 1 Semiconductor wafer 2 Pattern surface 3 Surface protection tape 4 Back surface protection tape 5 Adhesive layer of surface protection tape 6 Adhesive layer of back surface protection tape 7 Laser light irradiation means 8 Laser light 9 Groove 10 Plasma 11 Etching gas supply means 12 Adhesive film (DAF)
DESCRIPTION OF SYMBOLS 13 Support fixing tape 14 Adhesive layer of support fixing tape 15 Pin 16 Collet 21 Vacuum chamber 22 High frequency electrode 23 Gas supply electrode 24 Semiconductor wafer 25 Insulation ring 26 Gas supply hole 27 Control bubble 28 Gas supply part 29 for plasma generation 29 Porous Material plate 30 High frequency power supply unit 31 Cooling unit 51 Base film of surface protection tape 52 Radiation curable adhesive layer 52a Radiation curable adhesive layer 52b before radiation irradiation Radiation curable adhesive layer 61 after radiation irradiation 61 Surface protection tape Base film of film 62 Radiation curable pressure-sensitive adhesive layer 62a Radiation curable pressure-sensitive adhesive layer before radiation irradiation 62b Radiation curable pressure-sensitive adhesive layer after radiation irradiation

Claims (6)

次の各工程を有することを特徴とする半導体ウェハの処理方法。
（ａ）パターン面側に表面保護テープを貼合された状態で半導体ウェハの裏面を研削し、研削された裏面側に接着フィルムを貼合する工程、
（ｂ）半導体ウェハのストリートに沿って該表面保護テープのみを切断し溝を入れる工程、
（ｃ）前記（ｂ）工程の前、又は、（ｂ）工程の後に、支持固定用テープをリングフレームにて支持固定した状態で、接着フィルム側に該支持固定用テープを貼合する工程、
（ｄ）溝を入れ個片化された表面保護テープ側からプラズマ処理し、該溝においてむき出しにされた半導体ウェハと該半導体ウェハ裏面側にある接着フィルムを一括してエッチングしてチップに個片化する工程、
（ｅ）パターン面側の個片化された表面保護テープを剥離する工程、
（ｅ’）下記（ｆ）工程前に、前記（ａ）工程で研削された裏面側に貼合された接着フィルムと前記支持固定用テープとの間の粘着力を、放射線処理により、低くする工程、及び
（ｆ）チップをピックアップし、ダイボンディング工程に移す工程。 A semiconductor wafer processing method comprising the following steps.
(A) The process of grinding the back surface of a semiconductor wafer in the state by which the surface protection tape was bonded to the pattern surface side, and bonding an adhesive film to the ground back surface side,
(B) cutting only the surface protection tape along the streets of the semiconductor wafer to form grooves;
(C) Before the step (b), or after the step (b), with the support fixing tape supported and fixed by a ring frame , the step of bonding the support fixing tape to the adhesive film side ,
(D) Plasma treatment is performed from the side of the surface protection tape that has been separated into individual grooves, and the semiconductor wafer exposed in the grooves and the adhesive film on the back side of the semiconductor wafer are collectively etched into individual chips. Process
(E) a step of peeling the individual surface protection tape on the pattern surface side ;
(E ′) Before the following step (f), the adhesive force between the adhesive film bonded to the back surface ground in the step (a) and the support fixing tape is lowered by radiation treatment. A process, and (f) a process of picking up a chip and transferring it to a die bonding process. 次の各工程を有することを特徴とする半導体ウェハの処理方法。
（ａ）パターン面側に表面保護テープを貼合された状態で半導体ウェハの裏面を研削し、研削された裏面側に接着フィルムを貼合する工程、
（ｂ）半導体ウェハのストリートに沿って該接着フィルムのみを切断し溝を入れる工程、
（ｃ）半導体ウェハのストリートに沿って該表面保護テープのみを切断し溝を入れる工程、
（ｄ）前記（ｃ）工程の前、又は、（ｃ）工程の後に、支持固定用テープをリングフレームにて支持固定した状態で、個片化された該接着フィルム側に該支持固定用テープを貼合する工程、
（ｅ）溝を入れ個片化された表面保護テープ側からプラズマ処理し、該溝においてむき出しにされた半導体ウェハをエッチングしてチップに個片化する工程、
（ｆ）パターン面側の個片化された表面保護テープを剥離する工程、
（ｆ’）下記（ｇ）工程前に、前記（ａ）工程で研削された裏面側に貼合された接着フィルムと前記支持固定用テープとの間の粘着力を、放射線処理により、低くする工程、及び
（ｇ）チップをピックアップし、ダイボンディング工程に移す工程。 A semiconductor wafer processing method comprising the following steps.
(A) The process of grinding the back surface of a semiconductor wafer in the state by which the surface protection tape was bonded to the pattern surface side, and bonding an adhesive film to the ground back surface side,
(B) cutting the adhesive film only along the streets of the semiconductor wafer to form grooves,
(C) cutting only the surface protection tape along the streets of the semiconductor wafer to form grooves,
(D) Before or after the step (c), or after the step (c), the supporting and fixing tape is provided on the side of the separated adhesive film in a state where the supporting and fixing tape is supported and fixed by a ring frame. the step of bonding the,
(E) a step of performing plasma treatment from the side of the surface protection tape that has been separated into individual grooves, and etching the semiconductor wafer exposed in the grooves into individual chips,
(F) The process of peeling the surface protection tape separated into pieces on the pattern surface side ,
(F ′) Before the following step (g), the adhesive force between the adhesive film bonded to the back surface ground in the step (a) and the support fixing tape is lowered by radiation treatment. And (g) a step of picking up a chip and transferring it to a die bonding step. 前記表面保護テープの基材がポリエチレンテレフタレート、ポリエチレンナフタレート、ポリフェニレンサルファイド、ポリエーテルイミド及びポリイミドからなる群から選ばれる少なくとも１種を含有する樹脂組成物からなる請求項１または２に記載の半導体ウェハの処理方法。   3. The semiconductor wafer according to claim 1, wherein the base material of the surface protection tape comprises a resin composition containing at least one selected from the group consisting of polyethylene terephthalate, polyethylene naphthalate, polyphenylene sulfide, polyetherimide, and polyimide. Processing method. 次の各工程を有することを特徴とする半導体ウェハの処理方法。
（ａ）パターン面側に表面保護テープを貼合された状態で半導体ウェハの裏面を研削する工程、
（ｂ）該表面保護テープを半導体ウェハから剥離する工程、
（ｃ）別の表面保護テープをパターン面側に貼合する工程、
（ｄ）前記（ｂ）工程の前、又は、（ｂ）工程の後、又は（ｃ）工程の後に研削された裏面側に接着フィルムを貼合する工程、
（ｅ）半導体ウェハのストリートに沿ってパターン面側に貼合されている表面保護テープのみを切断し溝を入れる工程、
（ｆ）前記（ｂ）〜（ｅ）の工程のいずれかの前、又は、後に支持固定用テープをリングフレームにて支持固定した状態で、接着フィルム側に該支持固定用テープを貼合する工程、
（ｇ）溝を入れ個片化された表面保護テープ側からプラズマ処理し、該溝においてむき出しにされた半導体ウェハと該半導体ウェハ裏面側にある接着フィルムを一括してエッチングしてチップに個片化する工程、
（ｈ）パターン面側の個片化された表面保護テープを剥離する工程、
（ｈ’）下記（ｉ）工程前に、前記（ｄ）工程で研削された裏面側に貼合された接着フィルムと前記支持固定用テープとの間の粘着力を、放射線処理により、低くする工程、及び
（ｉ）チップをピックアップし、ダイボンディング工程に移す工程。 A semiconductor wafer processing method comprising the following steps.
(A) The process of grinding the back surface of a semiconductor wafer in the state by which the surface protection tape was bonded by the pattern surface side,
(B) a step of peeling the surface protection tape from the semiconductor wafer;
(C) The process of bonding another surface protection tape to the pattern surface side,
(D) The process of bonding an adhesive film on the back surface ground before the said (b) process or after the (b) process or after the (c) process,
(E) cutting only the surface protection tape bonded to the pattern surface side along the street of the semiconductor wafer and putting a groove;
(F) Before or after any of the steps (b) to (e), the support fixing tape is bonded to the adhesive film side in a state where the support fixing tape is supported and fixed by the ring frame. Process ,
(G) Plasma treatment is performed from the surface protection tape side into which grooves are cut and separated, and the semiconductor wafer exposed in the grooves and the adhesive film on the back surface side of the semiconductor wafer are collectively etched to obtain individual chips. Process
(H) a step of peeling the individual surface protection tape on the pattern surface side ;
(H ′) Before the following step (i), the adhesive force between the adhesive film bonded to the back surface ground in the step (d) and the support fixing tape is lowered by radiation treatment. And (i) a step of picking up a chip and transferring it to a die bonding step. 次の各工程を有することを特徴とする半導体ウェハの処理方法。
（ａ）パターン面側に表面保護テープを貼合された状態で半導体ウェハの裏面を研削する工程、
（ｂ）該表面保護テープを半導体ウェハから剥離する工程、
（ｃ）別の表面保護テープをパターン面側に貼合する工程、
（ｄ）前記（ｂ）工程の前、又は、（ｂ）工程の後、又は（ｃ）工程の後に研削された裏面側に接着フィルムを貼合する工程、
（ｅ）半導体ウェハのストリートに沿って該接着フィルムのみを切断し溝を入れる工程、
（ｆ）半導体ウェハのストリートに沿ってパターン面側に貼合されている表面保護テープのみを切断し溝を入れる工程、
（ｇ）前記（ｂ）〜（ｆ）の工程のいずれかの前、又は、後に支持固定用テープをリングフレームにて支持固定した状態で、個片化された該接着フィルム側に該支持固定用テープを貼合する工程、
（ｈ）溝を入れ個片化された表面保護テープ側からプラズマ処理し、該溝においてむき出しにされた半導体ウェハをエッチングしてチップに個片化する工程、
（ｉ）パターン面側の個片化された表面保護テープを剥離する工程、
（ｉ’）下記（ｊ）工程前に、前記（ｄ）工程で研削された裏面側に貼合された接着フィルムと前記支持固定用テープとの間の粘着力を、放射線処理により、前記支持固定用テープの粘着力より低くする工程、及び
（ｊ）チップをピックアップし、ダイボンディング工程に移す工程。 A semiconductor wafer processing method comprising the following steps.
(A) The process of grinding the back surface of a semiconductor wafer in the state by which the surface protection tape was bonded by the pattern surface side,
(B) a step of peeling the surface protection tape from the semiconductor wafer;
(C) The process of bonding another surface protection tape to the pattern surface side,
(D) The process of bonding an adhesive film on the back surface ground before the said (b) process or after the (b) process or after the (c) process,
(E) cutting the adhesive film only along the streets of the semiconductor wafer to form grooves,
(F) a step of cutting only the surface protection tape bonded to the pattern surface side along the street of the semiconductor wafer and putting a groove;
(G) Before or after any of the steps (b) to (f), the supporting and fixing tape is supported and fixed to the separated adhesive film side in a state where the supporting and fixing tape is supported and fixed by a ring frame. The process of pasting the tape for use ,
(H) A step of performing plasma treatment from the surface protection tape side into which the groove is put and separated, and etching the semiconductor wafer exposed in the groove to divide it into chips,
(I) a step of peeling the individual surface protection tape on the pattern surface side ;
(I ′) Before the following step (j), the adhesive force between the adhesive film bonded to the back surface ground in the step (d) and the supporting and fixing tape is subjected to the support by radiation treatment. A step of lowering the adhesive strength of the fixing tape, and (j) a step of picking up a chip and moving to a die bonding step. 前記別の表面保護テープの基材がポリエチレンテレフタレート、ポリエチレンナフタレート、ポリフェニレンサルファイド、ポリエーテルイミド及びポリイミドからなる群から選ばれる少なくとも１種を含有する樹脂組成物からなる請求項４または５に記載の半導体ウェハの処理方法。
The base material of said another surface protection tape consists of a resin composition containing at least 1 sort (s) chosen from the group which consists of a polyethylene terephthalate, a polyethylene naphthalate, a polyphenylene sulfide, a polyetherimide, and a polyimide. Semiconductor wafer processing method.
JP2008176885A 2006-12-05 2008-07-07 Semiconductor wafer processing method Active JP5075035B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008176885A JP5075035B2 (en) 2006-12-05 2008-07-07 Semiconductor wafer processing method

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
JP2006328854 2006-12-05
JP2006328854 2006-12-05
JP2007086046 2007-03-28
JP2007086046 2007-03-28
JP2007174634 2007-07-02
JP2007174634 2007-07-02
JP2008176885A JP5075035B2 (en) 2006-12-05 2008-07-07 Semiconductor wafer processing method

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2007314070A Division JP5064985B2 (en) 2006-12-05 2007-12-04 Semiconductor wafer processing method

Publications (2)

Publication Number Publication Date
JP2009033155A JP2009033155A (en) 2009-02-12
JP5075035B2 true JP5075035B2 (en) 2012-11-14

Family

ID=40403234

Family Applications (4)

Application Number Title Priority Date Filing Date
JP2007314070A Expired - Fee Related JP5064985B2 (en) 2006-12-05 2007-12-04 Semiconductor wafer processing method
JP2008176885A Active JP5075035B2 (en) 2006-12-05 2008-07-07 Semiconductor wafer processing method
JP2008176884A Active JP4805311B2 (en) 2006-12-05 2008-07-07 Semiconductor wafer processing method
JP2008176886A Active JP4805312B2 (en) 2006-12-05 2008-07-07 Semiconductor wafer processing method

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2007314070A Expired - Fee Related JP5064985B2 (en) 2006-12-05 2007-12-04 Semiconductor wafer processing method

Family Applications After (2)

Application Number Title Priority Date Filing Date
JP2008176884A Active JP4805311B2 (en) 2006-12-05 2008-07-07 Semiconductor wafer processing method
JP2008176886A Active JP4805312B2 (en) 2006-12-05 2008-07-07 Semiconductor wafer processing method

Country Status (1)

Country Link
JP (4) JP5064985B2 (en)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101094450B1 (en) * 2009-06-05 2011-12-15 에스티에스반도체통신 주식회사 Dicing method using a plasma etching
CN102237286B (en) * 2010-05-06 2014-08-06 万国半导体(开曼)股份有限公司 Tube core chip mounting method for ultrathin wafer process
US8642448B2 (en) * 2010-06-22 2014-02-04 Applied Materials, Inc. Wafer dicing using femtosecond-based laser and plasma etch
US8802545B2 (en) * 2011-03-14 2014-08-12 Plasma-Therm Llc Method and apparatus for plasma dicing a semi-conductor wafer
US8912077B2 (en) * 2011-06-15 2014-12-16 Applied Materials, Inc. Hybrid laser and plasma etch wafer dicing using substrate carrier
JP5891436B2 (en) * 2012-06-21 2016-03-23 パナソニックＩｐマネジメント株式会社 Manufacturing method of vertical structure light emitting device
JP5891437B2 (en) * 2012-06-21 2016-03-23 パナソニックＩｐマネジメント株式会社 Manufacturing method of vertical structure light emitting device
JP6219565B2 (en) * 2012-12-26 2017-10-25 株式会社ディスコ Wafer processing method
JP5886821B2 (en) * 2013-01-04 2016-03-16 ピーエスケー インコーポレイテッド Substrate processing apparatus and method
US9105710B2 (en) * 2013-08-30 2015-08-11 Applied Materials, Inc. Wafer dicing method for improving die packaging quality
JP6250429B2 (en) * 2014-02-13 2017-12-20 エスアイアイ・セミコンダクタ株式会社 Semiconductor device and manufacturing method thereof
JP2016100346A (en) * 2014-11-18 2016-05-30 株式会社ディスコ Wafer processing method
JP6522998B2 (en) * 2015-03-13 2019-05-29 古河電気工業株式会社 Semiconductor wafer processing method, semiconductor chip and surface protection tape for semiconductor wafer processing
JP6738591B2 (en) * 2015-03-13 2020-08-12 古河電気工業株式会社 Semiconductor wafer processing method, semiconductor chip, and surface protection tape
JP6492288B2 (en) * 2015-10-01 2019-04-03 パナソニックＩｐマネジメント株式会社 Device chip manufacturing method
JP6594153B2 (en) * 2015-10-13 2019-10-23 株式会社ディスコ Wafer processing method
JP6469854B2 (en) 2015-11-09 2019-02-13 古河電気工業株式会社 Semiconductor chip manufacturing method and mask-integrated surface protection tape used therefor
ES2930455T3 (en) * 2015-11-09 2022-12-13 Furukawa Electric Co Ltd Surface protection tape with integrated mask
WO2017082211A1 (en) * 2015-11-09 2017-05-18 古河電気工業株式会社 Mask-integrated surface protection film
KR102155028B1 (en) * 2016-03-31 2020-09-11 후루카와 덴키 고교 가부시키가이샤 Mask-integrated surface protection tape
MY192116A (en) 2016-08-29 2022-07-28 Furukawa Electric Co Ltd Mask-integrated surface protection tape
JP6796983B2 (en) * 2016-09-30 2020-12-09 株式会社ディスコ Mask forming method and wafer processing method
TWI679691B (en) * 2016-11-30 2019-12-11 美商帕斯馬舍門有限責任公司 Method and apparatus for plasma dicing a semi-conductor wafer
KR102244291B1 (en) * 2017-02-24 2021-04-26 후루카와 덴키 고교 가부시키가이샤 Mask-integrated surface protection tape and method for producing semiconductor chip using same
DE102017208405B4 (en) * 2017-05-18 2024-05-02 Disco Corporation Method for processing a wafer and protective film
KR102030409B1 (en) * 2017-07-28 2019-10-10 (주) 예스티 A method and system for dicing wafer
JP7149517B2 (en) * 2018-08-27 2022-10-07 パナソニックＩｐマネジメント株式会社 Element chip manufacturing method
JP7214309B2 (en) * 2018-10-26 2023-01-30 株式会社ディスコ Wafer processing method
CN111640695B (en) * 2020-06-05 2023-04-11 深圳市长方集团股份有限公司 Device and process for packaging UVC LED chip on wafer
CN113410164B (en) * 2021-06-15 2024-04-09 珠海天成先进半导体科技有限公司 Single-chip DAF adhesive tape crystal bonding method

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002093752A (en) * 2000-09-14 2002-03-29 Tokyo Electron Ltd Method and device of isolating semiconductor elements
JP4109823B2 (en) * 2000-10-10 2008-07-02 株式会社東芝 Manufacturing method of semiconductor device
JP2003257896A (en) * 2002-02-28 2003-09-12 Disco Abrasive Syst Ltd Method for dicing semiconductor wafer
JP4153325B2 (en) * 2003-02-13 2008-09-24 株式会社ディスコ Semiconductor wafer processing method
JP2005191039A (en) * 2003-12-24 2005-07-14 Matsushita Electric Ind Co Ltd Method of processing semiconductor wafer
JP2006114825A (en) * 2004-10-18 2006-04-27 Disco Abrasive Syst Ltd Dividing method of wafer
JP4554384B2 (en) * 2005-01-27 2010-09-29 株式会社ディスコ Wafer dividing method
JP4544231B2 (en) * 2006-10-06 2010-09-15 パナソニック株式会社 Manufacturing method of semiconductor chip
JP4840174B2 (en) * 2007-02-08 2011-12-21 パナソニック株式会社 Manufacturing method of semiconductor chip

Also Published As

Publication number Publication date
JP4805311B2 (en) 2011-11-02
JP2009033087A (en) 2009-02-12
JP2009033155A (en) 2009-02-12
JP2009033156A (en) 2009-02-12
JP4805312B2 (en) 2011-11-02
JP2009033154A (en) 2009-02-12
JP5064985B2 (en) 2012-10-31

Similar Documents

Publication Publication Date Title
JP5075035B2 (en) Semiconductor wafer processing method
JP6738591B2 (en) Semiconductor wafer processing method, semiconductor chip, and surface protection tape
JP6522998B2 (en) Semiconductor wafer processing method, semiconductor chip and surface protection tape for semiconductor wafer processing
KR102042538B1 (en) Mask integral surface protection tape
JP6845135B2 (en) Mask integrated surface protection film
JP2007123404A (en) Dicing tape and semiconductor wafer dicing method
JP2009141024A (en) Adhesive tape
JP6800213B2 (en) Mask integrated surface protection tape
KR101311647B1 (en) Wafer processing tape and method of processing semiconductor therewith
JP4690697B2 (en) Manufacturing method of semiconductor chip
JP2019087681A (en) Method for manufacturing semiconductor chip
JP5583080B2 (en) Wafer processing tape and semiconductor processing method using the same
JP4234630B2 (en) Method of manufacturing thin film circuit board having penetrating structure and protective adhesive tape
JP6928850B2 (en) Mask integrated surface protection tape
JP4128843B2 (en) Semiconductor chip manufacturing method
JP5158896B2 (en) Manufacturing method of semiconductor chip
CN110226215B (en) Mask-integrated surface protective tape with release liner
JP2019102710A (en) Mask-integrated surface protection tape
JP2010251480A (en) Method of manufacturing semiconductor device and tape for wafer processing

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090202

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110120

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110712

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110912

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120207

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120409

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120731

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120824

R151 Written notification of patent or utility model registration

Ref document number: 5075035

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150831

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350