JP2009033155A - Method for treating semiconductor wafer - Google Patents
Method for treating semiconductor wafer Download PDFInfo
- Publication number
- JP2009033155A JP2009033155A JP2008176885A JP2008176885A JP2009033155A JP 2009033155 A JP2009033155 A JP 2009033155A JP 2008176885 A JP2008176885 A JP 2008176885A JP 2008176885 A JP2008176885 A JP 2008176885A JP 2009033155 A JP2009033155 A JP 2009033155A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor wafer
- tape
- surface protection
- protection tape
- back surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 188
- 238000000034 method Methods 0.000 title claims abstract description 101
- 230000001681 protective effect Effects 0.000 claims abstract description 76
- 238000005520 cutting process Methods 0.000 claims abstract description 42
- 238000005530 etching Methods 0.000 claims abstract description 22
- 238000000227 grinding Methods 0.000 claims abstract description 22
- 239000002313 adhesive film Substances 0.000 claims description 66
- -1 polyethylene terephthalate Polymers 0.000 claims description 22
- 238000003672 processing method Methods 0.000 claims description 19
- 238000009832 plasma treatment Methods 0.000 claims description 16
- 239000000463 material Substances 0.000 claims description 13
- 239000004697 Polyetherimide Substances 0.000 claims description 8
- 239000004642 Polyimide Substances 0.000 claims description 8
- 239000004734 Polyphenylene sulfide Substances 0.000 claims description 8
- 229920003207 poly(ethylene-2,6-naphthalate) Polymers 0.000 claims description 8
- 229920001601 polyetherimide Polymers 0.000 claims description 8
- 239000011112 polyethylene naphthalate Substances 0.000 claims description 8
- 229920000139 polyethylene terephthalate Polymers 0.000 claims description 8
- 239000005020 polyethylene terephthalate Substances 0.000 claims description 8
- 229920001721 polyimide Polymers 0.000 claims description 8
- 229920000069 polyphenylene sulfide Polymers 0.000 claims description 8
- 239000011342 resin composition Substances 0.000 claims description 5
- 239000004820 Pressure-sensitive adhesive Substances 0.000 description 44
- 239000010410 layer Substances 0.000 description 40
- 230000005855 radiation Effects 0.000 description 36
- 239000010408 film Substances 0.000 description 27
- 239000012790 adhesive layer Substances 0.000 description 25
- 239000000853 adhesive Substances 0.000 description 19
- 230000001070 adhesive effect Effects 0.000 description 19
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 9
- 150000001875 compounds Chemical class 0.000 description 9
- 238000001020 plasma etching Methods 0.000 description 8
- 238000001723 curing Methods 0.000 description 5
- 230000001678 irradiating effect Effects 0.000 description 5
- NIXOWILDQLNWCW-UHFFFAOYSA-M Acrylate Chemical compound [O-]C(=O)C=C NIXOWILDQLNWCW-UHFFFAOYSA-M 0.000 description 4
- 229920001577 copolymer Polymers 0.000 description 4
- 229920000642 polymer Polymers 0.000 description 4
- UHOVQNZJYSORNB-UHFFFAOYSA-N Benzene Chemical compound C1=CC=CC=C1 UHOVQNZJYSORNB-UHFFFAOYSA-N 0.000 description 3
- 239000002202 Polyethylene glycol Substances 0.000 description 3
- 239000003795 chemical substances by application Substances 0.000 description 3
- 239000012948 isocyanate Substances 0.000 description 3
- 230000000873 masking effect Effects 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 229920001223 polyethylene glycol Polymers 0.000 description 3
- 230000009466 transformation Effects 0.000 description 3
- VVBLNCFGVYUYGU-UHFFFAOYSA-N 4,4'-Bis(dimethylamino)benzophenone Chemical compound C1=CC(N(C)C)=CC=C1C(=O)C1=CC=C(N(C)C)C=C1 VVBLNCFGVYUYGU-UHFFFAOYSA-N 0.000 description 2
- UPMLOUAZCHDJJD-UHFFFAOYSA-N 4,4'-Diphenylmethane Diisocyanate Chemical compound C1=CC(N=C=O)=CC=C1CC1=CC=C(N=C=O)C=C1 UPMLOUAZCHDJJD-UHFFFAOYSA-N 0.000 description 2
- 241001050985 Disco Species 0.000 description 2
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 2
- WOBHKFSMXKNTIM-UHFFFAOYSA-N Hydroxyethyl methacrylate Chemical compound CC(=C)C(=O)OCCO WOBHKFSMXKNTIM-UHFFFAOYSA-N 0.000 description 2
- 229920006243 acrylic copolymer Polymers 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000001816 cooling Methods 0.000 description 2
- RTZKZFJDLAIYFH-UHFFFAOYSA-N ether Substances CCOCC RTZKZFJDLAIYFH-UHFFFAOYSA-N 0.000 description 2
- UHESRSKEBRADOO-UHFFFAOYSA-N ethyl carbamate;prop-2-enoic acid Chemical compound OC(=O)C=C.CCOC(N)=O UHESRSKEBRADOO-UHFFFAOYSA-N 0.000 description 2
- 229910052731 fluorine Inorganic materials 0.000 description 2
- 239000011737 fluorine Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000002156 mixing Methods 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 238000001179 sorption measurement Methods 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- DVKJHBMWWAPEIU-UHFFFAOYSA-N toluene 2,4-diisocyanate Chemical compound CC1=CC=C(N=C=O)C=C1N=C=O DVKJHBMWWAPEIU-UHFFFAOYSA-N 0.000 description 2
- RUELTTOHQODFPA-UHFFFAOYSA-N toluene 2,6-diisocyanate Chemical compound CC1=C(N=C=O)C=CC=C1N=C=O RUELTTOHQODFPA-UHFFFAOYSA-N 0.000 description 2
- QNODIIQQMGDSEF-UHFFFAOYSA-N (1-hydroxycyclohexyl)-phenylmethanone Chemical compound C=1C=CC=CC=1C(=O)C1(O)CCCCC1 QNODIIQQMGDSEF-UHFFFAOYSA-N 0.000 description 1
- 229920003067 (meth)acrylic acid ester copolymer Polymers 0.000 description 1
- NNNLYDWXTKOQQX-UHFFFAOYSA-N 1,1-di(prop-2-enoyloxy)propyl prop-2-enoate Chemical compound C=CC(=O)OC(CC)(OC(=O)C=C)OC(=O)C=C NNNLYDWXTKOQQX-UHFFFAOYSA-N 0.000 description 1
- MYWOJODOMFBVCB-UHFFFAOYSA-N 1,2,6-trimethylphenanthrene Chemical compound CC1=CC=C2C3=CC(C)=CC=C3C=CC2=C1C MYWOJODOMFBVCB-UHFFFAOYSA-N 0.000 description 1
- OHLKMGYGBHFODF-UHFFFAOYSA-N 1,4-bis(isocyanatomethyl)benzene Chemical compound O=C=NCC1=CC=C(CN=C=O)C=C1 OHLKMGYGBHFODF-UHFFFAOYSA-N 0.000 description 1
- FWWWRCRHNMOYQY-UHFFFAOYSA-N 1,5-diisocyanato-2,4-dimethylbenzene Chemical compound CC1=CC(C)=C(N=C=O)C=C1N=C=O FWWWRCRHNMOYQY-UHFFFAOYSA-N 0.000 description 1
- HASUCEDGKYJBDC-UHFFFAOYSA-N 1-[3-[[bis(oxiran-2-ylmethyl)amino]methyl]cyclohexyl]-n,n-bis(oxiran-2-ylmethyl)methanamine Chemical compound C1OC1CN(CC1CC(CN(CC2OC2)CC2OC2)CCC1)CC1CO1 HASUCEDGKYJBDC-UHFFFAOYSA-N 0.000 description 1
- YNSNJGRCQCDRDM-UHFFFAOYSA-N 1-chlorothioxanthen-9-one Chemical compound S1C2=CC=CC=C2C(=O)C2=C1C=CC=C2Cl YNSNJGRCQCDRDM-UHFFFAOYSA-N 0.000 description 1
- GZBSIABKXVPBFY-UHFFFAOYSA-N 2,2-bis(hydroxymethyl)propane-1,3-diol;prop-2-enoic acid Chemical compound OC(=O)C=C.OC(=O)C=C.OC(=O)C=C.OC(=O)C=C.OCC(CO)(CO)CO GZBSIABKXVPBFY-UHFFFAOYSA-N 0.000 description 1
- WVRHNZGZWMKMNE-UHFFFAOYSA-N 2-hydroxy-1-[2-(2-methylpropyl)phenyl]-2-phenylethanone Chemical compound CC(C)CC1=CC=CC=C1C(=O)C(O)C1=CC=CC=C1 WVRHNZGZWMKMNE-UHFFFAOYSA-N 0.000 description 1
- NACPTFCBIGBTSJ-UHFFFAOYSA-N 2-hydroxy-2-phenyl-1-(2-propan-2-ylphenyl)ethanone Chemical compound CC(C)C1=CC=CC=C1C(=O)C(O)C1=CC=CC=C1 NACPTFCBIGBTSJ-UHFFFAOYSA-N 0.000 description 1
- 125000000954 2-hydroxyethyl group Chemical group [H]C([*])([H])C([H])([H])O[H] 0.000 description 1
- VHSHLMUCYSAUQU-UHFFFAOYSA-N 2-hydroxypropyl methacrylate Chemical compound CC(O)COC(=O)C(C)=C VHSHLMUCYSAUQU-UHFFFAOYSA-N 0.000 description 1
- GWZMWHWAWHPNHN-UHFFFAOYSA-N 2-hydroxypropyl prop-2-enoate Chemical compound CC(O)COC(=O)C=C GWZMWHWAWHPNHN-UHFFFAOYSA-N 0.000 description 1
- KDNYCTPSPZHJQF-UHFFFAOYSA-N 3-phenylbutan-2-ol Chemical compound CC(O)C(C)C1=CC=CC=C1 KDNYCTPSPZHJQF-UHFFFAOYSA-N 0.000 description 1
- JHWGFJBTMHEZME-UHFFFAOYSA-N 4-prop-2-enoyloxybutyl prop-2-enoate Chemical compound C=CC(=O)OCCCCOC(=O)C=C JHWGFJBTMHEZME-UHFFFAOYSA-N 0.000 description 1
- FIHBHSQYSYVZQE-UHFFFAOYSA-N 6-prop-2-enoyloxyhexyl prop-2-enoate Chemical compound C=CC(=O)OCCCCCCOC(=O)C=C FIHBHSQYSYVZQE-UHFFFAOYSA-N 0.000 description 1
- NOWKCMXCCJGMRR-UHFFFAOYSA-N Aziridine Chemical class C1CN1 NOWKCMXCCJGMRR-UHFFFAOYSA-N 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- CERQOIWHTDAKMF-UHFFFAOYSA-M Methacrylate Chemical compound CC(=C)C([O-])=O CERQOIWHTDAKMF-UHFFFAOYSA-M 0.000 description 1
- CERQOIWHTDAKMF-UHFFFAOYSA-N Methacrylic acid Chemical compound CC(=C)C(O)=O CERQOIWHTDAKMF-UHFFFAOYSA-N 0.000 description 1
- GWGWXYUPRTXVSY-UHFFFAOYSA-N N=C=O.N=C=O.CC1=CC=C(C)C=C1 Chemical compound N=C=O.N=C=O.CC1=CC=C(C)C=C1 GWGWXYUPRTXVSY-UHFFFAOYSA-N 0.000 description 1
- 239000004721 Polyphenylene oxide Substances 0.000 description 1
- HVVWZTWDBSEWIH-UHFFFAOYSA-N [2-(hydroxymethyl)-3-prop-2-enoyloxy-2-(prop-2-enoyloxymethyl)propyl] prop-2-enoate Chemical compound C=CC(=O)OCC(CO)(COC(=O)C=C)COC(=O)C=C HVVWZTWDBSEWIH-UHFFFAOYSA-N 0.000 description 1
- INXWLSDYDXPENO-UHFFFAOYSA-N [2-(hydroxymethyl)-3-prop-2-enoyloxy-2-[[3-prop-2-enoyloxy-2,2-bis(prop-2-enoyloxymethyl)propoxy]methyl]propyl] prop-2-enoate Chemical compound C=CC(=O)OCC(COC(=O)C=C)(CO)COCC(COC(=O)C=C)(COC(=O)C=C)COC(=O)C=C INXWLSDYDXPENO-UHFFFAOYSA-N 0.000 description 1
- MPIAGWXWVAHQBB-UHFFFAOYSA-N [3-prop-2-enoyloxy-2-[[3-prop-2-enoyloxy-2,2-bis(prop-2-enoyloxymethyl)propoxy]methyl]-2-(prop-2-enoyloxymethyl)propyl] prop-2-enoate Chemical compound C=CC(=O)OCC(COC(=O)C=C)(COC(=O)C=C)COCC(COC(=O)C=C)(COC(=O)C=C)COC(=O)C=C MPIAGWXWVAHQBB-UHFFFAOYSA-N 0.000 description 1
- 150000001252 acrylic acid derivatives Chemical class 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 125000004069 aziridinyl group Chemical group 0.000 description 1
- RWCCWEUUXYIKHB-UHFFFAOYSA-N benzophenone Chemical compound C=1C=CC=CC=1C(=O)C1=CC=CC=C1 RWCCWEUUXYIKHB-UHFFFAOYSA-N 0.000 description 1
- 239000012965 benzophenone Substances 0.000 description 1
- 239000011203 carbon fibre reinforced carbon Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000004040 coloring Methods 0.000 description 1
- 238000013329 compounding Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 125000004386 diacrylate group Chemical group 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 125000003700 epoxy group Chemical group 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- RJLZSKYNYLYCNY-UHFFFAOYSA-N ethyl carbamate;isocyanic acid Chemical group N=C=O.CCOC(N)=O RJLZSKYNYLYCNY-UHFFFAOYSA-N 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 125000000524 functional group Chemical group 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 125000002887 hydroxy group Chemical group [H]O* 0.000 description 1
- 239000003999 initiator Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000005865 ionizing radiation Effects 0.000 description 1
- IQPQWNKOIGAROB-UHFFFAOYSA-N isocyanate group Chemical group [N-]=C=O IQPQWNKOIGAROB-UHFFFAOYSA-N 0.000 description 1
- 150000002513 isocyanates Chemical class 0.000 description 1
- 238000003698 laser cutting Methods 0.000 description 1
- 239000000178 monomer Substances 0.000 description 1
- DKGCZVJEVNZACI-UHFFFAOYSA-N n-[[5-[[bis(oxiran-2-ylmethyl)amino]methyl]-5-methylcyclohexa-1,3-dien-1-yl]methyl]-1-(oxiran-2-yl)-n-(oxiran-2-ylmethyl)methanamine Chemical compound C1C(CN(CC2OC2)CC2OC2)=CC=CC1(C)CN(CC1OC1)CC1CO1 DKGCZVJEVNZACI-UHFFFAOYSA-N 0.000 description 1
- 229920002601 oligoester Polymers 0.000 description 1
- 229920000058 polyacrylate Polymers 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920000728 polyester Polymers 0.000 description 1
- 229920000570 polyether Polymers 0.000 description 1
- 238000006116 polymerization reaction Methods 0.000 description 1
- 229920005862 polyol Polymers 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 238000003847 radiation curing Methods 0.000 description 1
- 239000003507 refrigerant Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 150000003384 small molecules Chemical class 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/27—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Dicing (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
- Die Bonding (AREA)
Abstract
Description
本発明は、半導体ウェハをチップに処理する方法に関する。 The present invention relates to a method of processing a semiconductor wafer into chips.
ここ最近における半導体チップの薄膜化・小チップ化への進化はめざましく、特に、メモリカードやスマートカードの様な半導体ICチップが内蔵されたICカードの場合、半導体チップの厚さとしては75μm以下が要求されるものであり、今後これらの需要が増えるにつれ上記の薄膜化・小チップ化のニーズはより一層高まるものと考えられる。 Recently, the evolution of semiconductor chips to thinner and smaller chips has been remarkable, especially in the case of an IC card incorporating a semiconductor IC chip such as a memory card or smart card, the thickness of the semiconductor chip is 75 μm or less. As these demands increase in the future, the needs for the above-mentioned thin film and small chip are expected to increase further.
これらの半導体チップは、半導体ウェハをバックグラインド工程やエッチング工程等において所定厚みに薄膜化した後、ダイシング工程にてチップ化する事により得られるものであるが、このダイシング工程においては、半導体ウェハはダイシングブレードにより切断されるブレードカット方式が用いられるのが一般的である。この場合、切断時にはブレードによる切削抵抗が半導体ウェハに直接かかる事になるわけであるが、この切削抵抗によって半導体チップには微小な欠け(チッピング)が発生する事がある。このチッピング発生は半導体チップの外観を損なうだけでなく、場合によってはチップ上の回路パターンまで破損してしまう可能性があり、昨今、重要な問題のうちの1つとして捉えられこれまでにも検討が種々行われてきた。前述の様な薄膜小チップの場合は、許容されるチッピングレベルも厳しくなってくるため、今後の半導体チップの薄膜化・小チップの傾向がますます進むことにより、このチッピングの問題は今後より一層深刻化してくるものと容易に推測されるものである。 These semiconductor chips are obtained by thinning a semiconductor wafer into a predetermined thickness in a back grinding process, an etching process, etc., and then dicing into chips. In this dicing process, the semiconductor wafer is In general, a blade cutting method in which cutting is performed by a dicing blade is used. In this case, the cutting resistance by the blade is directly applied to the semiconductor wafer at the time of cutting, but this chipping resistance may cause minute chipping (chipping) in the semiconductor chip. The occurrence of chipping not only impairs the appearance of the semiconductor chip but also possibly breaks the circuit pattern on the chip. Recently, it is regarded as one of the important problems and has been studied so far. Has been done in various ways. In the case of thin-film small chips as described above, the allowable chipping level is becoming stricter, and the chipping problem will be further increased in the future as the trend of thinning and small chips of semiconductor chips further increases. It is easily guessed that it will get worse.
また、個々に分割された半導体チップは、その裏面にエポキシ樹脂等で形成された厚さ20〜40μmのダイアタッチフィルム(以下、DAFと呼ぶ)と称するダイボンディング用の接着フィルムが装着され、この接着フィルムを介して半導体チップを支持するダイボンディングフレームに加熱することによりボンディングされる場合がある。半導体チップの裏面にダイボンディング用の接着フィルムを装着する方法としては、従来、半導体ウェハの裏面に接着フィルムを貼着し、この接着フィルムを介して半導体ウェハをダイシングテープに貼着した後、半導体ウェハの表面に形成されたストリートに沿って切削ブレードにより接着フィルムと共に切削することにより、裏面に接着フィルムが装着された半導体チップを形成している。しかし、切削ブレードにより半導体ウエハとともに接着フィルムを切断して個々の半導体チップに分割する際に、半導体チップの裏面に欠けが生じたり、接着フィルムに髭状のバリが発生してワイヤボンディングの際に断線の原因になるという問題がある。 Each of the divided semiconductor chips is mounted with a die bonding adhesive film called a die attach film (hereinafter referred to as DAF) having a thickness of 20 to 40 μm formed of epoxy resin or the like on its back surface. In some cases, bonding is performed by heating to a die bonding frame that supports a semiconductor chip via an adhesive film. As a method of attaching an adhesive film for die bonding to the back surface of a semiconductor chip, conventionally, an adhesive film is attached to the back surface of a semiconductor wafer, the semiconductor wafer is attached to a dicing tape via this adhesive film, and then the semiconductor By cutting along with the adhesive film with a cutting blade along the street formed on the front surface of the wafer, a semiconductor chip having the adhesive film mounted on the back surface is formed. However, when cutting the adhesive film together with the semiconductor wafer with the cutting blade and dividing it into individual semiconductor chips, chipping occurs on the back surface of the semiconductor chip, or wrinkle-like burrs occur on the adhesive film, and wire bonding There is a problem of causing disconnection.
特許文献1には、ウェハ裏面にレジスト膜等からなるマスク層を形成して、レーザー光によるダイシング用のマスクパターンを形成し、プラズマエッチングにより個々のチップに分割する方法が提案されているが、レジスト等による被膜、およびマスク層の剥離が必要であるため工程が煩雑なものとなる。また、マスク層の膜厚さやエッチングレートの制御が困難であり、分割自体が完全にできない等の不具合がでることが想定される。また、DAFが介在する場合については記載がない。
また、特許文献2および3には、先ダイシング及びDAFのレーザー切断による方法が提案されている。特許文献2にはダイシングテープ側からレーザーを照射しDAFのみを分割する方法が記載されているが、レーザーがダイシングテープを透過し、DAFを完全に切断するためのレーザー強度の制御が困難であったり、ダイシングテープ材料選定において制限があった。また、DAFとダイシングテープ粘着剤層との界面においてレーザー照射によるデブリ等が発生し、DAF切断面の品質に問題を有していた。また、特許文献3は先ダイシングで分割後、ウェハ裏面にDAFを貼合しチップ分割ラインに合わせてDAFを切断するのは制御が非常に困難であった。
Further,
本発明は、チッピングの発生を抑えてダイシングすることを可能とする半導体ウェハ処理方法を提供することを目的とするものである。 An object of the present invention is to provide a semiconductor wafer processing method that enables dicing while suppressing occurrence of chipping.
本発明は、以下の半導体ウェハの製造方法を提供するものである。
(1)次の各工程を有することを特徴とする半導体ウェハの処理方法。
(a)パターン面側に表面保護テープを貼合された状態で半導体ウェハの裏面を研削する工程、
(b)半導体ウェハのストリートに沿って該表面保護テープのみを切断し溝を入れる工程、
(c)前記(b)工程の前、又は(b)工程の後に、支持固定用テープをリングフレームにて支持固定した状態で、半導体ウェハの裏面側に該支持固定用テープを貼合する工程、
(d)溝を入れ個片化された表面保護テープ側からプラズマ処理し、該溝においてむき出しにされた半導体ウェハをエッチングしてチップに個片化する工程、
(e)パターン面側の個片化された表面保護テープを剥離する工程、及び
(f)チップをピックアップし、ダイボンディング工程に移す工程。
(2)次の各工程を有することを特徴とする半導体ウェハの処理方法。
(a)パターン面側に表面保護テープを貼合された状態で半導体ウェハの裏面を研削し、研削された裏面側に接着フィルムを貼合する工程、
(b)半導体ウェハのストリートに沿って該表面保護テープのみを切断し溝を入れる工程、
(c)前記(b)工程の前、又は、(b)工程の後に、支持固定用テープをリングフレームにて支持固定した状態で、接着フィルム側に該支持固定用テープを貼合する工程、
(d)溝を入れ個片化された表面保護テープ側からプラズマ処理し、該溝においてむき出しにされた半導体ウェハと該半導体ウェハ裏面側にある接着フィルムを一括してエッチングしてチップに個片化する工程、
(e)パターン面側の個片化された表面保護テープを剥離する工程、及び
(f)チップをピックアップし、ダイボンディング工程に移す工程。
(3)次の各工程を有することを特徴とする半導体ウェハの処理方法。
(a)パターン面側に表面保護テープを貼合された状態で半導体ウェハの裏面を研削し、研削された裏面側に接着フィルムを貼合する工程、
(b)半導体ウェハのストリートに沿って該接着フィルムのみを切断し溝を入れる工程、
(c)半導体ウェハのストリートに沿って該表面保護テープのみを切断し溝を入れる工程、
(d)前記(c)工程の前、又は、(c)工程の後に、支持固定用テープをリングフレームにて支持固定した状態で、個片化された該接着フィルム側に該支持固定用テープを貼合する工程、
(e)溝を入れ個片化された表面保護テープ側からプラズマ処理し、該溝においてむき出しにされた半導体ウェハをエッチングしてチップに個片化する工程、
(f)パターン面側の個片化された表面保護テープを剥離する工程、及び
(g)チップをピックアップし、ダイボンディング工程に移す工程。
(4)前記表面保護テープの基材がポリエチレンテレフタレート、ポリエチレンナフタレート、ポリフェニレンサルファイド、ポリエーテルイミド及びポリイミドからなる群から選ばれる少なくとも1種を含有する樹脂組成物からなる(1)〜(3)のいずれか1項に記載の半導体ウェハの処理方法。
The present invention provides the following method for manufacturing a semiconductor wafer.
(1) A semiconductor wafer processing method comprising the following steps.
(A) The process of grinding the back surface of a semiconductor wafer in the state by which the surface protection tape was bonded by the pattern surface side,
(B) cutting only the surface protection tape along the streets of the semiconductor wafer to form grooves;
(C) The step of bonding the supporting and fixing tape to the back surface side of the semiconductor wafer in the state where the supporting and fixing tape is supported and fixed by the ring frame before the step (b) or after the step (b). ,
(D) a step of performing plasma treatment from the side of the surface protection tape that has been separated into individual grooves, and etching the semiconductor wafer exposed in the grooves into individual chips;
(E) A step of peeling the separated surface protective tape on the pattern surface side, and (f) A step of picking up a chip and moving to a die bonding step.
(2) A semiconductor wafer processing method comprising the following steps.
(A) The process of grinding the back surface of a semiconductor wafer in the state by which the surface protection tape was bonded to the pattern surface side, and bonding an adhesive film to the ground back surface side,
(B) cutting only the surface protection tape along the streets of the semiconductor wafer to form grooves;
(C) Before the step (b), or after the step (b), with the support fixing tape supported and fixed by a ring frame, the step of bonding the support fixing tape to the adhesive film side,
(D) Plasma treatment is performed from the surface protection tape side into which grooves are cut and separated, and the semiconductor wafer exposed in the grooves and the adhesive film on the back surface side of the semiconductor wafer are collectively etched to obtain individual chips. Process
(E) A step of peeling the separated surface protective tape on the pattern surface side, and (f) A step of picking up a chip and moving to a die bonding step.
(3) A semiconductor wafer processing method comprising the following steps.
(A) The process of grinding the back surface of a semiconductor wafer in the state by which the surface protection tape was bonded to the pattern surface side, and bonding an adhesive film to the ground back surface side,
(B) cutting the adhesive film only along the streets of the semiconductor wafer to form grooves;
(C) cutting only the surface protection tape along the streets of the semiconductor wafer to form grooves,
(D) Before or after the step (c), or after the step (c), the support and fixing tape is placed on the side of the separated adhesive film in a state where the support and fixing tape is supported and fixed by a ring frame. The process of pasting
(E) a step of performing plasma treatment from the side of the surface protection tape that has been separated into individual grooves, and etching the semiconductor wafer exposed in the grooves into individual chips,
(F) A step of peeling the separated surface protective tape on the pattern surface side, and (g) a step of picking up a chip and moving to a die bonding step.
(4) The base material of the surface protection tape is made of a resin composition containing at least one selected from the group consisting of polyethylene terephthalate, polyethylene naphthalate, polyphenylene sulfide, polyetherimide and polyimide (1) to (3) The processing method of the semiconductor wafer of any one of these.
(5)次の各工程を有することを特徴とする半導体ウェハの処理方法。
(a)パターン面側に表面保護テープを貼合された状態で半導体ウェハの裏面を研削する工程、
(b)該表面保護テープを半導体ウェハから剥離し、別の表面保護テープをパターン面側に貼合する工程、
(c)半導体ウェハのストリートに沿ってパターン面側に貼合されている表面保護テープのみを切断し溝を入れる工程、
(d)前記(b)工程の前、又は(b)工程の後、又は(c)工程の後に支持固定用テープをリングフレームにて支持固定した状態で、半導体ウェハの裏面側に該支持固定用テープを貼合する工程、
(e)溝を入れ個片化された表面保護テープ側からプラズマ処理し、該溝においてむき出しにされた半導体ウェハをエッチングしてチップに個片化する工程、
(f)パターン面側の個片化された表面保護テープを剥離する工程、及び
(g)チップをピックアップし、ダイボンディング工程に移す工程。
(6)次の各工程を有することを特徴とする半導体ウェハの処理方法。
(a)パターン面側に表面保護テープを貼合された状態で半導体ウェハの裏面を研削する工程、
(b)該表面保護テープを半導体ウェハから剥離する工程、
(c)別の表面保護テープをパターン面側に貼合する工程、
(d)前記(b)工程の前、又は、(b)工程の後、又は(c)工程の後に研削された裏面側に接着フィルムを貼合する工程、
(e)半導体ウェハのストリートに沿ってパターン面側に貼合されている表面保護テープのみを切断し溝を入れる工程、
(f)前記(b)〜(e)の工程のいずれかの前、又は、後に支持固定用テープをリングフレームにて支持固定した状態で、接着フィルム側に該支持固定用テープを貼合する工程、
(g)溝を入れ個片化された表面保護テープ側からプラズマ処理し、該溝においてむき出しにされた半導体ウェハと該半導体ウェハ裏面側にある接着フィルムを一括してエッチングしてチップに個片化する工程、
(h)パターン面側の個片化された表面保護テープを剥離する工程、及び
(i)チップをピックアップし、ダイボンディング工程に移す工程。
(5) A semiconductor wafer processing method comprising the following steps.
(A) The process of grinding the back surface of a semiconductor wafer in the state by which the surface protection tape was bonded by the pattern surface side,
(B) peeling the surface protective tape from the semiconductor wafer and bonding another surface protective tape to the pattern surface side;
(C) cutting only the surface protection tape bonded to the pattern surface side along the street of the semiconductor wafer and putting a groove;
(D) Before the step (b), after the step (b), or after the step (c), the supporting and fixing tape is supported and fixed on the back surface side of the semiconductor wafer by a ring frame. The process of pasting the tape for use,
(E) a step of performing plasma treatment from the side of the surface protection tape that has been separated into individual grooves, and etching the semiconductor wafer exposed in the grooves into individual chips,
(F) A step of peeling the separated surface protective tape on the pattern surface side, and (g) a step of picking up a chip and moving to a die bonding step.
(6) A semiconductor wafer processing method comprising the following steps.
(A) The process of grinding the back surface of a semiconductor wafer in the state by which the surface protection tape was bonded by the pattern surface side,
(B) a step of peeling the surface protection tape from the semiconductor wafer;
(C) The process of bonding another surface protection tape to the pattern surface side,
(D) The process of bonding an adhesive film on the back surface ground before the said (b) process or after the (b) process or after the (c) process,
(E) cutting only the surface protection tape bonded to the pattern surface side along the street of the semiconductor wafer and putting a groove;
(F) Before or after any of the steps (b) to (e), the support fixing tape is bonded to the adhesive film side in a state where the support fixing tape is supported and fixed by the ring frame. Process,
(G) Plasma treatment is performed from the surface protection tape side into which grooves are cut and separated, and the semiconductor wafer exposed in the grooves and the adhesive film on the back surface side of the semiconductor wafer are collectively etched to obtain individual chips. Process
(H) A step of peeling the separated surface protective tape on the pattern surface side, and (i) a step of picking up a chip and moving to a die bonding step.
(7)次の各工程を有することを特徴とする半導体ウェハの処理方法。
(a)パターン面側に表面保護テープを貼合された状態で半導体ウェハの裏面を研削する工程、
(b)該表面保護テープを半導体ウェハから剥離する工程、
(c)別の表面保護テープをパターン面側に貼合する工程、
(d)前記(b)工程の前、又は、(b)工程の後、又は(c)工程の後に研削された裏面側に接着フィルムを貼合する工程、
(e)半導体ウェハのストリートに沿って該接着フィルムのみを切断し溝を入れる工程、
(f)半導体ウェハのストリートに沿ってパターン面側に貼合されている表面保護テープのみを切断し溝を入れる工程、
(g)前記(b)〜(f)の工程のいずれかの前、又は、後に支持固定用テープをリングフレームにて支持固定した状態で、個片化された該接着フィルム側に該支持固定用テープを貼合する工程、
(h)溝を入れ個片化された表面保護テープ側からプラズマ処理し、該溝においてむき出しにされた半導体ウェハをエッチングしてチップに個片化する工程、
(i)パターン面側の個片化された表面保護テープを剥離する工程、及び
(j)チップをピックアップし、ダイボンディング工程に移す工程。
(8)前記別の表面保護テープの基材がポリエチレンテレフタレート、ポリエチレンナフタレート、ポリフェニレンサルファイド、ポリエーテルイミド及びポリイミドからなる群から選ばれる少なくとも1種を含有する樹脂組成物からなる(5)〜(7)のいずれか1項に記載の半導体ウェハの処理方法。
(9)前記支持固定用テープがダイシングテープであることを特徴とする(1)〜(8)のいずれか1項に記載の半導体ウェハの処理方法。
(7) A semiconductor wafer processing method comprising the following steps.
(A) The process of grinding the back surface of a semiconductor wafer in the state by which the surface protection tape was bonded by the pattern surface side,
(B) a step of peeling the surface protection tape from the semiconductor wafer;
(C) The process of bonding another surface protection tape to the pattern surface side,
(D) The process of bonding an adhesive film on the back surface ground before the said (b) process or after the (b) process or after the (c) process,
(E) cutting the adhesive film only along the streets of the semiconductor wafer to form grooves,
(F) a step of cutting only the surface protection tape bonded to the pattern surface side along the street of the semiconductor wafer and putting a groove;
(G) Before or after any of the steps (b) to (f), the supporting and fixing tape is supported and fixed to the separated adhesive film side in a state where the supporting and fixing tape is supported and fixed by a ring frame. The process of pasting the tape for use,
(H) A step of performing plasma treatment from the surface protection tape side into which the groove is put and separated, and etching the semiconductor wafer exposed in the groove to divide it into chips,
(I) A step of peeling the separated surface protective tape on the pattern surface side, and (j) A step of picking up a chip and moving to a die bonding step.
(8) The base material of the other surface protection tape is made of a resin composition containing at least one selected from the group consisting of polyethylene terephthalate, polyethylene naphthalate, polyphenylene sulfide, polyetherimide and polyimide (5) to ( 7) The semiconductor wafer processing method according to any one of 7).
(9) The method for processing a semiconductor wafer according to any one of (1) to (8), wherein the support fixing tape is a dicing tape.
本発明により、チップ切断面のチッピングを低減することできる。また接着フィルムを用いた場合には、接着フィルムは裏面保護テープに貼着された状態で一括してレーザー光線により切断することができ、レーザー強度の制御が比較的簡単となり、これによりDAFの切断性が良くなるため溶融されたデブリが飛散することがなく、半導体チップのボンディングパッドを汚染することはない。また、ブレードにて切断する場合もDAFの切断に何ら問題はなく溶融されたデブリが飛散することはない。また、本発明の方法のそれぞれの工程においては、従来、半導体ウェハ加工に用いられている装置を使用することができ、使用条件の制御が容易である。 According to the present invention, chipping of the chip cut surface can be reduced. In addition, when an adhesive film is used, the adhesive film can be cut with a laser beam in a lump in a state of being attached to the back surface protective tape, and the laser intensity can be controlled relatively easily. Therefore, the molten debris is not scattered and the bonding pad of the semiconductor chip is not contaminated. Also, when cutting with a blade, there is no problem in cutting the DAF, and the molten debris will not scatter. In each step of the method of the present invention, an apparatus conventionally used for semiconductor wafer processing can be used, and the use conditions can be easily controlled.
以下、図面を参照して本発明の半導体ウェハの処理方法の好ましい実施態様を説明するが、本発明はこれに限定されるものではない。
以下に示される工程に用いられる装置及び材料は、特に断りのない限り、従来、半導体ウェハ加工に用いられているものを使用することができ、装置の使用条件は常法により適切な条件を設定することができる。
Hereinafter, preferred embodiments of the semiconductor wafer processing method of the present invention will be described with reference to the drawings, but the present invention is not limited thereto.
The equipment and materials used in the processes shown below can be used for conventional semiconductor wafer processing unless otherwise specified, and the conditions for using the equipment are set according to conventional methods. can do.
まず、本発明の参考実施態様を図1−1および1−2の概略断面図を参照して説明する。
図1−1(a)は、半導体ウェハ1のパターン面2側に表面保護テープ3を貼合された状態で半導体ウェハ1の裏面を研削し、研削された裏面側に裏面保護テープ4が貼合された半導体ウェハ1の概略断面図である。なお、図中、5は表面保護テープ3の粘着剤層を、6は裏面保護テープ4の粘着剤層をそれぞれ示すものである。また、図示はしないが、パターン面2には複数のストリートが平面図において格子状に形成されている。
First, a reference embodiment of the present invention will be described with reference to schematic sectional views of FIGS. 1-1 and 1-2.
FIG. 1-1 (a) shows that the back surface of the
次いで図1−1(b)に示されるように、レーザー光照射手段7から照射されたレーザー光8により、半導体ウェハ1のストリートに沿って、裏面保護テープ4のみ切断し、図1−1(c)に示されるように溝9を入れる。溝9の幅は、ストリート幅以下とすることが好ましい。また、図示された態様では、レーザー光により裏面保護テープを切断して溝9を作成しているが、また、裏面保護テープ4の切断方法はこれに限定されるものでなく、例えばブレードによる切断等、溝を作成することができれば任意の方法を用いることができる。
Next, as shown in FIG. 1-1 (b), only the back surface
次いで、図1−1(d)に示されるように、エッチングガス発生ガスが供給された処理空間において、個片化された裏面保護テープ側からプラズマ10による処理を行い、該溝においてむき出しにされたウェハをエッチングし、図1−1(e)に示されるように半導体ウェハがチップに個片化する。
プラズマ10による処理は、例えば、プラズマ発生ガス供給手段11の下面の噴出部からプラズマ発生ガスを噴出させると共に、プラズマ発生ガス供給手段11と表面保護テープ3の粘着剤層5とは反対側の面が載置された高周波側電極(図示せず)との間に高周波電圧を印加してプラズマ発生ガスをプラズマ化させ、溝9に供給する。そうすると、プラズマのエッチング効果により、ダイシングテープ4が被覆されていない部分、すなわち、溝9によりむき出しされた半導体ウェハ1がエッチングされ、個々のデバイスに分割される。
Next, as shown in FIG. 1-1 (d), in the processing space to which the etching gas generating gas is supplied, processing with the
The treatment with the
次いで、分割され個片化された半導体ウェハ1は、続いて、図1−2の概略断面図で示される工程が行われる。なお、図1−2において、図1−1と同じ符号で示されるものは、図1−1におけるものと同じ意味を有する。
まず、図1−2(f)で示されるように、ダイシングされ個片化された裏面保護テープ4側に支持固定用テープ13を矢印方向に貼合する。なお、図中、14は支持固定用テープ13の粘着剤層を示すものである。
次に、個片化された裏面保護テープ4側に貼合された支持固定用テープ13をリングフレーム(図示しない)にて支持固定し、図1−2(g)に示すように、パターン面2側の表面保護テープ3を矢印方向に剥離する。図1−2(h)は、表面保護テープ3の剥離が完了した状態を示すものである。
次に、図1−2(i)に示すようにピン15によりチップを突き上げコレット16により吸着してチップをピックアップし、ダイボンディング工程に移す。
この態様の半導体ウェハの処理方法では、半導体ウェハをプラズマでエッチングするため、チップ切断面のチッピングを低減することができる。
Next, the divided and
First, as shown in FIG. 1-2 (f), the supporting and fixing
Next, the supporting and fixing
Next, as shown in FIG. 1-2 (i), the chip is pushed up by the
In the semiconductor wafer processing method of this aspect, since the semiconductor wafer is etched by plasma, chipping on the chip cut surface can be reduced.
図1−2(i)に示すピックアップにおいて、半導体ウェハ1のチップに貼合された裏面保護テープ4の粘着力は、リングフレームにて支持固定している支持固定用テープ13の粘着力より低いことが好ましい。裏面保護テープ4の粘着力が支持固定用テープ13の粘着力より低いことで、裏面保護テープを支持固定用テープに残してチップまたは接着フィルム付きのチップのみをピックアップすることができる。
半導体ウェハ1のチップまたは接着フィルム12に貼合された裏面保護テープ4の粘着力を、リングフレームにて支持固定している支持固定用テープ13の粘着力より低くする方法は、特に限定されるものではないが、例えば、チップまたは接着フィルム12に貼合された裏面保護テープ4の粘着剤層6として紫外線硬化型粘着剤層を有するUV硬化型のテープを用い、リングフレームにて支持固定している支持固定用テープ13の粘着剤層14として非紫外線硬化型粘着剤層を有する非UV硬化型のテープを用い、常法により紫外線処理することで行うことができる。
In the pickup shown in FIG. 1-2 (i), the adhesive strength of the back surface
The method of making the adhesive strength of the back surface
また、図1に示す実施態様においては、ダイシングされ個片化された裏面保護テープ4の側にリングフレームにて支持固定した支持固定用テープ13を貼合し、パターン面2側の表面保護テープを剥離した後、支持固定用テープ13側からピン15にて突き上げチップをピックアップする方法であるが、支持固定用テープを用いず、表面保護テープ3側からピンで突き上げピックアップしても良い。その場合、表面保護テープ2を半導体ウェハ1のパターン面2に貼合する段階から表面保護テープ3をリングフレームにて支持固定した状態にしておけば、表面保護テープ3側からピンで突き上げが可能となる。この場合、そのまま突き上げるとチップのパターン面3が下側となり、チップの裏面、又は接着フィルム12面が上側となるため、ダイボンディング時にチップを反転させボンディングさせる必要がある場合がある。
支持固定用テープを用いず、表面保護テープ3側からピンで突き上げピックアップすることで支持固定用テープを貼合する工程および表面保護テープを剥離する工程が無くなるため、所要時間を短縮することができる。
Further, in the embodiment shown in FIG. 1, a
By using a pin from the surface
図2は本発明の好ましい第1の態様を説明する概略断面図である。
図2(a)は、半導体ウェハ1のパターン面2側に表面保護テープ3を貼合された状態で半導体ウェハ1の裏面を研削し、研削された裏面側に支持固定用テープ13が貼合された半導体ウェハ1の概略断面図である。なお、図中、5は表面保護テープ3の粘着剤層を、14は支持固定用テープ13の粘着剤層をそれぞれ示すものである。支持固定用テープ13はリングフレーム(図示せず)にて支持固定された状態である。
次いで図2(b)に示されるように、レーザー光照射手段7から照射されたレーザー光8により、半導体ウェハ1のストリートに沿って、表面保護テープ3を切断し、図2(c)に示されるように溝9を入れる。また、表面保護テープ3の好ましい切断手段については、上記の参考実施態様における好ましい裏面保護テープ4の切断手段と同様である。
次いで、上記の参考実施態様と同様に、図2(d)に示されるように、エッチングガス供給手段11から噴出させ個片化された表面保護テープ3側からプラズマ10による処理を行い、該溝においてむき出しにされたウェハをエッチングし、図2(e)に示されるように半導体ウェハがチップに個片化する。
次いで、図2(f)に示すように個片化された表面保護テープ3を除去する。除去する方法は様々な方法が適用可能であるが、図示はしないが、例えば個片化された表面保護テープ3の上から剥離用テープを貼合し密着させ、その後剥離用テープを剥離する事で個片化された表面保護テープ3を一緒に剥がす方法などが挙げられる。
個片化された半導体ウェハ1のチップは、図2(g)に示されるようにピン15によりチップを突き上げコレット16により吸着してチップをピックアップし、ダイボンディング工程に移される。
この態様の半導体ウェハの処理方法では、表面保護テープをプラズマエッチングのマスク材として用いることで、マスク用のテープあるいはシートを改めて貼合する必要が無く、所要時間を短縮することができる。
FIG. 2 is a schematic sectional view for explaining the first preferred embodiment of the present invention.
2A, the back surface of the
Next, as shown in FIG. 2 (b), the
Next, as in the above-described reference embodiment, as shown in FIG. 2 (d), treatment with
Next, as shown in FIG. 2 (f), the separated surface
As shown in FIG. 2G, the chips of the
In the semiconductor wafer processing method of this aspect, the surface protection tape is used as a mask material for plasma etching, so that it is not necessary to affix the mask tape or sheet again, and the required time can be shortened.
上記の図2に示す態様では、支持固定用テープ13は、レーザー光8により表面保護テープ3を切断し溝9を入れる工程の前に、半導体ウェハ1の裏面側に貼合しているが、溝9を入れる工程の後で支持固定用テープ13を半導体ウェハ1の裏面側に貼合しても良い。
In the embodiment shown in FIG. 2, the
また、上記の図2に示す態様では、半導体ウェハ1の裏面の研削時に貼合されていた表面保護テープ(以下、「最初の表面保護テープ」ともいう)に溝9を入れているが、半導体ウェハ1の裏面の研削後、最初の表面保護テープを半導体ウェハから剥離し、別の表面保護テープをパターン面に貼合し、その別の表面保護テープに溝を入れる態様であっても良い。
この態様では、支持固定用テープ13を半導体ウェハの裏面側に貼合する時点は、最初の表面保護テープを半導体ウェハから剥離する前でも良いし、最初の表面保護テープを剥離後、別の表面保護テープの貼合前でも良いし、別の表面保護テープに溝を入れた後であっても良い。
別の表面保護テープを用いることでプラズマエッチングには耐えられない表面保護テープを裏面研削に適応することができる。
Further, in the embodiment shown in FIG. 2 described above, the
In this aspect, the point of time when the supporting and fixing
By using another surface protection tape, a surface protection tape that cannot withstand plasma etching can be applied to backside grinding.
図3は本発明の好ましい第2実施態様を説明する概略断面図である。
図3(a)は、半導体ウェハ1のパターン面2側に表面保護テープ3を貼合された状態で半導体ウェハ1の裏面を研削し、研削された裏面側に接着フィルム12を貼合し、該接着フィルム12の上面から支持固定用テープ13が貼合された半導体ウェハ1の概略断面図である。なお、図中、5は表面保護テープ3の粘着剤層を、14は支持固定用テープ13の粘着剤層をそれぞれ示すものである。また上記の態様では、接着フィルム12を貼合し、該接着フィルム12の上面から支持固定用テープ13を貼合しているが、ダイボンディング用の接着フィルムと支持固定用テープが積層された一体型のものを半導体ウェハ1の裏面に貼合しても良い。支持固定用テープ13はリングフレーム(図示せず)にて支持固定された状態である。
次いで図3(b)に示されるように、レーザー光照射手段7から照射されたレーザー光8により、半導体ウェハ1のストリートに沿って、表面保護テープ3を切断し、図3(c)に示されるように溝9を入れる。また、表面保護テープ3の好ましい切断手段については、上記の参考実施態様における好ましい裏面保護テープ4の切断手段と同様である。
次いで、上記の参考実施態様と同様に、図3(d)に示されるように、エッチングガス供給手段11から噴出させ個片化された表面保護テープ3側からプラズマ10による処理を行い、該溝においてむき出しにされたウェハ及びその裏面側にある接着フィルム12をエッチングし、図3(e)に示されるように半導体ウェハ及び接着フィルム12がチップに個片化する。
次いで、図3(f)に示すように個片化された表面保護テープ3を除去する。除去する方法は様々な方法が適用可能であるが、図示はしないが、例えば個片化された表面保護テープ3の上から剥離用テープを貼合し密着させ、その後剥離用テープを剥離することで個片化された表面保護テープ3を一緒に剥がす方法などが挙げられる。
個片化された半導体ウェハ1のチップは、図3(g)に示されるようにピン15によりチップを突き上げコレット16により吸着してチップをピックアップし、ダイボンディング工程に移される。図3(g)に示すようなコレット16による吸着の際には接着フィルム12は半導体ウェハ1のチップに接着して移動することになる。
FIG. 3 is a schematic sectional view for explaining a second preferred embodiment of the present invention.
FIG. 3A shows that the back surface of the
Next, as shown in FIG. 3 (b), the
Next, as in the above-described reference embodiment, as shown in FIG. 3 (d), a treatment with
Next, as shown in FIG. 3F, the separated surface
As shown in FIG. 3G, the chips of the
上記の図3に示す態様では支持固定用テープ13は、レーザー光8により表面保護テープ3を切断し溝9を入れる工程の前に、接着フィルム12の上面に貼合しているが、溝9を入れる工程の後で支持固定用テープ13を接着フィルム12の上面に貼合しても良い。
In the embodiment shown in FIG. 3, the
また、上記の図3に示す態様では、半導体ウェハ1の裏面の研削時に貼合されていた表面保護テープ(最初の表面保護テープ)に溝9を入れているが、半導体ウェハ1の裏面の研削後、最初の表面保護テープを半導体ウェハから剥離し、別の表面保護テープをパターン面に貼合し、その別の表面保護テープに溝を入れる態様であっても良い。
この態様では、接着フィルム12を半導体ウェハの裏面側に貼合する時点は、最初の表面保護テープを半導体ウェハから剥離する前でも良いし、最初の表面保護テープを剥離後、別の表面保護テープの貼合前でも良いし、別の表面保護テープに溝を入れた後であっても良い。
また、この態様では、支持固定用テープ13を接着フィルム12側に貼合する時点は、最初の表面保護テープを半導体ウェハから剥離する前から別の表面保護テープに溝を入れた後の間のいずれかの工程の前後であれば良い。
Further, in the embodiment shown in FIG. 3, the
In this embodiment, the time when the
Moreover, in this aspect, the point of time when the
図4−1及び図4−2は本発明の好ましい第3の実施態様を説明する概略断面図である。
図4−1(a)は、半導体ウェハ1のパターン面2側に表面保護テープ3を貼合された状態で半導体ウェハ1の裏面を研削し、研削された裏面側に接着フィルム12が貼合された半導体ウェハ1の概略断面図である。なお、図中、5は表面保護テープ3の粘着剤層を示すものである。
次いで図4−1(b)に示されるように、レーザー光照射手段7から照射されたレーザー光8により、半導体ウェハ1のストリートに沿って、接着フィルム12を切断し、図4−1(c)に示されるように溝9を入れる。また、接着フィルム12の好ましい切断手段については、上記の参考実施態様における好ましい裏面保護テープ4の切断手段と同様である。
FIGS. 4-1 and 4-2 are schematic sectional views for explaining a third preferred embodiment of the present invention.
FIG. 4A shows that the back surface of the
Next, as shown in FIG. 4B, the
次いで図4−1(d)に示されるように、支持固定用テープ13をリングフレームにて支持固定した状態で、個片化された該接着フィルム12側に支持固定用テープ13を貼合し、レーザー光照射手段7から照射されたレーザー光8により、半導体ウェハ1のストリートに沿って、表面保護テープ3を切断し、図4−1(e)に示されるように溝9を入れる。また、表面保護テープ3の好ましい切断手段については、上記の参考実施形態における好ましい裏面保護テープ4の切断手段と同様である。図中、14は支持固定用テープ13の粘着剤層を示す。
次いで、上記の参考実施態様と同様に、図4−2(f)に示されるように、エッチングガス供給手段11から噴出させ個片化された表面保護テープ3側からプラズマ10による処理を行い、該溝においてむき出しにされたウェハをエッチングし、図4−2(g)に示されるように半導体ウェハがチップに個片化する。
次いで、図4−2(h)に示すように個片化された表面保護テープ3を除去する。除去する方法は様々な方法が適用可能であるが、図示はしないが、例えば個片化された表面保護テープ3の上から剥離用テープを貼合し密着させ、その後剥離用テープを剥離することで個片化された表面保護テープ3を一緒に剥がす方法などが挙げられる。
個片化された半導体ウェハ1のチップは、図4−2(i)に示されるようにピン15によりチップを突き上げコレット16により吸着してチップをピックアップし、ダイボンディング工程に移される。図4−2(i)に示すようなコレット16による吸着の際には接着フィルム12は半導体ウェハ1のチップに接着して移動することになる。
Next, as shown in FIG. 4D, with the
Next, as in the above-described reference embodiment, as shown in FIG. 4-2 (f), the processing with the
Next, as shown in FIG. 4-2 (h), the separated surface
As shown in FIG. 4-2 (i), the chips of the
上記の図4に示す態様では支持固定用テープ41は、接着フィルム12に溝9を入れた後であって、表面保護テープ3に溝9を入れる工程の前に、接着フィルム12の上面に貼合しているが、表面保護テープ3に溝9を入れる工程の後で支持固定用テープ13を接着フィルム12の上面に貼合しても良い。
In the embodiment shown in FIG. 4, the support fixing tape 41 is pasted on the upper surface of the
また、上記の図4に示す態様では、半導体ウェハ1の裏面の研削時に貼合されていた表面保護テープ(最初の表面保護テープ)に溝9を入れているが、半導体ウェハ1の裏面の研削後、最初の表面保護テープを半導体ウェハから剥離し、別の表面保護テープをパターン面に貼合し、その別の表面保護テープに溝を入れる態様であっても良い。
この態様では、接着フィルム12を半導体ウェハの裏面側に貼合する時点は、最初の表面保護テープを半導体ウェハから剥離する前でも良いし、最初の表面保護テープを剥離後、別の表面保護テープの貼合前でも良いし、別の表面保護テープに溝を入れた後であっても良い。
また、この態様では、支持固定用テープ13を接着フィルム12側に貼合する時点は、最初の表面保護テープを半導体ウェハから剥離する前から別の表面保護テープに溝を入れた後の間のいずれかの工程の前後であれば良い。
Further, in the embodiment shown in FIG. 4, the
In this embodiment, the time when the
Moreover, in this aspect, the point of time when the
以上のように、第1〜第3実施態様における表面保護テープ3は、半導体ウェハ1の裏面研削の工程に表面保護用として使用され、更にその後の工程においても表面保護用として使用しても良いし、裏面研削時の表面保護テープとその後の工程における表面保護テープは全く別のものとしても何ら問題無い。裏面研削時の表面保護テープに必要とされる性能と、その後の工程おいて使用される表面保護テープに必要とされる性能は異なるため、1つの表面保護テープにこれらの要求性能を盛り込むことにより表面保護テープのコストアップに繋がる場合は、それぞれの要求性能を有した表面保護テープをそれぞれの工程で使い分ける方法でも良い。
As described above, the surface
ところで、本願発明の上記の第1〜第3の実施態様では表面保護テープ3が、プラズマ処理時のマスク材として機能する。しかしながら、そのマスク材として耐熱性が不十分であると、プラズマ処理時にマスク材が軟化、溶融、あるいは熱膨張によって半導体ウェハ1のストリート領域にはみ出し、目的とするエッチング効率が十分に得られない場合がある。
これに対しては、表面保護テープ3の基材に、ポリエチレンテレフタレート、ポリエチレンナフタレート、ポリフェニレンサルファイド、ポリエーテルイミド及びポリイミド等の耐熱性の高い樹脂を用いることによって、より高いエッチング効率を得ることができる。
By the way, in the first to third embodiments of the present invention, the
On the other hand, higher etching efficiency can be obtained by using a resin having high heat resistance such as polyethylene terephthalate, polyethylene naphthalate, polyphenylene sulfide, polyetherimide and polyimide for the base material of the
また、前記ポリエチレンテレフタレート、ポリエチレンナフタレート、ポリフェニレンサルファイド、ポリエーテルイミド及びポリイミドは、それぞれ単体もしくは2種以上を混合させたものを用いても良い。さらに、耐熱性を大きく低下させない範囲でそれら以外の樹脂や充填材、添加剤等が配合された樹脂組成物を用いても良い。 The polyethylene terephthalate, polyethylene naphthalate, polyphenylene sulfide, polyetherimide, and polyimide may be used alone or in combination of two or more. Furthermore, you may use the resin composition with which resin, filler, additive, etc. other than those were mix | blended in the range which does not reduce heat resistance significantly.
なお、前記ポリエチレンテレフタレート、ポリエチレンナフタレート、ポリフェニレンサルファイド、ポリエーテルイミド及びポリイミドについて特に制限はなく、例えば容易に入手可能な市販品を用いることができる。前記ポリエチレンテレフタレート、ポリエチレンナフタレート、ポリフェニレンサルファイド、ポリエーテルイミド及びポリイミドのうちいずれか1種の市販品シートを用いるのが最も容易かつ効率的である。 In addition, there is no restriction | limiting in particular about the said polyethylene terephthalate, polyethylene naphthalate, polyphenylene sulfide, polyetherimide, and a polyimide, For example, the commercial item which can be obtained easily can be used. It is the easiest and most efficient to use a commercially available sheet of any one of the polyethylene terephthalate, polyethylene naphthalate, polyphenylene sulfide, polyetherimide and polyimide.
また、本発明においては、プラズマ処理時のマスクとして、裏面保護テープ、又は表面保護テープの粘着剤層を放射線硬化型粘着剤とし、それを放射線により硬化させた層を利用する方法もある。尚、ここで言う放射線とは、紫外線のような光線、または電子線のような電離性放射線の事をさす。粘着剤は一般的にプラズマ発生用ガスを選定すればプラズマにより簡単にエッチングされる事になるが、放射線により硬化された後の粘着剤層は架橋構造をとる事によりエッチングされ難くなる。よって、エッチングされるべきではない部分に選択的に放射線を照射し、エッチングにより除去したい部分のみ選択的に照射をしなければ、照射をした部分のみマスクとして利用出来るわけである。具体的には、裏面保護テープ、又は表面保護テープを半導体ウェハの裏面、又はパターン面、又は接着フィルム面に貼合した後、裏面保護フィルム、表面保護フィルムの基材フィルムのみを剥離し、むき出しにされた粘着剤層のストリート部に相当する部分のみをマスキングする等して放射線を照射すれば良い。或いは、基材フィルムを剥離する前に、基材フィルム上でマスキングをして放射線を照射した後に、基材フィルムを剥離する方法でも良い。又、基材フィルムそのものに予めマスキング機能を持たせても良い。その方法として、例えば放射線が紫外線である場合、ストリートに相当する部分のみ紫外線が透過しないような色を付ける方法や、或いは、ストリートに相当する部分のみ紫外線の透過率が低い材料で構成された基材フィルムを使用する方法等が挙げられる。 Moreover, in this invention, there also exists the method of using the layer which made the back surface protection tape or the adhesive layer of the surface protection tape the radiation-curing-type adhesive as a mask at the time of a plasma processing, and hardened it with the radiation. In addition, the radiation said here refers to the light ray like an ultraviolet-ray, or the ionizing radiation like an electron beam. The pressure-sensitive adhesive is generally easily etched by plasma if a gas for generating plasma is selected. However, the pressure-sensitive adhesive layer after being cured by radiation becomes difficult to be etched by taking a cross-linked structure. Therefore, if the portion that should not be etched is selectively irradiated with radiation, and only the portion that is to be removed by etching is not selectively irradiated, only the irradiated portion can be used as a mask. Specifically, after the back surface protective tape or the surface protective tape is bonded to the back surface, pattern surface, or adhesive film surface of the semiconductor wafer, only the base film of the back surface protective film or the surface protective film is peeled off and exposed. What is necessary is just to irradiate a radiation by masking only the part corresponding to the street part of the adhesive layer made. Alternatively, a method of peeling the base film after masking on the base film and irradiating with radiation before peeling the base film may be used. The base film itself may have a masking function in advance. As the method, for example, when the radiation is ultraviolet rays, a method of coloring such that only the portion corresponding to the street does not transmit the ultraviolet rays, or the base made of a material having a low ultraviolet transmittance only in the portion corresponding to the street. Examples thereof include a method using a material film.
基材フィルムを剥離した後は、ストリートに相当する部分以外のみ放射線が照射され硬化した粘着剤層がむき出しとなり、その面からプラズマ処理をする事により、ストリートに相当する部分のみがエッチングされ除去される事になる。これにより半導体ウェハのストリート部や接着フィルムのストリートに相当する部分がプラズマ処理によりエッチングされチップに個片化する事が可能となるものである。基材フィルムの粘着剤層からの剥離については、基材フィルムと粘着剤層との密着力を必要以上に高めず、貼合した後に剥離可能な程度の密着力に設定しておく。必要なレベルとしては、半導体ウェハの裏面、又は表面、又は接着フィルム面に貼合する際に基材フィルムと粘着剤層が剥がれない程度であれば良く、特別高い密着力を必要とするわけではない。 After the base film is peeled off, the cured adhesive layer is exposed only to the part other than the part corresponding to the street and exposed, and only the part corresponding to the street is etched and removed by performing plasma treatment from the surface. It will be. Thereby, the street portion of the semiconductor wafer and the street corresponding to the street of the adhesive film can be etched by plasma treatment and separated into chips. About peeling from the adhesive layer of a base film, it does not raise the adhesive force of a base film and an adhesive layer more than necessary, but sets it to the adhesive force of the grade which can peel after bonding. As the required level, it is sufficient that the base film and the pressure-sensitive adhesive layer are not peeled off when being bonded to the back surface or the front surface of the semiconductor wafer or the adhesive film surface, and a special high adhesion force is not required. Absent.
図5は、上記の第1の実施態様においてプラズマ処理時のマスクとして、表面保護テープの粘着剤層を放射線硬化型粘着剤とし、それを放射線により硬化させた層を利用した1例の変形実施態様の説明図である。図5のうち(a)〜(c)は概略断面図、(d)および(e)は平面図である。
まず図5(a)に示すパターン面2側に基材フィルム51と放射線硬化型粘着剤層52からなる表面保護テープを貼合された状態で半導体ウェハ1の裏面を研削し、図5(b)に示す状態とする。
次いで、該表面保護テープの基材フィルム51のみを剥離して、図5(c)に示すように粘着剤層52をむき出しにする。図5(d)は、図5(c)の状態の粘着剤層52側から見た半導体ウェハ1の平面図である。むき出しにされた未硬化の粘着剤層52aのうち、半導体ウェハ1のストリート17以外の部分に放射線を照射し、図5(e)に示すように、ストリート17以外の部分を硬化した粘着剤層52bとする。
その後、上記の第6の実施態様と同様に、支持固定用テープをリングフレームにて支持固定した状態で、半導体ウェハ1の裏面側に該支持固定用テープを貼合する。
次いで、該粘着剤層52側から第1の実施態様と同様にプラズマ処理し、ストリート部に相当する粘着剤層52の放射線の照射されていない部分、及び半導体ウェハ1のストリート部をエッチングしてチップに個片化する。
次いで、第1の実施態様で、個片化された表面保護テープを剥離するのと同様な方法で、パターン面2側の個片化された放射線照射後の粘着剤層52を剥離する。
次いで、第1の実施態様と同様に、チップをピックアップし、ダイボンディング工程に移す。
FIG. 5 shows an example of a modified embodiment in which the adhesive layer of the surface protection tape is used as a radiation-curing adhesive and the layer cured by radiation is used as a mask during the plasma processing in the first embodiment. It is explanatory drawing of an aspect. 5A to 5C are schematic cross-sectional views, and FIGS. 5D and 5E are plan views.
First, the back surface of the
Next, only the
Thereafter, as in the sixth embodiment, the supporting and fixing tape is bonded to the back side of the
Next, plasma treatment is performed from the pressure-
Next, in the first embodiment, the separated pressure-
Next, as in the first embodiment, the chip is picked up and transferred to a die bonding step.
図6は、上記の第1の実施態様において、半導体ウェハ1の裏面の研削後、最初の表面保護テープを半導体ウェハから剥離し、別の表面保護テープをパターン面に貼合し、プラズマ処理時のマスクとして表面保護テープの粘着剤層を放射線硬化型粘着剤とし、それを放射線により硬化させた層を利用した1例の変形実施態様の説明図である。図6のうち(a)〜(e)は概略断面図、(f)および(g)は平面図である。
まず図6(a)に示すパターン面2側に表面保護テープ5を貼合された状態で半導体ウェハ1の裏面を研削し、図6(b)に示す状態とする。図中、5は表面保護テープ3の粘着剤層である。
次いで、図6(c)に示すように、表面保護テープ5を半導体ウェハ1から剥離し、図6(d)に示すように、基材フィルム61と放射線硬化型粘着剤層62からなる別の表面保護テープをパターン2面側に貼合する。
次いで、図6(e)に示すように別の表面保護テープの基材フィルム61のみを剥離し粘着剤層62をむき出しにする。図6(f)は、図6(e)の状態の粘着剤層62側から見た半導体ウェハ1の平面図である。むき出しにされた未硬化の粘着剤層62aのうち、半導体ウェハ1のストリート17以外の部分に放射線を照射し、図6(g)に示すように、ストリート17以外の部分を硬化した粘着剤層62bとする。
その後、上記の第1の実施態様と同様に、支持固定用テープをリングフレームにて支持固定した状態で、半導体ウェハ1の裏面側に該支持固定用テープを貼合する。
次いで、該粘着剤層62側から第1の実施態様と同様にプラズマ処理し、ストリート部に相当する粘着剤層62の放射線の照射されていない部分、及び半導体ウェハ1のストリート部をエッチングしてチップに個片化する。
次いで、第1の実施態様で、個片化された表面保護テープを剥離するのと同様な方法で、パターン面2側の個片化された放射線照射後の粘着剤層62を剥離する。
次いで、第1の実施態様と同様に、チップをピックアップし、ダイボンディング工程に移す。
FIG. 6 shows the first embodiment in which, after grinding the back surface of the
First, the back surface of the
Next, as shown in FIG. 6C, the
Next, as shown in FIG. 6E, only the
Thereafter, as in the first embodiment, the supporting and fixing tape is bonded to the back side of the
Next, plasma treatment is performed from the pressure-
Next, in the first embodiment, the separated pressure-
Next, as in the first embodiment, the chip is picked up and transferred to a die bonding step.
また、図示はしないが上記第2の実施態様においても同様にして、プラズマ処理時のマスクとして、表面保護テープの粘着剤層を放射線硬化型粘着剤とし、それを放射線により硬化させた層を利用することができる。 Although not shown, in the second embodiment as well, a layer obtained by curing the adhesive layer of the surface protection tape with a radiation curable adhesive and curing it with radiation is used as a mask during plasma processing. can do.
上記の裏面保護テープ、又は表面保護テープに適用される放射線硬化型粘着剤層については特に限定されるものではなく、一般的には、通常のアクリル系粘着剤と放射線重合性化合物とを主成分としてなるものである。又、粘着剤層も特に限定されるものではなく、通常のアクリル系粘着剤等が適用可能であり、又、放射線硬化型である場合は上記と同じようにアクリル系粘着剤と放射線重合性化合物とを主成分としてなる組成のものが適用される。これらアクリル系粘着剤、及び放射線重合性化合物については具体的には以下のものが適用可能である。 There is no particular limitation on the radiation-curable pressure-sensitive adhesive layer applied to the above-mentioned back surface protective tape or surface protective tape, and generally, the main component is a normal acrylic pressure-sensitive adhesive and a radiation polymerizable compound. It will become. Also, the pressure-sensitive adhesive layer is not particularly limited, and a normal acrylic pressure-sensitive adhesive or the like can be applied. In the case of a radiation curable type, the acrylic pressure-sensitive adhesive and the radiation polymerizable compound are the same as described above. And a composition having as a main component. Specific examples of these acrylic pressure-sensitive adhesives and radiation-polymerizable compounds are as follows.
アクリル系粘着剤は、(メタ)アクリル系共重合体及び硬化剤を成分とするものである。(メタ)アクリル系共重合体は、例えば(メタ)アクリル酸エステルを重合体構成単位とする重合体、及び(メタ)アクリル酸エステル系共重合体の(メタ)アクリル系重合体、或いは官能性単量体との共重合体、及びこれらの重合体の混合物等が挙げられる。これらの重合体の分子量としては重量平均分子量が50万〜100万程度の高分子量のものが一般的に適用される。又、硬化剤は、(メタ)アクリル系共重合体が有する官能基と反応させて粘着力及び凝集力を調整するために用いられるものである。例えば、1,3−ビス(N,N−ジグリシジルアミノメチル)シクロヘキサン、1,3−ビス(N,N−ジグリシジルアミノメチル)トルエン、1,3−ビス(N,N−ジグリシジルアミノメチル)ベンゼン、N,N,N,N′−テトラグリシジル−m−キシレンジアミンなどの分子中に2個以上のエポキシ基を有するエポキシ化合物、2,4−トリレンジイソシアネート、2,6−トリレンジイソシアネート、1,3−キシリレンジイソシアネート、1,4−キシレンジイソシアネート、ジフェニルメタン−4,4′−ジイソシアネートなどの分子中に2個以上のイソシアネート基を有するイソシアネート系化合物、テトラメチロール−トリ−β−アジリジニルプロピオネート、トリメチロール−トリ−β−アジリジニルプロピオネート、トリメチロールプロパン−トリ−β−アジリジニルプロピオネート、トリメチロールプロパン−トリ−β−(2−メチルアジリジン)プロピオネートなどの分子中に2個以上のアジリジニル基を有するアジリジン系化合物等が挙げられる。硬化剤の添加量は、書房の粘着力に応じて調整すればよく、(メタ)アクリル系共重合体100質量部に対して0.1〜5.0質量部が適当である。 The acrylic pressure-sensitive adhesive contains a (meth) acrylic copolymer and a curing agent as components. The (meth) acrylic copolymer is, for example, a polymer having a (meth) acrylic acid ester as a polymer constituent unit, and a (meth) acrylic polymer of a (meth) acrylic acid ester copolymer, or functionality. Examples include copolymers with monomers, and mixtures of these polymers. As the molecular weight of these polymers, those having a weight average molecular weight of about 500,000 to 1,000,000 are generally applied. Moreover, a hardening | curing agent is used in order to make it react with the functional group which a (meth) acrylic-type copolymer has, and to adjust adhesive force and cohesion force. For example, 1,3-bis (N, N-diglycidylaminomethyl) cyclohexane, 1,3-bis (N, N-diglycidylaminomethyl) toluene, 1,3-bis (N, N-diglycidylaminomethyl) ) Epoxy compounds having two or more epoxy groups in the molecule such as benzene, N, N, N, N'-tetraglycidyl-m-xylenediamine, 2,4-tolylene diisocyanate, 2,6-tolylene diisocyanate , 1,3-xylylene diisocyanate, 1,4-xylene diisocyanate, diphenylmethane-4,4′-diisocyanate and the like, an isocyanate compound having two or more isocyanate groups in the molecule, tetramethylol-tri-β-aziridini Lupropionate, trimethylol-tri-β-aziridinylpropionate, Examples include aziridin compounds having two or more aziridinyl groups in the molecule, such as limethylolpropane-tri-β-aziridinylpropionate and trimethylolpropane-tri-β- (2-methylaziridine) propionate. . What is necessary is just to adjust the addition amount of a hardening | curing agent according to the adhesive force of a bookstore, and 0.1-5.0 mass parts is suitable with respect to 100 mass parts of (meth) acrylic-type copolymers.
放射線硬化型粘着剤は、前記のアクリル系粘着剤と放射線重合性化合物とを主成分としてなるのが一般的である。放射線重合性化合物とは、例えば紫外線の照射によって三次元網状化しうる分子内に光重合性炭素−炭素二重結合を少なくとも2個以上有する低分量化合物が広く用いられ、具体的には、トリメチロールプロパントリアクリレート、テトラメチロールメタンテトラアクリレート、ペンタエリスリトールトリアクリレート、ペンタエリスリトールテトラアクリレート、ジペンタエリスリトールモノヒドロキシペンタアクリレート、ジペンタエリスリトールヘキサアクリレート、1,4−ブチレングリコールジアクリレート、1,6ヘキサンジオールジアクリレート、ポリエチレングリコールジアクリレートや、オリゴエステルアクリレート等が広く適用可能である。 The radiation curable pressure-sensitive adhesive generally comprises the above acrylic pressure-sensitive adhesive and a radiation polymerizable compound as main components. As the radiation-polymerizable compound, for example, a low molecular weight compound having at least two photopolymerizable carbon-carbon double bonds in a molecule that can be three-dimensionally reticulated by irradiation with ultraviolet rays is widely used. Specifically, trimethylol is used. Propane triacrylate, tetramethylol methane tetraacrylate, pentaerythritol triacrylate, pentaerythritol tetraacrylate, dipentaerythritol monohydroxypentaacrylate, dipentaerythritol hexaacrylate, 1,4-butylene glycol diacrylate, 1,6 hexanediol diacrylate Polyethylene glycol diacrylate, oligoester acrylate, and the like are widely applicable.
また、上記の様なアクリレート系化合物のほかに、ウレタンアクリレート系オリゴマーを用いる事も出来る。ウレタンアクリレート系オリゴマーは、ポリエステル型またはポリエーテル型などのポリオール化合物と、多価イソシアナート化合物(例えば、2,4−トリレンジイソシアナート、2,6−トリレンジイソシアナート、1,3−キシリレンジイソシアナート、1,4−キシリレンジイソシアナート、ジフェニルメタン4,4−ジイソシアナートなど)を反応させて得られる末端イソシアナートウレタンプレポリマーに、ヒドロキシル基を有するアクリレートあるいはメタクリレート(例えば、2−ヒドロキシエチルアクリレート、2−ヒドロキシエチルメタクリレート、2−ヒドロキシプロピルアクリレート、2−ヒドロキシプロピルメタクリレート、ポリエチレングリコールアクリレート、ポリエチレングリコールメタクリレートなど)を反応させて得られる。
In addition to the above acrylate compounds, urethane acrylate oligomers can also be used. The urethane acrylate oligomer includes a polyol compound such as a polyester type or a polyether type, and a polyvalent isocyanate compound (for example, 2,4-tolylene diisocyanate, 2,6-tolylene diisocyanate, 1,3-xylylene diene). A terminal isocyanate urethane prepolymer obtained by reacting isocyanate, 1,4-xylylene diisocyanate,
放射線硬化型粘着剤中のアクリル系粘着剤と放射線重合性化合物との配合比としては、アクリル系粘着剤100質量部に対して放射線重合性化合物を50〜200質量部、好ましくは50〜150質量部の範囲で配合されるのが望ましい。この配合比の範囲である場合、放射線照射後に粘着剤層の粘着力は大きく低下する。 As a compounding ratio of the acrylic pressure-sensitive adhesive and the radiation-polymerizable compound in the radiation-curable pressure-sensitive adhesive, the radiation-polymerizable compound is 50 to 200 parts by weight, preferably 50 to 150 parts by weight with respect to 100 parts by weight of the acrylic pressure-sensitive adhesive. It is desirable to blend in the range of parts. In the case of this blending ratio range, the adhesive strength of the pressure-sensitive adhesive layer is greatly reduced after radiation irradiation.
更には、放射線硬化型粘着剤は、上記の様にアクリル系粘着剤に放射線重合性化合物を配合する替わりに、アクリル系粘着剤自体を放射線重合性アクリル酸エステル共重合体とする事も可能である。 Furthermore, the radiation-curable pressure-sensitive adhesive can be made into a radiation-polymerizable acrylic ester copolymer instead of blending the radiation-polymerizable compound with the acrylic pressure-sensitive adhesive as described above. is there.
また、放射線により粘着剤層を重合させる場合には、光重合性開始剤、例えばイソプロピルベンゾインエーテル、イソブチルベンゾインエーテル、ベンゾフェノン、ミヒラーズケトン、クロロチオキサントン、ベンジルメチルケタール、α−ヒドロキシシクロヘキシルフェニルケトン、2−ヒドロキシメチルフェニルプロパン等を併用する事が出来る。これらのうち少なくとも1種類を粘着剤層に添加する事により、効率よく重合反応を進行させる事が出来る。 When the pressure-sensitive adhesive layer is polymerized by radiation, a photopolymerization initiator such as isopropyl benzoin ether, isobutyl benzoin ether, benzophenone, Michler's ketone, chlorothioxanthone, benzyl methyl ketal, α-hydroxycyclohexyl phenyl ketone, 2-hydroxy Methylphenylpropane or the like can be used in combination. By adding at least one of these to the pressure-sensitive adhesive layer, the polymerization reaction can proceed efficiently.
また、本発明における裏面保護フィルム、支持固定用テープはピックアップ工程において良好なピックアップ性や場合によってはエキスパンド性等も求められるため、該裏面保護フィルム、支持固定用テープにはダイシングテープを用いるのが好ましい。又、ダイボンディング用の接着フィルムと裏面保護テープが積層された一体型のものを適用する場合は、ダイシングダイボンドフィルムを用いるのが好ましい。 In addition, since the back surface protective film and the supporting and fixing tape in the present invention are required to have good pick-up property and, in some cases, expandability in the pickup process, a dicing tape is used for the back surface protecting film and the supporting and fixing tape. preferable. In addition, when an integrated type in which an adhesive film for die bonding and a back surface protective tape are laminated is applied, it is preferable to use a dicing die bond film.
以下、好ましい実施態様に基づき、本発明をさらに詳細に説明するが、本発明はこれに限定されるものでない。 Hereinafter, the present invention will be described in more detail based on preferred embodiments, but the present invention is not limited thereto.
8インチウェハのパターン面側にウェハと略同径となるように紫外線(UV)硬化型表面保護テープ(SP−575B−150(古河電工製))を貼合し、バックグラインダー(DFD8540(ディスコ社製))にてウェハ厚が50μmになるまで研削した。次いで、研削されたウェハ裏面側にウェハと略同径になるようにダイアタッチフィルム(DAF)を貼合し、更に該DAFの上にウェハと略同径になるように、UV硬化型ダイシングテープ(UC−353EP−110(古河電工製))を貼合した。次いで、半導体ウェハのパターン面側のストリート部に沿って、ダイサー(DFD6340(ディスコ社製))にてダイシングテープおよびDAFを切断した後、その面側からプラズマを照射して、プラズマエチングし、ウェハをダイシングしてチップに分割した。プラズマエチングには、図7の説明図で示される以下のプラズマエッチング装置を用いた。 An ultraviolet (UV) curable surface protective tape (SP-575B-150 (Furukawa Electric)) is bonded to the pattern surface side of an 8-inch wafer so as to have the same diameter as the wafer, and a back grinder (DFD8540 (Disco Corporation) The wafer was ground until the wafer thickness became 50 μm. Next, a die attach film (DAF) is pasted on the back side of the ground wafer so as to have the same diameter as the wafer, and further, a UV curable dicing tape so as to have the same diameter as the wafer on the DAF. (UC-353EP-110 (Furukawa Electric)) was bonded. Next, after cutting the dicing tape and DAF with a dicer (DFD6340 (manufactured by Disco)) along the street portion on the pattern surface side of the semiconductor wafer, plasma irradiation is performed by irradiating plasma from the surface side, The wafer was diced and divided into chips. For plasma etching, the following plasma etching apparatus shown in the explanatory diagram of FIG. 7 was used.
図7において、真空チャンバ21の内部はプラザ処理を行うための密閉された処理空間となっており、高周波側電極22、ガス供給電極23が対向して配置されている。高周波側電極22には半導体ウェハ24が周囲を絶縁リング25により囲まれ載置され真空吸引、又は静電吸引により保持されている。ガス供給電極23に設けられたガス供給孔26には制御バブル27を介してプラズマ発生用ガス供給部28によりフッ素系のプラズマ発生用ガスが供給される。供給されたプラズマ発生用ガスは、ガス供給電極23の下面に装着された多孔質プレート29を介して高周波側電極22上の半導体ウェハ24に対して均一に吹き付けられる。
この状態で、高周波電源部30を駆動して高周波側電極22に高周波電圧を印加することにより、ガス供給電極23と高周波側電極22との間にはフッ素系ガスのプラズマが発生し、これにより半導体ウェハ24のストリート部分のみをプラズマエッチングによって除去するプラズマダイシングが行われる。このプラズマダイシング過程においては、冷却ユニット31を駆動して冷媒を高周波電極22内に循環させ、プラズマの熱によって半導体ウェハ24が昇温するのを防止するものである。
In FIG. 7, the inside of the
In this state, by driving the high-
また、プラズマ発生用ガスとしてSF6及びO2の混合ガスを用い、0.5μm/sのエッチングレートでプラズマエッチングを行った。
更に、市販の非UV硬化型ダイシングテープを分割されたUV硬化型ダイシングテープ側に貼合しリングフレームにて支持固定し、更にパターン面側のUV硬化型表面保護テープにUVを照射した後、剥離させた。その後、ダイシングテープ側からUVを照射しDAFに直接貼合されているUV硬化型ダイシングテープの粘着力を低減させ、ピックアップ工程にて、裏面側にDAFが貼合された状態のチップをピックアップした。
上記処理においては、ダイシングにおいて、チッピングは観測されず、また良好にピックアップすることができた。
Further, plasma etching was performed at an etching rate of 0.5 μm / s using a mixed gas of SF 6 and O 2 as a plasma generating gas.
Furthermore, after bonding a commercially available non-UV curable dicing tape to the divided UV curable dicing tape side, supporting and fixing with a ring frame, and further irradiating the UV curable surface protection tape on the pattern surface side with UV, It was made to peel. Then, the adhesive force of the UV curable dicing tape directly irradiated to the DAF was reduced by irradiating UV from the dicing tape side, and the chip with the DAF bonded to the back side was picked up in the pickup process. .
In the above treatment, no chipping was observed during dicing, and good pick-up was possible.
1 半導体ウェハ
2 パターン面
3 表面保護テープ
4 裏面保護テープ
5 表面保護テープの粘着剤層
6 裏面保護テープの粘着剤層
7 レーザー光照射手段
8 レーザー光
9 溝
10 プラズマ
11 エッチングガス供給手段
12 接着フィルム(DAF)
13 支持固定用テープ
14 支持固定用テープの粘着剤層
15 ピン
16 コレット
21 真空チャンバ
22 高周波電極
23 ガス供給電極
24 半導体ウェハ
25 絶縁リング
26 ガス供給孔
27 制御バブル
28 プラズマ発生用ガス供給部
29 多孔質プレート
30 高周波電源部
31 冷却ユニット
51 表面保護テープの基材フィルム
52 放射線硬化型粘着剤層
52a 放射線照射前の放射線硬化型粘着剤層
52b 放射線照射後の放射線硬化型粘着剤層
61 表面保護テープの基材フィルム
62 放射線硬化型粘着剤層
62a 放射線照射前の放射線硬化型粘着剤層
62b 放射線照射後の放射線硬化型粘着剤層
DESCRIPTION OF
DESCRIPTION OF
Claims (9)
(a)パターン面側に表面保護テープを貼合された状態で半導体ウェハの裏面を研削する工程、
(b)半導体ウェハのストリートに沿って該表面保護テープのみを切断し溝を入れる工程
(c)前記(b)工程の前、又は(b)工程の後に、支持固定用テープをリングフレームにて支持固定した状態で、半導体ウェハの裏面側に該支持固定用テープを貼合する工程、
(d)溝を入れ個片化された表面保護テープ側からプラズマ処理し、該溝においてむき出しにされた半導体ウェハをエッチングしてチップに個片化する工程、
(e)パターン面側の個片化された表面保護テープを剥離する工程、及び
(f)チップをピックアップし、ダイボンディング工程に移す工程。 A semiconductor wafer processing method comprising the following steps.
(A) The process of grinding the back surface of a semiconductor wafer in the state by which the surface protection tape was bonded by the pattern surface side,
(B) A step of cutting only the surface protection tape along the street of the semiconductor wafer and making a groove (c) Before the step (b) or after the step (b), the supporting and fixing tape is used in a ring frame. In the state of supporting and fixing, the step of bonding the supporting and fixing tape to the back surface side of the semiconductor wafer,
(D) a step of performing plasma treatment from the side of the surface protection tape that has been separated into individual grooves, and etching the semiconductor wafer exposed in the grooves into individual chips;
(E) A step of peeling the separated surface protective tape on the pattern surface side, and (f) A step of picking up a chip and moving to a die bonding step.
(a)パターン面側に表面保護テープを貼合された状態で半導体ウェハの裏面を研削し、研削された裏面側に接着フィルムを貼合する工程、
(b)半導体ウェハのストリートに沿って該表面保護テープのみを切断し溝を入れる工程
(c)前記(b)工程の前、又は、(b)工程の後に、支持固定用テープをリングフレームにて支持固定した状態で、接着フィルム側に該支持固定用テープを貼合する工程、
(d)溝を入れ個片化された表面保護テープ側からプラズマ処理し、該溝においてむき出しにされた半導体ウェハと該半導体ウェハ裏面側にある接着フィルムを一括してエッチングしてチップに個片化する工程、
(e)パターン面側の個片化された表面保護テープを剥離する工程、及び
(f)チップをピックアップし、ダイボンディング工程に移す工程。 A semiconductor wafer processing method comprising the following steps.
(A) The process of grinding the back surface of a semiconductor wafer in the state by which the surface protection tape was bonded to the pattern surface side, and bonding an adhesive film to the ground back surface side,
(B) Step of cutting only the surface protection tape along the street of the semiconductor wafer and inserting a groove (c) Before the step (b) or after the step (b), the supporting and fixing tape is used as a ring frame. In the state of supporting and fixing, the step of pasting the supporting and fixing tape on the adhesive film side,
(D) Plasma treatment is performed from the surface protection tape side into which grooves are cut and separated, and the semiconductor wafer exposed in the grooves and the adhesive film on the back surface side of the semiconductor wafer are collectively etched to obtain individual chips. Process
(E) A step of peeling the separated surface protective tape on the pattern surface side, and (f) A step of picking up a chip and moving to a die bonding step.
(a)パターン面側に表面保護テープを貼合された状態で半導体ウェハの裏面を研削し、研削された裏面側に接着フィルムを貼合する工程、
(b)半導体ウェハのストリートに沿って該接着フィルムのみを切断し溝を入れる工程、
(c)半導体ウェハのストリートに沿って該表面保護テープのみを切断し溝を入れる工程、
(d)前記(c)工程の前、又は、(c)工程の後に、支持固定用テープをリングフレームにて支持固定した状態で、個片化された該接着フィルム側に該支持固定用テープを貼合する工程、
(e)溝を入れ個片化された表面保護テープ側からプラズマ処理し、該溝においてむき出しにされた半導体ウェハをエッチングしてチップに個片化する工程、
(f)パターン面側の個片化された表面保護テープを剥離する工程、及び
(g)チップをピックアップし、ダイボンディング工程に移す工程。 A semiconductor wafer processing method comprising the following steps.
(A) The process of grinding the back surface of a semiconductor wafer in the state by which the surface protection tape was bonded to the pattern surface side, and bonding an adhesive film to the ground back surface side,
(B) cutting the adhesive film only along the streets of the semiconductor wafer to form grooves;
(C) cutting only the surface protection tape along the streets of the semiconductor wafer to form grooves,
(D) Before or after the step (c), or after the step (c), the support and fixing tape is placed on the side of the separated adhesive film in a state where the support and fixing tape is supported and fixed by a ring frame. The process of pasting
(E) a step of performing plasma treatment from the side of the surface protection tape that has been separated into individual grooves, and etching the semiconductor wafer exposed in the grooves into individual chips,
(F) A step of peeling the separated surface protective tape on the pattern surface side, and (g) a step of picking up a chip and moving to a die bonding step.
(a)パターン面側に表面保護テープを貼合された状態で半導体ウェハの裏面を研削する工程、
(b)該表面保護テープを半導体ウェハから剥離し、別の表面保護テープをパターン面側に貼合する工程、
(c)半導体ウェハのストリートに沿ってパターン面側に貼合されている表面保護テープのみを切断し溝を入れる工程、
(d)前記(b)工程の前、又は(b)工程の後、又は(c)工程の後に支持固定用テープをリングフレームにて支持固定した状態で、半導体ウェハの裏面側に該支持固定用テープを貼合する工程、
(e)溝を入れ個片化された表面保護テープ側からプラズマ処理し、該溝においてむき出しにされた半導体ウェハをエッチングしてチップに個片化する工程、
(f)パターン面側の個片化された表面保護テープを剥離する工程、及び
(g)チップをピックアップし、ダイボンディング工程に移す工程。 A semiconductor wafer processing method comprising the following steps.
(A) The process of grinding the back surface of a semiconductor wafer in the state by which the surface protection tape was bonded by the pattern surface side,
(B) peeling the surface protective tape from the semiconductor wafer and bonding another surface protective tape to the pattern surface side;
(C) cutting only the surface protection tape bonded to the pattern surface side along the street of the semiconductor wafer and putting a groove;
(D) Before the step (b), after the step (b), or after the step (c), the supporting and fixing tape is supported and fixed on the back surface side of the semiconductor wafer by a ring frame. The process of pasting the tape for use,
(E) a step of performing plasma treatment from the side of the surface protection tape that has been separated into individual grooves, and etching the semiconductor wafer exposed in the grooves into individual chips,
(F) A step of peeling the separated surface protective tape on the pattern surface side, and (g) a step of picking up a chip and moving to a die bonding step.
(a)パターン面側に表面保護テープを貼合された状態で半導体ウェハの裏面を研削する工程、
(b)該表面保護テープを半導体ウェハから剥離する工程、
(c)別の表面保護テープをパターン面側に貼合する工程、
(d)前記(b)工程の前、又は、(b)工程の後、又は(c)工程の後に研削された裏面側に接着フィルムを貼合する工程、
(e)半導体ウェハのストリートに沿ってパターン面側に貼合されている表面保護テープのみを切断し溝を入れる工程、
(f)前記(b)〜(e)の工程のいずれかの前、又は、後に支持固定用テープをリングフレームにて支持固定した状態で、接着フィルム側に該支持固定用テープを貼合する工程、
(g)溝を入れ個片化された表面保護テープ側からプラズマ処理し、該溝においてむき出しにされた半導体ウェハと該半導体ウェハ裏面側にある接着フィルムを一括してエッチングしてチップに個片化する工程、
(h)パターン面側の個片化された表面保護テープを剥離する工程、及び
(i)チップをピックアップし、ダイボンディング工程に移す工程。 A semiconductor wafer processing method comprising the following steps.
(A) The process of grinding the back surface of a semiconductor wafer in the state by which the surface protection tape was bonded by the pattern surface side,
(B) a step of peeling the surface protection tape from the semiconductor wafer;
(C) The process of bonding another surface protection tape to the pattern surface side,
(D) The process of bonding an adhesive film on the back surface ground before the said (b) process or after the (b) process or after the (c) process,
(E) cutting only the surface protection tape bonded to the pattern surface side along the street of the semiconductor wafer and putting a groove;
(F) Before or after any of the steps (b) to (e), the support fixing tape is bonded to the adhesive film side in a state where the support fixing tape is supported and fixed by the ring frame. Process,
(G) Plasma treatment is performed from the surface protection tape side into which grooves are cut and separated, and the semiconductor wafer exposed in the grooves and the adhesive film on the back surface side of the semiconductor wafer are collectively etched to obtain individual chips. Process
(H) A step of peeling the separated surface protective tape on the pattern surface side, and (i) a step of picking up a chip and moving to a die bonding step.
(a)パターン面側に表面保護テープを貼合された状態で半導体ウェハの裏面を研削する工程、
(b)該表面保護テープを半導体ウェハから剥離する工程、
(c)別の表面保護テープをパターン面側に貼合する工程、
(d)前記(b)工程の前、又は、(b)工程の後、又は(c)工程の後に研削された裏面側に接着フィルムを貼合する工程、
(e)半導体ウェハのストリートに沿って該接着フィルムのみを切断し溝を入れる工程、
(f)半導体ウェハのストリートに沿ってパターン面側に貼合されている表面保護テープのみを切断し溝を入れる工程、
(g)前記(b)〜(f)の工程のいずれかの前、又は、後に支持固定用テープをリングフレームにて支持固定した状態で、個片化された該接着フィルム側に該支持固定用テープを貼合する工程、
(h)溝を入れ個片化された表面保護テープ側からプラズマ処理し、該溝においてむき出しにされた半導体ウェハをエッチングしてチップに個片化する工程、
(i)パターン面側の個片化された表面保護テープを剥離する工程、及び
(j)チップをピックアップし、ダイボンディング工程に移す工程。 A semiconductor wafer processing method comprising the following steps.
(A) The process of grinding the back surface of a semiconductor wafer in the state by which the surface protection tape was bonded by the pattern surface side,
(B) a step of peeling the surface protection tape from the semiconductor wafer;
(C) The process of bonding another surface protection tape to the pattern surface side,
(D) The process of bonding an adhesive film on the back surface ground before the said (b) process or after the (b) process or after the (c) process,
(E) cutting the adhesive film only along the streets of the semiconductor wafer to form grooves,
(F) a step of cutting only the surface protection tape bonded to the pattern surface side along the street of the semiconductor wafer and putting a groove;
(G) Before or after any of the steps (b) to (f), the supporting and fixing tape is supported and fixed to the separated adhesive film side in a state where the supporting and fixing tape is supported and fixed by a ring frame. The process of pasting the tape for use,
(H) A step of performing plasma treatment from the surface protection tape side into which the groove is put and separated, and etching the semiconductor wafer exposed in the groove to divide it into chips,
(I) A step of peeling the separated surface protective tape on the pattern surface side, and (j) A step of picking up a chip and moving to a die bonding step.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008176885A JP5075035B2 (en) | 2006-12-05 | 2008-07-07 | Semiconductor wafer processing method |
Applications Claiming Priority (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006328854 | 2006-12-05 | ||
JP2006328854 | 2006-12-05 | ||
JP2007086046 | 2007-03-28 | ||
JP2007086046 | 2007-03-28 | ||
JP2007174634 | 2007-07-02 | ||
JP2007174634 | 2007-07-02 | ||
JP2008176885A JP5075035B2 (en) | 2006-12-05 | 2008-07-07 | Semiconductor wafer processing method |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007314070A Division JP5064985B2 (en) | 2006-12-05 | 2007-12-04 | Semiconductor wafer processing method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009033155A true JP2009033155A (en) | 2009-02-12 |
JP5075035B2 JP5075035B2 (en) | 2012-11-14 |
Family
ID=40403234
Family Applications (4)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007314070A Expired - Fee Related JP5064985B2 (en) | 2006-12-05 | 2007-12-04 | Semiconductor wafer processing method |
JP2008176886A Active JP4805312B2 (en) | 2006-12-05 | 2008-07-07 | Semiconductor wafer processing method |
JP2008176884A Active JP4805311B2 (en) | 2006-12-05 | 2008-07-07 | Semiconductor wafer processing method |
JP2008176885A Expired - Fee Related JP5075035B2 (en) | 2006-12-05 | 2008-07-07 | Semiconductor wafer processing method |
Family Applications Before (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007314070A Expired - Fee Related JP5064985B2 (en) | 2006-12-05 | 2007-12-04 | Semiconductor wafer processing method |
JP2008176886A Active JP4805312B2 (en) | 2006-12-05 | 2008-07-07 | Semiconductor wafer processing method |
JP2008176884A Active JP4805311B2 (en) | 2006-12-05 | 2008-07-07 | Semiconductor wafer processing method |
Country Status (1)
Country | Link |
---|---|
JP (4) | JP5064985B2 (en) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014523114A (en) * | 2011-06-15 | 2014-09-08 | アプライド マテリアルズ インコーポレイテッド | Hybrid laser / plasma etching wafer dicing using substrate carrier |
JP2015173279A (en) * | 2011-03-14 | 2015-10-01 | プラズマ − サーム、エルエルシー | Method and apparatus for plasma dicing semiconductor wafer |
JP2017076647A (en) * | 2015-10-13 | 2017-04-20 | 株式会社ディスコ | Wafer processing method |
WO2017082211A1 (en) * | 2015-11-09 | 2017-05-18 | 古河電気工業株式会社 | Mask-integrated surface protection film |
WO2017082212A1 (en) * | 2015-11-09 | 2017-05-18 | 古河電気工業株式会社 | Mask-integrated surface protection tape |
WO2017170438A1 (en) * | 2016-03-31 | 2017-10-05 | 古河電気工業株式会社 | Mask integrated-type surface protection tape |
WO2018043391A1 (en) * | 2016-08-29 | 2018-03-08 | 古河電気工業株式会社 | Mask-integrated surface protection tape |
CN113410164A (en) * | 2021-06-15 | 2021-09-17 | 西安微电子技术研究所 | Single-chip DAF adhesive tape die bonding method |
Families Citing this family (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101094450B1 (en) * | 2009-06-05 | 2011-12-15 | 에스티에스반도체통신 주식회사 | Dicing method using a plasma etching |
CN102237286B (en) * | 2010-05-06 | 2014-08-06 | 万国半导体(开曼)股份有限公司 | Tube core chip mounting method for ultrathin wafer process |
US8642448B2 (en) * | 2010-06-22 | 2014-02-04 | Applied Materials, Inc. | Wafer dicing using femtosecond-based laser and plasma etch |
JP5891436B2 (en) * | 2012-06-21 | 2016-03-23 | パナソニックIpマネジメント株式会社 | Manufacturing method of vertical structure light emitting device |
JP5891437B2 (en) * | 2012-06-21 | 2016-03-23 | パナソニックIpマネジメント株式会社 | Manufacturing method of vertical structure light emitting device |
JP6219565B2 (en) * | 2012-12-26 | 2017-10-25 | 株式会社ディスコ | Wafer processing method |
JP5886821B2 (en) | 2013-01-04 | 2016-03-16 | ピーエスケー インコーポレイテッド | Substrate processing apparatus and method |
US9105710B2 (en) * | 2013-08-30 | 2015-08-11 | Applied Materials, Inc. | Wafer dicing method for improving die packaging quality |
JP6250429B2 (en) * | 2014-02-13 | 2017-12-20 | エスアイアイ・セミコンダクタ株式会社 | Semiconductor device and manufacturing method thereof |
JP2016100346A (en) * | 2014-11-18 | 2016-05-30 | 株式会社ディスコ | Wafer processing method |
JP6738591B2 (en) * | 2015-03-13 | 2020-08-12 | 古河電気工業株式会社 | Semiconductor wafer processing method, semiconductor chip, and surface protection tape |
JP6522998B2 (en) * | 2015-03-13 | 2019-05-29 | 古河電気工業株式会社 | Semiconductor wafer processing method, semiconductor chip and surface protection tape for semiconductor wafer processing |
JP6492288B2 (en) * | 2015-10-01 | 2019-04-03 | パナソニックIpマネジメント株式会社 | Device chip manufacturing method |
CN107210207A (en) | 2015-11-09 | 2017-09-26 | 古河电气工业株式会社 | The manufacture method of semiconductor chip and the one-piece type surface protection band of mask for the manufacture method |
JP6796983B2 (en) * | 2016-09-30 | 2020-12-09 | 株式会社ディスコ | Mask forming method and wafer processing method |
TWI679691B (en) * | 2016-11-30 | 2019-12-11 | 美商帕斯馬舍門有限責任公司 | Method and apparatus for plasma dicing a semi-conductor wafer |
KR102191706B1 (en) | 2017-02-24 | 2020-12-16 | 후루카와 덴키 고교 가부시키가이샤 | Mask-integrated surface protection tape and method for manufacturing semiconductor chips using the same |
DE102017208405B4 (en) * | 2017-05-18 | 2024-05-02 | Disco Corporation | Method for processing a wafer and protective film |
KR102030409B1 (en) * | 2017-07-28 | 2019-10-10 | (주) 예스티 | A method and system for dicing wafer |
JP7149517B2 (en) * | 2018-08-27 | 2022-10-07 | パナソニックIpマネジメント株式会社 | Element chip manufacturing method |
JP7214309B2 (en) * | 2018-10-26 | 2023-01-30 | 株式会社ディスコ | Wafer processing method |
CN111640695B (en) * | 2020-06-05 | 2023-04-11 | 深圳市长方集团股份有限公司 | Device and process for packaging UVC LED chip on wafer |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002118081A (en) * | 2000-10-10 | 2002-04-19 | Toshiba Corp | Method of manufacturing semiconductor device |
JP2003257896A (en) * | 2002-02-28 | 2003-09-12 | Disco Abrasive Syst Ltd | Method for dicing semiconductor wafer |
JP2005191039A (en) * | 2003-12-24 | 2005-07-14 | Matsushita Electric Ind Co Ltd | Method of processing semiconductor wafer |
JP2006114825A (en) * | 2004-10-18 | 2006-04-27 | Disco Abrasive Syst Ltd | Dividing method of wafer |
JP2008193034A (en) * | 2007-02-08 | 2008-08-21 | Matsushita Electric Ind Co Ltd | Method for manufacturing semiconductor chip |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002093752A (en) * | 2000-09-14 | 2002-03-29 | Tokyo Electron Ltd | Method and device of isolating semiconductor elements |
JP4153325B2 (en) * | 2003-02-13 | 2008-09-24 | 株式会社ディスコ | Semiconductor wafer processing method |
JP4554384B2 (en) * | 2005-01-27 | 2010-09-29 | 株式会社ディスコ | Wafer dividing method |
JP4544231B2 (en) * | 2006-10-06 | 2010-09-15 | パナソニック株式会社 | Manufacturing method of semiconductor chip |
-
2007
- 2007-12-04 JP JP2007314070A patent/JP5064985B2/en not_active Expired - Fee Related
-
2008
- 2008-07-07 JP JP2008176886A patent/JP4805312B2/en active Active
- 2008-07-07 JP JP2008176884A patent/JP4805311B2/en active Active
- 2008-07-07 JP JP2008176885A patent/JP5075035B2/en not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002118081A (en) * | 2000-10-10 | 2002-04-19 | Toshiba Corp | Method of manufacturing semiconductor device |
JP2003257896A (en) * | 2002-02-28 | 2003-09-12 | Disco Abrasive Syst Ltd | Method for dicing semiconductor wafer |
JP2005191039A (en) * | 2003-12-24 | 2005-07-14 | Matsushita Electric Ind Co Ltd | Method of processing semiconductor wafer |
JP2006114825A (en) * | 2004-10-18 | 2006-04-27 | Disco Abrasive Syst Ltd | Dividing method of wafer |
JP2008193034A (en) * | 2007-02-08 | 2008-08-21 | Matsushita Electric Ind Co Ltd | Method for manufacturing semiconductor chip |
Cited By (35)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015173279A (en) * | 2011-03-14 | 2015-10-01 | プラズマ − サーム、エルエルシー | Method and apparatus for plasma dicing semiconductor wafer |
KR101925957B1 (en) * | 2011-06-15 | 2018-12-06 | 어플라이드 머티어리얼스, 인코포레이티드 | Hybrid laser and plasma etch wafer dicing using substrate carrier |
JP2014523114A (en) * | 2011-06-15 | 2014-09-08 | アプライド マテリアルズ インコーポレイテッド | Hybrid laser / plasma etching wafer dicing using substrate carrier |
JP2017076647A (en) * | 2015-10-13 | 2017-04-20 | 株式会社ディスコ | Wafer processing method |
KR102149775B1 (en) * | 2015-11-09 | 2020-08-31 | 후루카와 덴키 고교 가부시키가이샤 | Mask-integrated surface protection film |
EP3376527A4 (en) * | 2015-11-09 | 2019-05-08 | Furukawa Electric Co., Ltd. | Mask-integrated surface protection film |
CN107431004A (en) * | 2015-11-09 | 2017-12-01 | 古河电气工业株式会社 | The one-piece type surface protection band of mask |
CN107533964A (en) * | 2015-11-09 | 2018-01-02 | 古河电气工业株式会社 | The one-piece type surface protection film of mask |
KR20180020951A (en) * | 2015-11-09 | 2018-02-28 | 후루카와 덴키 고교 가부시키가이샤 | Surface protective film with integrated mask |
KR20180021672A (en) * | 2015-11-09 | 2018-03-05 | 후루카와 덴키 고교 가부시키가이샤 | Mask-integrated surface protection tape |
US11707804B2 (en) | 2015-11-09 | 2023-07-25 | Furukawa Electric Co., Ltd. | Mask-integrated surface protective tape |
TWI631608B (en) * | 2015-11-09 | 2018-08-01 | 古河電氣工業股份有限公司 | Mask integrated surface protection tape |
JPWO2017082212A1 (en) * | 2015-11-09 | 2018-08-30 | 古河電気工業株式会社 | Mask-integrated surface protection tape |
JPWO2017082211A1 (en) * | 2015-11-09 | 2018-08-30 | 古河電気工業株式会社 | Mask protection surface protection film |
WO2017082212A1 (en) * | 2015-11-09 | 2017-05-18 | 古河電気工業株式会社 | Mask-integrated surface protection tape |
CN107431004B (en) * | 2015-11-09 | 2021-11-19 | 古河电气工业株式会社 | Mask-integrated surface protection tape |
CN107533964B (en) * | 2015-11-09 | 2021-06-15 | 古河电气工业株式会社 | Mask-integrated surface protection film |
US10916439B2 (en) | 2015-11-09 | 2021-02-09 | Furukawa Electric Co., Ltd. | Mask-integrated surface protective film |
WO2017082211A1 (en) * | 2015-11-09 | 2017-05-18 | 古河電気工業株式会社 | Mask-integrated surface protection film |
KR102042538B1 (en) | 2015-11-09 | 2019-11-08 | 후루카와 덴키 고교 가부시키가이샤 | Mask integral surface protection tape |
EP3376528A4 (en) * | 2015-11-09 | 2019-07-10 | Furukawa Electric Co., Ltd. | Mask-integrated surface protection tape |
US11056388B2 (en) | 2016-03-31 | 2021-07-06 | Furukawa Electric Co., Ltd. | Mask-integrated surface protective tape |
JPWO2017170438A1 (en) * | 2016-03-31 | 2019-02-07 | 古河電気工業株式会社 | Mask-integrated surface protection tape |
KR20180132620A (en) * | 2016-03-31 | 2018-12-12 | 후루카와 덴키 고교 가부시키가이샤 | Mask-integrated surface protection tape |
TWI649798B (en) * | 2016-03-31 | 2019-02-01 | 古河電氣工業股份有限公司 | Mask integrated surface protection tape |
KR102155028B1 (en) | 2016-03-31 | 2020-09-11 | 후루카와 덴키 고교 가부시키가이샤 | Mask-integrated surface protection tape |
WO2017170438A1 (en) * | 2016-03-31 | 2017-10-05 | 古河電気工業株式会社 | Mask integrated-type surface protection tape |
KR102188284B1 (en) | 2016-08-29 | 2020-12-08 | 후루카와 덴키 고교 가부시키가이샤 | Mask-integrated surface protection tape |
US10971387B2 (en) | 2016-08-29 | 2021-04-06 | Furukawa Electric Co., Ltd. | Mask-integrated surface protective tape |
JPWO2018043391A1 (en) * | 2016-08-29 | 2019-06-24 | 古河電気工業株式会社 | Mask integrated surface protection tape |
KR20190034653A (en) * | 2016-08-29 | 2019-04-02 | 후루카와 덴키 고교 가부시키가이샤 | Mask-integrated surface protection tape |
TWI686852B (en) * | 2016-08-29 | 2020-03-01 | 日商古河電氣工業股份有限公司 | Shield integrated surface protection tape |
WO2018043391A1 (en) * | 2016-08-29 | 2018-03-08 | 古河電気工業株式会社 | Mask-integrated surface protection tape |
CN113410164A (en) * | 2021-06-15 | 2021-09-17 | 西安微电子技术研究所 | Single-chip DAF adhesive tape die bonding method |
CN113410164B (en) * | 2021-06-15 | 2024-04-09 | 珠海天成先进半导体科技有限公司 | Single-chip DAF adhesive tape crystal bonding method |
Also Published As
Publication number | Publication date |
---|---|
JP2009033087A (en) | 2009-02-12 |
JP2009033154A (en) | 2009-02-12 |
JP5064985B2 (en) | 2012-10-31 |
JP4805312B2 (en) | 2011-11-02 |
JP5075035B2 (en) | 2012-11-14 |
JP2009033156A (en) | 2009-02-12 |
JP4805311B2 (en) | 2011-11-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5075035B2 (en) | Semiconductor wafer processing method | |
JP6738591B2 (en) | Semiconductor wafer processing method, semiconductor chip, and surface protection tape | |
JP6522998B2 (en) | Semiconductor wafer processing method, semiconductor chip and surface protection tape for semiconductor wafer processing | |
JP6845135B2 (en) | Mask integrated surface protection film | |
KR102042538B1 (en) | Mask integral surface protection tape | |
JP2009141024A (en) | Adhesive tape | |
JP6800213B2 (en) | Mask integrated surface protection tape | |
KR101311647B1 (en) | Wafer processing tape and method of processing semiconductor therewith | |
JP2019087681A (en) | Method for manufacturing semiconductor chip | |
CN110226215B (en) | Mask-integrated surface protective tape with release liner | |
JP2006128577A (en) | Manufacturing method of semiconductor chip and die bond dicing tape used therefor | |
JP6928850B2 (en) | Mask integrated surface protection tape | |
JP5583080B2 (en) | Wafer processing tape and semiconductor processing method using the same | |
JP4234630B2 (en) | Method of manufacturing thin film circuit board having penetrating structure and protective adhesive tape | |
JP5158896B2 (en) | Manufacturing method of semiconductor chip | |
JP2019102710A (en) | Mask-integrated surface protection tape | |
JP2010251480A (en) | Method of manufacturing semiconductor device and tape for wafer processing |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090202 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110120 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110712 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110912 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120207 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120409 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120731 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120824 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5075035 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150831 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |