JP6219565B2 - Wafer processing method - Google Patents
Wafer processing method Download PDFInfo
- Publication number
- JP6219565B2 JP6219565B2 JP2012282771A JP2012282771A JP6219565B2 JP 6219565 B2 JP6219565 B2 JP 6219565B2 JP 2012282771 A JP2012282771 A JP 2012282771A JP 2012282771 A JP2012282771 A JP 2012282771A JP 6219565 B2 JP6219565 B2 JP 6219565B2
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- resin film
- semiconductor wafer
- etching
- back surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000003672 processing method Methods 0.000 title claims description 23
- 239000011347 resin Substances 0.000 claims description 111
- 229920005989 resin Polymers 0.000 claims description 111
- 238000000034 method Methods 0.000 claims description 78
- 238000005530 etching Methods 0.000 claims description 53
- 230000001681 protective effect Effects 0.000 claims description 38
- 238000000227 grinding Methods 0.000 claims description 32
- 238000001020 plasma etching Methods 0.000 claims description 20
- 239000007888 film coating Substances 0.000 claims description 18
- 238000009501 film coating Methods 0.000 claims description 18
- 238000000576 coating method Methods 0.000 claims description 4
- 239000011248 coating agent Substances 0.000 claims description 3
- 239000004065 semiconductor Substances 0.000 description 127
- 239000007789 gas Substances 0.000 description 53
- 229920002120 photoresistant polymer Polymers 0.000 description 31
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 15
- 239000001301 oxygen Substances 0.000 description 15
- 229910052760 oxygen Inorganic materials 0.000 description 15
- 238000004891 communication Methods 0.000 description 13
- 239000003507 refrigerant Substances 0.000 description 13
- 241001133184 Colletotrichum agaves Species 0.000 description 5
- 238000001816 cooling Methods 0.000 description 4
- 239000011149 active material Substances 0.000 description 3
- 239000002313 adhesive film Substances 0.000 description 3
- 238000001179 sorption measurement Methods 0.000 description 3
- 239000004925 Acrylic resin Substances 0.000 description 2
- 229920000178 Acrylic resin Polymers 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000013543 active substance Substances 0.000 description 2
- 239000012670 alkaline solution Substances 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000000593 degrading effect Effects 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 239000002390 adhesive tape Substances 0.000 description 1
- 239000012298 atmosphere Substances 0.000 description 1
- 239000007767 bonding agent Substances 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 239000004800 polyvinyl chloride Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31127—Etching organic layers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Dicing (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Drying Of Semiconductors (AREA)
Description
本発明は、表面に格子状に形成されたストリートによって区画された複数の領域にデバイスが形成されたウエーハをストリートに沿って個々のデバイスに分割するとともに、各デバイスの裏面にダイボンディング用の接着フィルム（DAF）等の樹脂フィルムを装着するウエーハの加工方法に関する。 The present invention divides a wafer in which devices are formed in a plurality of regions partitioned by streets formed in a lattice shape on the surface into individual devices along the streets, and bonds the die bonding to the back surface of each device. The present invention relates to a method for processing a wafer on which a resin film such as a film (DAF) is mounted.
例えば、半導体デバイス製造工程においては、略円板形状である半導体ウエーハの表面に格子状に形成された分割予定ライン（ストリート）によって区画された複数の領域にＩＣ、ＬＳＩ等のデバイスを形成し、該デバイスが形成された各領域をストリートに沿って分割することにより個々の半導体デバイスを製造している。半導体ウエーハを分割する分割装置としては一般に切削装置が用いられており、この切削装置は厚さが２０μｍ程度の切削ブレードによって半導体ウエーハをストリートに沿って切削する。このようにして分割された半導体デバイスは、パッケージングされて携帯電話やパソコン等の電気機器に広く利用されている。 For example, in a semiconductor device manufacturing process, devices such as IC and LSI are formed in a plurality of regions partitioned by division lines (streets) formed in a lattice shape on the surface of a semiconductor wafer having a substantially disk shape, Individual semiconductor devices are manufactured by dividing each region in which the devices are formed along the streets. As a dividing device for dividing a semiconductor wafer, a cutting device is generally used. This cutting device cuts a semiconductor wafer along a street with a cutting blade having a thickness of about 20 μm. The semiconductor devices divided in this way are packaged and widely used in electric devices such as mobile phones and personal computers.
個々に分割された半導体デバイスは、その裏面にポリイミド系樹脂、エポキシ系樹脂、アクリル系樹脂等で形成された厚さ１０〜３０μｍのダイアタッチフィルム(DAF)と呼ばれるダイボンディング用の接着フィルムが装着され、この接着フィルムを介して半導体デバイスを支持するダイボンディングフレームに加熱することによりボンディングされる。また、シリコン基板からなる半導体ウエーハ内に存在する微量の金属不純物の移動を抑制するために、半導体ウエーハの裏面にダイバックサイドフィルム(DSF)と呼ばれる樹脂フィルムを装着する場合がある。半導体デバイスの裏面にダイアタッチフィルム(DAF)やダイバックサイドフィルム(DSF)と呼ばれる樹脂フィルムを装着する方法としては、半導体ウエーハの裏面に樹脂フィルムを貼着し、この樹脂フィルムを介して半導体ウエーハをダイシングテープに貼着した後、半導体ウエーハの表面に形成されたストリートに沿って切削ブレードにより接着フィルムと共に切断することにより、裏面に樹脂フィルムが装着された半導体デバイスを形成している。 Individually divided semiconductor devices have a die bonding adhesive film called a die attach film (DAF) with a thickness of 10 to 30 μm formed of polyimide resin, epoxy resin, acrylic resin, etc. on the back side. Then, the die bonding frame that supports the semiconductor device is bonded by heating through the adhesive film. In addition, a resin film called a die back side film (DSF) may be mounted on the back surface of the semiconductor wafer in order to suppress the movement of a small amount of metal impurities present in the semiconductor wafer made of a silicon substrate. As a method of attaching a resin film called die attach film (DAF) or die back side film (DSF) to the back surface of a semiconductor device, a resin film is attached to the back surface of the semiconductor wafer, and the semiconductor wafer is passed through this resin film. After being attached to the dicing tape, the semiconductor device having the resin film mounted on the back surface is formed by cutting together with the adhesive film with a cutting blade along the street formed on the surface of the semiconductor wafer.
しかるに、上述した樹脂フィルムを装着する方法によると、切削ブレードにより半導体ウエーハとともに樹脂フィルムを切断して個々の半導体デバイスに分割する際に、半導体デバイスの裏面に欠けが生じたり、樹脂フィルムに髭状のバリが発生してワイヤボンディングの際に断線の原因になるという問題がある。 However, according to the method of mounting the resin film described above, when the resin film is cut together with the semiconductor wafer by the cutting blade and divided into individual semiconductor devices, the back surface of the semiconductor device is chipped, or the resin film has a bowl-like shape. There is a problem in that burrs occur and cause wire breakage during wire bonding.
近年、携帯電話やパソコン等の電気機器はより軽量化、小型化が求められており、より薄い半導体デバイスが要求されている。より薄く半導体デバイスを分割する技術として所謂先ダイシング法と呼ばれる分割技術が実用化されている。この先ダイシング法は、半導体ウエーハの表面からストリートに沿って所定の深さ（半導体デバイスの仕上がり厚さに相当する深さ）の分割溝を形成し、その後、半導体ウエーハの表面に保護テープを貼着して半導体ウエーハの裏面を研削することにより裏面に分割溝を表出させ個々の半導体デバイスに分割する技術であり、半導体デバイスの厚さを５０μｍ以下に加工することが可能である。 In recent years, electric devices such as mobile phones and personal computers are required to be lighter and smaller, and thinner semiconductor devices are required. As a technique for dividing a semiconductor device thinner, a dividing technique called a so-called pre-dicing method has been put into practical use. In this tip dicing method, a dividing groove having a predetermined depth (a depth corresponding to the finished thickness of the semiconductor device) is formed along the street from the surface of the semiconductor wafer, and then a protective tape is applied to the surface of the semiconductor wafer. Then, by grinding the back surface of the semiconductor wafer, a dividing groove is exposed on the back surface and the semiconductor device is divided into individual semiconductor devices. The thickness of the semiconductor device can be processed to 50 μm or less.
しかるに、先ダイシング法によって半導体ウエーハを個々の半導体デバイスに分割する場合には、半導体ウエーハの表面からストリートに沿って所定の深さの分割溝を形成した後に半導体ウエーハの表面に保護テープを貼着して裏面を研削して該裏面に分割溝を表出させるので、ダイアタッチフィルム(DAF)やダイバックサイドフィルム(DSF)等の樹脂フィルムを前もって半導体ウエーハの裏面に装着することができない。従って、先ダイシング法によって半導体デバイスを支持するダイボンディングフレームにボンディングする際には、半導体デバイスとダイボンディングフレームとの間にボンド剤を挿入しながら行わなければならず、ボンディング作業を円滑に実施することができないという問題がある。 However, when a semiconductor wafer is divided into individual semiconductor devices by the tip dicing method, a dividing groove having a predetermined depth is formed along the street from the surface of the semiconductor wafer, and then a protective tape is attached to the surface of the semiconductor wafer. Then, since the back surface is ground and the dividing grooves are exposed on the back surface, a resin film such as a die attach film (DAF) or a die back side film (DSF) cannot be mounted on the back surface of the semiconductor wafer in advance. Therefore, when bonding to the die bonding frame that supports the semiconductor device by the first dicing method, the bonding agent must be inserted between the semiconductor device and the die bonding frame, and the bonding operation is performed smoothly. There is a problem that can not be.
このような問題を解消するために、先ダイシング法によって個々の半導体デバイスに分割されたウエーハの裏面にダイアタッチフィルム(DAF)やダイバックサイドフィルム(DSF)等の樹脂フィルムを装着し、この樹脂フィルムを介して半導体デバイスをダイシングテープに貼着した後、各半導体デバイス間の間隙に露出された該樹脂フィルムの部分に、半導体デバイスの表面側から上記間隙を通してレーザー光線を照射し、樹脂フィルムの上記間隙に露出された部分を溶断するようにした半導体デバイスの製造方法が提案されている。（例えば、特許文献１参照。） In order to solve such problems, a resin film such as a die attach film (DAF) or die back side film (DSF) is mounted on the back surface of the wafer divided into individual semiconductor devices by the pre-dicing method, and this resin is used. After adhering the semiconductor device to the dicing tape through the film, the resin film exposed in the gap between the semiconductor devices is irradiated with a laser beam through the gap from the surface side of the semiconductor device, and the resin film There has been proposed a method for manufacturing a semiconductor device in which a portion exposed in the gap is fused. (For example, refer to Patent Document 1.)
しかるに、レーザー光線を照射することによって溶断されたダイアタッチフィルム(DAF)やダイバックサイドフィルム(DSF)等の樹脂フィルムはデバイスの外周からはみ出し、このデバイスの外周からのはみ出し部分がデバイスの表面に形成されたボンディングパッドを汚染する等によってデバイスの品質を低下させるという問題がある。 However, resin films such as die attach film (DAF) and die backside film (DSF) blown by irradiation with a laser beam protrude from the outer periphery of the device, and the protruding portion from the outer periphery of this device is formed on the surface of the device. There is a problem in that the quality of the device is deteriorated due to contamination of the bonded pads.
本発明は上記事実に鑑みてなされたものであり、その主たる技術課題は、個々のデバイスの裏面にダイアタッチフィルム(DAF)やダイバックサイドフィルム(DSF)等の樹脂フィルムをデバイスの品質を低下させることなく装着することができるウエーハの加工方法を提供することにある。 The present invention has been made in view of the above facts, and its main technical problem is to reduce the quality of the device by using a resin film such as a die attach film (DAF) or a die back side film (DSF) on the back surface of each device. It is an object of the present invention to provide a method for processing a wafer that can be mounted without causing any trouble.
上記主たる技術課題を解決するため、本発明によれば、表面に格子状に形成された複数のストリートによって区画された複数の領域にデバイスが形成されたウエーハをストリートに沿って個々のデバイスに分割するとともに、各デバイスの裏面に樹脂フィルムを装着するウエーハの加工方法であって、
ウエーハの表面に保護部材を貼着する保護部材貼着工程と、
該保護部材貼着工程が実施されたウエーハの裏面を研削して所定の厚みに形成する裏面研削工程と、
該裏面研削工程が実施されたウエーハの裏面に樹脂フィルムを装着する樹脂フィルム装着工程と、
該樹脂フィルム装着工程が実施されたウエーハの裏面に装着された樹脂フィルムの表面におけるストリートと対応する領域を除く領域にレジスト膜を被覆するレジスト膜被覆工程と、
該レジスト膜被覆工程が実施されたウエーハの裏面側からプラズマエッチングすることにより、ストリートに沿って樹脂フィルムをエッチングするとともにウエーハをエッチングして、樹脂フィルムおよびウエーハをストリートに沿って個々のデバイスに分割するエッチング工程と、
該プラズマエッチング工程が実施されたウエーハの裏面に装着されている樹脂フィルムの表面に被覆されたレジスト膜を、レジスト膜を除去可能なリムーバーを用いて除去するレジスト膜除去工程と、
個々のデバイスに分割されたウエーハの裏面に装着されている樹脂フィルム側にダイシングテープを貼着するとともにダイシングテープの外周部を環状のフレームによって支持し、ウエーハの表面に貼着された保護部材を剥離するウエーハ支持工程と、を含む、
ことを特徴とするウエーハの加工方法が提供される。
In order to solve the above main technical problem, according to the present invention, a wafer in which devices are formed in a plurality of regions partitioned by a plurality of streets formed in a lattice shape on the surface is divided into individual devices along the streets. And a wafer processing method in which a resin film is attached to the back surface of each device,
A protective member attaching step for attaching a protective member to the surface of the wafer;
A back grinding step of grinding the back surface of the wafer on which the protective member attaching step has been performed to form a predetermined thickness;
A resin film mounting step of mounting a resin film on the back surface of the wafer subjected to the back grinding step;
A resist film coating step for coating a resist film in a region excluding a region corresponding to a street on the surface of the resin film mounted on the back surface of the wafer on which the resin film mounting step is performed;
Plasma etching is performed from the back side of the wafer on which the resist film coating process has been performed, thereby etching the resin film along the street and etching the wafer, thereby dividing the resin film and the wafer into individual devices along the street. An etching process,
A resist film removing step of removing the resist film coated on the surface of the resin film mounted on the back surface of the wafer subjected to the plasma etching step using a remover capable of removing the resist film;
A dicing tape is affixed to the side of the resin film attached to the back of the wafer divided into individual devices, and the outer periphery of the dicing tape is supported by an annular frame, and a protective member affixed to the front surface of the wafer. A wafer support step to be peeled off,
A method for processing a wafer is provided.
上記エッチング工程において、樹脂フィルムをエッチングする際に使用するエッチングガスはO2を用い、ウエーハをエッチングする際に使用するエッチングガスはSF6とC4F8とを交互に用いる。 In the etching step, O 2 is used as an etching gas for etching the resin film, and SF 6 and C 4 F 8 are alternately used as the etching gas for etching the wafer.
本発明によるウエーハの加工方法は、ウエーハの裏面に装着された樹脂フィルムの表面におけるストリートと対応する領域を除く領域にレジスト膜を被覆し、ウエーハの裏面側からプラズマエッチングすることにより、ストリートに沿って樹脂フィルムをエッチングするとともにウエーハをエッチングして、樹脂フィルムおよびウエーハをストリートに沿って個々のデバイスに分割するので、樹脂フィルムは個々のデバイスの外周に沿って確実に除去されるため、樹脂フィルムがデバイスの外周からはみ出すことはない。従って、樹脂がデバイスの外周からはみ出し、このはみ出し部分がデバイスの表面に形成されたボンディングパッドを汚染する等によってデバイスの品質を低下させるという問題が解消される。 The wafer processing method according to the present invention includes a resist film covering a region excluding a region corresponding to the street on the surface of the resin film mounted on the back surface of the wafer, and plasma etching is performed from the back surface side of the wafer. The resin film is etched and the wafer is etched to divide the resin film and the wafer into individual devices along the street, so that the resin film is surely removed along the outer periphery of each device. Does not protrude from the outer periphery of the device. Therefore, the problem that the resin protrudes from the outer periphery of the device and the protruding portion contaminates the bonding pad formed on the surface of the device, thereby degrading the quality of the device is solved.
また、本発明によるウエーハの加工方法は、裏面に樹脂フィルムが装着されたウエーハの表面におけるストリートを除く領域にレジスト膜を被覆し、ウエーハの表面側からプラズマエッチングすることにより、ストリートに沿ってウエーハをエッチングするとともに樹脂フィルムをエッチングして、ウエーハおよび樹脂フィルムをストリートに沿って個々のデバイスに分割するので、樹脂フィルムは個々のデバイスの外周に沿って確実に除去されるため、樹脂フィルムがデバイスの外周からはみ出すことはない。従って、樹脂がデバイスの外周からはみ出し、このはみ出し部分がデバイスの表面に形成されたボンディングパッドを汚染する等によってデバイスの品質を低下させるという問題が解消される。 In addition, the wafer processing method according to the present invention includes a resist film coated on a surface of a wafer having a resin film on the back surface except for the street, and plasma etching is performed from the front side of the wafer, whereby the wafer is processed along the street. And the resin film are etched to divide the wafer and the resin film into individual devices along the streets, so that the resin film is surely removed along the outer periphery of each device, so that the resin film is a device. It does not protrude from the outer periphery. Therefore, the problem that the resin protrudes from the outer periphery of the device and the protruding portion contaminates the bonding pad formed on the surface of the device, thereby degrading the quality of the device is solved.
以下、本発明によるウエーハの加工方法の好適な実施形態について、添付図面を参照して詳細に説明する。 DESCRIPTION OF EMBODIMENTS Hereinafter, preferred embodiments of a wafer processing method according to the present invention will be described in detail with reference to the accompanying drawings.
図１には、本発明に従って加工されるウエーハとしての半導体ウエーハの斜視図が示されている。図１に示す半導体ウエーハ２は、例えば直径が２００mmで厚みが６００μmのシリコンウエーハからなっており、表面２ａに複数のストリート２１が格子状に形成されているとともに、該複数のストリート２１によって区画された複数の領域にＩＣ、ＬＳＩ等のデバイス２２が形成されている。 FIG. 1 shows a perspective view of a semiconductor wafer as a wafer to be processed according to the present invention. A semiconductor wafer 2 shown in FIG. 1 is made of, for example, a silicon wafer having a diameter of 200 mm and a thickness of 600 μm. A plurality of streets 21 are formed in a lattice shape on the surface 2 a and are partitioned by the plurality of streets 21. In addition, devices 22 such as IC and LSI are formed in a plurality of regions.
上記半導体ウエーハ２をストリート２１に沿って個々のデバイス２２に分割するウエーハの加工方法の第１の実施形態について図２乃至図１０を参照して説明する。
先ず、半導体ウエーハ２の表面２aに形成されたデバイス２２を保護するために、半導体ウエーハ２の表面２aに保護部材を貼着する保護部材貼着工程を実施する。即ち、図２に示すように半導体ウエーハ２の表面２aに保護部材としての保護テープ３を貼着する。なお、保護テープ３は、図示の実施形態においては厚さが１００μｍのポリ塩化ビニル（ＰＶＣ）からなるシート状基材の表面にアクリル樹脂系の糊が厚さ５μｍ程度塗布されている。
A first embodiment of a wafer processing method in which the semiconductor wafer 2 is divided into individual devices 22 along the streets 21 will be described with reference to FIGS.
First, in order to protect the device 22 formed on the surface 2 a of the semiconductor wafer 2, a protective member attaching step for attaching a protective member to the surface 2 a of the semiconductor wafer 2 is performed. That is, as shown in FIG. 2, a protective tape 3 as a protective member is attached to the surface 2a of the semiconductor wafer 2. In the illustrated embodiment, the protective tape 3 has an acrylic resin-based paste applied to the surface of a sheet-like substrate made of polyvinyl chloride (PVC) having a thickness of 100 μm to a thickness of about 5 μm.
半導体ウエーハ２の表面２aに保護部材としての保護テープ３を貼着したならば、半導体ウエーハ２の裏面２bを研削して半導体ウエーハ２をデバイスの所定の仕上がり厚みに形成する裏面研削工程を実施する。この裏面研削工程は、図３に示す研削装置４を用いて実施する。図３に示す研削装置４は、被加工物を保持するチャックテーブル４１と、該チャックテーブル４１に保持された被加工物を研削する研削手段４２を具備している。チャックテーブル４１は、保持面である上面に被加工物を吸引保持するように構成されており、図示しない回転駆動機構によって図３において矢印４１aで示す方向に回転せしめられる。研削手段４２は、スピンドルハウジング４２１と、該スピンドルハウジング４２１に回転自在に支持され図示しない回転駆動機構によって回転せしめられる回転スピンドル４２２と、該回転スピンドル４２２の下端に装着されたマウンター４２３と、該マウンター４２３の下面に取り付けられた研削ホイール４２４とを具備している。この研削ホイール４２４は、円環状の基台４２５と、該基台４２５の下面に環状に装着された研削砥石４２６とからなっており、基台４２５がマウンター４２３の下面に締結ボルト４２７によって取り付けられている。 When the protective tape 3 as a protective member is attached to the front surface 2a of the semiconductor wafer 2, a back surface grinding process is performed in which the back surface 2b of the semiconductor wafer 2 is ground to form the semiconductor wafer 2 with a predetermined finished thickness of the device. . This back grinding process is performed using the grinding apparatus 4 shown in FIG. The grinding apparatus 4 shown in FIG. 3 includes a chuck table 41 that holds a workpiece, and a grinding means 42 that grinds the workpiece held on the chuck table 41. The chuck table 41 is configured to suck and hold a workpiece on the upper surface, which is a holding surface, and is rotated in a direction indicated by an arrow 41a in FIG. 3 by a rotation driving mechanism (not shown). The grinding means 42 includes a spindle housing 421, a rotating spindle 422 that is rotatably supported by the spindle housing 421 and rotated by a rotation driving mechanism (not shown), a mounter 423 attached to the lower end of the rotating spindle 422, and the mounter And a grinding wheel 424 attached to the lower surface of 423. The grinding wheel 424 includes an annular base 425 and a grinding wheel 426 that is annularly attached to the lower surface of the base 425, and the base 425 is attached to the lower surface of the mounter 423 by fastening bolts 427. ing.
上述した研削装置４を用いて上記裏面研削工程を実施するには、図３に示すようにチャックテーブル４１の上面（保持面）に上記保護部材貼着工程が実施された半導体ウエーハ２の保護テープ３側を載置する。そして、図示しない吸引手段を作動することによってチャックテーブル４１上に半導体ウエーハ２を保護テープ３を介して吸着保持する（ウエーハ保持工程）。従って、チャックテーブル４１上に保持された半導体ウエーハ２は、裏面２bが上側となる。このようにチャックテーブル４１上に半導体ウエーハ２を保護テープ３を介して吸引保持したならば、チャックテーブル４１を図３において矢印４１aで示す方向に例えば３００ｒｐｍで回転しつつ、研削手段４２の研削ホイール４２４を図３において矢印４２４aで示す方向に例えば６０００ｒｐｍで回転せしめて、図４に示すように研削砥石４２６を被加工面である半導体ウエーハ２の裏面２bに接触せしめ、研削ホイール４２４を図３および図４において矢印４２４bで示すように例えば１μm／秒の研削送り速度で下方（チャックテーブル４１の保持面に対し垂直な方向）に所定量研削送りする。この結果、半導体ウエーハ２の裏面２bが研削されて半導体ウエーハ２は所定の厚み（例えば２５０μm）に形成される。 In order to perform the back surface grinding process using the grinding apparatus 4 described above, as shown in FIG. Place 3 side. Then, by operating a suction means (not shown), the semiconductor wafer 2 is sucked and held on the chuck table 41 via the protective tape 3 (wafer holding step). Therefore, the back surface 2b of the semiconductor wafer 2 held on the chuck table 41 is on the upper side. When the semiconductor wafer 2 is sucked and held on the chuck table 41 via the protective tape 3 in this way, the grinding wheel of the grinding means 42 is rotated while the chuck table 41 is rotated in the direction indicated by the arrow 41a in FIG. 3 is rotated at, for example, 6000 rpm in the direction indicated by an arrow 424a in FIG. 3, and the grinding wheel 426 is brought into contact with the back surface 2b of the semiconductor wafer 2 as the processing surface as shown in FIG. As shown by an arrow 424b in FIG. 4, a predetermined amount is ground and fed downward (in a direction perpendicular to the holding surface of the chuck table 41) at a grinding feed rate of 1 μm / second, for example. As a result, the back surface 2b of the semiconductor wafer 2 is ground to form the semiconductor wafer 2 with a predetermined thickness (for example, 250 μm).
次に、裏面研削工程が実施された半導体ウエーハ２の裏面２bにダイアタッチフィルム(DAF)やダイバックサイドフィルム(DSF)等の樹脂フィルムを装着する樹脂フィルム装着工程を実施する。即ち、図５の(a)および(b)に示すように半導体ウエーハ２の裏面２ｂに樹脂フィルム５を装着する。このとき、８０〜２００°Ｃの温度で加熱しつつ樹脂フィルム５を半導体ウエーハ２の裏面２ｂに押圧して装着する。なお、樹脂フィルム５は、エポキシ系樹脂で形成されており、厚さが１０μｍのフィルム材からなっている。 Next, a resin film mounting process is performed in which a resin film such as a die attach film (DAF) or a die backside film (DSF) is mounted on the back surface 2b of the semiconductor wafer 2 on which the back surface grinding process has been performed. That is, the resin film 5 is mounted on the back surface 2b of the semiconductor wafer 2 as shown in FIGS. At this time, the resin film 5 is pressed against the back surface 2b of the semiconductor wafer 2 while being heated at a temperature of 80 to 200 ° C. The resin film 5 is formed of an epoxy resin and is made of a film material having a thickness of 10 μm.
上述した樹脂フィルム装着工程を実施したならば、半導体ウエーハ２の裏面２bに装着された樹脂フィルム５の表面におけるストリート２１と対応する領域を除く領域にレジスト膜を被覆するレジスト膜被覆工程を実施する。
このレジスト膜被覆工程は、先ず図６の(a)に示すように上記樹脂フィルム装着工程が実施された半導体ウエーハ２の裏面２bに装着されている樹脂フィルム５の表面にポジ型ホトレジストを塗布しホトレジスト膜６を形成する（ホトレジスト塗布工程）。次に、半導体ウエーハ２の裏面２bに装着されている樹脂フィルム５の表面に形成されたホトレジスト膜６のエッチングすべき領域としてのストリート２１と対応する領域を除く領域にマスキングをしてホトレジスト膜６を露光し（露光工程）、露光されたホトレジスト膜６をアルカリ溶液によって現像する（現像工程）。この結果、図６の(b)に示すようにホトレジスト膜６における露光されたストリート２１と対応する領域が除去される。従って、半導体ウエーハ２の裏面２bに装着された樹脂フィルム５の表面には、ストリート２１と対応する領域を除く領域にホトレジスト膜６が被覆されたことになる。
If the above-described resin film mounting process is performed, a resist film coating process is performed in which a resist film is coated on the surface of the resin film 5 mounted on the back surface 2b of the semiconductor wafer 2 except for a region corresponding to the street 21. .
In this resist film coating step, first, as shown in FIG. 6A, a positive photoresist is applied to the surface of the resin film 5 mounted on the back surface 2b of the semiconductor wafer 2 on which the resin film mounting step has been performed. A photoresist film 6 is formed (photoresist coating step). Next, the photoresist film 6 is masked by masking the region except the region corresponding to the street 21 as the region to be etched of the photoresist film 6 formed on the surface of the resin film 5 mounted on the back surface 2b of the semiconductor wafer 2. Is exposed (exposure process), and the exposed photoresist film 6 is developed with an alkaline solution (development process). As a result, the region corresponding to the exposed street 21 in the photoresist film 6 is removed as shown in FIG. Accordingly, the surface of the resin film 5 mounted on the back surface 2b of the semiconductor wafer 2 is covered with the photoresist film 6 in the area except for the area corresponding to the street 21.
上述したレジスト膜被覆工程を実施したならば、半導体ウエーハ２の裏面２b側からプラズマエッチングすることにより、ストリート２１に沿って樹脂フィルム５をエッチングするとともに半導体ウエーハ２をエッチングして、樹脂フィルム５および半導体ウエーハ２をストリート２１に沿って個々のデバイスに分割するエッチング工程を実施する。このプラズマエッチング工程は、図７に示すプラズマエッチング装置を用いて実施する。図７に示すプラズマエッチング装置７は、密閉空間７１ａを形成するハウジング７１を具備している。このハウジング７１は、底壁７１１と上壁７１２と左右側壁７１３、７１４と後側側壁７１５および前側側壁（図示せず）とからなっており、右側側壁６１４には被加工物搬出入用の開口７１４ａが設けられている。開口７１４ａの外側には、開口７１４ａを開閉するためのゲート７２が上下方向に移動可能に配設されている。このゲート７２は、ゲート作動手段７３によって作動せしめられる。ゲート作動手段７３は、エアシリンダ７３１と該エアシリンダ７３１内に配設された図示しないピストンに連結されたピストンロッド７３２とからなっており、エアシリンダ７３１がブラケット７３３を介して上記ハウジング７１の底壁７１１に取り付けられており、ピストンロッド７３２の先端（図において上端）が上記ゲート７２に連結されている。このゲート作動手段７３によってゲート７２が開けられることにより、被加工物としての上述したレジスト膜被覆工程が実施された半導体ウエーハ２を開口７１４ａを通して搬出入することができる。また、ハウジング７１を構成する底壁７１１には排気口７１１ａが設けられており、この排気口７１１ａがガス排出手段７４に接続されている。 When the resist film coating step described above is performed, the resin film 5 is etched along the street 21 and the semiconductor wafer 2 is etched by plasma etching from the back surface 2b side of the semiconductor wafer 2, and the resin film 5 and An etching process for dividing the semiconductor wafer 2 into individual devices along the street 21 is performed. This plasma etching step is performed using a plasma etching apparatus shown in FIG. The plasma etching apparatus 7 shown in FIG. 7 includes a housing 71 that forms a sealed space 71a. The housing 71 includes a bottom wall 711, an upper wall 712, left and right side walls 713 and 714, a rear side wall 715, and a front side wall (not shown). 714a is provided. A gate 72 for opening and closing the opening 714a is disposed outside the opening 714a so as to be movable in the vertical direction. The gate 72 is actuated by the gate actuating means 73. The gate operating means 73 includes an air cylinder 731 and a piston rod 732 connected to a piston (not shown) disposed in the air cylinder 731, and the air cylinder 731 is connected to the bottom of the housing 71 via a bracket 733. It is attached to the wall 711, and the tip (upper end in the figure) of the piston rod 732 is connected to the gate 72. When the gate 72 is opened by the gate operating means 73, the semiconductor wafer 2 on which the above-described resist film coating process as the workpiece is performed can be carried in and out through the opening 714a. An exhaust port 711 a is provided in the bottom wall 711 constituting the housing 71, and the exhaust port 711 a is connected to the gas discharge means 74.
上記ハウジング７１によって形成される密閉空間７１ａには、下部電極７５と上部電極７６が対向して配設されている。下部電極７５は、導電性の材料によって形成されており、円盤状の被加工物保持部７５１と、該被加工物保持部７５１の下面中央部から突出して形成された円柱状の支持部７５２とからなっている。このように被加工物保持部７５１と円柱状の支持部７５２とから構成された下部電極７５は、支持部７５２がハウジング７１の底壁７１１に形成された穴７１１ｂを挿通して配設され、絶縁体７７を介して底壁７１１にシールされた状態で支持されている。このようにハウジング７１の底壁７１１に支持された下部電極７５は、支持部７５２を介して高周波電源７８に電気的に接続されている。 In the sealed space 71a formed by the housing 71, a lower electrode 75 and an upper electrode 76 are disposed to face each other. The lower electrode 75 is formed of a conductive material, and includes a disk-shaped workpiece holding portion 751 and a columnar support portion 752 formed to protrude from the lower surface central portion of the workpiece holding portion 751. It is made up of. In this way, the lower electrode 75 constituted by the workpiece holding portion 751 and the columnar support portion 752 is arranged such that the support portion 752 is inserted through the hole 711 b formed in the bottom wall 711 of the housing 71. It is supported in a state of being sealed to the bottom wall 711 through an insulator 77. In this way, the lower electrode 75 supported by the bottom wall 711 of the housing 71 is electrically connected to the high-frequency power source 78 via the support portion 752.
下部電極７５を構成する被加工物保持部７５１の上部には、上方が開放された円形状の嵌合凹部７５１ａが設けられており、該嵌合凹部７５１ａにポーラスセラミック材によって形成された円盤状の吸着保持部材７５３が嵌合される。嵌合凹部７５１ａにおける吸着保持部材７５３の下側に形成される室７５１ｂは、被加工物保持部７５１および支持部７５２に形成された連通路７５２ａによって吸引手段７９に連通されている。従って、吸着保持部材７５３上に被加工物を載置して吸引手段７９を作動して連通路７５２ａを負圧源に連通することにより室７５１ｂに負圧が作用し、吸着保持部材７５３上に載置された被加工物が吸引保持される。また、吸引手段７９を作動して連通路７５２ａを大気に開放することにより、吸着保持部材７５３上に吸引保持された被加工物の吸引保持が解除される。 A circular fitting recess 751a having an open top is provided on the workpiece holding portion 751 constituting the lower electrode 75, and a disc-like shape formed of a porous ceramic material in the fitting recess 751a. The suction holding member 753 is fitted. A chamber 751b formed below the suction holding member 753 in the fitting recess 751a communicates with the suction means 79 through a communication path 752a formed in the workpiece holding part 751 and the support part 752. Accordingly, by placing the workpiece on the suction holding member 753 and operating the suction means 79 to connect the communication path 752a to the negative pressure source, a negative pressure acts on the chamber 751b, and the suction holding member 753 is placed on the suction holding member 753. The placed workpiece is sucked and held. In addition, by operating the suction means 79 to open the communication path 752a to the atmosphere, the suction holding of the workpiece sucked and held on the suction holding member 753 is released.
下部電極７５を構成する被加工物保持部７５１の下部には、冷却通路７５１cが形成されている。この冷却通路７５１cの一端は支持部７５２に形成された冷媒導入通路７５２ｂに連通され、冷却通路７５１cの他端は支持部７５２に形成された冷媒排出通路７５２ｃに連通されている。冷媒導入通路７５２ｂおよび冷媒排出通路７５２ｃは、冷媒供給手段８０に連通されている。従って、冷媒供給手段８０が作動すると、冷媒が冷媒導入通路７５２ｂ、冷却通路７５１cおよび冷媒排出通路７５２ｃを通して循環せしめられる。この結果、後述するプラズマ処理時に発生する熱は下部電極７５から冷媒に伝達されるので、下部電極７５の異常昇温が防止される。 A cooling passage 751 c is formed in the lower part of the workpiece holding part 751 constituting the lower electrode 75. One end of the cooling passage 751c communicates with a refrigerant introduction passage 752b formed in the support portion 752, and the other end of the cooling passage 751c communicates with a refrigerant discharge passage 752c formed in the support portion 752. The refrigerant introduction passage 752b and the refrigerant discharge passage 752c communicate with the refrigerant supply means 80. Therefore, when the refrigerant supply means 80 operates, the refrigerant is circulated through the refrigerant introduction passage 752b, the cooling passage 751c, and the refrigerant discharge passage 752c. As a result, heat generated during plasma processing, which will be described later, is transmitted from the lower electrode 75 to the refrigerant, so that an abnormal temperature rise of the lower electrode 75 is prevented.
上記上部電極７６は、導電性の材料によって形成されており、円盤状のガス噴出部７６１と、該ガス噴出部７６１の上面中央部から突出して形成された円柱状の支持部７６２とからなっている。このようにガス噴出部７６１と円柱状の支持部７６２とからなる上部電極７６は、ガス噴出部７６１が下部電極７５を構成する被加工物保持部７５１と対向して配設され、支持部７６２がハウジング７１の上壁７１２に形成された穴７１２ａを挿通し、該穴７１２ａに装着されたシール部材８１によって上下方向に移動可能に支持されている。支持部７６２の上端部には作動部材７６３が取り付けられており、この作動部材７６３が昇降駆動手段８２に連結されている。なお、上部電極７６は、支持部７６２を介して接地されている。 The upper electrode 76 is made of a conductive material, and includes a disk-like gas ejection part 761 and a columnar support part 762 formed to project from the center of the upper surface of the gas ejection part 761. Yes. Thus, the upper electrode 76 composed of the gas ejection part 761 and the columnar support part 762 is disposed so that the gas ejection part 761 faces the workpiece holding part 751 constituting the lower electrode 75, and the support part 762. Is inserted through a hole 712a formed in the upper wall 712 of the housing 71, and is supported by a seal member 81 mounted in the hole 712a so as to be movable in the vertical direction. An operation member 763 is attached to the upper end portion of the support portion 762, and this operation member 763 is connected to the elevation drive means 82. The upper electrode 76 is grounded via the support portion 762.
上部電極７６を構成する円盤状のガス噴出部７６１には、下面に開口する複数の噴出口７６１ａが設けられている。この複数の噴出口７６１ａは、ガス噴出部７６１に形成された連通路７６１ｂおよび支持部７６２に形成された連通路７６２ａを介してエッチングガス供給手段であるSF6ガス供給手段８３とC4F8ガス供給手段８４および酸素供給手段８５に連通されている。 The disc-shaped gas ejection portion 761 that constitutes the upper electrode 76 is provided with a plurality of ejection ports 761a that open to the lower surface. The plurality of jet outlets 761a are connected to SF 6 gas supply means 83 and C 4 F 8 which are etching gas supply means via a communication path 761b formed in the gas ejection section 761 and a communication path 762a formed in the support section 762. The gas supply means 84 and the oxygen supply means 85 are communicated.
図示の実施形態におけるプラズマエッチング装置７は、上記ゲート作動手段７３、ガス排出手段７４、高周波電源７８、吸引手段７９、冷媒供給手段８０、昇降駆動手段８２、SF6ガス供給手段８３、C4F8ガス供給手段８４、酸素供給手段８５等を制御する制御手段８６を具備している。この制御手段８６にはガス排出手段７４からハウジング７１によって形成される密閉空間７１ａ内の圧力に関するデータが、冷媒供給手段８０から冷媒温度（即ち電極温度）に関するデータが、SF6ガス供給手段８３とC4F8ガス供給手段８４および酸素供給手段８５からガス流量に関するデータが入力され、これらのデータ等に基づいて制御手段８６は上記各手段に制御信号を出力する。 The plasma etching apparatus 7 in the illustrated embodiment includes the gate actuating means 73, the gas discharging means 74, the high frequency power supply 78, the suction means 79, the refrigerant supply means 80, the lift drive means 82, the SF 6 gas supply means 83, C 4 F. The control means 86 which controls 8 gas supply means 84, oxygen supply means 85 grade | etc., Is provided. The control means 86 includes data relating to the pressure in the sealed space 71 a formed by the housing 71 from the gas discharge means 74, and data relating to the refrigerant temperature (that is, electrode temperature) from the refrigerant supply means 80 to the SF 6 gas supply means 83. Data relating to the gas flow rate is input from the C 4 F 8 gas supply means 84 and the oxygen supply means 85, and the control means 86 outputs control signals to the above means based on these data and the like.
図示の実施形態におけるプラズマエッチング装置７は以上のように構成されており、以下上述したようにレジスト膜被覆工程が実施された半導体ウエーハ２の裏面２b側からプラズマエッチングして、ストリート２１に沿って樹脂フィルム５をエッチングするとともに半導体ウエーハ２をエッチングして、樹脂フィルム５および半導体ウエーハ２をストリート２１に沿って個々のデバイスに分割するエッチング工程について説明する。
先ずゲート作動手段７３を作動してゲート７２を図７において下方に移動せしめ、ハウジング７１の右側側壁７１４に設けられた開口７１４ａを開ける。次に、図示しない搬出入手段によって上述したレジスト膜被覆工程が実施された半導体ウエーハ２を開口７１４ａからハウジング７１によって形成される密閉空間７１ａに搬送し、下部電極７５を構成する被加工物保持部７５１の吸着保持部材７５３上に半導体ウエーハ２の表面に貼着された保護テープ３側を載置する。このとき、昇降駆動手段８２を作動して上部電極７６を上昇せしめておく。そして、吸引手段７９を作動して上述したように室７５１ｂに負圧を作用することにより、吸着保持部材７５３上に載置された半導体ウエーハ２は保護テープ３を介して吸引保持される。従って、吸着保持部材７５３上に保持された半導体ウエーハ２は、裏面２bに貼着されている樹脂フィルム５の表面にストリート２１を除く領域に被覆されたホトレジスト膜６が上側となる。
The plasma etching apparatus 7 in the illustrated embodiment is configured as described above, and performs plasma etching from the back surface 2b side of the semiconductor wafer 2 on which the resist film coating process has been performed as described above, along the street 21. An etching process in which the resin film 5 and the semiconductor wafer 2 are etched and the resin film 5 and the semiconductor wafer 2 are divided into individual devices along the streets 21 will be described.
First, the gate actuating means 73 is actuated to move the gate 72 downward in FIG. 7, and an opening 714a provided in the right side wall 714 of the housing 71 is opened. Next, the semiconductor wafer 2 on which the resist film coating process described above is carried out by unillustrated unloading / unloading means is transferred from the opening 714a to the sealed space 71a formed by the housing 71, and the workpiece holding portion constituting the lower electrode 75 The protective tape 3 attached to the surface of the semiconductor wafer 2 is placed on the suction holding member 753 of 751. At this time, the raising / lowering drive means 82 is operated and the upper electrode 76 is raised. Then, the semiconductor wafer 2 placed on the suction holding member 753 is sucked and held via the protective tape 3 by operating the suction means 79 and applying a negative pressure to the chamber 751b as described above. Therefore, in the semiconductor wafer 2 held on the suction holding member 753, the photoresist film 6 covered with the area excluding the street 21 on the surface of the resin film 5 attached to the back surface 2b is on the upper side.
このように半導体ウエーハ２が吸着保持部材７５３上に吸引保持されたならば、ゲート作動手段７３を作動してゲート７２を図７において上方に移動せしめ、ハウジング７１の右側側壁７１４に設けられた開口７１４ａを閉じる。そして、昇降駆動手段８２を作動して上部電極７６を下降させ、上部電極７６を構成するガス噴射部７６１の下面と下部電極７５を構成する被加工物保持部７５１に保持されたホトレジスト膜６を貼着した半導体ウエーハ２の裏面２bに貼着されている樹脂フィルム５の表面（上面）との間の距離をプラズマエッチング処理に適した所定の電極間距離（例えば１０ｍｍ）に位置付ける。 When the semiconductor wafer 2 is sucked and held on the suction holding member 753 in this way, the gate operating means 73 is operated to move the gate 72 upward in FIG. 7, and the opening provided in the right side wall 714 of the housing 71 is opened. Close 714a. Then, the elevation driving means 82 is operated to lower the upper electrode 76, and the photoresist film 6 held on the lower surface of the gas injection part 761 constituting the upper electrode 76 and the workpiece holding part 751 constituting the lower electrode 75 is removed. The distance between the front surface (upper surface) of the resin film 5 bonded to the back surface 2b of the bonded semiconductor wafer 2 is positioned at a predetermined inter-electrode distance (for example, 10 mm) suitable for the plasma etching process.
次に、ガス排出手段７４を作動してハウジング７１によって形成される密閉空間７１ａ内を真空排気する。密閉空間７１ａ内を真空排気したならば、先ず樹脂フィルム５をストリート２１に沿ってエッチングする樹脂フィルムエッチング工程を実施する。
樹脂フィルムエッチング工程を実施するには、酸素供給手段８５を作動しプラズマ発生用の酸素(O2)を上部電極７６に供給する。酸素供給手段８５から供給された酸素(O2)は、支持部７６２に形成された連通路７６２ａおよびガス噴出部７６１に形成された連通路７６１ｂを通して複数の噴出口７６１ａから下部電極７５の吸着保持部材７５３上に保護テープ３を介して保持された半導体ウエーハ２の裏面２b（上面）に向けて噴出される。そして、密閉空間７１ａ内を所定のガス圧力（例えば２０Pa）に維持する。このように、プラズマ発生用の酸素(O2)を供給した状態で、高周波電源７８から下部電極７５に例えば１００Wの高周波電力を印加するとともに上部電極７６に例えば２０００Wの高周波電力を印加する。これにより、下部電極７５と上部電極７６との間の空間に酸素(O2)からなる異方性を有するプラズマが発生し、このプラズマ化した活性物質が半導体ウエーハ２の裏面２bに装着された樹脂フィルム５（表面にストリート２１対応する領域を除く領域にホトレジスト膜６が被覆されている）に向けて噴出される。この結果、ホトレジスト膜６におけるストリート２１に対応する領域を通してプラズマ化した活性物質が樹脂フィルム５に作用するため、図８の(a)に示すように樹脂フィルム５はストリート２１に沿ってエッチング除去され、除去溝５１が形成される。
Next, the gas discharge means 74 is operated to evacuate the sealed space 71 a formed by the housing 71. If the inside of the sealed space 71a is evacuated, first, a resin film etching step for etching the resin film 5 along the street 21 is performed.
In order to perform the resin film etching process, the oxygen supply means 85 is operated to supply oxygen (O 2 ) for generating plasma to the upper electrode 76. Oxygen (O 2 ) supplied from the oxygen supply means 85 is adsorbed and held by the lower electrode 75 from the plurality of jet outlets 761a through the communication passage 762a formed in the support portion 762 and the communication passage 761b formed in the gas ejection portion 761. It is ejected toward the back surface 2b (upper surface) of the semiconductor wafer 2 held on the member 753 via the protective tape 3. Then, the inside of the sealed space 71a is maintained at a predetermined gas pressure (for example, 20 Pa). In this way, for example, 100 W of high frequency power is applied from the high frequency power supply 78 to the lower electrode 75 and 2000 W of high frequency power is applied to the upper electrode 76 in a state where oxygen (O 2 ) for plasma generation is supplied. As a result, an anisotropy plasma made of oxygen (O 2 ) is generated in the space between the lower electrode 75 and the upper electrode 76, and this plasma-activated active material is mounted on the back surface 2 b of the semiconductor wafer 2. It is ejected toward the resin film 5 (the photoresist film 6 is coated on the surface except the region corresponding to the street 21). As a result, since the active substance that has been converted into plasma through the region corresponding to the street 21 in the photoresist film 6 acts on the resin film 5, the resin film 5 is etched away along the street 21 as shown in FIG. A removal groove 51 is formed.
なお、上記樹脂フィルムエッチング工程は、例えば以下の条件で行われる。
密閉空間７１ａ内の圧力 ：２０Pa
高周波電力 ：下部電極：１００W、上部電極：２０００W
酸素供給量 ：１．５リットル／分
エッチング処理時間 ：１０分（樹脂フィルム５の厚み１０μm）
In addition, the said resin film etching process is performed on the following conditions, for example.
Pressure in the sealed space 71a: 20Pa
High frequency power: Lower electrode: 100 W, Upper electrode: 2000 W
Oxygen supply amount: 1.5 l / min Etching process time: 10 minutes (resin film 5 thickness 10 μm)
上述した樹脂フィルムエッチング工程を実施したならば、引き続き半導体ウエーハ２をストリート２１に沿ってエッチングし、半導体ウエーハ２を個々のデバイスに分割するウエーハエッチング工程を実施する。
ウエーハエッチング工程は、SF6ガス供給手段８３とC4F8ガス供給手段８４を交互に作動しプラズマ発生用のSF6ガスとC4F8ガスを上部電極７６に供給する。SF6ガス供給手段８３から供給されたSF6ガスとC4F8ガス供給手段８４から供給されたC4F8ガスは、支持部７６２に形成された連通路７６２ａおよびガス噴出部７６１に形成された連通路７６１ｂを通して複数の噴出口７６１ａから下部電極７５の吸着保持部材７５３上に保持された半導体ウエーハ２の裏面２bに装着された樹脂フィルム５（表面にストリート２１と対応する領域を除く領域にホトレジスト膜６が被覆されている）に向けて交互に噴出される。そして、密閉空間７１ａ内を所定のガス圧力（例えば２０Pa）に維持する。このように、プラズマ発生用のSF6ガスとC4F8ガスを交互に供給した状態で、高周波電源７８から下部電極７５に例えば５０Wの高周波電力を印加するとともに上部電極７６に例えば３０００Wの高周波電力を印加する。これにより、下部電極７５と上部電極７６との間の空間にSF6ガスとC4F8ガスからなる異方性を有するプラズマが発生し、このプラズマ化した活性物質が樹脂フィルム５にストリートと対応する領域に沿って形成された除去溝５１を通して半導体ウエーハ２に作用するため、図８の(a)に示すように半導体ウエーハ２はストリート２１に沿ってエッチング除去されて分割溝２１０は形成され、個々のデバイス２２に分割される。
If the resin film etching process described above is performed, the semiconductor wafer 2 is subsequently etched along the streets 21 and a wafer etching process is performed in which the semiconductor wafer 2 is divided into individual devices.
In the wafer etching process, SF 6 gas supply means 83 and C 4 F 8 gas supply means 84 are alternately operated to supply SF 6 gas and C 4 F 8 gas for plasma generation to the upper electrode 76. SF 6 C 4 F 8 gas supplied from the SF 6 gas and C 4 F 8 gas supply means 84 which is supplied from the gas supply means 83 is formed in the communication passage 762a and the gas ejection portion 761 formed in the support portion 762 Resin film 5 mounted on the back surface 2b of the semiconductor wafer 2 held on the adsorption holding member 753 of the lower electrode 75 from the plurality of jet openings 761a through the formed communication passage 761b (area excluding the area corresponding to the street 21 on the surface) To the photoresist film 6). Then, the inside of the sealed space 71a is maintained at a predetermined gas pressure (for example, 20 Pa). In this manner, in the state where SF 6 gas and C 4 F 8 gas for plasma generation are alternately supplied, for example, a high frequency power of 50 W is applied to the lower electrode 75 from the high frequency power supply 78 and a high frequency of 3000 W, for example, is applied to the upper electrode 76. Apply power. As a result, an anisotropy plasma composed of SF 6 gas and C 4 F 8 gas is generated in the space between the lower electrode 75 and the upper electrode 76, and this plasma-converted active substance is applied to the resin film 5 on the street. Since the semiconductor wafer 2 acts on the semiconductor wafer 2 through the removal groove 51 formed along the corresponding region, the semiconductor wafer 2 is removed by etching along the street 21 as shown in FIG. , Divided into individual devices 22.
なお、上記ウエーハエッチング工程は、例えば以下の条件で行われる。
密閉空間７１ａ内の圧力 ：２０Pa
高周波電力 ：下部電極：５０W、上部電極：３０００W
SF6ガス供給量 ：１．０リットル／分
C4F8ガス供給量 ：０．７リットル／分
SF6ガス供給間隔 ：２秒間隔で1秒間供給
C4F8ガス供給間隔 ：１秒間隔で２秒間供給
エッチング処理時間 ：２０分（半導体ウエーハ２の厚み２５０μm）
In addition, the said wafer etching process is performed on the following conditions, for example.
Pressure in the sealed space 71a: 20Pa
High frequency power: Lower electrode: 50W, Upper electrode: 3000W
SF 6 gas supply rate: 1.0 liter / min
C 4 F 8 gas supply rate: 0.7 l / min
SF 6 gas supply interval: 1 second supply at 2 second intervals
C 4 F 8 gas supply interval: 1 second supply for 2 seconds Etching time: 20 minutes (semiconductor wafer 2 thickness 250 μm)
上述した樹脂フィルムエッチング工程およびウエーハエッチング工程を含むエッチング工程を実施することにより、樹脂フィルム５は個々のデバイス２２の外周に沿って確実に除去されるので、樹脂フィルム５がデバイスの外周からはみ出すことはない。従って、樹脂フィルム５がデバイス２２の外周からはみ出し、このはみ出し部分がデバイス２２の表面に形成されたボンディングパッドを汚染する等によってデバイスの品質を低下させるという問題が解消される。 By performing the etching process including the resin film etching process and the wafer etching process described above, the resin film 5 is reliably removed along the outer periphery of each device 22, so that the resin film 5 protrudes from the outer periphery of the device. There is no. Therefore, the problem that the resin film 5 protrudes from the outer periphery of the device 22 and the protruding portion contaminates the bonding pad formed on the surface of the device 22 to reduce the quality of the device is solved.
上述したウエーハエッチング工程を実施したならば、半導体ウエーハ２の裏面２bに装着された樹脂フィルム５の表面に被覆されたホトレジスト膜６を除去するレジスト膜除去工程を実施する。即ち、周知のホトレジスト膜リムーバーを用いて半導体ウエーハ２の裏面２bに装着された樹脂フィルム５の表面に被覆されたホトレジスト膜６を除去し、図９に示すように半導体ウエーハ２の裏面２bに装着された樹脂フィルム５を露出せしめる。 If the wafer etching process described above is performed, a resist film removing process for removing the photoresist film 6 covered on the surface of the resin film 5 mounted on the back surface 2b of the semiconductor wafer 2 is performed. That is, the photoresist film 6 coated on the surface of the resin film 5 mounted on the back surface 2b of the semiconductor wafer 2 is removed by using a known photoresist film remover, and mounted on the back surface 2b of the semiconductor wafer 2 as shown in FIG. The formed resin film 5 is exposed.
次に、個々のデバイス２２に分割された半導体ウエーハ２の裏面２bに装着されている樹脂フィルム５側にダイシングテープを貼着するとともにダイシングテープの外周部を環状のフレームによって支持し、半導体ウエーハ２の表面２aに貼着された保護部材としての保護テープ３を剥離するウエーハ支持工程を実施する。即ち、図示の実施形態においては、図１０に示すように個々のデバイス２２に分割された半導体ウエーハ２の裏面２bに装着されている樹脂フィルム５側を環状のフレームFに装着されたダイシングテープTに貼着する。従って、半導体ウエーハ２の表面２aに貼着されている保護テープ３は上側となる。そして、半導体ウエーハ２の表面２aに貼着されている保護部材としての保護テープ３を剥離する。なお、図１０に示すウエーハ支持工程の実施形態においては、半導体ウエーハ２の裏面２bに装着されている樹脂フィルム５側を環状のフレームFに装着されたダイシングテープTに貼着する例を示したが、半導体ウエーハ２の裏面２bに装着されている樹脂フィルム５側にダイシングテープを貼着するとともにダイシングテープの外周部に環状のフレームを同時に装着するようにしてもよい。このようにして環状のフレームFに装着されたダイシングテープTに貼着された個々のデバイス２２に分割された半導体ウエーハ２は、次工程であるピックアップ工程に搬送される。 Next, a dicing tape is attached to the resin film 5 side mounted on the back surface 2b of the semiconductor wafer 2 divided into individual devices 22, and the outer periphery of the dicing tape is supported by an annular frame. A wafer supporting step for peeling off the protective tape 3 as a protective member adhered to the surface 2a of the wafer is performed. That is, in the illustrated embodiment, as shown in FIG. 10, the dicing tape T mounted on the annular frame F on the resin film 5 side mounted on the back surface 2 b of the semiconductor wafer 2 divided into individual devices 22. Adhere to. Accordingly, the protective tape 3 attached to the surface 2a of the semiconductor wafer 2 is on the upper side. Then, the protective tape 3 as a protective member attached to the surface 2a of the semiconductor wafer 2 is peeled off. In the embodiment of the wafer support process shown in FIG. 10, an example in which the resin film 5 side attached to the back surface 2 b of the semiconductor wafer 2 is attached to the dicing tape T attached to the annular frame F is shown. However, a dicing tape may be attached to the resin film 5 side attached to the back surface 2b of the semiconductor wafer 2 and an annular frame may be simultaneously attached to the outer peripheral portion of the dicing tape. The semiconductor wafer 2 divided into the individual devices 22 attached to the dicing tape T attached to the annular frame F in this way is transported to the next pickup process.
次に、半導体ウエーハ２をストリート２１に沿って個々のデバイス２２に分割するウエーハの加工方法の参考例について説明する。
参考例においても先ず上記半導体ウエーハ２の表面に保護部材としての保護テープ３を貼着する保護部材貼着工程（図２参照）を実施し、保護部材貼着工程が実施された半導体ウエーハ２の裏面を研削して所定の厚みに形成する裏面研削工程（図３および図４参照）を実施する。
Next, a reference example of a wafer processing method in which the semiconductor wafer 2 is divided into individual devices 22 along the streets 21 will be described.
Also in the reference example , first, a protective member attaching step (see FIG. 2) for attaching a protective tape 3 as a protective member to the surface of the semiconductor wafer 2 was performed, and the protective member attaching step was performed. A back surface grinding step (see FIGS. 3 and 4) is performed in which the back surface is ground to a predetermined thickness.
上記裏面研削工程を実施したならば、ウエーハの裏面に樹脂フィルムを装着するとともに樹脂フィルム側にダイシングテープを貼着しダイシングテープの外周部を環状のフレームによって支持し、ウエーハの表面に貼着された保護部材を剥離するウエーハ支持工程を実施する。このウエーハ支持工程においては、先ず裏面研削工程が実施された半導体ウエーハ２の裏面に樹脂フィルム５を装着する樹脂フィルム装着工程（図５参照）を実施する。次に、半導体ウエーハ２の裏面２bに装着されている樹脂フィルム５側を環状のフレームに装着されたダイシングテープの表面に貼着するとともに半導体ウエーハ２の表面に貼着された保護部材としての保護テープ３を剥離する（ウエーハ支持工程）。即ち、図１１に示すように半導体ウエーハ２の裏面２bに装着されている樹脂フィルム５側を環状のフレームFに装着されたダイシングテープTに貼着する。従って、半導体ウエーハ２の表面２aに貼着されている保護テープ３は上側となる。そして、半導体ウエーハ２の表面２aに貼着されている保護部材としての保護テープ３を剥離する。 If the above back grinding process is performed, a resin film is attached to the back surface of the wafer and a dicing tape is attached to the resin film side, and the outer periphery of the dicing tape is supported by an annular frame and attached to the front surface of the wafer. A wafer supporting step for peeling off the protective member is performed. In this wafer support process, first, a resin film mounting process (see FIG. 5) for mounting the resin film 5 on the back surface of the semiconductor wafer 2 on which the back surface grinding process has been performed is performed. Next, the resin film 5 side attached to the back surface 2b of the semiconductor wafer 2 is attached to the surface of the dicing tape attached to the annular frame, and protection as a protective member attached to the surface of the semiconductor wafer 2 is performed. The tape 3 is peeled off (wafer support step). That is, as shown in FIG. 11, the resin film 5 side mounted on the back surface 2b of the semiconductor wafer 2 is attached to a dicing tape T mounted on an annular frame F. Accordingly, the protective tape 3 attached to the surface 2a of the semiconductor wafer 2 is on the upper side. Then, the protective tape 3 as a protective member attached to the surface 2a of the semiconductor wafer 2 is peeled off.
上述した実施形態においては、樹脂フィルム装着工程とウエーハ支持工程を分けて実施する例を示したが、ダイシングテープの表面に予め樹脂フィルムが貼着された樹脂フィルム付きのダイシングテープを用いる場合には、半導体ウエーハ２の裏面にダイシングテープの表面に貼着された樹脂フィルムを装着するとともにダイシングテープの外周部を環状のフレームによって支持する。そして、半導体ウエーハ２の表面２aに貼着されている保護部材としての保護テープ３を剥離することにより、樹脂フィルムを装着する工程とウエーハを支持する工程を一つの工程として実施してもよい。 In the above-described embodiment, an example in which the resin film mounting step and the wafer support step are performed separately has been shown. However, when using a dicing tape with a resin film in which a resin film is previously attached to the surface of the dicing tape, The resin film adhered to the front surface of the dicing tape is mounted on the back surface of the semiconductor wafer 2 and the outer peripheral portion of the dicing tape is supported by an annular frame. Then, the step of attaching the resin film and the step of supporting the wafer may be carried out as one step by peeling off the protective tape 3 as a protective member attached to the surface 2a of the semiconductor wafer 2.
上記ウエーハ支持工程を実施したならば、半導体ウエーハ２の表面２aにおけるストリートを除く領域にレジスト膜を被覆するレジスト膜被覆工程を実施する。
このレジスト膜被覆工程を実施するには、先ず図１２の(a)に示すように上記ウエーハ支持工程が実施された半導体ウエーハ２の表面２aにポジ型ホトレジストを塗布しホトレジスト膜６を形成する（ホトレジスト塗布工程）。次に、半導体ウエーハ２の表面２aに形成されたホトレジスト膜６のエッチングすべき領域としてのストリート２１を除く領域にマスキングをしてホトレジスト膜６を露光し（露光工程）、露光されたホトレジスト膜６をアルカリ溶液によって現像する（現像工程）。この結果、図１２の(b)に示すようにホトレジスト膜６における露光されたストリート２１に対応する領域が除去される。従って、半導体ウエーハ２の表面２aには、ストリート２１を除く領域にホトレジスト膜６が被覆されたことになる。
When the wafer support process is performed, a resist film coating process is performed in which a region excluding streets on the surface 2a of the semiconductor wafer 2 is coated with a resist film.
To carry out this resist film coating step, first, as shown in FIG. 12A, a positive photoresist is applied to the surface 2a of the semiconductor wafer 2 on which the wafer support step has been carried out to form a photoresist film 6 ( Photoresist coating process). Next, the photoresist film 6 is exposed by masking the region except the street 21 as the region to be etched of the photoresist film 6 formed on the surface 2a of the semiconductor wafer 2 (exposure process), and the exposed photoresist film 6 is exposed. Is developed with an alkaline solution (development step). As a result, the region corresponding to the exposed street 21 in the photoresist film 6 is removed as shown in FIG. Therefore, the photoresist film 6 is coated on the surface 2 a of the semiconductor wafer 2 in a region excluding the street 21.
次に、レジスト膜被覆工程が実施された半導体ウエーハ２の表面２a側からプラズマエッチングすることにより、ストリート２１に沿って半導体ウエーハ２をエッチングするとともに樹脂フィルム５をエッチングして、半導体ウエーハ２および樹脂フィルム５をストリート２１に沿って個々のデバイスに分割するエッチング工程を実施する。このエッチング工程は、上記図７に示すプラズマエッチング装置７を用いて実施する。
先ずプラズマエッチング装置７の下部電極７５を構成する被加工物保持部７５１の吸着保持部材７５３上に上述したようにレジスト膜被覆工程が実施された半導体ウエーハ２の裏面２bに装着されている樹脂フィルム５が貼着されている環状のフレームFに装着されたダイシングテープT側を載置する。そして、吸引手段７９を作動して吸着保持部材７５３上に載置された半導体ウエーハ２をダイシングテープTを介して吸引保持する。従って、吸着保持部材７５３上にダイシングテープTを介して保持された半導体ウエーハ２は、表面２ａ（ストリート２１を除く領域にホトレジスト膜６が被覆されている）が上側となる。
Next, the semiconductor wafer 2 is etched along the street 21 and the resin film 5 is etched by plasma etching from the surface 2a side of the semiconductor wafer 2 on which the resist film coating step has been performed. An etching process for dividing the film 5 into individual devices along the street 21 is performed. This etching step is performed using the plasma etching apparatus 7 shown in FIG.
First, the resin film mounted on the back surface 2b of the semiconductor wafer 2 on which the resist film coating step has been performed as described above on the adsorption holding member 753 of the workpiece holding portion 751 constituting the lower electrode 75 of the plasma etching apparatus 7. The dicing tape T side mounted on the annular frame F to which 5 is attached is placed. Then, the suction means 79 is operated to suck and hold the semiconductor wafer 2 placed on the suction holding member 753 via the dicing tape T. Therefore, the semiconductor wafer 2 held on the suction holding member 753 via the dicing tape T has the surface 2a (the region excluding the street 21 covered with the photoresist film 6) on the upper side.
次に、半導体ウエーハ２をストリート２１に沿ってエッチングし、半導体ウエーハ２を個々のデバイスに分割するウエーハエッチング工程を実施する。
ウエーハエッチング工程は、SF6ガス供給手段８３とC4F8ガス供給手段８４を交互に作動しプラズマ発生用のSF6ガスとC4F8ガスを上部電極７６に供給する。SF6ガス供給手段８３から供給されたSF6ガスとC4F8ガス供給手段８４から供給されたC4F8ガスは、支持部７６２に形成された連通路７６２ａおよびガス噴出部７６１に形成された連通路７６１ｂを通して複数の噴出口７６１ａから下部電極７５の吸着保持部材７５３上に保持された半導体ウエーハ２の表面２a（ストリート２１を除く領域にホトレジスト膜６が被覆されている）に向けて交互に噴出される。この結果、ホトレジスト膜６におけるストリート２１に対応する領域を通してプラズマ化した活性物質が半導体ウエーハ２に作用するため、図１３の(a)に示すように半導体ウエーハ２はストリート２１に沿ってエッチング除去され、分割溝２１０が形成され、個々のデバイス２２に分割される。なお、ウエーハエッチング工程における加工条件は、上記第１の実施形態におけるウエーハエッチング工程と同様でよい。
Next, the semiconductor wafer 2 is etched along the streets 21, and a wafer etching process is performed in which the semiconductor wafer 2 is divided into individual devices.
In the wafer etching process, SF 6 gas supply means 83 and C 4 F 8 gas supply means 84 are alternately operated to supply SF 6 gas and C 4 F 8 gas for plasma generation to the upper electrode 76. SF 6 C 4 F 8 gas supplied from the SF 6 gas and C 4 F 8 gas supply means 84 which is supplied from the gas supply means 83 is formed in the communication passage 762a and the gas ejection portion 761 formed in the support portion 762 From the plurality of jet openings 761a to the surface 2a of the semiconductor wafer 2 held on the adsorption holding member 753 of the lower electrode 75 (the region excluding the street 21 is covered with the photoresist film 6) through the communication passage 761b. It is alternately ejected. As a result, the active material plasmatized through the region corresponding to the street 21 in the photoresist film 6 acts on the semiconductor wafer 2, so that the semiconductor wafer 2 is etched away along the street 21 as shown in FIG. A dividing groove 210 is formed and divided into individual devices 22. The processing conditions in the wafer etching process may be the same as those in the wafer etching process in the first embodiment.
上述したウエーハエッチング工程を実施したならば、引き続き半導体ウエーハ２の裏面に装着された樹脂フィルム５をストリート２１に沿ってエッチングする樹脂フィルムエッチング工程を実施する。
樹脂フィルムエッチング工程を実施するには、酸素供給手段８５を作動しプラズマ発生用の酸素(O2)を上部電極７６に供給する。酸素供給手段８５から供給された酸素(O2)は、支持部７６２に形成された連通路７６２ａおよびガス噴出部７６１に形成された連通路７６１ｂを通して複数の噴出口７６１ａから下部電極７５の吸着保持部材７５３上に保持された半導体ウエーハ２の表面２a（ストリート２１に沿って分割溝２１０が形成されている）に向けて噴出される。この結果、半導体ウエーハ２にストリート２１に沿って形成された分割溝２１０を通してプラズマ化した活性物質が樹脂フィルム５に作用するため、図１３の(b)に示すように樹脂フィルム５はストリート２１に沿ってエッチング除去され、除去溝５１が形成される。なお、樹脂フィルムエッチング工程における加工条件は、上記第１の実施形態における樹脂フィルムエッチング工程と同様でよい。
If the wafer etching process described above is performed, a resin film etching process for etching the resin film 5 mounted on the back surface of the semiconductor wafer 2 along the streets 21 is subsequently performed.
In order to perform the resin film etching process, the oxygen supply means 85 is operated to supply oxygen (O 2 ) for generating plasma to the upper electrode 76. Oxygen (O 2 ) supplied from the oxygen supply means 85 is adsorbed and held by the lower electrode 75 from the plurality of jet outlets 761a through the communication passage 762a formed in the support portion 762 and the communication passage 761b formed in the gas ejection portion 761. The semiconductor wafer 2 held on the member 753 is ejected toward the surface 2a of the semiconductor wafer 2 (the dividing groove 210 is formed along the street 21). As a result, since the active material that has been converted to plasma acts on the resin film 5 through the dividing grooves 210 formed along the street 21 in the semiconductor wafer 2, the resin film 5 is formed on the street 21 as shown in FIG. Then, the removal groove 51 is formed by etching away. The processing conditions in the resin film etching step may be the same as those in the resin film etching step in the first embodiment.
このように参考例においても、上述したウエーハエッチング工程および樹脂フィルムエッチング工程を含むエッチング工程を実施することにより、樹脂フィルム５は個々のデバイス２２の外周に沿って確実に除去されるので、樹脂フィルム５がデバイスの外周からはみ出すことはない。従って、樹脂フィルム５がデバイス２２の外周からはみ出し、このはみ出し部分がデバイス２２の表面に形成されたボンディングパッドを汚染する等によってデバイスの品質を低下させるという問題が解消される。 Thus, also in the reference example , the resin film 5 is reliably removed along the outer periphery of each device 22 by performing the etching process including the wafer etching process and the resin film etching process described above. 5 does not protrude from the outer periphery of the device. Therefore, the problem that the resin film 5 protrudes from the outer periphery of the device 22 and the protruding portion contaminates the bonding pad formed on the surface of the device 22 to reduce the quality of the device is solved.
次に、プラズマエッチング工程が実施された半導体ウエーハ２の表面２aにストリート２１を除く領域に被覆されたホトレジスト膜６を除去するレジスト膜除去工程を実施する。即ち、周知のホトレジスト膜リムーバーを用いて半導体ウエーハ２の表面２aにストリート２１を除く領域に被覆されたホトレジスト膜６を除去し、図１４に示すように半導体ウエーハ２の表面２aを露出せしめる。
このようにしてレジスト膜除去工程が実施された半導体ウエーハ２（個々のデバイス２２に分割されれいる）は、環状のフレームFに装着された粘着テープTに貼着された状態で次工程であるピックアップ工程に搬送される。
Next, a resist film removing step is performed for removing the photoresist film 6 covered in the region excluding the streets 21 on the surface 2a of the semiconductor wafer 2 on which the plasma etching step has been performed. That is, the photoresist film 6 coated on the surface 2a of the semiconductor wafer 2 except for the street 21 is removed using a known photoresist film remover to expose the surface 2a of the semiconductor wafer 2 as shown in FIG.
The semiconductor wafer 2 (divided into individual devices 22) subjected to the resist film removal process in this way is the next process in a state where it is adhered to the adhesive tape T mounted on the annular frame F. It is transported to the pickup process.
２：半導体ウエーハ
２１：ストリート
２２：デバイス
３：保護テープ
４：研削装置
４１：研削装置のチャックテーブル
４２：研削手段
５：樹脂フィルム
６：ホトレジスト膜
７：プラズマエッチング装置
７５：下部電極
７６：上部電極
８３：SF6ガス供給手段
８４：C4F8ガス供給手段
８５：酸素供給手段
Ｆ：環状のフレーム
Ｔ：ダイシングテープ
2: Semiconductor wafer 21: Street 22: Device 3: Protection tape 4: Grinding device 41: Chuck table of grinding device 42: Grinding means 5: Resin film 6: Photoresist film 7: Plasma etching device 75: Lower electrode 76: Upper electrode 83: SF 6 gas supply means 84: C 4 F 8 gas supply means 85: Oxygen supply means F: Annular frame T: Dicing tape
Claims (2)
ウエーハの表面に保護部材を貼着する保護部材貼着工程と、
該保護部材貼着工程が実施されたウエーハの裏面を研削して所定の厚みに形成する裏面研削工程と、
該裏面研削工程が実施されたウエーハの裏面に樹脂フィルムを装着する樹脂フィルム装着工程と、
該樹脂フィルム装着工程が実施されたウエーハの裏面に装着された樹脂フィルムの表面におけるストリートと対応する領域を除く領域にレジスト膜を被覆するレジスト膜被覆工程と、
該レジスト膜被覆工程が実施されたウエーハの裏面側からプラズマエッチングすることにより、ストリートに沿って樹脂フィルムをエッチングするとともにウエーハをエッチングして、樹脂フィルムおよびウエーハをストリートに沿って個々のデバイスに分割するエッチング工程と、
該プラズマエッチング工程が実施されたウエーハの裏面に装着されている樹脂フィルムの表面に被覆されたレジスト膜を、レジスト膜を除去可能なリムーバーを用いて除去するレジスト膜除去工程と、
個々のデバイスに分割されたウエーハの裏面に装着されている樹脂フィルム側にダイシングテープを貼着するとともにダイシングテープの外周部を環状のフレームによって支持し、ウエーハの表面に貼着された保護部材を剥離するウエーハ支持工程と、を含む、
ことを特徴とするウエーハの加工方法。 A wafer in which devices are formed in a plurality of areas partitioned by a plurality of streets formed in a lattice pattern on the front surface is divided into individual devices along the streets, and a resin film is mounted on the back surface of each device. A processing method,
A protective member attaching step for attaching a protective member to the surface of the wafer;
A back grinding step of grinding the back surface of the wafer on which the protective member attaching step has been performed to form a predetermined thickness;
A resin film mounting step of mounting a resin film on the back surface of the wafer subjected to the back grinding step;
A resist film coating step for coating a resist film in a region excluding a region corresponding to a street on the surface of the resin film mounted on the back surface of the wafer on which the resin film mounting step is performed;
Plasma etching is performed from the back side of the wafer on which the resist film coating process has been performed, thereby etching the resin film along the street and etching the wafer, thereby dividing the resin film and the wafer into individual devices along the street. An etching process,
A resist film removing step of removing the resist film coated on the surface of the resin film mounted on the back surface of the wafer subjected to the plasma etching step using a remover capable of removing the resist film;
A dicing tape is affixed to the side of the resin film attached to the back of the wafer divided into individual devices, and the outer periphery of the dicing tape is supported by an annular frame, and a protective member affixed to the front surface of the wafer. A wafer support step to be peeled off,
A method for processing a wafer.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012282771A JP6219565B2 (en) | 2012-12-26 | 2012-12-26 | Wafer processing method |
| TW102140505A TWI627666B (en) | 2012-12-26 | 2013-11-07 | Processing method of wafer |
| KR1020130144570A KR102044043B1 (en) | 2012-12-26 | 2013-11-26 | Method for processing wafer |
| CN201310700716.8A CN103903974B (en) | 2012-12-26 | 2013-12-18 | The processing method of chip |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012282771A JP6219565B2 (en) | 2012-12-26 | 2012-12-26 | Wafer processing method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2014127570A JP2014127570A (en) | 2014-07-07 |
| JP6219565B2 true JP6219565B2 (en) | 2017-10-25 |
Family
ID=50995241
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012282771A Active JP6219565B2 (en) | 2012-12-26 | 2012-12-26 | Wafer processing method |
Country Status (4)
| Country | Link |
|---|---|
| JP (1) | JP6219565B2 (en) |
| KR (1) | KR102044043B1 (en) |
| CN (1) | CN103903974B (en) |
| TW (1) | TWI627666B (en) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016039186A (en) * | 2014-08-05 | 2016-03-22 | 株式会社ディスコ | Processing method for wafer |
| JP2016100346A (en) * | 2014-11-18 | 2016-05-30 | 株式会社ディスコ | Wafer processing method |
| US10475764B2 (en) | 2014-12-26 | 2019-11-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Die bonder and methods of using the same |
| JP6305355B2 (en) | 2015-01-28 | 2018-04-04 | 株式会社東芝 | Device manufacturing method |
| JP2017041574A (en) * | 2015-08-21 | 2017-02-23 | 株式会社ディスコ | Wafer processing method |
| JP6824581B2 (en) * | 2017-04-04 | 2021-02-03 | 株式会社ディスコ | Processing method |
| JP6903375B2 (en) * | 2017-04-19 | 2021-07-14 | 株式会社ディスコ | Device chip manufacturing method |
| TWI797154B (en) * | 2018-01-31 | 2023-04-01 | 日商三星鑽石工業股份有限公司 | Film peeling mechanism and substrate breaking system |
| JP7296718B2 (en) * | 2018-12-11 | 2023-06-23 | 株式会社ディスコ | Wafer processing method |
| CN110729186A (en) * | 2019-10-24 | 2020-01-24 | 东莞记忆存储科技有限公司 | Processing method for wafer cutting and separating |
| JP7321653B2 (en) * | 2019-12-27 | 2023-08-07 | 株式会社ディスコ | Display panel manufacturing method |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10312980A (en) * | 1997-05-13 | 1998-11-24 | Sony Corp | Manufacture of semiconductor device |
| JP4387007B2 (en) * | 1999-10-26 | 2009-12-16 | 株式会社ディスコ | Method for dividing semiconductor wafer |
| JP4109823B2 (en) | 2000-10-10 | 2008-07-02 | 株式会社東芝 | Manufacturing method of semiconductor device |
| JPWO2006090650A1 (en) * | 2005-02-23 | 2008-07-24 | Jsr株式会社 | Wafer processing method |
| JP4544231B2 (en) * | 2006-10-06 | 2010-09-15 | パナソニック株式会社 | Manufacturing method of semiconductor chip |
| JP5064985B2 (en) * | 2006-12-05 | 2012-10-31 | 古河電気工業株式会社 | Semiconductor wafer processing method |
| JP4840174B2 (en) * | 2007-02-08 | 2011-12-21 | パナソニック株式会社 | Manufacturing method of semiconductor chip |
| JP2009141024A (en) * | 2007-12-04 | 2009-06-25 | Furukawa Electric Co Ltd:The | Adhesive tape |
| JP2010212608A (en) * | 2009-03-12 | 2010-09-24 | Disco Abrasive Syst Ltd | Method of machining wafer |
| JP5068828B2 (en) * | 2010-01-19 | 2012-11-07 | 信越化学工業株式会社 | Resist underlayer film forming composition, resist underlayer film forming method, and pattern forming method |
| JP5554118B2 (en) * | 2010-03-31 | 2014-07-23 | 古河電気工業株式会社 | Wafer processing tape |
| US8557682B2 (en) * | 2011-06-15 | 2013-10-15 | Applied Materials, Inc. | Multi-layer mask for substrate dicing by laser and plasma etch |
-
2012
- 2012-12-26 JP JP2012282771A patent/JP6219565B2/en active Active
-
2013
- 2013-11-07 TW TW102140505A patent/TWI627666B/en active
- 2013-11-26 KR KR1020130144570A patent/KR102044043B1/en active IP Right Grant
- 2013-12-18 CN CN201310700716.8A patent/CN103903974B/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| TWI627666B (en) | 2018-06-21 |
| TW201428836A (en) | 2014-07-16 |
| JP2014127570A (en) | 2014-07-07 |
| KR20140083870A (en) | 2014-07-04 |
| KR102044043B1 (en) | 2019-11-12 |
| CN103903974B (en) | 2018-04-06 |
| CN103903974A (en) | 2014-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6219565B2 (en) | Wafer processing method | |
| JP2014120494A (en) | Wafer processing method | |
| JP5331500B2 (en) | Wafer processing method | |
| US7629230B2 (en) | Wafer processing method | |
| TW201421559A (en) | Wafer processing method | |
| TWI783139B (en) | Wafer processing method | |
| JP2016001677A (en) | Wafer processing method | |
| JP2017041574A (en) | Wafer processing method | |
| TWI790395B (en) | Carrier removal method | |
| TW201820436A (en) | Wafer processing method does not require forming a plurality of laser processing grooves on the front surface of the wafer to improve productivity | |
| TW201820437A (en) | Wafer processing method dividing a wafer into a plurality of elements, in which a plurality of elements are partitioned by a plurality of predetermined cutting lines | |
| TW201820447A (en) | Wafer processing method does not require forming a plurality of laser processing grooves on the front surface of the wafer to improve productivity | |
| TWI780318B (en) | Wafer processing method | |
| JP5840003B2 (en) | Wafer processing method | |
| JP2016100346A (en) | Wafer processing method | |
| US20080076256A1 (en) | Via hole forming method | |
| US11545386B2 (en) | Workpiece unit | |
| TWI831886B (en) | Device chip manufacturing method | |
| JP2018198241A (en) | Processing method for wafer | |
| JP6814672B2 (en) | Processing method | |
| JP7214309B2 (en) | Wafer processing method | |
| JP2010123805A (en) | Support device, support method, dicing device, and dicing method | |
| JP6862045B2 (en) | Processing method | |
| TW202326833A (en) | Method for manufacturing device chip that prevents chip defects from occurring when device chips under manufacture are laminated and thermocompression bonded | |
| TW202205462A (en) | Method for removing carrier plate in which a downward force is applied to a step portion of a carrier plate to have the carrier plate moved in a direction away from a workpiece positioned thereon to remove the carrier plate from the workpiece |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20151020 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20161025 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20161028 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161222 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170418 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170605 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170905 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170928 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6219565 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |