KR20140083870A - Method for processing wafer - Google Patents

Method for processing wafer Download PDF

Info

Publication number
KR20140083870A
KR20140083870A KR1020130144570A KR20130144570A KR20140083870A KR 20140083870 A KR20140083870 A KR 20140083870A KR 1020130144570 A KR1020130144570 A KR 1020130144570A KR 20130144570 A KR20130144570 A KR 20130144570A KR 20140083870 A KR20140083870 A KR 20140083870A
Authority
KR
South Korea
Prior art keywords
wafer
resin film
etching
film
street
Prior art date
Application number
KR1020130144570A
Other languages
Korean (ko)
Other versions
KR102044043B1 (en
Inventor
사카에 마츠자키
아키히토 가와이
가즈히사 아라이
Original Assignee
가부시기가이샤 디스코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시기가이샤 디스코 filed Critical 가부시기가이샤 디스코
Publication of KR20140083870A publication Critical patent/KR20140083870A/en
Application granted granted Critical
Publication of KR102044043B1 publication Critical patent/KR102044043B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers

Abstract

An objective of the present invention is to provide a processing method of a wafer, on which a resin film of a die attach film (DAF) or a die backside film (DSF) can be provided on a backside of an individual device without degrading the quality of the device. The processing method of a wafer divides a wafer having devices formed on a plurality of regions divided by a plurality of streets formed in a grid pattern on a surface into individual devices along the street. The method includes: attaching a protective member on a wafer surface; grinding a backside of the wafer to form to a predetermined thickness; providing a resin film on the backside of the wafer; coating a resist film on a region other than a region corresponding to the street of the surface of the resin film provided on the backside of the wafer; etching the resin film along the street and etching the wafer by plasma etching from the backside of the wafer to divide the resin film and the wafer into individual devices along the street; removing the resist film coated on the surface of the resin film provided on the backside of the wafer; and attaching a dicing tape on the side where the resin film is provided on the backside of the wafer and holding a periphery of the dicing tape by a ring shaped frame to delaminate the protective member.

Description

웨이퍼의 가공 방법{METHOD FOR PROCESSING WAFER}[0001] METHOD FOR PROCESSING WAFER [0002]

본 발명은, 표면에 격자형으로 형성된 스트리트에 의해 구획된 복수의 영역에 디바이스가 형성된 웨이퍼를 스트리트를 따라 개개의 디바이스로 분할하고, 각 디바이스의 이면에 다이 본딩용 접착 필름(DAF) 등의 수지 필름을 장착하는 웨이퍼의 가공 방법에 관한 것이다. According to the present invention, a wafer on which devices are formed in a plurality of regions partitioned by streets formed in a lattice pattern on the surface is divided into individual devices along a street, and a resin such as a die bonding adhesive film (DAF) The present invention relates to a method of processing a wafer on which a film is mounted.

예컨대, 반도체 디바이스 제조 공정에서는, 대략 원판형상인 반도체 웨이퍼의 표면에 격자형으로 형성된 분할 예정 라인(스트리트)에 의해 구획된 복수의 영역에 IC, LSI 등의 디바이스를 형성하고, 이 디바이스가 형성된 각 영역을 스트리트를 따라 분할함으로써 개개의 반도체 디바이스를 제조하고 있다. 반도체 웨이퍼를 분할하는 분할 장치로서는 일반적으로 절삭 장치가 이용되고 있고, 이 절삭 장치는 두께가 20 ㎛ 정도인 절삭 블레이드에 의해 반도체 웨이퍼를 스트리트를 따라 절삭한다. 이와 같이 하여 분할된 반도체 디바이스는, 패키징되어 휴대전화나 퍼스널 컴퓨터 등의 전기 기기에 널리 이용되고 있다. For example, in a semiconductor device manufacturing process, devices such as ICs and LSIs are formed in a plurality of regions partitioned by lines to be divided (streets) formed in a lattice pattern on the surface of a semiconductor wafer, The individual semiconductor devices are manufactured by dividing the regions along the streets. A cutting apparatus is generally used as a dividing apparatus for dividing a semiconductor wafer, and this cutting apparatus cuts a semiconductor wafer along a street by a cutting blade having a thickness of about 20 mu m. The semiconductor devices thus divided are packaged and widely used in electric devices such as cellular phones and personal computers.

개개로 분할된 반도체 디바이스는, 그 이면에 폴리이미드계 수지, 에폭시계 수지, 아크릴계 수지 등으로 형성된 두께 10 ㎛∼30 ㎛의 다이 어태치 필름(DAF)이라고 불리는 다이 본딩용 접착 필름이 장착되고, 이 접착 필름을 통해 반도체 디바이스를 지지하는 다이 본딩 프레임에 가열함으로써 본딩된다. 또한, 실리콘 기판을 포함하는 반도체 웨이퍼내에 존재하는 미량의 금속 불순물의 이동을 억제하기 위해, 반도체 웨이퍼의 이면에 다이 백사이드 필름(DSF)이라고 불리는 수지 필름을 장착하는 경우가 있다. 반도체 디바이스의 이면에 다이 어태치 필름(DAF)이나 다이 백사이드 필름(DSF)이라고 불리는 수지 필름을 장착하는 방법으로서는, 반도체 웨이퍼의 이면에 수지 필름을 부착하고, 이 수지 필름을 통해 반도체 웨이퍼를 다이싱 테이프에 부착한 후, 반도체 웨이퍼의 표면에 형성된 스트리트를 따라 절삭 블레이드에 의해 접착 필름과 함께 절단함으로써, 이면에 수지 필름이 장착된 반도체 디바이스를 형성하고 있다. An individually bonded semiconductor device is provided with a die bonding film called a die attach film (DAF) having a thickness of 10 mu m to 30 mu m and formed of a polyimide resin, an epoxy resin, an acrylic resin or the like on its backside, Bonded to the die bonding frame supporting the semiconductor device via the adhesive film. Further, a resin film called a die backside film (DSF) may be mounted on the back surface of a semiconductor wafer in order to suppress the movement of a trace amount of metal impurities existing in the semiconductor wafer including the silicon substrate. As a method of mounting a resin film called a die attach film (DAF) or a die backside film (DSF) on the back surface of a semiconductor device, a resin film is attached to the back surface of the semiconductor wafer, and the semiconductor wafer is diced After attaching to the tape, the semiconductor wafer is cut along with the adhesive film by cutting blades along the streets formed on the surface of the semiconductor wafer, thereby forming the semiconductor device having the resin film on the back surface.

그런데, 전술한 수지 필름을 장착하는 방법에 의하면, 절삭 블레이드에 의해 반도체 웨이퍼와 함께 수지 필름을 절단하여 개개의 반도체 디바이스로 분할할 때에, 반도체 디바이스의 이면에 이지러짐이 생기거나, 수지 필름에 수염형의 버가 발생하여 와이어 본딩시의 단선의 원인이 된다고 하는 문제가 있다. According to the method of mounting the resin film described above, when the resin film is cut together with the semiconductor wafer by the cutting blade and divided into individual semiconductor devices, the back surface of the semiconductor device may be rugged, Type burr is generated, which causes a problem of disconnection at the time of wire bonding.

최근, 휴대전화나 퍼스널 컴퓨터 등의 전기 기기는 보다 경량화, 소형화가 요구되고 있고, 보다 얇은 반도체 디바이스가 요구되고 있다. 보다 얇게 반도체 디바이스를 분할하는 기술로서 소위 선(先)다이싱법이라고 불리는 분할 기술이 실용화되어 있다. 이 선다이싱법은, 반도체 웨이퍼의 표면으로부터 스트리트를 따라 정해진 깊이(반도체 디바이스의 마무리 두께에 상당하는 깊이)의 분할홈을 형성하고, 그 후, 반도체 웨이퍼의 표면에 보호 테이프를 부착하고 반도체 웨이퍼의 이면을 연삭함으로써 이면에 분할홈을 표출시켜 개개의 반도체 디바이스로 분할하는 기술이며, 반도체 디바이스의 두께를 50 ㎛ 이하로 가공하는 것이 가능하다. 2. Description of the Related Art In recent years, electric devices such as cellular phones and personal computers are required to be made lighter and smaller, and thinner semiconductor devices are required. As a technique for dividing a semiconductor device into a thinner semiconductor device, a dividing technique called a so-called prior dicing method has been practically used. This dedinging method is a method of forming a dividing groove at a predetermined depth (a depth corresponding to the finishing thickness of the semiconductor device) along the street from the surface of the semiconductor wafer, and then attaching a protective tape to the surface of the semiconductor wafer, The back surface is ground so as to divide the semiconductor device into individual semiconductor devices by exposing the dividing grooves on the back surface, and it is possible to process the thickness of the semiconductor device to 50 m or less.

그런데, 선다이싱법에 의해 반도체 웨이퍼를 개개의 반도체 디바이스로 분할하는 경우에는, 반도체 웨이퍼의 표면으로부터 스트리트를 따라 정해진 깊이의 분할홈을 형성한 후에 반도체 웨이퍼의 표면에 보호 테이프를 부착하고 이면을 연삭하여 이 이면에 분할홈을 표출시키기 때문에, 다이 어태치 필름(DAF)이나 다이 백사이드 필름(DSF) 등의 수지 필름을 미리 반도체 웨이퍼의 이면에 장착할 수 없다. 따라서, 선다이싱법에 의해 반도체 디바이스를 지지하는 다이 본딩 프레임에 본딩할 때는, 반도체 디바이스와 다이 본딩 프레임 사이에 본드제를 삽입하면서 행해야 하여, 본딩 작업을 원활히 실시할 수 없다고 하는 문제가 있다. When the semiconductor wafer is divided into individual semiconductor devices by the die dicing method, a dividing groove having a predetermined depth is formed along the street from the surface of the semiconductor wafer, a protective tape is attached to the surface of the semiconductor wafer, A resin film such as a die attach film DAF or a die backside film DSF can not be mounted on the back surface of a semiconductor wafer in advance. Therefore, when bonding to the die bonding frame supporting the semiconductor device by the die dicing method, the bonding agent must be inserted between the semiconductor device and the die bonding frame, so that the bonding operation can not be performed smoothly.

이러한 문제를 해소하기 위해, 선다이싱법에 의해 개개의 반도체 디바이스로 분할된 웨이퍼의 이면에 다이 어태치 필름(DAF)이나 다이 백사이드 필름(DSF) 등의 수지 필름을 장착하고, 이 수지 필름을 통해 반도체 디바이스를 다이싱 테이프에 부착한 후, 각 반도체 디바이스간의 간극에 노출된 이 수지 필름의 부분에, 반도체 디바이스의 표면측으로부터 상기 간극을 통해 레이저빔을 조사하여, 수지 필름의 상기 간극에 노출된 부분을 용단(溶斷)하도록 하는 반도체 디바이스의 제조 방법이 제안되어 있다.(예컨대 특허문헌 1 참조.)In order to solve this problem, a resin film such as a die attach film (DAF) or a die backside film (DSF) is mounted on the back surface of a wafer divided into individual semiconductor devices by the die dicing method, A laser beam is irradiated from the surface side of the semiconductor device to the portion of the resin film exposed in the gap between the semiconductor devices after the semiconductor device is attached to the dicing tape, (See, for example, Patent Document 1).

특허문헌 1 : 일본 특허 공개 제2002-118081호 공보Patent Document 1: JP-A No. 2002-118081

그런데, 레이저빔을 조사함으로써 용단된 다이 어태치 필름(DAF)이나 다이 백사이드 필름(DSF) 등의 수지 필름은 디바이스의 외주(外周)로부터 비어져 나오고, 이 디바이스의 외주로부터의 비어져 나온 부분이 디바이스의 표면에 형성된 본딩 패드를 오염시키는 등에 의해 디바이스의 품질을 저하시킨다고 하는 문제가 있다. A resin film such as a die attach film (DAF) or a die backside film (DSF) melted by irradiating with a laser beam is emitted from the outer periphery of the device, and a portion emerging from the outer periphery of the device There is a problem that the quality of the device is deteriorated due to contamination of the bonding pad formed on the surface of the device.

본 발명은 상기 사실을 감안하여 이루어진 것으로, 그 주된 기술과제는, 개개의 디바이스의 이면에 다이 어태치 필름(DAF)이나 다이 백사이드 필름(DSF) 등의 수지 필름을 디바이스의 품질을 저하시키지 않고 장착할 수 있는 웨이퍼의 가공 방법을 제공하는 것에 있다. SUMMARY OF THE INVENTION The present invention has been made in view of the above circumstances, and an object of the present invention is to provide a resin film such as a die attach film (DAF) or a die backside film (DSF) And to provide a method for processing a wafer.

상기 주된 기술과제를 해결하기 위해, 본 발명에 의하면, 표면에 격자형으로 형성된 복수의 스트리트에 의해 구획된 복수의 영역에 디바이스가 형성된 웨이퍼를 스트리트를 따라 개개의 디바이스로 분할하고, 각 디바이스의 이면에 수지 필름을 장착하는 웨이퍼의 가공 방법으로서, According to an aspect of the present invention, there is provided a device for dividing a wafer having a device formed in a plurality of regions partitioned by a plurality of streets formed in a lattice pattern on a surface thereof into individual devices along a street, A method of processing a wafer on which a resin film is mounted,

웨이퍼의 표면에 보호 부재를 부착하는 보호 부재 부착 공정과, A protective member attaching step of attaching a protective member to the surface of the wafer;

이 보호 부재 부착 공정이 실시된 웨이퍼의 이면을 연삭하여 정해진 두께로 형성하는 이면 연삭 공정과, A back grinding step of grinding the back surface of the wafer on which the protective member attaching step has been carried out to form a predetermined thickness;

이 이면 연삭 공정이 실시된 웨이퍼의 이면에 수지 필름을 장착하는 수지 필름 장착 공정과, A resin film attaching step of attaching a resin film to the back surface of the wafer subjected to the back grinding step;

이 수지 필름 장착 공정이 실시된 웨이퍼의 이면에 장착된 수지 필름의 표면에서의 스트리트와 대응하는 영역을 제외한 영역에 레지스트막을 피복하는 레지스트막 피복 공정과, A resist film coating step of coating a resist film on a surface of the resin film attached to the back surface of the wafer on which the resin film attaching step has been performed, except for a region corresponding to the street,

이 레지스트막 피복 공정이 실시된 웨이퍼의 이면측으로부터 플라즈마 에칭함으로써, 스트리트를 따라 수지 필름을 에칭하고 웨이퍼를 에칭하여, 수지 필름 및 웨이퍼를 스트리트를 따라 개개의 디바이스로 분할하는 에칭 공정과, An etching process for etching the resin film along the street by plasma etching from the backside of the wafer subjected to the resist film coating process to etch the wafer and divide the resin film and the wafer into individual devices along the street,

이 플라즈마 에칭 공정이 실시된 웨이퍼의 이면에 장착되어 있는 수지 필름의 표면에 피복된 레지스트막을 제거하는 레지스트막 제거 공정과, A resist film removing step of removing the resist film coated on the surface of the resin film mounted on the back surface of the wafer subjected to the plasma etching process;

개개의 디바이스로 분할된 웨이퍼의 이면에 장착되어 있는 수지 필름측에 다이싱 테이프를 부착하고 다이싱 테이프의 외주부를 환형의 프레임에 의해 지지하며, 웨이퍼의 표면에 부착된 보호 부재를 박리하는 웨이퍼 지지 공정을 포함하는 것을 특징으로 하는 웨이퍼의 가공 방법이 제공된다. A dicing tape is attached to the resin film side attached to the back surface of the wafer divided into individual devices, the outer peripheral portion of the dicing tape is supported by the annular frame, and the wafer support for peeling the protective member attached to the surface of the wafer And a process for processing the wafer.

상기 에칭 공정에서, 수지 필름을 에칭할 때에 사용하는 에칭 가스는 O2를 이용하고, 웨이퍼를 에칭할 때에 사용하는 에칭 가스는 SF6과 C4F8을 교대로 이용한다. In the etching process, O 2 is used as an etching gas for etching the resin film, and SF 6 and C 4 F 8 are used alternately as an etching gas for etching the wafer.

또한, 본 발명에 의하면, 표면에 격자형으로 형성된 복수의 스트리트에 의해 구획된 복수의 영역에 디바이스가 형성된 웨이퍼를 스트리트를 따라 개개의 디바이스로 분할하고, 각 디바이스의 이면에 수지 필름을 장착하는 웨이퍼의 가공 방법으로서, Further, according to the present invention, a wafer on which devices are formed in a plurality of regions partitioned by a plurality of streets formed in a lattice pattern on the surface is divided into individual devices along streets, and a wafer As a processing method of the present invention,

웨이퍼의 표면에 보호 부재를 부착하는 보호 부재 부착 공정과, A protective member attaching step of attaching a protective member to the surface of the wafer;

이 보호 부재 부착 공정이 실시된 웨이퍼의 이면을 연삭하여 정해진 두께로 형성하는 이면 연삭 공정과, A back grinding step of grinding the back surface of the wafer on which the protective member attaching step has been carried out to form a predetermined thickness;

이 이면 연삭 공정이 실시된 웨이퍼의 이면에 수지 필름을 장착하고 수지 필름측에 다이싱 테이프를 부착하며 다이싱 테이프의 외주부를 환형의 프레임에 의해 지지하고, 웨이퍼의 표면에 부착된 보호 부재를 박리하는 웨이퍼 지지 공정과, A resin film is attached to the back surface of the wafer subjected to the back grinding process, a dicing tape is attached to the resin film side, the outer peripheral portion of the dicing tape is supported by an annular frame, and the protective member attached to the surface of the wafer is peeled A wafer holding step for holding the wafer,

이 웨이퍼 지지 공정이 실시된 웨이퍼의 표면에서의 스트리트를 제외한 영역에 레지스트막을 피복하는 레지스트막 피복 공정과, A resist film coating step of coating a resist film on a surface of the wafer on which the wafer supporting step is performed,

이 레지스트막 피복 공정이 실시된 웨이퍼의 표면측으로부터 플라즈마 에칭함으로써, 스트리트를 따라 웨이퍼를 에칭하고 수지 필름을 에칭하여, 웨이퍼 및 수지 필름을 스트리트를 따라 개개의 디바이스로 분할하는 에칭 공정과, An etching step of etching the wafer along the streets by plasma etching from the front side of the wafer subjected to the resist film coating step and dividing the wafer and the resin film into individual devices along the street,

이 플라즈마 에칭 공정이 실시된 웨이퍼의 표면으로부터 레지스트막을 제거하는 레지스트막 제거 공정을 포함하는 것을 특징으로 하는 웨이퍼의 가공 방법이 제공된다. And a resist film removing step of removing the resist film from the surface of the wafer subjected to the plasma etching process.

상기 에칭 공정에서, 웨이퍼를 에칭할 때에 사용하는 에칭 가스는 SF6과 C4F8을 교대로 이용하고, 수지 필름을 에칭할 때에 사용하는 에칭 가스는 O2를 이용한다. In the etching step, SF 6 and C 4 F 8 are alternately used as the etching gas used for etching the wafer, and O 2 is used as an etching gas for etching the resin film.

본 발명에 의한 웨이퍼의 가공 방법은, 웨이퍼의 이면에 장착된 수지 필름의 표면에서의 스트리트와 대응하는 영역을 제외한 영역에 레지스트막을 피복하고, 웨이퍼의 이면측으로부터 플라즈마 에칭함으로써, 스트리트를 따라 수지 필름을 에칭하고 웨이퍼를 에칭하여, 수지 필름 및 웨이퍼를 스트리트를 따라 개개의 디바이스로 분할하기 때문에, 수지 필름은 개개의 디바이스의 외주를 따라 확실하게 제거되므로, 수지 필름이 디바이스의 외주로부터 비어져 나오지 않는다. 따라서, 수지가 디바이스의 외주로부터 비어져 나오고, 이 비어져 나온 부분이 디바이스의 표면에 형성된 본딩 패드를 오염시키는 등에 의해 디바이스의 품질을 저하시킨다고 하는 문제가 해소된다. A method of processing a wafer according to the present invention is a method of processing a wafer by coating a resist film on a surface of a resin film on the back surface of the wafer except a region corresponding to the street and by plasma etching from the backside of the wafer, And the wafer is etched to divide the resin film and the wafer into individual devices along the street, the resin film is surely removed along the periphery of the individual device, so that the resin film does not come out from the outer periphery of the device . Therefore, the problem that the quality of the device is deteriorated by, for example, causing the resin to come out from the outer periphery of the device and causing the vacant portion to contaminate the bonding pad formed on the surface of the device is solved.

또한, 본 발명에 의한 웨이퍼의 가공 방법은, 이면에 수지 필름이 장착된 웨이퍼의 표면에서의 스트리트를 제외한 영역에 레지스트막을 피복하고, 웨이퍼의 표면측으로부터 플라즈마 에칭함으로써, 스트리트를 따라 웨이퍼를 에칭하고 수지 필름을 에칭하여, 웨이퍼 및 수지 필름을 스트리트를 따라 개개의 디바이스로 분할하기 때문에, 수지 필름은 개개의 디바이스의 외주를 따라 확실하게 제거되므로, 수지 필름이 디바이스의 외주로부터 비어져 나오지 않는다. 따라서, 수지가 디바이스의 외주로부터 비어져 나오고, 이 비어져 나온 부분이 디바이스의 표면에 형성된 본딩 패드를 오염시키는 등에 의해 디바이스의 품질을 저하시킨다고 하는 문제가 해소된다. A method of processing a wafer according to the present invention includes etching a wafer along a street by covering a resist film on a surface of the wafer on which a resin film is mounted on the back surface of the wafer except the streets and by plasma etching from the surface side of the wafer Since the resin film is etched and the wafer and the resin film are divided into individual devices along the street, the resin film is surely removed along the periphery of the individual device, so that the resin film does not come out from the outer periphery of the device. Therefore, the problem that the quality of the device is deteriorated by, for example, causing the resin to come out from the outer periphery of the device and causing the vacant portion to contaminate the bonding pad formed on the surface of the device is solved.

도 1은 본 발명에 의한 웨이퍼의 가공 방법에 의해 가공되는 반도체 웨이퍼를 도시하는 사시도 및 주요부 확대 단면도.
도 2는 본 발명에 의한 웨이퍼의 가공 방법에서의 보호 부재 부착 공정의 설명도.
도 3은 본 발명에 의한 웨이퍼의 가공 방법에서의 이면 연삭 공정을 실시하기 위한 연삭 장치의 주요부 사시도.
도 4는 본 발명에 의한 웨이퍼의 가공 방법에서의 이면 연삭 공정의 설명도.
도 5는 본 발명에 의한 웨이퍼의 가공 방법에서의 수지 필름 장착 공정의 설명도.
도 6은 본 발명에 의한 웨이퍼의 가공 방법에서의 레지스트막 피복 공정의 설명도.
도 7은 본 발명에 의한 웨이퍼의 가공 방법에서의 에칭 공정을 실시하기 위한 플라즈마 에칭 장치의 주요부 단면도.
도 8은 본 발명에 의한 웨이퍼의 가공 방법에서의 에칭 공정의 설명도.
도 9는 본 발명에 의한 웨이퍼의 가공 방법에서의 레지스트막 피복 공정이 실시된 웨이퍼의 사시도.
도 10은 본 발명에 의한 웨이퍼의 가공 방법에서의 웨이퍼 지지 공정의 설명도.
도 11은 본 발명에 의한 웨이퍼의 가공 방법에서의 웨이퍼 지지 공정의 제2 실시형태를 도시하는 설명도.
도 12는 본 발명에 의한 웨이퍼의 가공 방법에서의 레지스트막 피복 공정의 제2 실시형태를 도시하는 설명도.
도 13은 본 발명에 의한 웨이퍼의 가공 방법에서의 에칭 공정의 제2 실시형태를 도시하는 설명도.
도 14는 본 발명에 의한 웨이퍼의 가공 방법에서의 레지스트막 피복 공정의 제2 실시형태가 실시된 웨이퍼의 사시도. BRIEF DESCRIPTION OF THE DRAWINGS Fig. 1 is a perspective view and a partly enlarged cross-sectional view showing a semiconductor wafer to be processed by a method of processing a wafer according to the present invention; Fig.
2 is an explanatory diagram of a step of attaching a protective member in a method of processing a wafer according to the present invention.
3 is a perspective view of a main portion of a grinding apparatus for carrying out a back grinding process in a method of processing a wafer according to the present invention.
4 is an explanatory diagram of a back grinding step in a method of processing a wafer according to the present invention.
Fig. 5 is an explanatory diagram of a resin film attaching step in the method of processing a wafer according to the present invention. Fig.
6 is an explanatory diagram of a resist film coating step in a method of processing a wafer according to the present invention.
7 is a cross-sectional view of a main portion of a plasma etching apparatus for performing an etching process in a method of processing a wafer according to the present invention.
8 is an explanatory diagram of an etching step in a method of processing a wafer according to the present invention.
9 is a perspective view of a wafer subjected to a resist film coating process in the method of processing a wafer according to the present invention.
10 is an explanatory diagram of a wafer supporting step in a method of processing a wafer according to the present invention.
11 is an explanatory view showing a second embodiment of a wafer holding step in a method of processing a wafer according to the present invention.
12 is an explanatory view showing a second embodiment of the resist film coating process in the method of processing a wafer according to the present invention.
13 is an explanatory view showing a second embodiment of an etching process in a method of processing a wafer according to the present invention.
14 is a perspective view of a wafer to which a second embodiment of a resist film coating process in the method of processing a wafer according to the present invention is applied.

이하, 본 발명에 의한 웨이퍼의 가공 방법의 적합한 실시형태에 대해서, 첨부 도면을 참조하여 상세히 설명한다.Best Mode for Carrying Out the Invention Hereinafter, preferred embodiments of a method for processing a wafer according to the present invention will be described in detail with reference to the accompanying drawings.

도 1에는, 본 발명에 따라 가공되는 웨이퍼로서의 반도체 웨이퍼의 사시도가 도시되어 있다. 도 1에 도시하는 반도체 웨이퍼(2)는, 예컨대 직경이 200 ㎜이며 두께가 600 ㎛인 실리콘 웨이퍼를 포함하고 있고, 표면(2a)에 복수의 스트리트(21)가 격자형으로 형성되어 있으며, 이 복수의 스트리트(21)에 의해 구획된 복수의 영역에 IC, LSI 등의 디바이스(22)가 형성되어 있다. Fig. 1 shows a perspective view of a semiconductor wafer as a wafer to be processed according to the present invention. The semiconductor wafer 2 shown in Fig. 1 includes, for example, a silicon wafer having a diameter of 200 mm and a thickness of 600 m, and a plurality of streets 21 are formed in a lattice shape on the surface 2a, Devices 22 such as ICs and LSIs are formed in a plurality of areas defined by the plurality of streets 21. [

상기 반도체 웨이퍼(2)를 스트리트(21)를 따라 개개의 디바이스(22)로 분할하는 웨이퍼의 가공 방법의 제1 실시형태에 대해서 도 2 내지 도 10을 참조하여 설명한다. A first embodiment of a method of processing a wafer in which the semiconductor wafer 2 is divided into individual devices 22 along the street 21 will be described with reference to Figs. 2 to 10. Fig.

우선, 반도체 웨이퍼(2)의 표면(2a)에 형성된 디바이스(22)를 보호하기 위해, 반도체 웨이퍼(2)의 표면(2a)에 보호 부재를 부착하는 보호 부재 부착 공정을 실시한다. 즉, 도 2에 도시하는 바와 같이 반도체 웨이퍼(2)의 표면(2a)에 보호 부재로서의 보호 테이프(3)를 부착한다. 또한, 보호 테이프(3)는 도시한 실시형태에서는 두께가 100 ㎛인 폴리염화비닐(PVC)을 포함하는 시트형 기재의 표면에 아크릴수지계의 풀이 두께 5 ㎛ 정도 도포되어 있다. First, in order to protect the device 22 formed on the surface 2a of the semiconductor wafer 2, a step of attaching a protective member to the surface 2a of the semiconductor wafer 2 is performed. That is, as shown in Fig. 2, a protective tape 3 as a protective member is attached to the front surface 2a of the semiconductor wafer 2. Fig. In the illustrated embodiment, the protective tape 3 is coated with an acrylic resin-based paste having a thickness of about 5 占 퐉 on the surface of a sheet-like base material including polyvinyl chloride (PVC) having a thickness of 100 占 퐉.

반도체 웨이퍼(2)의 표면(2a)에 보호 부재로서의 보호 테이프(3)를 부착했다면, 반도체 웨이퍼(2)의 이면(2b)을 연삭하여 반도체 웨이퍼(2)를 디바이스의 정해진 마무리 두께로 형성하는 이면 연삭 공정을 실시한다. 이 이면 연삭 공정은, 도 3에 도시하는 연삭 장치(4)를 이용하여 실시한다. 도 3에 도시하는 연삭 장치(4)는, 피가공물을 유지하는 척 테이블(41)과, 이 척 테이블(41)에 유지된 피가공물을 연삭하는 연삭 수단(42)을 구비한다. 척 테이블(41)은, 유지면인 상면에 피가공물을 흡인 유지하도록 구성되어 있고, 도시하지 않는 회전 구동 기구에 의해 도 3에서 화살표 41a로 도시하는 방향으로 회전시킨다. 연삭 수단(42)은, 스핀들 하우징(421)과, 이 스핀들 하우징(421)에 회전 가능하게 지지되어 도시하지 않는 회전 구동 기구에 의해 회전하는 회전 스핀들(422)과, 이 회전 스핀들(422)의 하단에 장착된 마운터(423)와, 이 마운터(423)의 하면에 부착된 연삭휠(424)을 구비한다. 이 연삭휠(424)은, 원환형의 베이스(425)와, 이 베이스(425)의 하면에 환형으로 장착된 연삭 지석(426)을 포함하고 있고, 베이스(425)가 마운터(423)의 하면에 체결 볼트(427)에 의해 부착되어 있다. The back surface 2b of the semiconductor wafer 2 is ground by grinding the protective tape 3 as a protective member on the surface 2a of the semiconductor wafer 2 to form the semiconductor wafer 2 with a predetermined finishing thickness of the device The backside grinding process is performed. This backside grinding step is carried out using the grinding apparatus 4 shown in Fig. The grinding apparatus 4 shown in Fig. 3 has a chuck table 41 for holding a workpiece and a grinding means 42 for grinding the workpiece held in the chuck table 41. As shown in Fig. The chuck table 41 is configured to suck and hold the workpiece on the upper surface as the holding surface, and is rotated in the direction shown by arrow 41a in Fig. 3 by a rotation drive mechanism (not shown). The grinding means 42 includes a spindle housing 421, a rotating spindle 422 rotatably supported by the spindle housing 421 and rotated by a rotation driving mechanism (not shown) And a grinding wheel 424 attached to a lower surface of the mounter 423. The grinding wheel 424 is mounted on the lower surface of the mount 423, The grinding wheel 424 includes an annular base 425 and a grinding wheel 426 annularly mounted on the lower surface of the base 425. The base 425 is fixed to the lower surface of the mount 423 And is fastened by a fastening bolt 427.

전술한 연삭 장치(4)를 이용하여 상기 이면 연삭 공정을 실시하기 위해서는, 도 3에 도시하는 바와 같이 척 테이블(41)의 상면(유지면)에 상기 보호 부재 부착 공정이 실시된 반도체 웨이퍼(2)의 보호 테이프(3)측을 배치한다. 그리고, 도시하지 않는 흡인 수단을 작동함으로써 척 테이블(41)상에 반도체 웨이퍼(2)를 보호 테이프(3)를 통해 흡착 유지한다(웨이퍼 유지 공정). 따라서, 척 테이블(41)상에 유지된 반도체 웨이퍼(2)는, 이면(2b)이 상측이 된다. 이와 같이 척 테이블(41)상에 반도체 웨이퍼(2)를 보호 테이프(3)를 통해 흡인 유지했다면, 척 테이블(41)을 도 3에서 화살표 41a로 도시하는 방향으로 예컨대 300 rpm으로 회전시키면서, 연삭 수단(42)의 연삭휠(424)을 도 3에서 화살표 424a로 도시하는 방향으로 예컨대 6000 rpm으로 회전시키고, 도 4에 도시하는 바와 같이 연삭 지석(426)을 피가공면인 반도체 웨이퍼(2)의 이면(2b)에 접촉시키며, 연삭휠(424)을 도 3 및 도 4에서 화살표 424b로 도시하는 바와 같이 예컨대 1 ㎛/초의 연삭 이송 속도로 아래쪽[척 테이블(41)의 유지면에 대하여 수직인 방향]으로 정해진 양 연삭 이송한다. 이 결과, 반도체 웨이퍼(2)의 이면(2b)이 연삭되어 반도체 웨이퍼(2)는 정해진 두께(예컨대 250 ㎛)로 형성된다. In order to carry out the above-described back grinding process using the above-described grinding apparatus 4, the semiconductor wafer 2 (see FIG. 3) on which the protective member attaching step is carried on the upper surface (holding surface) of the chuck table 41 Is disposed on the protective tape 3 side. Then, suction means (not shown) is operated to hold the semiconductor wafer 2 on the chuck table 41 through the protective tape 3 (wafer holding step). Therefore, the back surface 2b of the semiconductor wafer 2 held on the chuck table 41 is on the upper side. When the chuck table 41 is suction-held on the chuck table 41 through the protective tape 3, the chuck table 41 is rotated at 300 rpm in the direction indicated by the arrow 41a in Fig. 3, The grinding wheel 424 of the means 42 is rotated at 6000 rpm in the direction indicated by the arrow 424a in Fig. 3 and the grinding wheel 426 is rotated in the direction indicated by the arrow 424a in Fig. And the grinding wheel 424 is brought into contact with the back surface 2b of the chuck table 41 at a grinding feed rate of 1 占 퐉 per second as shown by an arrow 424b in Figs. In direction]. As a result, the back surface 2b of the semiconductor wafer 2 is ground and the semiconductor wafer 2 is formed with a predetermined thickness (for example, 250 占 퐉).

다음으로, 이면 연삭 공정이 실시된 반도체 웨이퍼(2)의 이면(2b)에 다이 어태치 필름(DAF)이나 다이 백사이드 필름(DSF) 등의 수지 필름을 장착하는 수지 필름 장착 공정을 실시한다. 즉, 도 5의 (a) 및 (b)에 도시하는 바와 같이 반도체 웨이퍼(2)의 이면(2b)에 수지 필름(5)을 장착한다. 이 때, 80℃∼200℃의 온도로 가열하면서 수지 필름(5)을 반도체 웨이퍼(2)의 이면(2b)에 압박하여 장착한다. 또한 수지 필름(5)은, 에폭시계 수지로 형성되어 있고, 두께가 10 ㎛인 필름재를 포함한다.Next, a resin film attaching step for attaching a resin film such as a die attach film (DAF) or a die backside film (DSF) to the back surface 2b of the semiconductor wafer 2 subjected to the back side grinding process is performed. That is, as shown in Figs. 5A and 5B, the resin film 5 is mounted on the back surface 2b of the semiconductor wafer 2. Fig. At this time, the resin film 5 is pressed and mounted on the back surface 2b of the semiconductor wafer 2 while being heated to a temperature of 80 to 200 占 폚. The resin film (5) is made of an epoxy resin and includes a film material having a thickness of 10 mu m.

전술한 수지 필름 장착 공정을 실시했다면, 반도체 웨이퍼(2)의 이면(2b)에 장착된 수지 필름(5)의 표면에서의 스트리트(21)와 대응하는 영역을 제외한 영역에 레지스트막을 피복하는 레지스트막 피복 공정을 실시한다. A resist film covering the resist film is formed on the surface of the resin film 5 mounted on the back surface 2b of the semiconductor wafer 2 except for the region corresponding to the street 21, A coating process is carried out.

이 레지스트막 피복 공정은, 우선 도 6의 (a)에 도시하는 바와 같이 상기 수지 필름 장착 공정이 실시된 반도체 웨이퍼(2)의 이면(2b)에 장착되어 있는 수지 필름(5)의 표면에 포지티브형 포토레지스트를 도포하여 포토레지스트막(6)을 형성한다(포토레지스트 도포 공정). 다음으로, 반도체 웨이퍼(2)의 이면(2b)에 장착되어 있는 수지 필름(5)의 표면에 형성된 포토레지스트막(6)의 에칭해야 하는 영역으로서의 스트리트(21)와 대응하는 영역을 제외한 영역에 마스킹을 행하여 포토레지스트막(6)을 노광하고(노광 공정), 노광된 포토레지스트막(6)을 알칼리 용액에 의해 현상한다(현상 공정). 이 결과, 도 6의 (b)에 도시하는 바와 같이 포토레지스트막(6)에서의 노광된 스트리트(21)와 대응하는 영역이 제거된다. 따라서, 반도체 웨이퍼(2)의 이면(2b)에 장착된 수지 필름(5)의 표면에는, 스트리트(21)와 대응하는 영역을 제외한 영역에 포토레지스트막(6)이 피복되게 된다. 6 (a), the resin film 5 is attached to the surface of the resin film 5 mounted on the rear surface 2b of the semiconductor wafer 2, Type photoresist is applied to form a photoresist film 6 (photoresist coating step). Next, in a region except the region corresponding to the street 21 as an area to be etched in the photoresist film 6 formed on the surface of the resin film 5 mounted on the back surface 2b of the semiconductor wafer 2 Masking is performed to expose the photoresist film 6 (exposure step), and the exposed photoresist film 6 is developed with an alkali solution (development step). As a result, the area corresponding to the exposed street 21 in the photoresist film 6 is removed as shown in Fig. 6 (b). The photoresist film 6 is coated on the surface of the resin film 5 mounted on the rear surface 2b of the semiconductor wafer 2 except for the region corresponding to the street 21. [

전술한 레지스트막 피복 공정을 실시했다면, 반도체 웨이퍼(2)의 이면(2b)측으로부터 플라즈마 에칭함으로써, 스트리트(21)를 따라 수지 필름(5)을 에칭하고 반도체 웨이퍼(2)를 에칭하여, 수지 필름(5) 및 반도체 웨이퍼(2)를 스트리트(21)를 따라 개개의 디바이스로 분할하는 에칭 공정을 실시한다. 이 플라즈마 에칭 공정은, 도 7에 도시하는 플라즈마 에칭 장치를 이용하여 실시한다. 도 7에 도시하는 플라즈마 에칭 장치(7)는, 밀폐 공간(71a)을 형성하는 하우징(71)을 구비한다. 이 하우징(71)은, 바닥벽(711)과 상벽(712)과 좌우 측벽(713, 714)과 후측 측벽(715) 및 전측 측벽(도시 생략)을 포함하고 있고, 우측 측벽(614)에는 피가공물 반출반입용의 개구(714a)가 형성되어 있다. 개구(714a)의 외측에는, 개구(714a)를 개폐하기 위한 게이트(72)가 상하 방향으로 이동 가능하게 배치되어 있다. 이 게이트(72)는, 게이트 작동 수단(73)에 의해 작동한다. 게이트 작동 수단(73)은, 에어 실린더(731)와 이 에처 실린더(731)내에 배치된 도시하지 않는 피스톤에 연결된 피스톤 로드(732)를 포함하고 있고, 에처 실린더(731)가 브래킷(733)을 통해 상기 하우징(71)의 바닥벽(711)에 부착되어 있으며, 피스톤 로드(732)의 선단(도면에서 상단)이 상기 게이트(72)에 연결되어 있다. 이 게이트 작동 수단(73)에 의해 게이트(72)가 개방됨으로써, 피가공물로서의 전술한 레지스트막 피복 공정이 실시된 반도체 웨이퍼(2)를 개구(714a)를 통해 반출반입할 수 있다. 또한, 하우징(71)을 구성하는 바닥벽(711)에는 배기구(711a)가 형성되어 있고, 이 배기구(711a)가 가스 배출 수단(74)에 접속되어 있다. The resin film 5 is etched along the street 21 and the semiconductor wafer 2 is etched by plasma etching from the backside 2b side of the semiconductor wafer 2, An etching process for dividing the film 5 and the semiconductor wafer 2 into individual devices along the streets 21 is performed. This plasma etching process is carried out using the plasma etching apparatus shown in Fig. The plasma etching apparatus 7 shown in Fig. 7 has a housing 71 for forming a closed space 71a. The housing 71 includes a bottom wall 711 and a top wall 712, left and right side walls 713 and 714, a rear side wall 715 and a front side wall (not shown) There is formed an opening 714a for carrying in and out the workpiece. On the outside of the opening 714a, a gate 72 for opening and closing the opening 714a is arranged so as to be movable in the vertical direction. The gate 72 is operated by the gate operating means 73. The gate operating means 73 includes an air cylinder 731 and a piston rod 732 connected to a piston (not shown) disposed in the etcher cylinder 731. The actuator cylinder 731 includes a bracket 733 (Upper end in the figure) of the piston rod 732 is connected to the gate 72. The piston rod 732 is connected to the bottom wall 711 of the housing 71 through a through hole (not shown) By opening the gate 72 by the gate operating means 73, the semiconductor wafer 2, which has been subjected to the resist film coating process described above as a workpiece, can be carried in and out through the opening 714a. An exhaust port 711a is formed in the bottom wall 711 constituting the housing 71 and the exhaust port 711a is connected to the gas exhausting means 74. [

상기 하우징(71)에 의해 형성되는 밀폐 공간(71a)에는, 하부 전극(75)과 상부 전극(76)이 대향하여 배치되어 있다. 하부 전극(75)은, 도전성의 재료에 의해 형성되어 있고, 원반형의 피가공물 유지부(751)와, 이 피가공물 유지부(751)의 하면 중앙부로부터 돌출하여 형성된 원기둥형의 지지부(752)를 포함한다. 이와 같이 피가공물 유지부(751)와 원기둥형의 지지부(752)로 구성된 하부 전극(75)은, 지지부(752)가 하우징(71)의 바닥벽(711)에 형성된 구멍(711b)을 삽입 관통하여 배치되고, 절연체(77)를 통해 바닥벽(711)에 시일된 상태로 지지되어 있다. 이와 같이 하우징(71)의 바닥벽(711)에 지지된 하부 전극(75)은, 지지부(752)를 통해 고주파 전원(78)에 전기적으로 접속되어 있다. A lower electrode 75 and an upper electrode 76 are disposed facing each other in a closed space 71a formed by the housing 71. [ The lower electrode 75 is formed of a conductive material and includes a disk shaped workpiece holding portion 751 and a columnar support portion 752 protruding from the lower center portion of the lower surface of the workpiece holding portion 751 . The lower electrode 75 composed of the workpiece holding portion 751 and the cylindrical support portion 752 is inserted into the hole 711b formed in the bottom wall 711 of the housing 71 by the support portion 752, And is supported by the bottom wall 711 in a sealed state via the insulator 77. [ The lower electrode 75 supported on the bottom wall 711 of the housing 71 is electrically connected to the high frequency power source 78 through the support portion 752. [

하부 전극(75)을 구성하는 피가공물 유지부(751)의 상부에는, 위쪽이 개방된 원형상의 감합 오목부(751a)가 형성되어 있고, 이 감합 오목부(751a)에 다공성 세라믹재에 의해 형성된 원반형의 흡착 유지 부재(753)가 감합된다. 감합 오목부(751a)에서의 흡착 유지 부재(753)의 하측에 형성되는 챔버(751b)는, 피가공물 유지부(751) 및 지지부(752)에 형성된 연통로(752a)에 의해 흡인 수단(79)에 연통되어 있다. 따라서, 흡착 유지 부재(753)상에 피가공물을 배치하고 흡인 수단(79)을 작동하여 연통로(752a)를 부압원에 연통함으로써 챔버(751b)에 부압이 작용하여, 흡착 유지 부재(753)상에 배치된 피가공물이 흡인 유지된다. 또한, 흡인 수단(79)을 작동하여 연통로(752a)를 대기에 개방함으로써, 흡착 유지 부재(753)상에 흡인 유지된 피가공물의 흡인 유지가 해제된다. A circular fitting recess 751a having an open top is formed on the upper portion of the workpiece holding portion 751 constituting the lower electrode 75. The fitting recess 751a is formed with a porous ceramics material The disc-shaped suction holding member 753 is engaged. The chamber 751b formed below the suction holding member 753 in the fitting recess 751a is connected to the suction unit 791 by the communication path 752a formed in the work holding unit 751 and the supporting unit 752 As shown in Fig. A workpiece is disposed on the suction holding member 753 and the suction means 79 is operated so that the communication path 752a is communicated with the negative pressure source so that a negative pressure acts on the chamber 751b, The workpiece placed on the workpiece W is suction-held. Further, by operating the suction means 79 to open the communication path 752a to the atmosphere, suction holding of the workpiece held in suction on the suction holding member 753 is released.

하부 전극(75)을 구성하는 피가공물 유지부(751)의 하부에는, 냉각 통로(751c)가 형성되어 있다. 이 냉각 통로(751c)의 일단은 지지부(752)에 형성된 냉매 도입 통로(752b)에 연통되고, 냉각 통로(751c)의 타단은 지지부(752)에 형성된 냉매 배출 통로(752c)에 연통되어 있다. 냉매 도입 통로(752b) 및 냉매 배출 통로(752c)는, 냉매 공급 수단(80)에 연통되어 있다. 따라서, 냉매 공급 수단(80)이 작동하면, 냉매가 냉매 도입 통로(752b), 냉각 통로(751c) 및 냉매 배출 통로(752c)를 통해 순환한다. 이 결과, 후술하는 플라즈마 처리시에 발생하는 열은 하부 전극(75)으로부터 냉매에 전달되기 때문에, 하부 전극(75)의 이상 승온이 방지된다. A cooling passage 751c is formed in a lower portion of the workpiece holding portion 751 constituting the lower electrode 75. [ One end of the cooling passage 751c communicates with the refrigerant introduction passage 752b formed in the support portion 752 and the other end of the cooling passage 751c communicates with the refrigerant discharge passage 752c formed in the support portion 752. [ The refrigerant introduction passage 752b and the refrigerant discharge passage 752c communicate with the refrigerant supply means 80. [ Therefore, when the refrigerant supply means 80 operates, the refrigerant circulates through the refrigerant introduction passage 752b, the cooling passage 751c, and the refrigerant discharge passage 752c. As a result, since the heat generated during the plasma processing described later is transferred from the lower electrode 75 to the refrigerant, abnormal rise in temperature of the lower electrode 75 is prevented.

상기 상부 전극(76)은, 도전성의 재료에 의해 형성되어 있고, 원반형의 가스 분출부(761)와, 이 가스 분출부(761)의 상면 중앙부로부터 돌출하여 형성된 원기둥형의 지지부(762)를 포함한다. 이와 같이 가스 분출부(761)와 원기둥형의 지지부(762)를 포함하는 상부 전극(76)은, 가스 분출부(761)가 하부 전극(75)을 구성하는 피가공물 유지부(751)와 대향하여 배치되고, 지지부(762)가 하우징(71)의 상벽(712)에 형성된 구멍(712a)을 삽입 관통하며, 이 구멍(712a)에 장착된 시일 부재(81)에 의해 상하 방향으로 이동 가능하게 지지되어 있다. 지지부(762)의 상단부에는 작동 부재(763)가 부착되어 있고, 이 작동 부재(763)가 승강 구동 수단(82)에 연결되어 있다. 또한 상부 전극(76)은, 지지부(762)를 통해 접지되어 있다. The upper electrode 76 is formed of a conductive material and includes a disc-shaped gas ejecting portion 761 and a columnar supporting portion 762 protruding from the center of the upper surface of the gas ejecting portion 761 do. The upper electrode 76 including the gas spouting portion 761 and the columnar support portion 762 is arranged so that the gas spouting portion 761 contacts with the workpiece holding portion 751 constituting the lower electrode 75, And the support portion 762 penetrates the hole 712a formed in the upper wall 712 of the housing 71 and is vertically movable by the seal member 81 mounted on the hole 712a . An operation member 763 is attached to the upper end of the support portion 762. The operation member 763 is connected to the elevation drive means 82. [ Further, the upper electrode 76 is grounded via the supporting portion 762.

상부 전극(76)을 구성하는 원반형의 가스 분출부(761)에는, 하면에 개구하는 복수의 분출구(761a)가 형성되어 있다. 이 복수의 분출구(761a)는, 가스 분출부(761)에 형성된 연통로(761b) 및 지지부(762)에 형성된 연통로(762a)를 통해 에칭 가스 공급 수단인 SF6 가스 공급 수단(83)과 C4F8 가스 공급 수단(84) 및 산소 공급 수단(85)에 연통되어 있다. The disk-shaped gas ejecting portion 761 constituting the upper electrode 76 is formed with a plurality of ejection openings 761a that open to the bottom. A plurality of air outlet (761a), the gas ejecting unit to the communication formed on a (761), (761b), and the SF 6 gas supply means, the etching gas supply means via (762a), a communication passage formed in the support portion 762, 83 and The C 4 F 8 gas supply means 84 and the oxygen supply means 85.

도시한 실시형태에서의 플라즈마 에칭 장치(7)는, 상기 게이트 작동 수단(73), 가스 배출 수단(74), 고주파 전원(78), 흡인 수단(79), 냉매 공급 수단(80), 승강 구동 수단(82), SF6 가스 공급 수단(83), C4F8 가스 공급 수단(84), 산소 공급 수단(85) 등을 제어하는 제어 수단(86)을 구비한다. 이 제어 수단(86)에는 가스 배출 수단(74)으로부터 하우징(71)에 의해 형성되는 밀폐 공간(71a)내의 압력에 관한 데이터가, 냉매 공급 수단(80)으로부터 냉매 온도(즉, 전극 온도)에 관한 데이터가, SF6 가스 공급 수단(83)과 C4F8 가스 공급 수단(84) 및 산소 공급 수단(85)으로부터 가스 유량에 관한 데이터가 입력되고, 이들의 데이터 등에 기초하여 제어 수단(86)은 상기 각 수단에 제어 신호를 출력한다. The plasma etching apparatus 7 in the illustrated embodiment is provided with the gate operating means 73, the gas discharging means 74, the high frequency power supply 78, the suction means 79, the refrigerant supply means 80, And a control means 86 for controlling the means 82, the SF 6 gas supply means 83, the C 4 F 8 gas supply means 84, the oxygen supply means 85, and the like. The control means 86 is supplied with data on the pressure in the closed space 71a formed by the housing 71 from the gas discharge means 74 from the refrigerant supply means 80 to the refrigerant temperature Data relating to SF 6 Gas supply means 83 and C 4 F 8 The gas supply means 84 and the oxygen supply means 85. The control means 86 outputs a control signal to each means based on these data or the like.

도시한 실시형태에서의 플라즈마 에칭 장치(7)는 이상과 같이 구성되어 있고, 이하 전술한 바와 같이 레지스트막 피복 공정이 실시된 반도체 웨이퍼(2)의 이면(2b)측으로부터 플라즈마 에칭하여, 스트리트(21)를 따라 수지 필름(5)을 에칭하고 반도체 웨이퍼(2)를 에칭하여, 수지 필름(5) 및 반도체 웨이퍼(2)를 스트리트(21)를 따라 개개의 디바이스로 분할하는 에칭 공정에 대해서 설명한다. The plasma etching apparatus 7 in the illustrated embodiment is constructed as described above and plasma etching is performed from the back surface 2b side of the semiconductor wafer 2 on which the resist film coating process has been performed as described above, An etching process in which the resin film 5 is etched along the streets 21 and the semiconductor wafer 2 is etched to divide the resin film 5 and the semiconductor wafer 2 along individual streets 21 into individual devices do.

우선 게이트 작동 수단(73)을 작동하여 게이트(72)를 도 7에서 아래쪽으로 이동시켜, 하우징(71)의 우측 측벽(714)에 형성된 개구(714a)를 개방한다. 다음으로, 도시하지 않는 반출반입 수단에 의해 전술한 레지스트막 피복 공정이 실시된 반도체 웨이퍼(2)를 개구(714a)로부터 하우징(71)에 의해 형성되는 밀폐 공간(71a)에 반송하고, 하부 전극(75)을 구성하는 피가공물 유지부(751)의 흡착 유지 부재(753)상에 반도체 웨이퍼(2)의 표면에 부착된 보호 테이프(3)측을 배치한다. 이 때, 승강 구동 수단(82)을 작동하여 상부 전극(76)을 상승시켜 둔다. 그리고, 흡인 수단(79)을 작동하여 전술한 바와 같이 챔버(751b)에 부압을 작용시킴으로써, 흡착 유지 부재(753)상에 배치된 반도체 웨이퍼(2)는 보호 테이프(3)를 통해 흡인 유지된다. 따라서, 흡착 유지 부재(753)상에 유지된 반도체 웨이퍼(2)는, 이면(2b)에 부착되어 있는 수지 필름(5)의 표면에 스트리트(21)를 제외한 영역에 피복된 포토레지스트막(6)이 상측이 된다. The gate operating means 73 is first operated to move the gate 72 downward in Fig. 7 to open the opening 714a formed in the right side wall 714 of the housing 71. Fig. Next, the semiconductor wafer 2 subjected to the resist film coating process described above is carried by the unloading and loading means (not shown) from the opening 714a to the closed space 71a formed by the housing 71, The side of the protective tape 3 attached to the surface of the semiconductor wafer 2 is disposed on the suction holding member 753 of the workpiece holding portion 751 constituting the workpiece holding portion 75. At this time, the up-and-down driving means 82 is operated to raise the upper electrode 76. The semiconductor wafer 2 placed on the suction holding member 753 is sucked and held by the protective tape 3 by operating the suction means 79 to apply a negative pressure to the chamber 751b as described above . The semiconductor wafer 2 held on the suction holding member 753 is transferred to the surface of the resin film 5 attached to the back surface 2b by the photoresist film 6 ) Becomes the upper side.

이와 같이 반도체 웨이퍼(2)가 흡착 유지 부재(753)상에 흡인 유지되었다면, 게이트 작동 수단(73)을 작동하여 게이트(72)를 도 7에서 위쪽으로 이동시켜, 하우징(71)의 우측 측벽(714)에 형성된 개구(714a)를 폐쇄한다. 그리고, 승강 구동 수단(82)을 작동하여 상부 전극(76)을 하강시켜, 상부 전극(76)을 구성하는 가스 분사부(761)의 하면과 하부 전극(75)을 구성하는 피가공물 유지부(751)에 유지된 포토레지스트막(6)을 부착한 반도체 웨이퍼(2)의 이면(2b)에 부착되어 있는 수지 필름(5)의 표면(상면) 사이의 거리를 플라즈마 에칭 처리에 적합한 정해진 전극간 거리(예컨대, 10 ㎜)에 위치시킨다. 7, when the semiconductor wafer 2 is sucked and held on the suction holding member 753, the gate operating means 73 is operated to move the gate 72 upward in FIG. 7, 714 are closed. The upper electrode 76 is lowered by operating the elevation driving means 82 so that the lower surface of the gas spraying portion 761 constituting the upper electrode 76 and the upper surface of the workpiece holding portion The distance between the surface (upper surface) of the resin film 5 attached to the back surface 2b of the semiconductor wafer 2 to which the photoresist film 6 held on the upper surface (E.g., 10 mm).

다음으로, 가스 배출 수단(74)을 작동하여 하우징(71)에 의해 형성되는 밀폐 공간(71a)내를 진공 배기한다. 밀폐 공간(71a)내를 진공 배기했다면, 우선 수지 필름(5)을 스트리트(21)를 따라 에칭하는 수지 필름 에칭 공정을 실시한다. Next, the gas discharging means 74 is operated to evacuate the inside of the closed space 71a formed by the housing 71. When the inside of the closed space 71a is evacuated, first, a resin film etching process for etching the resin film 5 along the street 21 is performed.

수지 필름 에칭 공정을 실시하기 위해서는, 산소 공급 수단(85)을 작동하여 플라즈마 발생용의 산소(O2)를 상부 전극(76)에 공급한다. 산소 공급 수단(85)으로부터 공급된 산소(O2)는, 지지부(762)에 형성된 연통로(762a) 및 가스 분출부(761)에 형성된 연통로(761b)를 통해 복수의 분출구(761a)로부터 하부 전극(75)의 흡착 유지 부재(753)상에 보호 테이프(3)를 통해 유지된 반도체 웨이퍼(2)의 이면(2b)(상면)을 향해 분출된다. 그리고, 밀폐 공간(71a)내를 정해진 가스 압력(예컨대, 20 Pa)으로 유지한다. 이와 같이, 플라즈마 발생용의 산소(O2)를 공급한 상태로, 고주파 전원(78)으로부터 하부 전극(75)에 예컨대 100 W의 고주파 전력을 인가하고 상부 전극(76)에 예컨대 2000 W의 고주파 전력을 인가한다. 이것에 의해, 하부 전극(75)과 상부 전극(76) 사이의 공간에 산소(O2)를 포함하는 이방성을 갖는 플라즈마가 발생하고, 이 플라즈마화한 활성 물질이 반도체 웨이퍼(2)의 이면(2b)에 장착된 수지 필름(5)[표면에 스트리트(21)에 대응하는 영역을 제외한 영역에 포토레지스트막(6)이 피복되어 있음]을 향해 분출된다. 이 결과, 포토레지스트막(6)에서의 스트리트(21)에 대응하는 영역을 통해 플라즈마화한 활성 물질이 수지 필름(5)에 작용하기 때문에, 도 8의 (a)에 도시하는 바와 같이 수지 필름(5)은 스트리트(21)를 따라 에칭 제거되어, 제거홈(51)이 형성된다. In order to perform the resin film etching process, oxygen supply means 85 is operated to supply oxygen (O 2 ) for generating plasma to the upper electrode 76. The oxygen O 2 supplied from the oxygen supply means 85 is supplied from the plurality of air outlets 761a through the communication path 762a formed in the support portion 762 and the communication path 761b formed in the gas outflow portion 761 (Upper surface) of the semiconductor wafer 2 held by the protective tape 3 on the suction holding member 753 of the lower electrode 75. [ Then, the inside of the closed space 71a is maintained at a predetermined gas pressure (for example, 20 Pa). A high frequency power of, for example, 100 W is applied to the lower electrode 75 from the high frequency power source 78 while the oxygen (O 2 ) for generating plasma is supplied and the high frequency power of, for example, 2000 W is applied to the upper electrode 76 Power is applied. As a result, a plasma having anisotropy including oxygen (O 2 ) is generated in the space between the lower electrode 75 and the upper electrode 76, and the plasmanized active material is applied to the back surface of the semiconductor wafer 2 (The surface of which is covered with the photoresist film 6 in an area except the area corresponding to the street 21) mounted on the photoresist film 2b. As a result, as shown in Fig. 8 (a), since the active material plasmaized through the region corresponding to the street 21 in the photoresist film 6 acts on the resin film 5, (5) is etched away along the street (21) to form a removal groove (51).

또한, 상기 수지 필름 에칭 공정은, 예컨대 이하의 조건으로 행해진다. The resin film etching process is performed under the following conditions, for example.

밀폐 공간(71a)내의 압력: 20 Pa Pressure in the closed space 71a: 20 Pa

고주파 전력: 하부 전극: 100 W, 상부 전극: 2000 W High-frequency power: lower electrode: 100 W, upper electrode: 2000 W

산소 공급량: 1.5 리터/분 Oxygen feed rate: 1.5 liters / minute

에칭 처리 시간: 10분[수지 필름(5)의 두께 10 ㎛]Etching time: 10 minutes (thickness of resin film 5: 10 占 퐉)

전술한 수지 필름 에칭 공정을 실시했다면, 계속해서 반도체 웨이퍼(2)를 스트리트(21)를 따라 에칭하고, 반도체 웨이퍼(2)를 개개의 디바이스로 분할하는 웨이퍼 에칭 공정을 실시한다. The semiconductor wafer 2 is etched along the street 21 and a wafer etching process for dividing the semiconductor wafer 2 into individual devices is carried out.

웨이퍼 에칭 공정은, SF6 가스 공급 수단(83)과 C4F8 가스 공급 수단(84)을 교대로 작동하여 플라즈마 발생용의 SF6 가스와 C4F8 가스를 상부 전극(76)에 공급한다. SF6 가스 공급 수단(83)으로부터 공급된 SF6 가스와 C4F8 가스 공급 수단(84)으로부터 공급된 C4F8 가스는, 지지부(762)에 형성된 연통로(762a) 및 가스 분출부(761)에 형성된 연통로(761b)를 통해 복수의 분출구(761a)로부터 하부 전극(75)의 흡착 유지 부재(753)상에 유지된 반도체 웨이퍼(2)의 이면(2b)에 장착된 수지 필름(5)[표면에 스트리트(21)와 대응하는 영역을 제외한 영역에 포토레지스트막(6)이 피복되어 있음]을 향해 교대로 분출된다. 그리고, 밀폐 공간(71a)내를 정해진 가스 압력(예컨대, 20 Pa)으로 유지한다. 이와 같이, 플라즈마 발생용의 SF6 가스와 C4F8 가스를 교대로 공급한 상태로, 고주파 전원(78)으로부터 하부 전극(75)에 예컨대 50 W의 고주파 전력을 인가하고 상부 전극(76)에 예컨대 3000 W의 고주파 전력을 인가한다. 이것에 의해, 하부 전극(75)과 상부 전극(76) 사이의 공간에 SF6 가스와 C4F8 가스를 포함하는 이방성을 갖는 플라즈마가 발생하고, 이 플라즈마화한 활성 물질이 수지 필름(5)에 스트리트와 대응하는 영역을 따라 형성된 제거홈(51)을 통해 반도체 웨이퍼(2)에 작용하기 때문에, 도 8의 (a)에 도시하는 바와 같이 반도체 웨이퍼(2)는 스트리트(21)를 따라 에칭 제거되어 분할홈(210)이 형성되고, 개개의 디바이스(22)로 분할된다. The wafer etching process alternately operates SF 6 gas supply means 83 and C 4 F 8 gas supply means 84 to supply SF 6 gas and C 4 F 8 gas for generating plasma to the upper electrode 76 do. SF 6 gas of C 4 F 8 gas supplied from the supply means 83, the SF 6 gas and C 4 F 8 gas supply means 84 is supplied from the, (762a) and a gas communication passage formed in the support portion 762 ejecting portion (Not shown) mounted on the back surface 2b of the semiconductor wafer 2 held on the suction holding member 753 of the lower electrode 75 from the plurality of jetting outlets 761a through the communication path 761b formed in the resin film 761, (The photoresist film 6 is covered on the surface except the region corresponding to the street 21). Then, the inside of the closed space 71a is maintained at a predetermined gas pressure (for example, 20 Pa). As described above, SF 6 for plasma generation A high frequency power of, for example, 50 W is applied from the high frequency power source 78 to the lower electrode 75 and a high frequency power of, for example, 3000 W is applied to the upper electrode 76 while the C 4 F 8 gas is alternately supplied do. As a result, plasma having anisotropy including SF 6 gas and C 4 F 8 gas is generated in the space between the lower electrode 75 and the upper electrode 76, and the plasmanized active material is applied to the resin film 5 The semiconductor wafer 2 acts on the semiconductor wafer 2 through the removal grooves 51 formed along the street corresponding to the streets 21 as shown in FIG. The etching is removed to form the dividing groove 210, and it is divided into the individual devices 22.

또한, 상기 웨이퍼 에칭 공정은, 예컨대 이하의 조건으로 행해진다. The wafer etching process is performed under the following conditions, for example.

밀폐 공간(71a)내의 압력: 20 Pa Pressure in the closed space 71a: 20 Pa

고주파 전력: 하부 전극: 50 W, 상부 전극: 3000 WHigh-frequency power: lower electrode: 50 W, upper electrode: 3000 W

SF6 가스 공급량: 1.0 리터/분 SF 6 gas supply rate: 1.0 liter / min

C4F8 가스 공급량: 0.7 리터/분 C 4 F 8 Gas supply rate: 0.7 liters / minute

SF6 가스 공급 간격: 2초 간격으로 1초간 공급 SF 6 gas supply interval: 1 second at intervals of 2 seconds

C4F8 가스 공급 간격: 1초 간격으로 2초간 공급C 4 F 8 Gas supply interval: Two seconds at intervals of 1 second

에칭 처리 시간: 20분[반도체 웨이퍼(2)의 두께 250 ㎛]Etching time: 20 minutes (thickness of semiconductor wafer 2: 250 占 퐉)

전술한 수지 필름 에칭 공정 및 웨이퍼 에칭 공정을 포함하는 에칭 공정을 실시함으로써, 수지 필름(5)은 개개의 디바이스(22)의 외주를 따라 확실하게 제거되기 때문에, 수지 필름(5)이 디바이스의 외주로부터 비어져 나오지 않는다. 따라서, 수지 필름(5)이 디바이스(22)의 외주로부터 비어져 나오고, 이 비어져 나온 부분이 디바이스(22)의 표면에 형성된 본딩 패드를 오염시키는 등에 의해 디바이스의 품질을 저하시킨다고 하는 문제가 해소된다. Since the resin film 5 is reliably removed along the periphery of the individual devices 22 by performing the etching process including the resin film etching process and the wafer etching process described above, As shown in FIG. This eliminates the problem that the resin film 5 is ejected from the outer periphery of the device 22 and the portion of the resin film 5 that becomes vacant causes the quality of the device to deteriorate by, for example, contaminating the bonding pad formed on the surface of the device 22 do.

전술한 웨이퍼 에칭 공정을 실시했다면, 반도체 웨이퍼(2)의 이면(2b)에 장착된 수지 필름(5)의 표면에 피복된 포토레지스트막(6)을 제거하는 레지스트막 제거 공정을 실시한다. 즉, 주지(周知)의 포토레지스트막 리무버를 이용하여 반도체 웨이퍼(2)의 이면(2b)에 장착된 수지 필름(5)의 표면에 피복된 포토레지스트막(6)을 제거하고, 도 9에 도시하는 바와 같이 반도체 웨이퍼(2)의 이면(2b)에 장착된 수지 필름(5)을 노출시킨다. A resist film removing step for removing the photoresist film 6 coated on the surface of the resin film 5 mounted on the back surface 2b of the semiconductor wafer 2 is carried out. That is, the photoresist film 6 coated on the surface of the resin film 5 mounted on the back surface 2b of the semiconductor wafer 2 is removed by using a well-known photoresist film remover, The resin film 5 mounted on the back surface 2b of the semiconductor wafer 2 is exposed.

다음으로, 개개의 디바이스(22)로 분할된 반도체 웨이퍼(2)의 이면(2b)에 장착되어 있는 수지 필름(5)측에 다이싱 테이프를 부착하고 다이싱 테이프의 외주부를 환형의 프레임에 의해 지지하며, 반도체 웨이퍼(2)의 표면(2a)에 부착된 보호 부재로서의 보호 테이프(3)를 박리하는 웨이퍼 지지 공정을 실시한다. 즉, 도시한 실시형태에서는, 도 10에 도시하는 바와 같이 개개의 디바이스(22)로 분할된 반도체 웨이퍼(2)의 이면(2b)에 장착되어 있는 수지 필름(5)측을 환형의 프레임(F)에 장착된 다이싱 테이프(T)에 부착한다. 따라서, 반도체 웨이퍼(2)의 표면(2a)에 부착되어 있는 보호 테이프(3)는 상측이 된다. 그리고, 반도체 웨이퍼(2)의 표면(2a)에 부착되어 있는 보호 부재로서의 보호 테이프(3)를 박리한다. 또한 도 10에 도시하는 웨이퍼 지지 공정의 실시형태에서는, 반도체 웨이퍼(2)의 이면(2b)에 장착되어 있는 수지 필름(5)측을 환형의 프레임(F)에 장착된 다이싱 테이프(T)에 부착하는 예를 도시했지만, 반도체 웨이퍼(2)의 이면(2b)에 장착되어 있는 수지 필름(5)측에 다이싱 테이프를 부착하고 다이싱 테이프의 외주부에 환형의 프레임을 동시에 장착하도록 하여도 좋다. 이와 같이 하여 환형의 프레임(F)에 장착된 다이싱 테이프(T)에 부착된 개개의 디바이스(22)로 분할된 반도체 웨이퍼(2)는, 다음 공정인 픽업 공정으로 반송된다. Next, the dicing tape is attached to the side of the resin film 5 mounted on the back surface 2b of the semiconductor wafer 2 divided by the individual devices 22, and the outer peripheral portion of the dicing tape is fixed by the annular frame And the protective tape 3 as a protective member attached to the surface 2a of the semiconductor wafer 2 is peeled off. 10, the side of the resin film 5 mounted on the back surface 2b of the semiconductor wafer 2 divided by the individual devices 22 is connected to the annular frame F (Not shown). Therefore, the protective tape 3 attached to the surface 2a of the semiconductor wafer 2 is on the upper side. Then, the protective tape 3 as a protective member attached to the surface 2a of the semiconductor wafer 2 is peeled off. 10, the side of the resin film 5 mounted on the back surface 2b of the semiconductor wafer 2 is connected to the dicing tape T mounted on the annular frame F, Even if the dicing tape is attached to the side of the resin film 5 mounted on the back surface 2b of the semiconductor wafer 2 and the annular frame is simultaneously mounted on the outer peripheral portion of the dicing tape good. The semiconductor wafer 2 divided into the individual devices 22 attached to the dicing tape T mounted on the annular frame F is conveyed to the pickup process as the next process.

다음으로, 반도체 웨이퍼(2)를 스트리트(21)를 따라 개개의 디바이스(22)로 분할하는 웨이퍼의 가공 방법의 제2 실시형태에 대해서 설명한다. Next, a second embodiment of a method of processing a wafer in which the semiconductor wafer 2 is divided into the individual devices 22 along the streets 21 will be described.

제2 실시형태에서도 우선 상기 반도체 웨이퍼(2)의 표면에 보호 부재로서의 보호 테이프(3)를 부착하는 보호 부재 부착 공정(도 2 참조)을 실시하고, 보호 부재 부착 공정이 실시된 반도체 웨이퍼(2)의 이면을 연삭하여 정해진 두께로 형성하는 이면 연삭 공정(도 3 및 도 4 참조)을 실시한다. In the second embodiment, first, a protective member attaching step (see FIG. 2) for attaching a protective tape 3 as a protective member to the surface of the semiconductor wafer 2 is performed, and the semiconductor wafer 2 (See Figs. 3 and 4) is performed.

상기 이면 연삭 공정을 실시했다면, 웨이퍼의 이면에 수지 필름을 장착하고 수지 필름측에 다이싱 테이프를 부착하며 다이싱 테이프의 외주부를 환형의 프레임에 의해 지지하고, 웨이퍼의 표면에 부착된 보호 부재를 박리하는 웨이퍼 지지 공정을 실시한다. 이 웨이퍼 지지 공정에서는, 우선 이면 연삭 공정이 실시된 반도체 웨이퍼(2)의 이면에 수지 필름(5)을 장착하는 수지 필름 장착 공정(도 5 참조)을 실시한다. 다음으로, 반도체 웨이퍼(2)의 이면(2b)에 장착되어 있는 수지 필름(5)측을 환형의 프레임에 장착된 다이싱 테이프의 표면에 부착하고 반도체 웨이퍼(2)의 표면에 부착된 보호 부재로서의 보호 테이프(3)를 박리한다(웨이퍼 지지 공정). 즉, 도 11에 도시하는 바와 같이 반도체 웨이퍼(2)의 이면(2b)에 장착되어 있는 수지 필름(5)측을 환형의 프레임(F)에 장착된 다이싱 테이프(T)에 부착한다. 따라서, 반도체 웨이퍼(2)의 표면(2a)에 부착되어 있는 보호 테이프(3)는 상측이 된다. 그리고, 반도체 웨이퍼(2)의 표면(2a)에 부착되어 있는 보호 부재로서의 보호 테이프(3)를 박리한다. A resin film is attached to the back surface of the wafer, a dicing tape is attached to the resin film side, the outer peripheral portion of the dicing tape is supported by an annular frame, and a protective member attached to the surface of the wafer And a wafer supporting step for peeling off is performed. In this wafer supporting step, a resin film attaching step (see Fig. 5) for mounting the resin film 5 on the back surface of the semiconductor wafer 2 subjected to the back side grinding process is performed first. Next, the side of the resin film 5 mounted on the back surface 2b of the semiconductor wafer 2 is attached to the surface of the dicing tape mounted on the annular frame, and the protective film 5 attached to the surface of the semiconductor wafer 2 The protective tape 3 is peeled off (wafer holding step). That is, as shown in Fig. 11, the side of the resin film 5 mounted on the back surface 2b of the semiconductor wafer 2 is attached to the dicing tape T mounted on the annular frame F. Therefore, the protective tape 3 attached to the surface 2a of the semiconductor wafer 2 is on the upper side. Then, the protective tape 3 as a protective member attached to the surface 2a of the semiconductor wafer 2 is peeled off.

전술한 실시형태에서는, 수지 필름 장착 공정과 웨이퍼 지지 공정을 나눠 실시하는 예를 나타냈지만, 다이싱 테이프의 표면에 미리 수지 필름이 부착된 수지 필름을 갖는 다이싱 테이프를 이용하는 경우에는, 반도체 웨이퍼(2)의 이면에 다이싱 테이프의 표면에 부착된 수지 필름을 장착하고 다이싱 테이프의 외주부를 환형의 프레임에 의해 지지한다. 그리고, 반도체 웨이퍼(2)의 표면(2a)에 부착되어 있는 보호 부재로서의 보호 테이프(3)를 박리함으로써, 수지 필름을 장착하는 공정과 웨이퍼를 지지하는 공정을 하나의 공정으로서 실시하여도 좋다. In the above-described embodiment, an example in which the resin film attaching step and the wafer supporting step are divided is described. However, in the case of using a dicing tape having a resin film previously attached with a resin film on the surface of the dicing tape, 2, a resin film adhered to the surface of the dicing tape is mounted, and the outer peripheral portion of the dicing tape is supported by an annular frame. By peeling off the protective tape 3 as a protective member attached to the front surface 2a of the semiconductor wafer 2, the step of mounting the resin film and the step of supporting the wafer may be performed as a single step.

상기 웨이퍼 지지 공정을 실시했다면, 반도체 웨이퍼(2)의 표면(2a)에서의 스트리트를 제외한 영역에 레지스트막을 피복하는 레지스트막 피복 공정을 실시한다. If the wafer supporting step is carried out, a resist film covering step for covering the resist film on the surface 2a of the semiconductor wafer 2 excluding the streets is carried out.

이 레지스트막 피복 공정을 실시하기 위해서는, 우선 도 12의 (a)에 도시하는 바와 같이 상기 웨이퍼 지지 공정이 실시된 반도체 웨이퍼(2)의 표면(2a)에 포지티브형 포토레지스트를 도포하여 포토레지스트막(6)을 형성한다(포토레지스트 도포 공정). 다음으로, 반도체 웨이퍼(2)의 표면(2a)에 형성된 포토레지스트막(6)의 에칭해야 하는 영역으로서의 스트리트(21)를 제외한 영역에 마스킹을 행하여 포토레지스트막(6)을 노광하고(노광 공정), 노광된 포토레지스트막(6)을 알칼리 용액에 의해 현상한다(현상 공정). 이 결과, 도 12의 (b)에 도시하는 바와 같이 포토레지스트막(6)에서의 노광된 스트리트(21)에 대응하는 영역이 제거된다. 따라서, 반도체 웨이퍼(2)의 표면(2a)에는, 스트리트(21)를 제외한 영역에 포토레지스트막(6)이 피복되게 된다. 12 (a), a positive photoresist is applied to the surface 2a of the semiconductor wafer 2 subjected to the above-described wafer holding step to form a photoresist film (Photoresist coating step). Next, masking is performed on a region of the photoresist film 6 formed on the surface 2a of the semiconductor wafer 2, except for the street 21 as an area to be etched, to expose the photoresist film 6 ), And the exposed photoresist film 6 is developed with an alkali solution (developing step). As a result, the area corresponding to the exposed street 21 in the photoresist film 6 is removed as shown in Fig. 12 (b). Therefore, the photoresist film 6 is coated on the surface 2a of the semiconductor wafer 2 except for the streets 21. As shown in FIG.

다음으로, 레지스트막 피복 공정이 실시된 반도체 웨이퍼(2)의 표면(2a)측으로부터 플라즈마 에칭함으로써, 스트리트(21)를 따라 반도체 웨이퍼(2)를 에칭하고 수지 필름(5)을 에칭하여, 반도체 웨이퍼(2) 및 수지 필름(5)을 스트리트(21)를 따라 개개의 디바이스로 분할하는 에칭 공정을 실시한다. 이 에칭 공정은, 상기 도 7에 도시하는 플라즈마 에칭 장치(7)를 이용하여 실시한다. Next, the semiconductor wafer 2 is etched along the street 21 by plasma etching from the side of the surface 2a of the semiconductor wafer 2 subjected to the resist film coating process, and the resin film 5 is etched, An etching process for dividing the wafer 2 and the resin film 5 into individual devices along the street 21 is performed. This etching process is carried out by using the plasma etching apparatus 7 shown in FIG.

우선 플라즈마 에칭 장치(7)의 하부 전극(75)을 구성하는 피가공물 유지부(751)의 흡착 유지 부재(753)상에 전술한 바와 같이 레지스트막 피복 공정이 실시된 반도체 웨이퍼(2)의 이면(2b)에 장착되어 있는 수지 필름(5)이 부착되어 있는 환형의 프레임(F)에 장착된 다이싱 테이프(T)측에 배치한다. 그리고, 흡인 수단(79)을 작동하여 흡착 유지 부재(753)상에 배치된 반도체 웨이퍼(2)를 다이싱 테이프(T)를 통해 흡인 유지한다. 따라서, 흡착 유지 부재(753)상에 다이싱 테이프(T)를 통해 유지된 반도체 웨이퍼(2)는, 표면(2a)[스트리트(21)를 제외한 영역에 포토레지스트막(6)이 피복되어 있음]이 상측이 된다. The back surface of the semiconductor wafer 2 subjected to the resist film coating process as described above on the suction holding member 753 of the workpiece holding portion 751 constituting the lower electrode 75 of the plasma etching apparatus 7 Is placed on the side of the dicing tape T mounted on the annular frame (F) to which the resin film (5) mounted on the frame (2b) is attached. Then, the suction means 79 is operated to suction-hold the semiconductor wafer 2 placed on the suction holding member 753 through the dicing tape T. The semiconductor wafer 2 held by the dicing tape T on the suction holding member 753 is covered with the photoresist film 6 on the surface 2a except for the street 21 ] Becomes the upper side.

다음으로, 반도체 웨이퍼(2)를 스트리트(21)를 따라 에칭하고, 반도체 웨이퍼(2)를 개개의 디바이스로 분할하는 웨이퍼 에칭 공정을 실시한다. Next, the semiconductor wafer 2 is etched along the street 21, and a wafer etching process for dividing the semiconductor wafer 2 into individual devices is performed.

웨이퍼 에칭 공정은, SF6 가스 공급 수단(83)과 C4F8 가스 공급 수단(84)을 교대로 작동하여 플라즈마 발생용의 SF6 가스와 C4F8 가스를 상부 전극(76)에 공급한다. SF6 가스 공급 수단(83)으로부터 공급된 SF6 가스와 C4F8 가스 공급 수단(84)으로부터 공급된 C4F8 가스는, 지지부(762)에 형성된 연통로(762a) 및 가스 분출부(761)에 형성된 연통로(761b)를 통해 복수의 분출구(761a)로부터 하부 전극(75)의 흡착 유지 부재(753)상에 유지된 반도체 웨이퍼(2)의 표면(2a)[스트리트(21)를 제외한 영역에 포토레지스트막(6)이 피복되어 있음]을 향해 교대로 분출된다. 이 결과, 포토레지스트막(6)에서의 스트리트(21)에 대응하는 영역을 통해 플라즈마화한 활성 물질이 반도체 웨이퍼(2)에 작용하기 때문에, 도 13의 (a)에 도시하는 바와 같이 반도체 웨이퍼(2)는 스트리트(21)를 따라 에칭 제거되어, 분할홈(210)이 형성되고, 개개의 디바이스(22)로 분할된다. 또한 웨이퍼 에칭 공정에서의 가공 조건은, 상기 제1 실시형태에서의 웨이퍼 에칭 공정과 마찬가지여도 좋다. The wafer etching process alternately operates SF 6 gas supply means 83 and C 4 F 8 gas supply means 84 to supply SF 6 gas and C 4 F 8 gas for generating plasma to the upper electrode 76 do. SF 6 gas of C 4 F 8 gas supplied from the supply means 83, the SF 6 gas and C 4 F 8 gas supply means 84 is supplied from the, (762a) and a gas communication passage formed in the support portion 762 ejecting portion (Street 21) of the semiconductor wafer 2 held on the suction holding member 753 of the lower electrode 75 from the plurality of jetting outlets 761a through the communication path 761b formed in the upper surface 761 of the lower electrode 75, (The photoresist film 6 is covered with the region excluding the photoresist film 6). As a result, as shown in FIG. 13 (a), since the plasma activated active material acts on the semiconductor wafer 2 through the region corresponding to the street 21 in the photoresist film 6, The substrate 2 is etched away along the street 21 to form the dividing grooves 210 and divided into the individual devices 22. The processing conditions in the wafer etching process may be the same as those in the wafer etching process in the first embodiment.

전술한 웨이퍼 에칭 공정을 실시했다면, 계속해서 반도체 웨이퍼(2)의 이면에 장착된 수지 필름(5)을 스트리트(21)를 따라 에칭하는 수지 필름 에칭 공정을 실시한다. The resin film 5 attached to the back surface of the semiconductor wafer 2 is subjected to a resin film etching process for etching along the streets 21. Then,

수지 필름 에칭 공정을 실시하기 위해서는, 산소 공급 수단(85)을 작동하여 플라즈마 발생용의 산소(O2)를 상부 전극(76)에 공급한다. 산소 공급 수단(85)으로부터 공급된 산소(O2)는, 지지부(762)에 형성된 연통로(762a) 및 가스 분출부(761)에 형성된 연통로(761b)를 통해 복수의 분출구(761a)로부터 하부 전극(75)의 흡착 유지 부재(753)상에 유지된 반도체 웨이퍼(2)의 표면(2a)[스트리트(21)를 따라 분할홈(210)이 형성되어 있음]을 향해 분출된다. 이 결과, 반도체 웨이퍼(2)에 스트리트(21)를 따라 형성된 분할홈(210)을 통해 플라즈마화한 활성 물질이 수지 필름(5)에 작용하기 때문에, 도 13의 (b)에 도시하는 바와 같이 수지 필름(5)은 스트리트(21)를 따라 에칭 제거되어, 제거홈(51)이 형성된다. 또한, 수지 필름 에칭 공정에서의 가공 조건은, 상기 제1 실시형태에서의 수지 필름 에칭 공정과 마찬가지여도 좋다. In order to perform the resin film etching process, oxygen supply means 85 is operated to supply oxygen (O 2 ) for generating plasma to the upper electrode 76. The oxygen O 2 supplied from the oxygen supply means 85 is supplied from the plurality of air outlets 761a through the communication path 762a formed in the support portion 762 and the communication path 761b formed in the gas outflow portion 761 (The dividing grooves 210 are formed along the streets 21) of the semiconductor wafer 2 held on the attracting and holding member 753 of the lower electrode 75. As a result, as shown in Fig. 13 (b), the active material, which is plasmaized, acts on the resin film 5 through the dividing groove 210 formed along the street 21 on the semiconductor wafer 2. Therefore, The resin film 5 is etched away along the street 21, so that the removal grooves 51 are formed. The processing conditions in the resin film etching step may be the same as those in the resin film etching step in the first embodiment.

이와 같이 제2 실시형태에서도, 전술한 웨이퍼 에칭 공정 및 수지 필름 에칭 공정을 포함하는 에칭 공정을 실시함으로써, 수지 필름(5)은 개개의 디바이스(22)의 외주를 따라 확실하게 제거되기 때문에, 수지 필름(5)이 디바이스의 외주로부터 비어져 나오지 않다. 따라서, 수지 필름(5)이 디바이스(22)의 외주로부터 비어져 나오고, 이 비어져 나온 부분이 디바이스(22)의 표면에 형성된 본딩 패드를 오염시키는 등에 의해 디바이스의 품질을 저하시킨다고 하는 문제가 해소된다. As described above, also in the second embodiment, since the resin film 5 is reliably removed along the periphery of the individual devices 22 by performing the etching process including the wafer etching process and the resin film etching process described above, The film 5 does not come out from the outer periphery of the device. This eliminates the problem that the resin film 5 is ejected from the outer periphery of the device 22 and the portion of the resin film 5 that becomes vacant causes the quality of the device to deteriorate by, for example, contaminating the bonding pad formed on the surface of the device 22 do.

다음으로, 플라즈마 에칭 공정이 실시된 반도체 웨이퍼(2)의 표면(2a)에 스트리트(21)를 제외한 영역에 피복된 포토레지스트막(6)을 제거하는 레지스트막 제거 공정을 실시한다. 즉, 주지의 포토레지스트막 리무버를 이용하여 반도체 웨이퍼(2)의 표면(2a)에 스트리트(21)를 제외한 영역에 피복된 포토레지스트막(6)을 제거하며, 도 14에 도시하는 바와 같이 반도체 웨이퍼(2)의 표면(2a)을 노출시킨다.Next, a resist film removing process is performed to remove the photoresist film 6 coated on the surface 2a of the semiconductor wafer 2 subjected to the plasma etching process except for the streets 21. That is, the photoresist film 6 coated on the surface 2a of the semiconductor wafer 2 except for the street 21 is removed by using a known photoresist film remover, and as shown in Fig. 14, Thereby exposing the surface 2a of the wafer 2. Fig.

이와 같이 하여 레지스트막 제거 공정이 실시된 반도체 웨이퍼(2)[개개의 디바이스(22)로 분할되어 있음]는, 환형의 프레임(F)에 장착된 부착 테이프(T)에 부착된 상태로 다음 공정인 픽업 공정으로 반송된다. The semiconductor wafer 2 (divided into the individual devices 22) subjected to the resist film removing process in this way is attached to the adhesive tape T mounted on the annular frame F, Up process.

2: 반도체 웨이퍼, 21: 스트리트, 22: 디바이스, 3: 보호 테이프, 4: 연삭 장치, 41: 연삭 장치의 척테이블, 42: 연삭 수단, 5: 수지 필름, 6: 포토레지스트막, 7: 플라즈마 에칭 장치, 75: 하부 전극, 76: 상부 전극, 83: SF6 가스 공급 수단, 84: C4F8 가스 공급 수단, 85: 산소 공급 수단 F: 환형의 프레임 T: 다이싱 테이프2: semiconductor wafer, 21: street, 22: device, 3: protective tape, 4: grinding device, 41: chuck table of a grinding machine, 42: grinding means, 5: resin film, 6: photoresist film, An upper electrode; 83: SF 6 gas supply means; 84: C 4 F 8 gas supply means; 85: oxygen supply means F: annular frame T: dicing tape

Claims (4)

표면에 격자형으로 형성된 복수의 스트리트에 의해 구획된 복수의 영역에 디바이스가 형성된 웨이퍼를 스트리트를 따라 개개의 디바이스로 분할하고, 각 디바이스의 이면에 수지 필름을 장착하는 웨이퍼의 가공 방법으로서,
웨이퍼의 표면에 보호 부재를 부착하는 보호 부재 부착 공정과,
상기 보호 부재 부착 공정이 실시된 웨이퍼의 이면을 연삭하여 정해진 두께로 형성하는 이면 연삭 공정과,
상기 이면 연삭 공정이 실시된 웨이퍼의 이면에 수지 필름을 장착하는 수지 필름 장착 공정과,
상기 수지 필름 장착 공정이 실시된 웨이퍼의 이면에 장착된 수지 필름의 표면에서의 스트리트와 대응하는 영역을 제외한 영역에 레지스트막을 피복하는 레지스트막 피복 공정과,
상기 레지스트막 피복 공정이 실시된 웨이퍼의 이면측으로부터 플라즈마 에칭함으로써, 스트리트를 따라 수지 필름을 에칭하고 웨이퍼를 에칭하여, 수지 필름 및 웨이퍼를 스트리트를 따라 개개의 디바이스로 분할하는 에칭 공정과,
그 플라즈마 에칭 공정이 실시된 웨이퍼의 이면에 장착되어 있는 수지 필름의 표면에 피복된 레지스트막을 제거하는 레지스트막 제거 공정과,
개개의 디바이스로 분할된 웨이퍼의 이면에 장착되어 있는 수지 필름측에 다이싱 테이프를 부착하고 다이싱 테이프의 외주부를 환형의 프레임에 의해 지지하며, 웨이퍼의 표면에 부착된 보호 부재를 박리하는 웨이퍼 지지 공정을 포함하는 것을 특징으로 하는 웨이퍼의 가공 방법. A method of processing a wafer in which a wafer on which devices are formed in a plurality of regions partitioned by a plurality of streets formed in a lattice pattern on a surface is divided into individual devices along a street and a resin film is mounted on the back surface of each device,
A protective member attaching step of attaching a protective member to the surface of the wafer;
A back grinding step of grinding the back surface of the wafer subjected to the protective member attaching step to a predetermined thickness;
A resin film attaching step of attaching a resin film to the back surface of the wafer subjected to the back grinding step;
A resist film coating step of coating a resist film on a surface of the resin film attached to the back surface of the wafer on which the resin film attaching step has been performed, except for a region corresponding to the street,
An etching step of etching the resin film along the streets by plasma etching from the backside of the wafer subjected to the resist film coating step to divide the resin film and the wafer into individual devices along the streets,
A resist film removing step of removing the resist film coated on the surface of the resin film attached to the back surface of the wafer subjected to the plasma etching process;
A dicing tape is attached to the resin film side attached to the back surface of the wafer divided into individual devices, the outer peripheral portion of the dicing tape is supported by the annular frame, and the wafer support for peeling the protective member attached to the surface of the wafer Wherein the method comprises the steps of: 제1항에 있어서, 상기 에칭 공정에서, 수지 필름을 에칭할 때에 사용하는 에칭 가스는 O2를 이용하고, 웨이퍼를 에칭할 때에 사용하는 에칭 가스는 SF6과 C4F8을 교대로 이용하는 것인 웨이퍼의 가공 방법. The etching method according to claim 1, wherein, in the etching step, O 2 is used as an etching gas for etching the resin film, and SF 6 and C 4 F 8 are used alternately as an etching gas for etching the wafer Wherein the method comprises the steps of: 표면에 격자형으로 형성된 복수의 스트리트에 의해 구획된 복수의 영역에 디바이스가 형성된 웨이퍼를 스트리트를 따라 개개의 디바이스로 분할하고, 각 디바이스의 이면에 수지 필름을 장착하는 웨이퍼의 가공 방법으로서,
웨이퍼의 표면에 보호 부재를 부착하는 보호 부재 부착 공정과,
상기 보호 부재 부착 공정이 실시된 웨이퍼의 이면을 연삭하여 정해진 두께로 형성하는 이면 연삭 공정과,
상기 이면 연삭 공정이 실시된 웨이퍼의 이면에 수지 필름을 장착하고 수지 필름측에 다이싱 테이프를 부착하며 다이싱 테이프의 외주부를 환형의 프레임에 의해 지지하고, 웨이퍼의 표면에 부착된 보호 부재를 박리하는 웨이퍼 지지 공정과,
상기 웨이퍼 지지 공정이 실시된 웨이퍼의 표면에서의 스트리트를 제외한 영역에 레지스트막을 피복하는 레지스트막 피복 공정과,
상기 레지스트막 피복 공정이 실시된 웨이퍼의 표면측으로부터 플라즈마 에칭함으로써, 스트리트를 따라 웨이퍼를 에칭하고 수지 필름을 에칭하여, 웨이퍼 및 수지 필름을 스트리트를 따라 개개의 디바이스로 분할하는 에칭 공정과,
그 플라즈마 에칭 공정이 실시된 웨이퍼의 표면으로부터 레지스트막을 제거하는 레지스트막 제거 공정을 포함하는 것을 특징으로 하는 웨이퍼의 가공 방법. A method of processing a wafer in which a wafer on which devices are formed in a plurality of regions partitioned by a plurality of streets formed in a lattice pattern on a surface is divided into individual devices along a street and a resin film is mounted on the back surface of each device,
A protective member attaching step of attaching a protective member to the surface of the wafer;
A back grinding step of grinding the back surface of the wafer subjected to the protective member attaching step to a predetermined thickness;
A resin film is attached to the back surface of the wafer subjected to the back grinding process, a dicing tape is attached to the resin film side, the outer peripheral portion of the dicing tape is supported by the annular frame, and the protective member attached to the surface of the wafer is peeled A wafer holding step for holding the wafer,
A resist film coating step of coating a resist film on a surface of the wafer on which the wafer supporting step has been performed,
An etching step of etching the wafer along the street by plasma etching from the front side of the wafer subjected to the resist film coating step and dividing the wafer and the resin film into individual devices along the street by etching the resin film;
And removing the resist film from the surface of the wafer subjected to the plasma etching process. 제3항에 있어서, 상기 에칭 공정에서, 웨이퍼를 에칭할 때에 사용하는 에칭 가스는 SF6과 C4F8을 교대로 이용하고, 수지 필름을 에칭할 때에 사용하는 에칭 가스는 O2를 이용하는 것인 웨이퍼의 가공 방법. The etching method according to claim 3, wherein, in the etching step, SF 6 and C 4 F 8 are used alternately as the etching gas used for etching the wafer, and the etching gas used for etching the resin film is O 2 Wherein the method comprises the steps of:
KR1020130144570A 2012-12-26 2013-11-26 Method for processing wafer KR102044043B1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012282771A JP6219565B2 (en) 2012-12-26 2012-12-26 Wafer processing method
JPJP-P-2012-282771 2012-12-26

Publications (2)

Publication Number Publication Date
KR20140083870A true KR20140083870A (en) 2014-07-04
KR102044043B1 KR102044043B1 (en) 2019-11-12

Family

ID=50995241

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130144570A KR102044043B1 (en) 2012-12-26 2013-11-26 Method for processing wafer

Country Status (4)

Country Link
JP (1) JP6219565B2 (en)
KR (1) KR102044043B1 (en)
CN (1) CN103903974B (en)
TW (1) TWI627666B (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9633903B2 (en) 2015-01-28 2017-04-25 Kabushiki Kaisha Toshiba Device manufacturing method of processing cut portions of semiconductor substrate using carbon dioxide particles
CN108695246A (en) * 2017-04-04 2018-10-23 株式会社迪思科 processing method

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016039186A (en) * 2014-08-05 2016-03-22 株式会社ディスコ Processing method for wafer
JP2016100346A (en) * 2014-11-18 2016-05-30 株式会社ディスコ Wafer processing method
US10475764B2 (en) * 2014-12-26 2019-11-12 Taiwan Semiconductor Manufacturing Company, Ltd. Die bonder and methods of using the same
JP2017041574A (en) * 2015-08-21 2017-02-23 株式会社ディスコ Wafer processing method
JP6903375B2 (en) * 2017-04-19 2021-07-14 株式会社ディスコ Device chip manufacturing method
TWI797154B (en) * 2018-01-31 2023-04-01 日商三星鑽石工業股份有限公司 Film peeling mechanism and substrate breaking system
JP7296718B2 (en) * 2018-12-11 2023-06-23 株式会社ディスコ Wafer processing method
CN110729186A (en) * 2019-10-24 2020-01-24 东莞记忆存储科技有限公司 Processing method for wafer cutting and separating
JP7321653B2 (en) * 2019-12-27 2023-08-07 株式会社ディスコ Display panel manufacturing method

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002118081A (en) 2000-10-10 2002-04-19 Toshiba Corp Method of manufacturing semiconductor device
JP2008098228A (en) * 2006-10-06 2008-04-24 Matsushita Electric Ind Co Ltd Manufacturing method of semiconductor chip
JP2009033087A (en) * 2006-12-05 2009-02-12 Furukawa Electric Co Ltd:The Method for treating semiconductor wafer
JP2009141024A (en) * 2007-12-04 2009-06-25 Furukawa Electric Co Ltd:The Adhesive tape
US20120322241A1 (en) * 2011-06-15 2012-12-20 Applied Materials, Inc. Multi-layer mask for substrate dicing by laser and plasma etch

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10312980A (en) * 1997-05-13 1998-11-24 Sony Corp Manufacture of semiconductor device
JP4387007B2 (en) * 1999-10-26 2009-12-16 株式会社ディスコ Method for dividing semiconductor wafer
JPWO2006090650A1 (en) * 2005-02-23 2008-07-24 Jsr株式会社 Wafer processing method
JP4840174B2 (en) * 2007-02-08 2011-12-21 パナソニック株式会社 Manufacturing method of semiconductor chip
JP2010212608A (en) * 2009-03-12 2010-09-24 Disco Abrasive Syst Ltd Method of machining wafer
JP5068828B2 (en) * 2010-01-19 2012-11-07 信越化学工業株式会社 Resist underlayer film forming composition, resist underlayer film forming method, and pattern forming method
JP5554118B2 (en) * 2010-03-31 2014-07-23 古河電気工業株式会社 Wafer processing tape

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002118081A (en) 2000-10-10 2002-04-19 Toshiba Corp Method of manufacturing semiconductor device
JP2008098228A (en) * 2006-10-06 2008-04-24 Matsushita Electric Ind Co Ltd Manufacturing method of semiconductor chip
JP2009033087A (en) * 2006-12-05 2009-02-12 Furukawa Electric Co Ltd:The Method for treating semiconductor wafer
JP2009141024A (en) * 2007-12-04 2009-06-25 Furukawa Electric Co Ltd:The Adhesive tape
US20120322241A1 (en) * 2011-06-15 2012-12-20 Applied Materials, Inc. Multi-layer mask for substrate dicing by laser and plasma etch

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9633903B2 (en) 2015-01-28 2017-04-25 Kabushiki Kaisha Toshiba Device manufacturing method of processing cut portions of semiconductor substrate using carbon dioxide particles
CN108695246A (en) * 2017-04-04 2018-10-23 株式会社迪思科 processing method
CN108695246B (en) * 2017-04-04 2023-08-15 株式会社迪思科 Processing method

Also Published As

Publication number Publication date
JP6219565B2 (en) 2017-10-25
TWI627666B (en) 2018-06-21
TW201428836A (en) 2014-07-16
CN103903974B (en) 2018-04-06
KR102044043B1 (en) 2019-11-12
CN103903974A (en) 2014-07-02
JP2014127570A (en) 2014-07-07

Similar Documents

Publication Publication Date Title
KR102044043B1 (en) Method for processing wafer
US9379015B2 (en) Wafer processing method
JP5331500B2 (en) Wafer processing method
KR20140077106A (en) Wafer machining method
TWI427687B (en) Wafer processing method
TWI780318B (en) Wafer processing method
US10790193B2 (en) Wafer processing method
JP2016100346A (en) Wafer processing method
US11024542B2 (en) Manufacturing method of device chip
US11456213B2 (en) Processing method of wafer
JP2018181929A (en) Processing method
CN108878284B (en) Method for processing object to be processed
TW202326833A (en) Method for manufacturing device chip that prevents chip defects from occurring when device chips under manufacture are laminated and thermocompression bonded
JP6862045B2 (en) Processing method
JP2022021712A (en) Wafer processing method
JP2020017676A (en) Wafer processing method
TW202316506A (en) Method of manufacturing device chip including a processing groove forming step, a resin layer forming step, and a dividing step
JP2020061495A (en) Wafer processing method

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant