JP5891437B2 - Manufacturing method of vertical structure light emitting device - Google Patents
Manufacturing method of vertical structure light emitting device Download PDFInfo
- Publication number
- JP5891437B2 JP5891437B2 JP2012139570A JP2012139570A JP5891437B2 JP 5891437 B2 JP5891437 B2 JP 5891437B2 JP 2012139570 A JP2012139570 A JP 2012139570A JP 2012139570 A JP2012139570 A JP 2012139570A JP 5891437 B2 JP5891437 B2 JP 5891437B2
- Authority
- JP
- Japan
- Prior art keywords
- light emitting
- substrate
- silicon substrate
- vertical structure
- structure light
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Led Devices (AREA)
Description
本発明は、発光素子の製造方法に関し、特に縦型構造発光素子の製造方法に関する。 The present invention relates to a method for manufacturing a light emitting device, and more particularly to a method for manufacturing a vertical structure light emitting device.
昨今、縦型構造発光素子いわゆるバーティカル型発光素子の開発が進んでいる。バーティカル型発光素子とは、電流を流すと発光する発光層の上下にp型電極およびn型電極をそれぞれ配置し、両電極間において縦方向(上下方向)に電流を流すことにより発光層を発光させるようにした発光素子である。このようなバーティカル型発光素子は、従来の発光素子と比較して高輝度化を実現することが期待されており、トンネルのライトや車のライトなど高輝度化・大電流化が求められる用途で有望視されている。 In recent years, vertical type light emitting devices, so-called vertical light emitting devices, have been developed. A vertical light-emitting element has a p-type electrode and an n-type electrode arranged above and below a light-emitting layer that emits light when a current is passed, and emits light from the light-emitting layer by passing a current in the vertical direction (vertical direction) between both electrodes It is the light emitting element made to make it. Such vertical light-emitting elements are expected to achieve higher brightness than conventional light-emitting elements. For applications that require higher brightness and higher current, such as tunnel lights and car lights. Promising.
バーティカル型発光素子の製造方法としては、例えば特許文献1の方法がある。特許文献1の方法によれば、基板を分割することにより基板をダイへと分離するダイシング工程(個片化工程)が行われる。このような個片化工程として一般的なものは、高速回転するブレードによる切断があるが、これに代わる技術としてレーザーダイシングやステルスダイシングがある。レーザーダイシングとは、基板の表面にレーザーを照射することにより基板をダイへと分離する個片化方法である。ステルスダイシングとは、基板の内部にレーザーを照射して任意の位置に改質層を形成させて、テープエキスパンドなどで外部応力を加えることにより基板表面に亀裂を成長させてダイへと分離する個片化方法である。
As a method for manufacturing a vertical light-emitting element, for example, there is a method disclosed in
しかしながら、レーザーダイシングやステルスダイシングによれば、電極を構成するGaN(ガリウムナイトライド)や基板にレーザーの熱が伝わるため、熱ダメージにより電極や基板が劣化してしまう。このように、発光素子を構成する電極や基板の劣化が生じると、発光素子の品質が低下してしまい、結果として発光素子の輝度が下がってしまう。 However, according to laser dicing and stealth dicing, the heat of the laser is transmitted to GaN (gallium nitride) and the substrate constituting the electrode, and thus the electrode and the substrate are deteriorated due to thermal damage. As described above, when the electrodes and the substrate constituting the light emitting element are deteriorated, the quality of the light emitting element is lowered, and as a result, the luminance of the light emitting element is lowered.
従って、本発明の目的は、上記課題を解決することにあって、発光素子の個片化工程においてプラズマエッチングを用いることにより、熱ダメージの少ない縦型構造発光素子の製造方法を提供することにある。 Accordingly, an object of the present invention is to solve the above-described problems, and to provide a method for manufacturing a vertical structure light emitting device with less thermal damage by using plasma etching in the step of dividing the light emitting device. is there.
上記目的を達成するために、本発明は以下のように構成する。 In order to achieve the above object, the present invention is configured as follows.
本発明の第1態様によれば、サファイア基板上に形成された発光層を含む積層部を個片化して、複数の縦型構造発光素子を製造する方法であって、サファイア基板上の積層部を個々の素子形成領域に沿って分割する積層部分割工程と、分割された積層部をシリコン基板の表面に配置して、サファイア基板から分離させる分離工程と、シリコン基板の裏面上において個々の素子形成領域に相当する領域にマスクを配置するマスク配置工程と、シリコン基板の裏面に対してプラズマエッチング処理を施して、それぞれの積層部が配置されたシリコン基板を分割して、個片化された複数の縦型構造発光素子を形成する発光素子形成工程とを含む、縦型発光素子の製造方法を提供する。 According to the first aspect of the present invention, there is provided a method of manufacturing a plurality of vertical structure light emitting devices by dividing a stack including a light emitting layer formed on a sapphire substrate, the stack on the sapphire substrate Layer dividing step for dividing the element along the individual element formation region, a separation step for disposing the divided layer part on the surface of the silicon substrate and separating it from the sapphire substrate, and individual elements on the back surface of the silicon substrate A mask placement step of placing a mask in a region corresponding to the formation region, and a plasma etching process is performed on the back surface of the silicon substrate to divide the silicon substrate on which each of the stacked portions is placed into pieces. There is provided a method for manufacturing a vertical light-emitting element, including a light-emitting element forming step of forming a plurality of vertical structure light-emitting elements.
本発明の第2態様によれば、サファイア基板上に形成された発光層を含む積層部を個片化して、複数の縦型構造発光素子を製造する方法であって、積層部をシリコン基板の表面に配置して、サファイア基板から分離させる分離工程と、シリコン基板の裏面上において個々の素子形成領域に相当する領域にマスクを配置するマスク配置工程と、シリコン基板の裏面に対してプラズマエッチング処理を施して、個々の素子形成領域に沿ってシリコン基板を分割するシリコン基板分割工程と、その後、積層部に対してプラズマエッチング処理を施して、個々の素子形成領域に沿って積層部を分割し、個片化された複数の縦型構造発光素子を形成する発光素子形成工程とを含む、縦型発光素子の製造方法を提供する。 According to a second aspect of the present invention, there is provided a method of manufacturing a plurality of vertical structure light emitting devices by separating a stacked portion including a light emitting layer formed on a sapphire substrate, the stacked portion being formed on a silicon substrate. Separation process that is arranged on the surface and separated from the sapphire substrate, a mask arrangement process that arranges a mask in a region corresponding to each element formation region on the back surface of the silicon substrate, and a plasma etching process on the back surface of the silicon substrate The silicon substrate dividing step of dividing the silicon substrate along the individual element forming regions, and then performing plasma etching on the stacked portions to divide the stacked portions along the individual element forming regions. And a light emitting element forming step of forming a plurality of separated vertical structure light emitting elements.
本発明の第3態様によれば、マスク配置工程によりシリコン基板の裏面に配置されたマスクを、発光素子形成工程後にアッシングにより除去するマスク除去工程をさらに含む、第1または第2態様に記載の縦型発光素子の製造方法を提供する。 According to the third aspect of the present invention, in the first or second aspect, the method further includes a mask removing step of removing the mask arranged on the back surface of the silicon substrate by the mask arranging step by ashing after the light emitting element forming step. A method for manufacturing a vertical light emitting device is provided.
発光素子の個片化工程においてプラズマエッチングを用いることにより、熱ダメージの少ない縦型構造発光素子の製造方法を提供することができる。 By using plasma etching in the individualization step of the light emitting element, a manufacturing method of the vertical structure light emitting element with less thermal damage can be provided.
以下に、本発明にかかる実施の形態を図面に基づいて詳細に説明する。 Embodiments according to the present invention will be described below in detail with reference to the drawings.
(実施の形態1)
本発明の実施の形態1にかかる縦型構造発光素子の製造方法にて取り扱われる第1の基板1および第2の基板8の構成について、図1の第1の基板1の断面図(部分)および図2の第2の基板8の断面図(部分)を用いて説明する。
(Embodiment 1)
FIG. 1 is a cross-sectional view (part) of the
図1に示すように、第1の基板1は、サファイア基板2と、サファイア基板2上に配置された積層部3とを備えている。なお、図示上面側である第1の基板1における積層部3側の面を表面1Aとし、図示下面側を裏面1Bとして以降の説明を行う。
As shown in FIG. 1, the
サファイア基板2は、酸化アルミニウム(Al2O3)で形成された基板であり、本実施の形態1では、厚さ0.4mm〜1.3mmの板状に構成されている。
The
積層部3は、上から順に、p層4と、発光層5と、n層6と、バッファ層7とを備えている。積層部3は、その最下層(図1参照)に配置されたバッファ層7にてサファイア基板2上面に接触するように配置されている。本実施の形態1では、積層部3の厚さは5μm〜10μmである。
The stacked
p層4およびn層6は、ともにGaN(ガリウムナイトライド)から形成される層であり、それぞれが縦型構造発光素子のp型電極およびn型電極として機能する。図1に示すように、積層部3の最上層に配置されるp層4は第1の基板1の表面1Aの全面にわたって配置されている。
The
発光層5は、p層4とn層6との間に配置されており、電流が流れると発光する活性層である。p層4とn層6との間に電流が流れることにより、その間に配置された発光層5にも電流が流れ、発光層5が発光する。
The
図2は、図1の第1の基板1をもとに、後述する縦型構造発光素子の製造方法を用いて作成される第2の基板8を示す。第2の基板8は、シリコン基板9と、金属層10と、積層部13とを備えている。なお、図示上面側である第2の基板8における積層部13側の面を表面8Aとし、図示下面側を裏面8Bとして以降の説明を行う。
FIG. 2 shows a
シリコン基板9は板状で、シリコン(Si)で形成された基板(Si基板)であり、ボロンドープのP型シリコン基板が用いられる。
The
金属層10は、シリコン基板9上に配置された板状の層であり、金属で形成されている。なお、本明細書における「シリコン基板」との名称は、シリコン基板単体の名称だけでなく、金属層を含むシリコン基板の名称として用いる場合がある。
The
積層部13は、図1に示す積層部3が、サファイア基板2から分離されるとともに上下方向逆向きに金属層10(およびシリコン基板9)上に配置されたものである。積層部13は上から順にバッファ層7と、n層6と、発光層5と、p層4とを備えており、最下層(図2参照)のp層4にて、金属層10上面に配置されている。また積層部13は、個片化された状態にて配置されている。なお、積層部13をサファイア基板2から分離する方法や個片化する方法については、後述する縦型構造発光素子の製造方法の説明の中で説明する。
The laminated
次に、本実施の形態1にかかる縦型構造発光素子の製造方法の具体的な手順について説明する。この説明にあたって、縦型構造発光素子の製造方法の手順を示すフローチャートを図3に示し、図3のフローチャートに示すそれぞれの手順を説明するための第1の基板1、第2の基板8および縦型構造発光素子の断面図(部分)を図4〜図7に示す。
Next, a specific procedure of the method for manufacturing the vertical structure light emitting element according to the first embodiment will be described. In this description, FIG. 3 shows a flowchart showing the procedure of the manufacturing method of the vertical structure light emitting device, and the
(サファイア基板準備工程)
まず、図3のフローチャートのステップS1において、個片化処理を行うべく、サファイア基板2を有する第1の基板1を準備する。図4(A)に示すように、第1の基板1は、サファイア基板2と、サファイア基板2上に形成されかつ発光層5を含む積層部3とを備えている。
(Sapphire substrate preparation process)
First, in step S1 of the flowchart of FIG. 3, the
(第1マスク配置工程)
次に、第1の基板1の表面1A側においてマスクを配置する(ステップS2)。具体的には、フォトリソグラフィーにより、第1の基板1の表面1Aに感光性有機物質であるレジスト11を塗布した後、露光装置を用いて、レジスト11を所望のパターンに焼き付ける。これにより、図4(B)に示すように、第1の基板1の表面1A(p層4上)の予め定められた所定位置に、マスクとしてレジスト11が配置される。なお、レジスト11は、素子形成領域17に対応するようにして配置する。
(First mask placement step)
Next, a mask is disposed on the
(第1プラズマエッチング工程(積層部個片化工程))
次に、レジスト11が形成された第1の基板1に対して、表面1A側よりプラズマエッチング処理を行う(ステップS3)。具体的には、エッチング装置にて、装置内の圧力条件およびガス条件などを切り替えてプラズマを発生させることにより、レジスト11によって部分的に保護されている積層部3に対するエッチング処理が行われる。この積層部個片化工程では、例えば、Cl2とArの混合ガスなどの塩素を主成分とする混合ガスを用いてエッチング処理が行われ、積層部3表面のレジスト11をマスクとして積層部3のエッチング処理が行われる。図4(C)に示すように、積層部3がプラズマにより個々の素子形成領域17に沿って部分的に掘り下げられ、個々に分割された状態(個片化された状態)となるまで、プラズマ処理を継続する。積層部3の個片化が終了したら、プラズマの発生を停止させてプラズマエッチングを終了させる。なお、積層部3だけでなくレジスト11もプラズマによってある程度エッチングされる。
(First Plasma Etching Step (Laminate Part Separation Step))
Next, plasma etching is performed on the
(第1マスク除去工程)
次に、個片化された各積層部3上に残存するマスク(レジスト11)の除去を行う(ステップS4)。具体的には、レジスト11と反応する所定の除去液を用いて、この除去液に第1の基板1を浸漬させることにより、図4(D)に示すように第1の基板1からレジスト11を除去・剥離する。レジスト11の剥離により、第1の基板1の表面1Aに、レジスト11の1つ下の層として配置されていたp層4が露出する。
(First mask removal step)
Next, the mask (resist 11) remaining on each
(シリコン基板への配置工程)
次に、レジスト11が剥離された積層部3をシリコン基板9上に配置する(ステップS5)。具体的には、まず、金属層10が上面に形成されたシリコン基板9を準備する。このシリコン基板9上の金属層10に対して、第1の基板1を上下方向逆に向けた状態で配置する。これにより、図5(E)に示すように、第1の基板1が、表面1Aに露出していたp層4にて接するように、金属層10(およびシリコン基板9)上に配置される。
(Placement process on silicon substrate)
Next, the
(分離工程)
次に、ステップS5により第1の基板1が上下方向逆に向けられて図示最も上側に配置されることとなったサファイア基板2と、積層部3およびシリコン基板9とを分離(リフトオフ)する(ステップS6)。具体的には、エキシマレーザ等を利用したレーザリフトオフなどを用いて、サファイア基板2と接合するバッファ層7の接合面を溶融することにより分離する。バッファ層7の接合面が溶融されると、図5(F)に示すように、シリコン基板9と、シリコン基板9(および金属層10)上にて個々の素子形成領域17に沿って分割して配置された積層部13とを備える第2の基板8が形成される。第2の基板8の積層部13は、第1の基板1の積層部3が上下方向逆に向けられた(すなわち、積層部3の表面1Aをシリコン基板9側に向けるようにして配置された)ものであり、第2の基板8の表面8Aには積層部13のバッファ層7が露出している。
(Separation process)
Next, in step S5, the
(バッファ層除去工程)
次に、表面8A側に配置されている積層部13のバッファ層7の除去を行う(ステップS7)。具体的にはドライエッチングやウエットエッチングによって、第2の基板8からバッファ層7を除去する。これにより、図5(G)に示すように、第2の基板8の表面8Aに、バッファ層7の1つ下の層として形成されていたn層6が露出する。
(Buffer layer removal process)
Next, removal of the
(BGテープ貼付工程)
次に、第2の基板8の表面8Aに、保護テープであるBGテープ14(バックグラインドテープ14)を貼り付ける(ステップS8)。具体的には、図6(H)に示すように、第2の基板8を上下逆方向に向けた上で、第2の基板8の表面8Aにおけるそれぞれの積層部13がBGテープ14により保護された状態とされる。
(BG tape application process)
Next, the BG tape 14 (back grind tape 14), which is a protective tape, is attached to the
(裏面研削工程)
次に、図6(I)に示すように、第2の基板8の裏面8Bに対して、研削処理を行う(ステップS9)。この研削処理は、シリコン基板9の薄化を行う処理であり、本実施の形態1では、例えばシリコン基板9の厚さが50μm〜200μmになるまで、処理を行う。なお、この研削処理において、第2の基板8の表面8A側(積層部13)は、貼り付けられたBGテープ14により保護される。
(第2マスク配置工程)
次に、第2の基板8の裏面8B側において、マスクを配置する(ステップS10)。ステップS10における具体的なマスク配置方法は、ステップS2(第1マスク配置工程)と基本的に同様であるため詳細な説明は省略する。ステップS10の実施により、図6(J)に示すように、複数のレジスト12がそれぞれ個々の素子形成領域17に相当する領域に配置される。
(Back grinding process)
Next, as shown in FIG. 6I, a grinding process is performed on the
(Second mask placement step)
Next, a mask is arranged on the
(第2プラズマエッチング工程)
次に、レジスト12の形成された第2の基板8に対して、裏面8B側よりプラズマエッチング処理を行う(ステップS11)。具体的には、エッチング装置にて、装置内の圧力条件およびガス条件などを切り替えてプラズマを発生させることにより、レジスト12同士の間から露出するシリコン基板9とその下に配置された金属層10に対するエッチング処理が行われる。本ステップS11では、例えば、SF6等のフッ素系ガスを主体とする混合ガスを用いてエッチング処理が行われ、シリコン基板9表面のレジスト12をマスクとしてシリコン基板9および金属層10のエッチング処理(掘り下げ)が行われる。
(Second plasma etching process)
Next, a plasma etching process is performed on the
この第2の基板8の個片化工程のうち、シリコン基板9のエッチングは、SF6等のフッ素系ガスを主体とする混合ガスを用いるのに対して、金属層10のエッチングは、使用されている金属材料によってエッチング用ガスを適宜選択する。例えば、金属層10がAu等の不揮発性材料で形成されている場合は、Cl2とArの混合ガスを使用する。混合ガス中のArの衝突によるスパッタリングでAuを除去することができる。また、金属層10が反応性エッチングで除去可能な材料で形成されている場合は、使用されている金属材料と反応してガス化する成分を含んだ混合ガスを使用する。金属層10が例えばAlで形成されている場合は、Cl2とBCl3の混合ガスを使用する。
Of the singulation process of the
エッチングの進行中は反応生成物が発生して、レジスト12の側壁や、エッチングによって形成されるシリコン基板9の溝の側壁に付着することがあるが、Cl2を含む混合ガスを使用することで、反応生成物を除去してエッチング面を滑らかにする効果がある。
While the etching is in progress, a reaction product is generated and may adhere to the side wall of the resist 12 or the side wall of the groove of the
ステップS11のエッチング処理により、積層部13表面のレジスト12をマスクとして金属層10およびシリコン基板9のエッチング処理が行われるが、この時、レジスト12も徐々にエッチングされて後退する。
By the etching process in step S11, the
図7(K)に示すように、シリコン基板9がプラズマにより個々の素子形成領域17に沿って分割された状態となるまで掘り下げられたら、プラズマの発生を停止させてプラズマエッチングを終了させる。このように第2の基板8においてシリコン基板9が分割されることにより、分割された積層部13およびシリコン基板9をそれぞれ備える、個片化された複数の縦型構造発光素子15が形成される。
As shown in FIG. 7K, when the
本第2プラズマエッチング工程では、シリコン基板9の掘り下げおよび分割を、レーザーやステルスではなくプラズマエッチングにより行っているため、縦型構造発光素子15に対する熱ダメージを少なくすることができる。
In the second plasma etching step, the
(第2マスク除去工程)
次に、それぞれの縦型構造発光素子15の裏面15Bに残存するマスク(レジスト12)の除去を行う(ステップS12)。具体的には、酸素プラズマを用いたアッシングを行うことにより、図7(L)に示すように、縦型構造発光素子15の裏面15Bからレジスト12を除去・剥離する。レジスト12の剥離により、縦型構造発光素子15の裏面15Bにシリコン基板9が露出する。本ステップS12において、縦型構造発光素子15の表面15Aは、貼り付けられたBGテープ14により保護されている。なお、本実施の形態1では、アッシングによるマスク除去方法について説明したが、このような場合に限らず、例えば第1マスク除去工程と同様に所定の除去液を用いて、この除去液に縦型構造発光素子を浸漬させることにより、レジストを剥離するようにしても良い(WET式)。
(Second mask removal step)
Next, the mask (resist 12) remaining on the
(転写工程)
次に、縦型構造発光素子15を粘着テープへ転写する(ステップS13)。具体的には、図7(M)に示すように、縦型構造発光素子15の裏面15Bを粘着テープ16に貼り付けるとともに、表面15Aに貼り付けられていたBGテープ14を除去する。これにより、粘着テープ16上に、個片化された複数の縦型構造発光素子15が貼り付けられた状態となる。粘着テープ16に貼り付けられた縦型構造発光素子15はその後個々にピックアップされて、使用される。なお、粘着テープとしては、半導体ウェハ固定用のダイシングテープを使用することができる。
(Transfer process)
Next, the vertical structure
本実施の形態1によれば、縦型構造発光素子15を製造するための個片化工程においてプラズマエッチングを用いているため、縦型構造発光素子15に対する熱ダメージの少ない縦型構造発光素子15の製造方法を実現することができる。
According to the first embodiment, since the plasma etching is used in the singulation process for manufacturing the vertical structure
また本実施の形態1によれば、第2マスク除去工程において、p層4およびn層6がともに側面以外の表面を保護された状態にてレジスト12の除去を実施できるため、WET式以外のマスク除去方法を採用することができる。例えば、本実施の形態1のように酸素プラズマを用いたアッシングによってレジスト12を除去すれば、WET式を用いた場合に比べて工程の簡便化を図ることもできる。
Further, according to the first embodiment, in the second mask removing step, the resist 12 can be removed in a state where both the p-
(実施の形態2)
なお、本発明は上記実施の形態1に限定されるものではなく、その他種々の態様で実施できる。例えば、本発明の実施の形態2にかかる縦型構造発光素子の製造方法について説明する。上記実施の形態1では、積層部の個片化を分離工程(ステップS6)前に行っているのに対して、本実施の形態2では、積層部の個片化を分離工程後に行う縦型構造発光素子の製造方法を採用している。以下、この相違点を中心に説明する。なお、実施の形態1にて用いた構成部と同じ構成部には同じ参照番号を付すことによりその説明を省略する。
(Embodiment 2)
In addition, this invention is not limited to the said
本実施の形態2の縦型構造発光素子の製造方法の手順を示すフローチャートを図8に示し、それぞれの手順を説明するための第1の基板および第2の基板の断面図を図9〜12に示す。 FIG. 8 is a flowchart showing the procedure of the method for manufacturing the vertical structure light emitting element of the second embodiment, and FIGS. 9 to 12 are cross-sectional views of the first substrate and the second substrate for explaining each procedure. Shown in
(サファイア基板準備工程)
図8のフローチャートのステップS31において、実施の形態1と同様に、個片化処理を行うべく、サファイア基板2を有する第1の基板1を準備する。図9(A)に示すように、第1の基板1は、サファイア基板2と、サファイア基板2上に形成されかつ発光層5を含む積層部3とを備えている。
(Sapphire substrate preparation process)
In step S31 of the flowchart of FIG. 8, as in the first embodiment, the
(シリコン基板への配置工程)
次に、第1の基板1の積層部3をシリコン基板9上に配置する(ステップS32)。具体的には、金属層10が上面に形成されたシリコン基板9を準備した上で、このシリコン基板9上の金属層10に対して、第1の基板1を上下方向逆に向けた状態で配置する。これにより、図9(B)に示すように、第1の基板1が、表面1Aに露出していたp層4にて接するように金属層10上(シリコン基板9上)に配置される。
(Placement process on silicon substrate)
Next, the
(分離工程)
次に、図示最も上側に配置されているサファイア基板2と、積層部3およびシリコン基板9とを分離させる(ステップS33)。レーザリフトオフなどを用いて、サファイア基板2と接合するバッファ層7の接合面を溶融する。これにより、図9(C)に示すように、シリコン基板9と、シリコン基板9(および金属層10)上に配置された積層部13とを備える第2の基板21が形成される。
(バッファ層除去工程)
次に、表面21A側に配置されている積層部13のバッファ層7の除去を行う(ステップS34)。具体的にはドライエッチングやウエットエッチングによって第2の基板21からバッファ層7を除去する。これにより、図10(D)に示すように、第2の基板21の表面21Aに、バッファ層7の1つ下の層として形成されていたn層6が露出する。
(Separation process)
Next, the
(Buffer layer removal process)
Next, the
(BGテープ貼付工程)
次に、第2の基板21の表面21Aに、保護テープであるBGテープ22(バックグラインドテープ22)を貼り付ける(ステップS35)。具体的には、図10(E)に示すように、第2の基板21を上下逆方向に向けた上で、第2の基板21の表面21Aにおける積層部13が、BGテープ22により保護された状態とされる。
(BG tape application process)
Next, the BG tape 22 (back grind tape 22), which is a protective tape, is attached to the
(裏面研削工程)
次に、図10(F)に示すように、第2の基板21の裏面21Bに対して、研削処理を行う(ステップS36)。この研削処理は、シリコン基板9の薄化を行う処理である。なお、この研削処理において、第2の基板21の表面21A側(積層部13)は、貼り付けられたBGテープ22により保護される。
(Back grinding process)
Next, as shown in FIG. 10F, a grinding process is performed on the
(マスク配置工程)
次に、第2の基板21の裏面21B側において、フォトリソグラフィーを行ってマスク(レジスト23)を形成する(ステップS37)。具体的には、図11(G)に示すように、第2の基板21の裏面21Bにおける予め定められた所定位置(本実施の形態2では個々の素子形成領域17に相当する領域)にレジスト23を配置する。
(Mask placement process)
Next, on the
(第1プラズマエッチング工程(シリコン基板分割工程))
次に、レジスト23が形成された第2の基板21に対して、裏面21B側よりプラズマエッチング処理を行う(ステップS38)。具体的には、エッチング装置にてプラズマを発生させるとともに、所定のガスを用いてエッチング処理を行うことにより、シリコン基板9表面のレジスト23をマスクとしてシリコン基板9および金属層10のエッチング処理が行われる。図11(H)に示すように、シリコン基板9(および金属層10)がプラズマにより掘り下げられ、積層部13を部分的に露出させるように個々の素子形成領域17に沿って分割された状態(個片化された状態)となるまで、プラズマ処理を継続する。シリコン基板9の分割が終了したら、プラズマの発生を停止させてプラズマエッチングを終了させる。
(First plasma etching process (silicon substrate dividing process))
Next, a plasma etching process is performed on the
(第2プラズマエッチング工程(発光素子形成工程))
次に、ステップS38の実施により部分的に露出した積層部13に対して、裏面21B側よりプラズマエッチング処理を行う(ステップS39)。具体的には、ステップS38と同様にエッチング装置にてプラズマを発生させるとともに、例えば、Cl2とArの混合ガスなどの塩素を主成分とする混合ガスを用いてエッチング処理を行うことにより、シリコン基板9表面のレジスト23をマスクとして積層部13のエッチング処理が行われる。図11(I)に示すように、積層部13がプラズマにより掘り下げられ、BGテープ22を部分的に露出させるように個々の素子形成領域17に沿って分割された状態(個片化された状態)となるまで、プラズマ処理を継続する。積層部13の分割が終了したら、プラズマの発生を停止させてプラズマエッチングを終了させる。積層部13が分割されることにより、分割された積層部13およびシリコン基板9をそれぞれ備える、個片化された複数の縦型構造発光素子24が形成される。
(Second plasma etching process (light emitting element forming process))
Next, a plasma etching process is performed from the
(マスク除去工程)
次に、個片化されたそれぞれの縦型構造発光素子24上に残存するマスク(レジスト23)の除去を行う(ステップS40)。具体的には、酸素プラズマを用いたアッシングを行うことにより、図12(J)に示すように、縦型構造発光素子24からレジスト23を除去・剥離する。
(Mask removal process)
Next, the mask (resist 23) remaining on each vertical structure
(転写工程)
次に、個片化された縦型構造発光素子24を粘着テープ16へ転写する(ステップS41)。
(Transfer process)
Next, the separated vertical structure
本実施の形態2によれば、積層部13の個片化を分離工程後に行うような場合でも、縦型構造発光素子24を製造するための個片化工程においてプラズマエッチングを用いているため、熱ダメージの少ない縦型構造発光素子の製造方法を実現することができる。
According to the second embodiment, even when the layered
なお、上記実施の形態では、プラズマエッチング工程において、シリコン基板9とともに金属層10もあわせてプラズマエッチングすることにより金属層10をパターン化する場合について説明したが、このような場合に限らず、例えばプラズマエッチングを行う前に金属層10を予めパターン化しておくことにより、プラズマエッチング工程において金属層10をプラズマエッチングすることなくシリコン基板9のみをプラズマエッチングするようにしても良い。
In the above-described embodiment, the case where the
また、上記実施の形態では、第1の基板8の裏面8Bを研削する裏面研削工程を実施しているが、このような場合に限らず、例えば第1の基板8の厚みを予め小さくしておくことにより、本裏面研削工程を省略するようにしても良い。
Moreover, in the said embodiment, although the back surface grinding process which grinds the
なお、上記様々な実施の形態のうちの任意の実施の形態を適宜組み合わせることにより、それぞれの有する効果を奏するようにすることができる。 It is to be noted that, by appropriately combining any of the above-described various embodiments, the effects possessed by them can be produced.
本発明は、発光層を含む積層部が形成されたシリコン基板を分割して、個片化された複数の縦型構造発光素子を製造する方法に有用である。 INDUSTRIAL APPLICABILITY The present invention is useful for a method for manufacturing a plurality of vertical structure light emitting elements that are separated by dividing a silicon substrate on which a laminated portion including a light emitting layer is formed.
1 第1の基板
2 サファイア基板
3 積層部
4 p層
5 活性層
6 n層
7 バッファ層
8 第2の基板
9 シリコン基板
10 金属層
11 レジスト
12 レジスト
13 積層部
14 BGテープ
15 縦型構造発光素子
16 リングフレーム
17 素子形成領域
21 第2の基板
22 BGテープ
23 レジスト
24 縦型構造発光素子
DESCRIPTION OF
Claims (3)
サファイア基板上の積層部を個々の素子形成領域に沿って分割する積層部分割工程と、
分割された積層部をシリコン基板の表面に配置して、サファイア基板から分離させる分離工程と、
シリコン基板の裏面上において個々の素子形成領域に相当する領域にマスクを配置するマスク配置工程と、
シリコン基板の表面にバックグラインドテープを貼り付け、それぞれの積層部がバックグラインドテープにより保護された状態で、シリコン基板の裏面に対してプラズマエッチング処理を施して、それぞれの積層部が配置されたシリコン基板を分割して、個片化された複数の縦型構造発光素子を形成する発光素子形成工程とを含む、縦型構造発光素子の製造方法。 A method of manufacturing a plurality of vertical structure light emitting devices by separating a stacked portion including a light emitting layer formed on a sapphire substrate,
A laminated part dividing step of dividing the laminated part on the sapphire substrate along each element formation region;
A separation step of placing the divided laminated portion on the surface of the silicon substrate and separating it from the sapphire substrate;
A mask placement step of placing a mask in a region corresponding to each element formation region on the back surface of the silicon substrate;
Silicon with the backgrinding tape applied to the surface of the silicon substrate, with each laminated part protected by the backgrinding tape , plasma etching is performed on the back surface of the silicon substrate, and each laminated part is disposed. A method of manufacturing a vertical structure light emitting element, comprising: a light emitting element forming step of dividing a substrate to form a plurality of individual vertical structure light emitting elements.
積層部をシリコン基板の表面に配置して、サファイア基板から分離させる分離工程と、
シリコン基板の表面にバックグラインドテープを貼り付け、それぞれの積層部がバックグラインドテープにより保護された状態で、シリコン基板の裏面上において個々の素子形成領域に相当する領域にマスクを配置するマスク配置工程と、
シリコン基板の裏面に対してプラズマエッチング処理を施して、個々の素子形成領域に沿ってシリコン基板を分割するシリコン基板分割工程と、
その後、積層部に対してプラズマエッチング処理を施して、個々の素子形成領域に沿って積層部を分割し、個片化された複数の縦型構造発光素子を形成する発光素子形成工程とを含む、縦型構造発光素子の製造方法。 A method of manufacturing a plurality of vertical structure light emitting devices by separating a stacked portion including a light emitting layer formed on a sapphire substrate,
A separation step of disposing the laminated portion on the surface of the silicon substrate and separating it from the sapphire substrate;
A mask placement process in which a back grind tape is applied to the surface of the silicon substrate, and a mask is placed in a region corresponding to each element formation region on the back surface of the silicon substrate in a state where each laminated portion is protected by the back grind tape. When,
A silicon substrate dividing step of performing plasma etching on the back surface of the silicon substrate to divide the silicon substrate along each element formation region;
Thereafter, a plasma etching process is performed on the stacked portion, the stacked portion is divided along each element forming region, and a plurality of vertical structure light emitting elements separated into individual pieces are formed. The manufacturing method of a vertical structure light emitting element.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012139570A JP5891437B2 (en) | 2012-06-21 | 2012-06-21 | Manufacturing method of vertical structure light emitting device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012139570A JP5891437B2 (en) | 2012-06-21 | 2012-06-21 | Manufacturing method of vertical structure light emitting device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014007179A JP2014007179A (en) | 2014-01-16 |
JP5891437B2 true JP5891437B2 (en) | 2016-03-23 |
Family
ID=50104684
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012139570A Active JP5891437B2 (en) | 2012-06-21 | 2012-06-21 | Manufacturing method of vertical structure light emitting device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5891437B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015111134A1 (en) * | 2014-01-21 | 2015-07-30 | 創光科学株式会社 | Nitride semiconductor light emitting element |
JP7258414B2 (en) * | 2018-08-28 | 2023-04-17 | 株式会社ディスコ | Optical device wafer processing method |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59112666A (en) * | 1982-12-18 | 1984-06-29 | Toshiba Corp | Manufacture of light emitting element |
JP5064985B2 (en) * | 2006-12-05 | 2012-10-31 | 古河電気工業株式会社 | Semiconductor wafer processing method |
JP4985199B2 (en) * | 2007-08-07 | 2012-07-25 | パナソニック株式会社 | Semiconductor wafer separation method |
WO2009145483A2 (en) * | 2008-04-02 | 2009-12-03 | Song June O | Light-emitting element and a production method therefor |
US8962362B2 (en) * | 2009-11-05 | 2015-02-24 | Wavesquare Inc. | Vertically structured group III nitride semiconductor LED chip and method for manufacturing the same |
-
2012
- 2012-06-21 JP JP2012139570A patent/JP5891437B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2014007179A (en) | 2014-01-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI311380B (en) | Method for manufacturing vertical structure light emitting diode | |
JP6391999B2 (en) | Manufacturing method of laminated device | |
JP5289484B2 (en) | Manufacturing method of stacked semiconductor device | |
JP2014515559A5 (en) | ||
TW201030693A (en) | Transferring structure for a flexible electronic device and method for fabricating a flexible electronic device | |
TW201230407A (en) | Method of fabricating light emitting diode package and light emitting diode device | |
US8643070B2 (en) | Chip package and method for forming the same | |
TW201227937A (en) | Image sensor chip package and method for forming the same | |
US9754832B2 (en) | Semiconductor wafer and method of producing the same | |
JP2004165227A (en) | Method of manufacturing group iii nitride compound semiconductor element | |
TW201230181A (en) | Process for cleaving a substrate | |
JP2009076706A5 (en) | ||
KR101960982B1 (en) | Pre-cut underfill film applied onto wafer | |
JP6190953B2 (en) | Semiconductor wafer, semiconductor device separated from semiconductor wafer, and method of manufacturing semiconductor device | |
TW201133918A (en) | Separation process for epitaxial substrate of optoelectronic device | |
JP6385727B2 (en) | Bonded wafer forming method | |
WO2019102738A1 (en) | Light-emitting element manufacturing method | |
JP2006019429A5 (en) | ||
JP5891437B2 (en) | Manufacturing method of vertical structure light emitting device | |
JP2009212357A (en) | Nitride-based semiconductor light-emitting element and method for manufacturing the same | |
JP5891436B2 (en) | Manufacturing method of vertical structure light emitting device | |
JP2015233049A (en) | Laminated device manufacturing method | |
JP5775809B2 (en) | Manufacturing method of semiconductor device | |
JP2011023658A (en) | Method of manufacturing semiconductor device | |
TW201003763A (en) | Wafer dicing methods |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140808 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20141008 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20141014 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150415 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150421 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150618 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20151027 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20151113 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5891437 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |