JP5069278B2 - プラズマディスプレイ装置 - Google Patents

Description

本発明は、アドレスバッファボードアセンブリを備えないプラズマディスプレイ装置、またはアドレスバッファボードアセンブリの大きさを小型化したプラズマディスプレイ装置に関する。

一般にプラズマディスプレイ装置は、映像を表示するプラズマディスプレイパネル（ＰＤＰ）と、プラズマディスプレイパネルを支持するシャーシベースと、シャーシベースに装着される複数のプリント回路基板アセンブリ（ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ ｂｏａｒｄ ａｓｓｅｍｂｌｙ）とを含んでいる。

公知のように、プラズマディスプレイパネルは気体放電により得られたプラズマから放射される真空紫外線（ＶＵＶ：Ｖａｃｕｕｍ Ｕｌｔｒａ Ｖｉｏｌｅｔ）を用いて蛍光体を励起させ、励起された蛍光体が安定状態で発生させる赤色（Ｒ）、緑色（Ｇ）、及び青色（Ｂ）の可視光を利用して映像を表示する。

プリント回路基板アセンブリのうちアドレスバッファボードアセンブリは、電源ボードアセンブリ及びロジックボードアセンブリから電圧及び制御信号を受信して、プラズマディスプレイパネルに備えられるアドレス電極に印加するようにフレキシブル回路、例えば、ＴＣＰ（テープキャリアパッケージ：Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）を介してアドレス電極と接続される。

電源ボードアセンブリはアドレス電圧（Ｖａ）をアドレスバッファボードアセンブリに伝達し、ロジックボードアセンブリはドライバＩＣ動作電圧（Ｖｃｃ）、ドライバＩＣ制御信号、クロック信号、及びアドレスデータ信号などをアドレスバッファボードアセンブリに伝達し、この信号によってアドレスバッファボードアセンブリは選択されたアドレス電極を制御する。

本発明の目的は、従来のロジックボードアセンブリとアドレス電極とを接続するアドレスバッファボードアセンブリの構成を、統合ボードアセンブリとしてプラズマディスプレイパネルに形成し、アドレスバッファボードアセンブリを除去したプラズマディスプレイ装置を提供することである。

本発明の第１実施形態によるプラズマディスプレイ装置は、前面基板、背面基板、前記前面基板と前記背面基板との間の複数の電極、および前記複数の電極から離隔されて前記背面基板に形成される電極パターンを含んでいるプラズマディスプレイパネルと、前記背面基板に隣接するシャーシベースと、前記シャーシベースに装着される複数の回路ボードアセンブリとを含み、前記電極パターンは、複数の回路ボードアセンブリのうち少なくとも一つの回路ボードアセンブリから前記複数の電極を駆動することに用いられる電力と信号とを伝達するように構成される。

前記複数の電極はアドレス電極を含み、前記電極パターンは複数の回路ボードアセンブリの統合ボードアセンブリから電力と信号とを伝達するように構成される。また、前記統合ボードアセンブリは、前記アドレス電極を駆動するロジックとバッファとを供給するように構成される。前記統合ボードアセンブリは、前記電極パターンを介して前記アドレス電極を駆動するアドレス電圧を供給するように構成される。

前記プラズマディスプレイ装置は、前記複数の電極を駆動するドライバＩＣを含んでいるＴＣＰをさらに含んでいることができる。前記プラズマディスプレイ装置は、前記シャーシベースに結合されるカバープレートをさらに含み、前記ドライバＩＣは、前記カバープレートに装着されることができる。前記シャーシベースは折り曲げ部を含み、前記カバープレートは前記折り曲げ部に結合することができる。前記カバープレートと前記ドライバＩＣとの間に放熱パッドまたはサーマルグリス（ｔｈｅｒｍａｌ ｇｒｅａｓｅ）を介在させることができる。

前記ＴＣＰの一端は、熱圧着ボンディング（ｂｏｎｄｉｎｇ）によって前記電極パターンと前記複数の電極の電極端子とに電気的に接続されている。

前記プラズマディスプレイ装置は、前記電極パターンを前記複数の回路ボードアセンブリの統合ボードアセンブリに電気的に結合するＦＰＣ（フレキシブル回路基板：Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ）をさらに含んでいることができる。前記ＦＰＣの一端はコネクタで前記統合ボードアセンブリと電気的に接続され、前記ＦＰＣの他端は熱圧着ボンディングで前記電極パターンと電気的に接続されている。

前記ＦＰＣは、少なくとも２つのＦＰＣを含み、前記電極パターンは、前記少なくとも２つのＦＰＣの間で連続的につながって形成されている。

前記ＦＰＣは、前記電極パターンの左側の部分と右側の部分との全てに信号を伝達するように構成されている。

前記電極パターンは、前記背面基板のアドレス電極端子側に配置することができる。

前記電極パターンは、複数の電圧伝達電極と複数の信号伝達電極とを含んでいることができる。電圧伝達電極の幅は、信号伝達電極の幅よりも大きく形成することができる。隣接した２つの前記電圧伝達電極の間の距離は、隣接した２つの前記信号伝達電極の間の距離よりも大きくすることができる。前記電圧伝達電極は、前記アドレス電極を駆動するアドレス電圧を伝達するアドレス電圧伝達電極と、前記アドレス電極の駆動を制御するドライバＩＣ駆動電圧を伝達するドライバＩＣ駆動電圧伝達電極とを含んでいることができる。前記電圧伝達電極は、前記アドレス電圧伝達電極と前記ドライバＩＣ駆動電圧伝達電極との間に位置するグランド電極をさらに含んでいることができる。

前記信号伝達電極は、前記ドライバＩＣを制御する信号を伝達するドライバＩＣ制御信号伝達電極と、クロック／アドレスデータ伝達電極とを含んでいることができる。前記信号伝達電極は、前記クロック／アドレスデータ伝達電極の一側に位置する第１グランド電極と、前記クロック／アドレスデータ伝達電極の他側に位置する第２グランド電極とをさらに含んでいることができる。前記クロック／アドレスデータ伝達電極はデータ信号を対に伝達する電極対を含んでいることができる。

前記電圧伝達電極は、前記電極パターンの最外郭に位置する電極である場合がある。前記隣接した電極の間の間隔は、隣接した電極それぞれの幅よりも大きくすることができる。

前記プラズマディスプレイ装置は、前記複数の電極と前記電極パターンとを保護するシーリング部材をさらに含んでいることができる。

前記複数の回路ボードアセンブリは、ロジックボードアセンブリと、前記ロジックボードアセンブリと前記電極パターンとの間を電気的に接続する少なくとも一つのインタフェースボードアセンブリとを含んでいることができる。

本発明の第１実施形態は、従来のアドレスバッファボードアセンブリの構成を統合ボードアセンブリ及びプラズマディスプレイパネルに形成するので、アドレスバッファボードアセンブリが不要となるという効果を奏する。

アドレス電極端子側のガラス基板上に別の電極パターンを形成し、電極パターンを介してアドレス電極を統合ボードアセンブリに接続するので、プラズマディスプレイ装置の構成が単純となり、製造費用が低減される。

従来のアドレスバッファボードアセンブリの構成を、縮小したミニボードアセンブリとプラズマディスプレイパネルの電極パターンとに形成するため、ミニボードアセンブリの構成が単純となり、さらにプラズマディスプレイ装置の構成が単純化され、製造費用が低減される。

ガラス基板上の電極パターンにおいて、各電極の幅および隣接する電極同士の間隔を設定することができるので、アドレス電極を安定して制御することができる。

本発明の第１実施形態によるプラズマディスプレイ装置の概略的な分解斜視図である。 図１のＩＩ−ＩＩ線に沿った断面図である。 図１のＩＩＩ−ＩＩＩ線に沿った断面図である。 図１のプラズマディスプレイパネルの正面上方から見た斜視図である。 図４のガラス基板上に形成された電極パターン、ＴＣＰ、及びインタフェースＦＰＣの接続図である 図４のガラス基板上に形成された電極パターンの概略図である。 本発明の第２実施形態によるプラズマディスプレイ装置の背面図である。

以下、添付図を参照して本発明の実施形態について、当業者が容易に実施できるように詳しく説明する。しかし、本発明は、本明細書中で説明する実施形態に限らず、多様な形態によって実施することができる。図面において本発明を明確に説明するために説明上不要な部分は省略し、明細書全体にわたって同一または類似の構成要素については同じ参照符号を付与した。

プラズマディスプレイ装置の構成を単純化し、製造費用を減らすために、アドレスバッファボードアセンブリを除去または縮小する必要がある。しかしながら、この場合、アドレスバッファボードアセンブリの機能をプラズマディスプレイ装置の他の構成に追加しなければならない。もちろん、この状況でもアドレス電極は安定して制御されなければならない。

図１は、本発明の第１実施形態によるプラズマディスプレイ装置を分解した概略斜視図である。図１を参照すると、第１実施形態のプラズマディスプレイ装置１は、気体放電を利用して画像を表示するプラズマディスプレイパネル１０と、放熱シート２０と、シャーシベース３０と、複数のプリント回路基板アセンブリ４０と、を含んでいる。

概略を説明すると、プラズマディスプレイパネル１０はガラスで構成される背面基板１１と、前面基板１２と、両基板１１、１２との間に配設された放電セル（図示せず）で気体放電を発生させるための電極、例えば、維持電極および走査電極（図示せず）と、アドレス電極１３とを含んでいる（図２及び図３参照）。図２及び図３には、各断面に対応する一つのアドレス電極１３のみが示されている。しかしながら、当業者であれば理解することができるように、プラズマディスプレイパネル１０は、映像を表示するために、多数のアドレス電極１３を含んでいる。

本実施形態は、主にプラズマディスプレイパネル１０とプリント回路基板アセンブリ４０とを電気的に接続する部分に関するので、プラズマディスプレイパネル１０に関する具体的な説明を省略し、前記部分に関して説明する。

放熱シート２０は、プラズマディスプレイパネル１０とシャーシベース３０との間に配置され、プラズマディスプレイパネル１０において気体放電する間に発生する熱を拡散することができるように構成されている。放熱シート２０は、発生した熱を速かに拡散させる。

シャーシベース３０は、両面テープ２１によりプラズマディスプレイパネル１０の背面基板１１に付着されてプラズマディスプレイパネル１０を支持し、放熱シート２０は、シャーシベース３０とプラズマディスプレイパネル１０との間に介在している。

プラズマディスプレイパネル１０を駆動させる複数のプリント回路基板アセンブリ４０は、シャーシベース３０の上に装着され、プラズマディスプレイパネル１０と電気的に接続されている。複数のプリント回路基板アセンブリ４０は、プラズマディスプレイパネル１０を駆動する機能をそれぞれ分担して行う複数のアセンブリから構成されている。

例えば、複数のプリント回路基板アセンブリ４０は、維持電極（図示せず）を制御する維持ボードアセンブリ４１と、走査電極（図示せず）を制御する走査ボードアセンブリ４２と、外部から映像信号を受信して、アドレス電極１３、維持電極、及び走査電極の駆動に必要な各制御信号を生成して、当該ボードアセンブリに印加する統合ボードアセンブリ４３と、各ボードアセンブリの駆動に必要な給電を行なう電源ボードアセンブリ４４と、を含んでいる。

図２は、図１のＩＩ−ＩＩ線に沿った断面図であり、図３は、図１のＩＩＩ−ＩＩＩ線に沿った断面図である。図２及び図３を参照すると、プラズマディスプレイパネル１０はシャーシベース３０の前方に装着され、プリント回路基板アセンブリ４０はシャーシベース３０の後方に装着される。プリント回路基板アセンブリ４０は、シャーシベース３０に設けられた複数のボス３１の上に載置され、ねじ３２を各ボス３１と締結することによってシャーシベース３０に装着されている。

維持ボードアセンブリ４１は、ＦＰＣ（図示せず）を介して維持電極と電気的に接続され、走査ボードアセンブリ４２は、ＦＰＣ（図示せず）を介して走査電極と電気的に接続されている。本発明の第１実施形態は、従来のプラズマディスプレイ装置とは異なり、アドレス電極１３を制御するアドレスバッファボードを独立して備えていない。つまり、プリント回路基板アセンブリ４０は、アドレスバッファボードを含んでいない。従って、プラズマディスプレイ装置１の構造が単純化され、製造費用が低減される。

図４は、図１のプラズマディスプレイパネルの正面上方から見た斜視図であり、図５は、図４のガラス基板上に形成された電極パターン、ＴＣＰ７２、及びインタフェースＦＰＣ７１の接続図である。図４及び図５を参照すると、本発明の第１実施形態は、アドレス電極１３を制御するために、プラズマディスプレイパネル１０に電極パターン６０がさらに設けられている。図４及び図５に示したように、電極パターン６０は、二つのインタフェースＦＰＣ７１の間を連続的に接続するように形成されている。インタフェースＦＰＣ７１は、電極パターン６０の間に位置するため、各インタフェースＦＰＣ７１は、前記信号を電極パターン６０の左側および右側、すなわち両側へ伝達するように構成されている。

さらに図１及び図３を参照すると、電極パターン６０は、インタフェースＦＰＣ７１を介し統合ボードアセンブリ４３と電気的に接続され、ＴＣＰ７２を介してアドレス電極１３と電気的に接続されている。つまり、電極パターン６０はインタフェースＦＰＣ７１とＴＣＰ７２とを電気的に接続している。

電極パターン６０は、背面基板１１にアドレス電極１３を形成する工程においてパターン形成される。従って、製造工程上、電極パターン６０形成のための別途の追加工程を要しない。

電極パターン６０は、アドレス電極端子１８側の背面基板１１上に連続的に形成されている。インタフェースＦＰＣ７１の一端は、コネクタ７１１により統合ボードアセンブリ４３に電気的に接続され、その他端は、熱圧着により電極パターン６０に電気的に接続されている。従って、インタフェースＦＰＣ７１は統合ボードアセンブリ４３の信号を電極パターン６０に伝達することができる。

少なくとも一組のこのようなインタフェースＦＰＣ７１が、本発明のプラズマディプレイ装置に含まれ、統合ボードアセンブリ４３を電極パターン６０と電気的に接続している。また、複数のＴＣＰ７２が、本発明のプラズマディプレイ装置に含まれ、電極パターン６０と電気的に接続されている。すなわち、ＴＣＰ７２の一側は、熱圧着によって電極パターン６０およびアドレス電極端子１８それぞれに接続され、ＴＣＰ７２の他側は、自由端を形成している。この時、ＴＣＰ７２は、電極パターン６０のうち熱圧着される部分を除外した部分（例えば、図５の対角線方向に形成される部分）から分離している。

例示的な実施形態では、ＴＣＰ７２およびインタフェースＦＰＣ７１を電極パターン６０と電気的に接続するための熱圧着ボンディングにおいて、複数の導電性粒子を含んでいる異方性導電フィルム（ＡＣＦ）６７が用いられる。また、他の実施形態においては、ＴＣＰ７２およびインタフェースＦＰＣ７１を電極パターン６０と電気的に接続する他の適当な方法を用いることができる。

一方、各ＴＣＰ７２は、アドレス電極１３を制御するドライバＩＣ７３を実装している。ドライバＩＣ７３は、インタフェースＦＰＣ７１及び電極パターン６０を介して統合ボードアセンブリ４３から伝えられる各種電圧及び制御信号によって駆動される。

図６は、図４のガラス基板上に形成された電極パターン６０の概略図である。図５及び図６を参照すると、電極パターン６０は、統合ボードアセンブリ４３から伝えられる各種電圧（または電力）及び制御信号をＴＣＰ７２のドライバＩＣ７３に伝達する電極を備えている。ＴＣＰ７２のドライバＩＣ７３から出力される制御信号は、アドレス電極端子１８を介してアドレス電極１３に伝えられる。

統合ボードアセンブリ４３からＴＣＰ７２のドライバＩＣ７３に各種電圧及び制御信号を伝達する電極パターン６０について、以下に説明する。電極パターン６０の電極の数は、統合ボードアセンブリ４３から伝えられる電圧及び制御信号の種類に応じて多様に設定される。

例えば、電極パターン６０は、アドレス電圧（Ｖａ、例えば、５０Ｖ〜７０Ｖ）を伝達するアドレス電圧伝達電極６１、ドライバＩＣ７３のグランドに接続するグランド電極６２、ドライバＩＣ７３の駆動電圧（Ｖｃｃ、例えば、３．３Ｖ〜５．０Ｖ）を伝達するドライバＩＣ駆動電圧伝達電極６３、ドライバＩＣ制御信号（例えば、３．３Ｖ〜５．０Ｖ）を伝達するドライバＩＣ制御信号伝達電極６４、及びクロック信号とアドレスデータ信号（例えば、数ｍＶ）とを伝達するクロック／アドレスデータ伝達電極６５を含んでいる。

電極パターン６０において、アドレス電圧伝達電極６１、グランド電極６２及びドライバＩＣ駆動電圧伝達電極６３は電源端子を形成し、ドライバＩＣ制御信号伝達電極６４及びクロック／アドレスデータ伝達電極６５は信号及びデータ端子を形成している。

背面基板１１では、アドレス電極端子１８側において電極パターン６０を形成可能な空間が制限される。従って、アドレッシングのための制御電圧をアドレス電極１３に供給するために、電極パターン６０において、各電極６１、６２、６３、６４、６５の線幅と、隣接する電極６１、６２、６３、６４、６５線間隔を考慮する必要がある。

例えば、電源端子を構成するアドレス電圧伝達電極６１、グランド電極６２、及びドライバＩＣ駆動電圧伝達電極６３は、信号及びデータ端子を構成するドライバＩＣ制御信号伝達電極６４及びクロック／アドレスデータ伝達電極６５より広い線幅を有している必要がある。

アドレス電圧伝達電極６１、グランド電極６２、及びドライバＩＣ駆動電圧伝達電極６３の線幅が要求線幅より狭い場合、これらの電極６１、６２、６３でのインピーダンスの増加によってドライバＩＣ７３の誤動作が生じる可能性がある。

また、電源端子を構成するアドレス電圧伝達電極６１、グランド電極６２、及びドライバＩＣ駆動電圧伝達電極６３の間に設定される線間隔が、信号及びデータ端子を構成するドライバＩＣ制御信号伝達電極６４の間、及びクロック／アドレスデータ伝達電極６５の間に設定される線間隔より狭い場合、電源端子の電流の流れにより周辺制御信号において信号わい曲が生じる可能性がありうる。従って、プラズマディスプレイパネル１０が誤動作する可能性がある。

ドライバＩＣ７３及びプラズマディスプレイパネル１０の誤動作を防止するために、実施形態において、電源端子を構成するアドレス電圧伝達電極６１、グランド電極６２、及びドライバＩＣ駆動電圧伝達電極６３は、それぞれ第１線幅（Ｗ１）を有し、第１線幅（Ｗ１）は、信号及びデータ端子を構成するドライバＩＣ制御信号伝達電極６４及びクロック／アドレスデータ伝達電極６５の第２線幅（Ｗ２）より大きく形成されている。つまり、線幅についてはＷ１＞Ｗ２の関係が成立する。

より大きい線幅の形成を容易にするために、アドレス電圧伝達電極６１、グランド電極６２、及びドライバＩＣ駆動電圧伝達電極６３は、電極パターン６０の最外側に配設されている。

また、電源端子を構成するアドレス電圧伝達電極６１、グランド電極６２、及びドライバＩＣ駆動電圧伝達電極６３において、互いの間隔を第１線間隔（Ｄ１）と設定し、第１線間隔（Ｄ１）は、信号及びデータ端子を構成するドライバＩＣ制御信号伝達電極６４の間、及びクロック／アドレスデータ伝達電極６５の間の第２線間隔（Ｄ２）より大きく設定されている。つまり、線間隔についてはＤ１＞Ｄ２の関係が成立する。

クロック／アドレスデータ伝達電極６５は、ペア信号を伝送するため、対に隣接して配置され、高電圧電流の流れによる信号わい曲を防止するようにアドレス電圧伝達電極６１及びドライバＩＣ駆動電圧伝達電極６３からできる限り遠く離隔されて配置されている。図６において、クロック／アドレスデータ伝達電極６５は、隣接配置された２対で形成される。

例えば、グランド電極６２は、アドレス電圧伝達電極６１とデータドライバＩＣ駆動電圧伝達電極６３との間に位置する第１グランド電極６２１と、クロック／アドレスデータ伝達電極６５の両側に位置する第２、第３グランド電極６２２、６２３とを含んでいることができる。

本実施形態に記載された第１線間隔（Ｄ１）は、ドライバＩＣ駆動電圧伝達電極６３と最も近いドライバＩＣ制御信号伝達電極６４の間の間隔にも適用される。

また、第２間隔（Ｄ２）は、ドライバＩＣ制御信号伝達電極６４と第２グランド電極６２２との間の間隔、第２グランド電極６２２とクロック／アドレスデータ伝達電極６５との間の間隔、及びクロック／アドレスデータ伝達電極６５と第３グランド電極６２３との間の間隔にもそれぞれ適用される。

また、電極パターン６０において電極６１、６２、６３、６４、６５の第１、第２線幅（Ｗ１、Ｗ２）は、それぞれ第１、第２線間隔（Ｄ１、Ｄ２）より小さく形成されている。つまり、第１線間隔（Ｄ１）は第１線幅（Ｗ１）より大きく、第２線間隔（Ｄ２）は第２線幅（Ｗ２）より大きい。そして、電極６１、６２、６３、６４、６５において電源端子の線幅及び線間隔は、それぞれ信号及びデータ端子の線幅及び線間隔よりも広く設定されている。従って、電極６１、６２、６３、６４、６５でのインピーダンスの過度な増加が抑制され、隣接する他の制御信号の信号歪が防止されるか、または減少する。

再び図２及び図３を参照すると、電極パターン６０と電気的に接続されるＴＣＰ７２は、アドレス電極端子１８と電気的に接続され、アドレス電極１３に制御信号（または電圧）を印加する。電極パターン６０とＴＣＰ７２との接続部及び電極パターン６０をシーリングするために、第１シーリング部材５１および第２シーリング部材５２が提供される。

例えば、第１シーリング部材５１および第２シーリング部材５２は、ＴＣＰ７２を中間に置いてその両面に形成される。第１シーリング部材５１は、ＴＣＰ７２端部とこれに対向する前面基板１２の端の間に形成され、ＴＣＰ７２と前面基板１２の間をシーリングする。第２シーリング部材５２は、電極パターン６０端部とこれに対向するＴＣＰ７２の間に形成され、電極パターン６０、背面基板１１及びＴＣＰ７２の間をシーリングする。

同様に、図３に示したように、第１シーリング部材５１は、インタフェースＦＰＣ７１と基板１２の端部との間に形成された間隙をシーリングする。さらに、第２シーリング部材５２は、電極パターン６０の端部、背面基板１１、およびインタフェースＦＰＣ７１の一部の間に形成された間隙をシーリングする。

一方、ＴＣＰ７２に実装されるドライバＩＣ７３は、放熱パッド７４またはサーマルグリース（図示せず）を介してカバープレート７５によって支持されている。カバープレート７５は、シャーシベース３０の折り曲げ部３３にねじ３２で装着され、ＴＣＰ７２を保護する。

図７は本発明の第２実施形態によるプラズマディスプレイ装置の背面図である。

図７を参照すると、第２実施形態のプラズマディスプレイ装置では、第１実施形態とは異なり、アドレスバッファボードアセンブリが完全に除去されず、従来のアドレスバッファボードアセンブリと比較して大きさが縮小された一対のミニボードアセンブリ４３２を備えている。図７には、二つのミニボードアセンブリ４３２が示されているが、他の実施形態では、一つまたは三つ以上のミニボードアセンブリが用いられる場合がある。前記ミニボードアセンブリは、ロジックボードアセンブリを前記電極パターンと電気的に接続するため、インタフェースボードアセンブリともいえる。

第２実施形態において、従来のアドレスバッファボードアセンブリの機能は、ミニボードアセンブリ４３２および電極パターン６０によって果たされる。従って、従来のアドレスバッファボードアセンブリに比べ、ミニボードアセンブリ４３２の構成はさらに単純となる。従って、プラズマディスプレイ装置のプリント回路基板の大きさ及び製造費用が低減される。

また、ミニボードアセンブリ４３２を備えることにより、アドレス電極１３を制御する電圧及び制御信号のうちアドレス電圧（Ｖａ）は、電源ボードアセンブリ４４からミニボードアセンブリ４３２に伝えられ、さらにミニボードアセンブリ４３２からインタフェースＦＰＣ７１を介して電極パターン６０及びＴＣＰ７２に伝えられる。

また、ドライバＩＣ７３グランド、ドライバＩＣ７３駆動電圧（Ｖｃｃ）、ドライバＩＣ７３制御信号、及びクロック信号とアドレスデータ信号とは、ロジックボードアセンブリ４３１からミニボードアセンブリ４３２に伝えられ、さらにミニボードアセンブリ４３２からインタフェースＦＰＣ７１を介して電極パターン６０及びＴＣＰ７２に伝えられる。

本発明の望ましい実施形態について以上に説明したが、本発明はこれに限定されず、特許請求の範囲、発明の詳細な説明及び添付図の範囲内で多様に変形して実施するのができ、これらも当然本発明の技術的範囲に属するものである。

１ プラズマディスプレイ装置
１０ プラズマディスプレイパネル
１１、１２ 基板
１３ アドレス電極
２０ 放熱シート
２１ 両面テープ
３０ シャーシベース
３１ ボス
３２ ねじ
３３ 折り曲げ部
４０ プリント回路基板アセンブリ
４１ 維持ボードアセンブリ
４２ 走査ボードアセンブリ
４３ 統合ボードアセンブリ
４３１ ロジックボードアセンブリ
４３２ ミニボードアセンブリ
４４ 電源ボードアセンブリ
５１、５２ シーリング部材
６０ 電極パターン
６１ アドレス電圧伝達電極
６２ グランド電極
６２１、６２２、６２３ グランド電極
６３ ドライバＩＣ駆動電圧伝達電極
６４ ドライバＩＣ制御信号伝達電極
６５ クロック／アドレスデータ伝達電極
６７ 異方性電導フィルム
７１ インタフェースＦＰＣ
７２ ＴＣＰ
７３ ドライバＩC
Ｗ１、Ｗ２ 線幅
Ｄ１、Ｄ２ 線間隔

Claims (25)

1. 前面基板と、背面基板と、前記前面基板と背面基板との間の複数の電極と、前記複数の電極から離隔されて前記背面基板に形成される電極パターンとを含んでいるプラズマディスプレイパネルと、
   前記背面基板に隣接するシャーシベースと、
   前記シャーシベースに装着される複数の回路ボードアセンブリとを含み、
   前記電極パターンは、前記複数の回路ボードアセンブリのうち少なくとも一つから前記複数の電極を駆動することに用いられる電力と信号を伝達するように構成され、
   前記複数の電極はアドレス電極を含み、前記電極パターンは、前記複数の回路ボードアセンブリの統合ボードアセンブリから電力と信号とを伝達するように構成され、
   前記統合ボードアセンブリは、外部から映像信号を受信して、前記複数の電極の駆動に必要な各制御信号を生成して、前記複数の回路ボードアセンブリに印加し、
   前記統合ボードアセンブリは、クロック信号を出力する
   ことを特徴とするプラズマディスプレイ装置。
2. 前記統合ボードアセンブリは、少なくともアドレス電圧と前記クロック信号と制御信号とを出力する
   ことを特徴とする請求項１に記載のプラズマディスプレイ装置。
3. 前記統合ボードアセンブリは、前記電極パターンを介して前記アドレス電極を駆動するアドレス電圧を供給するように構成された
   ことを特徴とする請求項１に記載のプラズマディスプレイ装置。
4. 前記複数の電極を駆動するドライバＩＣを含んでいるテープキャリアパッケージをさらに含んでいる
   ことを特徴とする請求項１に記載のプラズマディスプレイ装置。
5. 前記シャーシベースに結合されるカバープレートをさらに含み、
   前記ドライバＩＣは前記カバープレートに装着される
   ことを特徴とする請求項４に記載のプラズマディスプレイ装置。
6. 前記シャーシベースは折り曲げ部を含み、前記カバープレートは前記折り曲げ部に結合される
   ことを特徴とする請求項５に記載のプラズマディスプレイ装置。
7. 前記カバープレートと前記ドライバＩＣとの間に放熱パッドまたはサーマルグリースが介在する
   ことを特徴とする請求項５に記載のプラズマディスプレイ装置。
8. 前記ＴＣＰの一端は前記電極パターンと前記複数の電極の電極端子と熱圧着ボンディングを通して電気的に接続される
   ことを特徴とする請求項４に記載のプラズマディスプレイ装置。
9. 前記電極パターンを前記複数の回路ボードアセンブリの統合ボードアセンブリと電気的に結合するＦＰＣをさらに含んでいる
   ことを特徴とする請求項１に記載のプラズマディスプレイ装置。
10. 前記ＦＰＣの一端はコネクタで前記統合ボードアセンブリと電気的に接続される
    ことを特徴とする請求項９に記載のプラズマディスプレイ装置。
11. 前記ＦＰＣの他端は熱圧着ボンディングで前記電極パターンと電気的に接続される
    ことを特徴とする請求項１０に記載のプラズマディスプレイ装置。
12. 前記ＦＰＣは少なくとも２つのＦＰＣを含み、前記電極パターンは前記少なくとも２つのＦＰＣの間で連続的につながって形成される
    ことを特徴とする請求項９に記載のプラズマディスプレイ装置。
13. 前記ＦＰＣは前記電極パターンの左側と右側の全てに信号を伝達するように構成される
    ことを特徴とする請求項９に記載のプラズマディスプレイ装置。
14. 前記電極パターンは前記背面基板のアドレス電極端子側に配置される
    ことを特徴とする請求項１に記載のプラズマディスプレイ装置。
15. 前記電極パターンは複数の電圧伝達電極と複数の信号伝達電極とを含んでいる
    ことを特徴とする請求項１に記載のプラズマディスプレイ装置。
16. 前記電圧伝達電極の幅は前記信号伝達電極の幅よりも大きい
    ことを特徴とする請求項１５に記載のプラズマディスプレイ装置。
17. 隣接した２つの前記電圧伝達電極の間の距離が隣接した２つの前記信号伝達電極の間の距離よりも大きい
    ことを特徴とする請求項１５に記載のプラズマディスプレイ装置。
18. 前記電圧伝達電極は、
    前記アドレス電極を駆動するアドレス電圧を伝達するアドレス電圧伝達電極と、前記アドレス電極の駆動を制御するドライバＩＣ駆動電圧を伝達するドライバＩＣ駆動電圧伝達電極とを含んでいる
    ことを特徴とする請求項１５に記載のプラズマディスプレイ装置。
19. 前記電圧伝達電極は前記アドレス電圧伝達電極と前記ドライバＩＣ駆動電圧伝達電極との間に位置するグランド電極をさらに含んでいる
    ことを特徴とする請求項１８に記載のプラズマディスプレイ装置。
20. 前記信号伝達電極は、
    前記ドライバＩＣを制御する信号を伝達するドライバＩＣ制御信号伝達電極とクロック／アドレスデータ伝達電極とを含んでいる
    ことを特徴とする請求項１５に記載のプラズマディスプレイ装置。
21. 前記信号伝達電極は、前記クロック／アドレスデータ伝達電極の一側に位置する第１グランド電極と、前記クロック／アドレスデータ伝達電極の他側に位置する第２グランド電極とをさらに含んでいる
    ことを特徴とする請求項２０に記載のプラズマディスプレイ装置。
22. 前記クロック／アドレスデータ伝達電極はデータ信号を対で伝達する電極対を含んでいる
    ことを特徴とする請求項２０に記載のプラズマディスプレイ装置。
23. 前記電圧伝達電極は前記電極パターンの最外側電極である
    ことを特徴とする請求項１５に記載のプラズマディスプレイ装置。
24. 前記隣接した電極の間の間隔は隣接した電極各々の幅よりも大きい
    ことを特徴とする請求項１５に記載のプラズマディスプレイ装置。
25. 前記複数の電極と前記電極パターンとを保護するシーリング部材をさらに含んでいる
    ことを特徴とする請求項１に記載のプラズマディスプレイ装置。