JP5064130B2 - 電池パック - Google Patents

Description

本発明は、二次電池を備える電池パックに関する。

近年、ノートパソコンやデジタルカメラ、携帯電話等の電池駆動機器において広く使用されている電池パックは、二次電池の状態を監視し、二次電池を過充電や過放電等から保護する制御回路を備えている。ここで、電池パックは二次電池が寿命に到達すると使用することができなくなるが、制御回路は寿命に到達していない場合が多い。そこで、使用済みの電池パックが備える回路保護基板の電池保護機能の良否を判定し、保護回路基板が正常に機能する場合は、この保護回路基板に対して新たな二次電池を取り付け、電池パックをリサイクルする技術が知られている（例えば、特許文献１参照。）。

ところで、近年、このようなリサイクル技術を用いて、電池パックの製造元に許可無く二次電池を交換する不正なリサイクル業者が現れている。このような業者によって電池パックがリサイクルされると、電池パックに粗悪な二次電池が取り付けられる可能性が高く、粗悪な電池パックが市場に流通するといった問題が発生する。このような改造品は、電池パックの正規の製造メーカが品質管理を行うことができず、安全上問題がある。また、正規のメーカが製造したものであると信じて電池パックを購入したユーザの信頼を損なう結果ともなる。また、このような業者による不正なリサイクルに限らず、例えばユーザが電池パックに内蔵されている二次電池を製造メーカに無断で交換した場合であっても、電池パックの正規の製造メーカが品質管理を行うことができず、安全上の問題が生じるという不都合があった。

そこで、マイクロコンピュータを用いて二次電池の端子電圧を監視し、端子電圧が通常の使用で用いられる電圧範囲の下限値以下に設定された設定電圧になった場合、履歴データを不揮発性メモリに記憶させ、マイクロコンピュータが再起動されたときに、不揮発性メモリに履歴データが記憶されている場合にのみ、二次電池の使用を可能にするようにした技術が知られている（例えば、特許文献２参照。）。この場合、二次電池が放電して端子電圧が設定電圧以下になる前に、交換のために二次電池が取り外されると、マイクロコンピュータの動作用電源電圧が供給されないために、マイクロコンピュータが停止し、履歴データが不揮発性メモリに記憶されない。そのため、再び二次電池が取り付けられてマイクロコンピュータが起動した場合には、履歴データが不揮発性メモリに記憶されていないため、二次電池の使用が禁止されるようになっている。
特開２００３−９２１５２号公報 特開２００７−１２８６７４号公報

しかしながら、特許文献２に記載の技術では、二次電池の端子電圧が設定電圧以下になって、履歴データが不揮発性メモリに記憶された後に二次電池が取り外されると、不揮発性メモリには履歴データが記憶されたままになってしまうので、二次電池が取り外されたことが検知できない。そのため、品質の劣る二次電池が取り付けられてマイクロコンピュータが再起動されると、不正にリサイクルされた電池パックが使用可能になってしまうという不都合があった。

不揮発性メモリに履歴データが記憶された後の電池交換を防止するには、設定電圧を下げればよい。しかしながら、二次電池の端子電圧が設定電圧まで下がったとき、マイクロコンピュータが動作する必要があるから、設定電圧は、マイクロコンピュータの動作電源電圧より低くすることはできない。そのため、二次電池の端子電圧がマイクロコンピュータの動作電源電圧より低くなってから二次電池が取り外された場合には、二次電池が取り外されたことを検知することができないという、不都合があった。

本発明は、このような事情に鑑みて為された発明であり、二次電池が取り外されたときの二次電池の端子電圧に関わらず、二次電池が取り外されたことを検出することができる電池パックを提供することを目的とする。

本発明に係る電池パックは、二次電池と、前記二次電池の出力電圧が印加される接続端子と、第１及び第２の状態を選択的に取り得ると共に当該状態を保持するラッチ回路と、前記ラッチ回路の状態に基づいて、前記二次電池の取外しが行われたことを検出する取外し検出部と、前記ラッチ回路の状態を前記第１の状態にさせる旨の指示を受け付ける指示受付部とを備え、前記ラッチ回路は、前記指示受付部によって前記ラッチ回路の状態を前記第１の状態にさせる旨の指示が受け付けられた場合、前記第１の状態となり、当該第１の状態において、前記接続端子に印加される電圧が当該二次電池における使用に適した電圧範囲の下限として予め設定された下限電圧より低いリセット電圧を下回った場合、前記第２の状態に変化すると共に当該第２の状態を保持し、前記取外し検出部は、前記ラッチ回路が前記第２の状態である場合、前記二次電池の取外しが行われたと判定する。

この構成によれば、指示受付部によって前記ラッチ回路の状態を前記第１の状態にさせる旨の指示が受け付けられると、ラッチ回路が第１の状態になると共に当該状態が保持される。そして、ラッチ回路が第１の状態のとき、接続端子に印加される電圧が、前記二次電池における使用に適した電圧範囲の下限として予め設定された下限電圧より低いリセット電圧を下回った場合、ラッチ回路が第２の状態に変化すると共に当該第２の状態を保持する。そして、取外し検出部によって、ラッチ回路が第２の状態である場合、二次電池の取外しが行われたと判定される。この場合、予め指示受付部にラッチ回路の状態を第１の状態にさせる旨の指示を与えることにより、ラッチ回路が第１の状態になると共に当該状態が保持される。そして、第三者が二次電池を交換しようとして取り外すと、接続端子に印加される電圧がゼロとなり、従って接続端子に印加される電圧がリセット電圧未満になる結果、ラッチ回路が第２の状態に変化して当該第２の状態が保持される。そうすると、取外し検出部によって、二次電池の取外しが行われたと判定されるので、二次電池が取り外されたことが検出される。これによれば、背景技術のように、マイクロコンピュータや不揮発性メモリのような動作電源電圧が高い回路部品を用いることなく、ラッチ回路を用いて二次電池の取外しの有無を検出し、その検出結果を第２の状態として保持することができるので、二次電池が取り外されたときの二次電池の端子電圧に関わらず、二次電池が取り外されたことを検出することができる。

また、前記ラッチ回路は、前記接続端子に印加される電圧を動作用電源電圧として用い、当該動作用電源電圧が供給されない場合、初期状態として前記第２の状態になることが好ましい。

この構成によれば、ラッチ回路を予め第１の状態にしておくことで、二次電池が取り外されると、接続端子に印加される電圧がゼロとなり、ラッチ回路に動作用電源電圧が供給されなくなる結果、ラッチ回路が初期化されて第２の状態に変化する。そのため、二次電池が取り外されて動作用電源電圧が供給されない期間においても確実に第２の状態を保持することができるので、再び電池パックに二次電池が取り付けられて、ラッチ回路への動作用電源電圧の供給が再開するときまで第２の状態を保持することができる結果、二次電池の交換後における取外し検出部による二次電池の取外し判定を、確実に行わせることができる。

また、前記接続端子は、前記二次電池の正極に接続される正極端子と前記二次電池の負極に接続される負極端子とを備え、前記ラッチ回路は、制御端子にハイレベルの電圧が印加された場合にオンする第１スイッチング素子と、制御端子にローレベルの電圧が印加された場合にオンする第２スイッチング素子と、前記第１スイッチング素子の制御端子をプルダウンするプルダウン抵抗とを備え、前記正極端子と前記負極端子との間に、前記第２スイッチング素子と前記第１スイッチング素子とが抵抗を介して直列に接続され、前記第２スイッチング素子の制御端子は、前記第１スイッチング素子を介して前記負極端子に接続され、前記第１スイッチング素子の制御端子は、前記第２スイッチング素子を介して前記正極端子に接続され、前記第１の状態は、前記第１スイッチング素子と前記第２スイッチング素子とがオンしている状態であり、前記第２の状態は、前記第１スイッチング素子と前記第２スイッチング素子とがオフしている状態であり、前記指示受付部によって、当該ラッチ回路の状態を前記第１の状態にさせる旨の指示が受け付けられた場合、前記第１スイッチング素子の制御端子の電圧がハイレベルにされることが好ましい。

この構成によれば、指示受付部によって、当該ラッチ回路の状態を前記第１の状態にさせる旨の指示が受け付けられると、第１スイッチング素子の制御端子がハイレベルにされて、第１スイッチング素子がオンする。第１スイッチング素子がオンすると、第２スイッチング素子の制御端子がローレベルにされて第２スイッチング素子がオンする。これにより、ラッチ回路は第１の状態となる。さらに、第２スイッチング素子がオンすると、第１スイッチング素子の制御端子が第２スイッチング素子によってハイレベルにされる結果、第１の状態が保持される。そして、二次電池が取り外されると、第２スイッチング素子、抵抗、及び第１スイッチング素子の直列回路に印加される電圧がゼロとなり、第１及び第２スイッチング素子がオン状態を維持できなくなってオフし、第２の状態となる。そして、再び二次電池が取り付けられてラッチ回路の動作用電源電圧が供給されると、プルダウン抵抗により第１スイッチング素子の制御端子がプルダウンされてローレベルとなり、第１スイッチング素子がオフし、さらに第２スイッチング素子がオフする。これにより、ラッチ回路は二次電池の交換後も第２の状態に維持される。また、別途、接続端子の電圧検出回路を設けることなく二次電池が取り外されたことによる接続端子の電圧低下を検出し、第２の状態になると共に保持することができるので、ラッチ回路を簡素化することができる。

また、前記第１スイッチング素子と前記第２スイッチング素子との間には、さらにダイオードが直列に接続されていることが好ましい。

この構成によれば、正極端子と負極端子との間の電圧がダイオードのオン電圧を下回ると、ダイオードがオフして第１スイッチング素子、抵抗、ダイオード、及び第２スイッチング素子の直列回路が導通しなくなる結果、第１及び第２スイッチング素子がオフしてラッチ回路が第２の状態となる。従って、ダイオードのオン電圧を用いてリセット電圧を設定することが可能となる。これにより、二次電池が取り外されて、正極端子と負極端子との間の電圧がダイオードのオン電圧を下回ると、ラッチ回路が第２の状態になるので、二次電池の取外し検出の確実性を向上させることができる。

また、前記取外し検出部は、前記二次電池の出力電圧を動作用電源電圧として用いることで動作するものであり、前記二次電池の出力電圧が、前記下限電圧より低い電圧に予め設定された電源遮断電圧以下になった場合、前記二次電池から前記取外し検出部への動作用電源電圧の供給を遮断する電源遮断部をさらに備え、前記リセット電圧は、前記電源遮断電圧より低い電圧に予め設定されていることが好ましい。

この構成によれば、二次電池の出力電圧が、前記下限電圧より低い電圧に予め設定された電源遮断電圧以下になった場合、電源遮断部によって、二次電池から取外し検出部への動作用電源電圧の供給が遮断されるので、端子電圧が電源遮断電圧以下に低下した二次電池の放電量を減少させて、二次電池の過放電の進行を低減することができる。そして、リセット電圧は、電源遮断電圧より低い電圧に設定されているので、二次電池の出力電圧が放電に伴い低下した場合であっても、二次電池の出力電圧が電源遮断電圧以下に低下して動作用電源電圧の供給が遮断されることにより取外し検出部が動作を停止する前に、ラッチ回路が第２の状態になることがない。従って、取外し検出部が動作中に、二次電池の放電によりラッチ回路が第２の状態になって、取外し検出部により誤って二次電池が取外されたと判定されることがない。

また、前記二次電池の放電経路を開閉する第３スイッチング素子と、前記二次電池の出力電圧が、前記下限電圧より低く前記電源遮断電圧より高い放電禁止電圧以下になった場合、前記第３スイッチング素子をオフさせると共に、前記二次電池の出力電圧を動作用電源電圧として用いることで動作する放電制御部とをさらに備え、前記電源遮断部は、前記二次電池の出力電圧が前記電源遮断電圧以下になった場合、前記二次電池から前記放電制御部への動作用電源電圧の供給をさらに遮断することが好ましい。

この構成によれば、二次電池が放電して出力電圧が下限電圧より低い放電禁止電圧以下になった場合、放電制御部によって第３スイッチング素子がオフされるので、二次電池の外部への放電が禁止されて二次電池が過放電するおそれが低減される。そして、二次電池の出力電圧が放電禁止電圧より低い放電禁止電圧以下になった場合、電源遮断部によって、二次電池から放電制御部への動作用電源電圧の供給が遮断されるので、端子電圧が電源遮断電圧以下に低下した二次電池の放電量を減少させて、二次電池の過放電の進行を低減することができる。

また、前記二次電池の充放電を禁止する充放電禁止部と、前記取外し検出部によって、前記二次電池の取外しが行われたと判定された場合、前記充放電禁止部によって、前記二次電池の充放電を禁止させる充放電制御部とをさらに備えることが好ましい。

この構成によれば、取外し検出部によって、二次電池の取外しが行われたと判定された場合、充放電禁止部によって、二次電池の充放電が禁止されるので、二次電池が交換され、従って品質が劣る可能性の高い電池パックの使用を禁止することができる結果、安全性を向上させることができる。

このような構成の電池パックは、指示受付部によって前記ラッチ回路の状態を前記第１の状態にさせる旨の指示が受け付けられると、ラッチ回路が第１の状態になると共に当該状態が保持される。そして、ラッチ回路が第１の状態のとき、接続端子に印加される電圧が、前記二次電池における使用に適した電圧範囲の下限として予め設定された下限電圧より低いリセット電圧を下回った場合、ラッチ回路が第２の状態に変化すると共に当該第２の状態を保持する。そして、取外し検出部によって、ラッチ回路が第２の状態である場合、二次電池の取外しが行われたと判定される。この場合、予め指示受付部にラッチ回路の状態を第１の状態にさせる旨の指示を与えることにより、ラッチ回路が第１の状態になると共に当該状態が保持される。そして、第三者が二次電池を交換しようとして取り外すと、接続端子に印加される電圧がゼロとなり、従って接続端子に印加される電圧がリセット電圧を下回る結果、ラッチ回路が第２の状態に変化して当該第２の状態が保持される。そうすると、取外し検出部によって、二次電池の取外しが行われたと判定されるので、二次電池が取り外されたことが検出される。これによれば、背景技術のように、マイクロコンピュータや不揮発性メモリのような動作電源電圧が高い回路部品を用いることなく、ラッチ回路を用いて二次電池の取外しの有無を検出し、その検出結果を第２の状態として保持することができるので、二次電池が取り外されたときの二次電池の端子電圧に関わらず、二次電池が取り外されたことを検出することができる。

以下、本発明に係る実施形態を図面に基づいて説明する。なお、各図において同一の符号を付した構成は、同一の構成であることを示し、その説明を省略する。図１は、本発明の一実施形態に係る電池パック１の構成を示すブロック図である。

図１に示す電池パック１は、制御ＩＣ２、接続端子１１，１２，１３、組電池１４（二次電池）、電圧検出回路１５、電流検出抵抗１６、温度センサ１７、ラッチ回路１９、スイッチング素子Ｑ１，Ｑ２（充放電禁止部）、及びダイオードＤ１，Ｄ２を備えている。また、制御ＩＣ２は、制御部２１、アナログデジタル（Ａ／Ｄ）変換器２２、通信部２３（指示受付部）、電源回路１８、及びスイッチング素子ＳＷ１（電源遮断部）を備えている。

電池パック１では、接続端子１１は、充電用のスイッチング素子Ｑ１と放電用のスイッチング素子Ｑ２（第３スイッチング素子）とを介して組電池１４の正極に接続されている。スイッチング素子Ｑ１，Ｑ２としては、例えばＦＥＴ（Field Effect Transistor）が用いられる。スイッチング素子Ｑ１は、寄生ダイオードのカソードが接続端子１１の方向にされており、スイッチング素子Ｑ２は、寄生ダイオードのカソードが組電池１４の方向にされている。

また、接続端子１３は、電流検出抵抗１６を介して組電池１４の負極に接続されており、接続端子１１からスイッチング素子Ｑ１，Ｑ２、組電池１４、及び電流検出抵抗１６を介して接続端子１３に至る充放電経路が構成されている。そして、組電池１４の負極は、回路グラウンドになっている。

電流検出抵抗１６は、組電池１４の充電電流および放電電流を電圧値に変換する。組電池１４は、複数、例えば三個の二次電池１４１，１４２，１４３が直列に接続された組電池である。二次電池１４１，１４２，１４３は、例えばリチウムイオン二次電池やニッケル水素二次電池等の二次電池である。

二次電池１４１，１４２，１４３としてリチウムイオン二次電池を用いた場合、各二次電池は、出力電圧が例えば４．２Ｖ〜３．０Ｖとなる充電深度（ＳＯＣ）で、負荷への電力供給を行うように使用されることが適している。この場合、３．０Ｖが下限電圧Ｖｕとなる。

なお、組電池１４は、複数の二次電池が直列接続されたものに限られず、例えば複数の二次電池が並列接続されていてもよく、直列と並列とが組み合わされて接続されていてもよい。また、組電池１４の代わりに単体の二次電池が用いられてもよい。

温度センサ１７は、二次電池１４１，１４２，１４３の温度を検出する温度センサである。そして、温度センサ１７によって検出された二次電池１４１，１４２，１４３の温度は、アナログデジタル変換器２２に入力される。また、組電池１４の端子電圧Ｖｔ、及び二次電池１４１，１４２，１４３の各端子電圧Ｖ１，Ｖ２，Ｖ３は、電圧検出回路１５によってそれぞれ検出され、アナログデジタル変換器２２に入力される。さらにまた、電流検出抵抗１６によって検出された充放電電流Ｉｃの電流値も、アナログデジタル変換器２２に入力される。アナログデジタル変換器２２は、各入力値をデジタル値に変換して、制御部２１へ出力する。

電源回路１８は、制御ＩＣ２内部の各部へ、スイッチング素子ＳＷ１を介して動作用の電源電圧Ｖｐｓを供給する電源回路であり、例えばＤＣ−ＤＣコンバータやＩＣレギュレータが用いられる。そして、組電池１４の正極がダイオードＤ１のアノードに接続され、ダイオードＤ１のカソードが電源回路１８に接続されている。また、接続端子１１がダイオードＤ２のアノードに接続され、ダイオードＤ２のカソードが電源回路１８に接続されている。

また、電源回路１８は、組電池１４からダイオードＤ１を介して供給された電圧、及び接続端子１１，１２，１３に接続される図略の充電装置や電気機器から供給される充電電圧のうちいずれかに基づいて、制御ＩＣ２の動作用電源電圧Ｖｐｓを生成するようになっている。そして、ダイオードＤ１，Ｄ２によって、スイッチング素子Ｑ１，Ｑ２を迂回する電流経路が阻止されている。

スイッチング素子ＳＷ１は、例えばトランジスタ等の半導体スイッチング素子である。また、スイッチング素子ＳＷ１は、制御部２１からの制御信号に応じてオン、オフするようになっている。これにより、制御部２１は、スイッチング素子ＳＷ１をオフさせることで、電源回路１８から制御ＩＣ２への動作用電源電圧Ｖｐｓの供給を遮断することができるようになっている。

電源回路１８及びスイッチング素子ＳＷ１は、制御ＩＣ２に内蔵されている例に限られず、制御ＩＣ２の外部に設けられていてもよい。また、スイッチング素子ＳＷ１は、リレースイッチ等のスイッチング素子であってもよい。

なお、スイッチング素子ＳＷ１を備えず、電源回路１８が、制御部２１からの制御信号に応じて制御ＩＣ２への動作用電源電圧Ｖｐｓの供給を停止するようにされていてもよい。この場合、電源回路１８が電源遮断部の一例に相当する。

ラッチ回路１９は、通信部２３によって、ラッチ回路１９の状態を第１の状態にさせる旨の指示が受け付けられた場合、制御部２１によって第１の状態にされ、当該第１の状態において、組電池１４の出力電圧Ｖｔが組電池１４の下限電圧Ｖｕを下回るリセット電圧Ｖｒ以下になった場合、第２の状態に変化すると共に当該第２の状態を保持する保持回路である。リセット電圧Ｖｒは、放電禁止電圧Ｖｏｆｆより低い電圧に設定された電源遮断電圧Ｖｓｄよりさらに低い電圧に予め設定されている。

また、ラッチ回路１９は、組電池１４の正極に接続され、出力電圧Ｖｔを動作用電源電圧として受電する電源端子１９１（正極端子）と、グラウンドすなわち組電池１４の負極に接続されるグラウンド端子１９２（負極端子）とを備えている。

図２は、図１に示すラッチ回路１９の構成の一例を示す回路図である。図２に示すラッチ回路１９は、トランジスタＱ３（第１スイッチング素子）、トランジスタＱ４（第２スイッチング素子）、ダイオードＤ３、抵抗Ｒ１（プルダウン抵抗）、及び抵抗Ｒ２〜Ｒ６を備えて構成されている。トランジスタＱ３は、例えばＮＰＮトランジスタである。トランジスタＱ４は、例えばＰＮＰトランジスタである。

トランジスタＱ４、抵抗Ｒ３、ダイオードＤ３、及びトランジスタＱ３は、組電池１４の正極と負極との間に直列に接続されている。具体的には、組電池１４の正極はトランジスタＱ４のエミッタに接続され、トランジスタＱ４のコレクタは抵抗Ｒ３を介してダイオードＤ３のアノードに接続されている。ダイオードＤ３のカソードは、トランジスタＱ３のコレクタに接続され、トランジスタＱ３のエミッタは組電池１４の負極、すなわち回路グラウンドに接続されている。この場合、トランジスタＱ４のエミッタが電源端子１９１となり、トランジスタＱ３のエミッタがグラウンド端子１９２となる。

また、トランジスタＱ３のベース（制御端子）は、抵抗Ｒ１を介して組電池１４の負極、すなわち回路グラウンドに接続され、プルダウンされている。また、トランジスタＱ３のベースは、抵抗Ｒ２を介して制御部２１のＩ／Ｏポート２１０に接続されている。そして、トランジスタＱ３のコレクタは、抵抗Ｒ５を介してトランジスタＱ４のベース（制御端子）に接続されている。

トランジスタＱ４のベースは、さらに抵抗Ｒ４を介して組電池１４の正極に接続されている。そして、トランジスタＱ４のコレクタが、抵抗Ｒ６を介してトランジスタＱ３のベースに接続されている。

制御部２１のＩ／Ｏポート２１０は、例えば双方向の入出力ポートである。そして、Ｉ／Ｏポート２１０は、例えば抵抗Ｒ２を介してトランジスタＱ３のベースへハイレベルの信号を出力することで、トランジスタＱ３をオンさせることができるようになっている。また、Ｉ／Ｏポート２１０は、出力をハイインピーダンスにしてトランジスタＱ３のベース電圧レベルを取得することができるようになっている。

そして、ラッチ回路１９は、Ｉ／Ｏポート２１０からハイレベルの信号が出力されておらず、例えばＩ／Ｏポート２１０がハイインピーダンスになっている場合、抵抗Ｒ１によってトランジスタＱ３のベースがプルダウンされてトランジスタＱ３がオフする。トランジスタＱ３がオフすると、トランジスタＱ４のベースが抵抗Ｒ４によって、トランジスタＱ４のエミッタと同電位にされてトランジスタＱ４がオフする。トランジスタＱ４がオフしていれば、トランジスタＱ３のベースは抵抗Ｒ１によってプルダウンされたままとなる結果、トランジスタＱ３，Ｑ４がオフしてトランジスタＱ３のベース電圧がローレベルになる状態である第２の状態が保持される。

一方、Ｉ／Ｏポート２１０からハイレベルの信号が出力され、トランジスタＱ３のベースがハイレベルにされると、トランジスタＱ３がオンする。トランジスタＱ３がオンすると、トランジスタＱ４のベースがローレベルにされてトランジスタＱ４がオンする。トランジスタＱ４がオンすると、トランジスタＱ４によって、抵抗Ｒ６を介してトランジスタＱ３のベースがハイレベルにされるので、Ｉ／Ｏポート２１０がハイインピーダンスになっても、そのままトランジスタＱ３，Ｑ４がオンしてトランジスタＱ３のベース電圧がハイレベルになる状態である第１の状態が保持される。

ここで、第１の状態を維持するため、すなわちトランジスタＱ３，Ｑ４をオン状態に維持するためには、例えばトランジスタＱ３，Ｑ４のコレクタ−エミッタ間電圧Ｖｃｅとしてそれぞれ０．２Ｖ、ダイオードＤ３の順方向オン電圧として０．７Ｖ、抵抗Ｒ３での電圧降下として０．１Ｖを確保する必要がある。

そうすると、トランジスタＱ４のエミッタ（電源端子１９１）と、トランジスタＱ３のエミッタ（グラウンド端子１９２）との間の電圧、すなわち端子電圧Ｖｔは、０．２Ｖ＋０．１Ｖ＋０．７Ｖ＋０．２Ｖ＝１．２Ｖ以上ないと、第１の状態を維持できない。この場合、トランジスタＱ３，Ｑ４のコレクタ−エミッタ間電圧Ｖｃｅと、ダイオードＤ３の順方向電圧Ｖｆと、抵抗Ｒ３の電圧降下との合計によって、リセット電圧Ｖｒが１．２Ｖに設定されている。

従って、二次電池１４１，１４２，１４３が取り外されて、端子電圧Ｖｔがリセット電圧Ｖｒを下回ると、トランジスタＱ３，Ｑ４がオフしてトランジスタＱ３のベース電圧がローレベルとなり、ラッチ回路１９が第２の状態に移行する。

なお、トランジスタＱ３，Ｑ４は、バイポーラトランジスタに限らない。例えば、図３に示すラッチ回路１９ａのように、トランジスタＱ３の代わりにＮチャネルのＦＥＴ（Field Effect Transistor）Ｑ５（第１スイッチング素子）を用い、トランジスタＱ４の代わりにＰチャネルのＦＥＴＱ６（第２スイッチング素子）を用いるようにしてもよい。

図３に示すラッチ回路１９ａは、組電池１４の正極がＦＥＴＱ６のソースに接続され、ＦＥＴＱ６のドレインは抵抗Ｒ３を介してダイオードＤ３のアノードに接続されている。ダイオードＤ３のカソードは、ＦＥＴＱ５のドレインに接続され、ＦＥＴＱ５のソースは組電池の負極、すなわち回路グラウンドに接続されている。この場合、ＦＥＴＱ６のソースが電源端子１９１（正極端子）、ＦＥＴＱ５のソースがグラウンド端子１９２（負極端子）となる。

また、ＦＥＴＱ５のゲート（制御端子）は、抵抗Ｒ１を介して組電池の負極、すなわち回路グラウンドに接続され、プルダウンされている。また、ＦＥＴＱ５のゲートは、抵抗Ｒ２を介して制御部２１のＩ／Ｏポート２１０に接続されている。そして、ＦＥＴＱ５のドレインは、抵抗Ｒ５を介してＦＥＴＱ６のゲート（制御端子）に接続されている。また、ＦＥＴＱ６のドレインは抵抗Ｒ６を介してＦＥＴＱ５のゲートに接続されている。

制御部２１は、例えば所定の演算処理を実行するＣＰＵ（Central Processing Unit）と、所定の制御プログラムが記憶されたＲＯＭ（Read Only Memory）と、データを一時的に記憶するＲＡＭ（Random Access Memory）と、これらの周辺回路等とを備えて構成されている。そして、制御部２１は、ＲＯＭに記憶された制御プログラムを実行することにより、充放電制御部２１１、ラッチ状態設定部２１２、取外し検出部２１３、及び電源遮断制御部２１４として機能する。

また、制御部２１は、電源回路１８から動作用電源電圧の供給が開始されることにより、起動されて制御プログラムの実行を開始するようになっている。

充放電制御部２１１は、アナログデジタル変換器２２からの各入力値から、接続端子１１，１３間の短絡や、接続端子１１，１３に接続される図略の負荷機器本体からの異常電流等、電池パック１の外部における異常や、組電池１４の異常な温度上昇及び組電池１４の過充電等の異常を検出する。具体的には、充放電制御部２１１は、例えば、電流検出抵抗１６によって検出された電流値が予め設定された異常電流判定閾値を超えると、接続端子１１，１３間の短絡や図略の負荷機器本体からの異常電流に基づく異常が生じたと判定する。

また、充放電制御部２１１は、例えば温度センサ１７によって検出された二次電池１４１，１４２，１４３の温度が予め設定された異常温度判定閾値を超えると、組電池１４の異常が生じたと判定する。そして、充放電制御部２１１は、このような異常を検出した場合、スイッチング素子Ｑ１，Ｑ２をオフさせて、過電流や過熱等の異常から、組電池１４を保護する保護動作を行う。

また、充放電制御部２１１は、電圧検出回路１５によって検出された端子電圧Ｖ１，Ｖ２，Ｖ３が、予め設定された過充電検出電圧を超えると、過充電が生じたと判定し、スイッチング素子Ｑ１をオフさせて、過充電から組電池１４を保護する保護動作を行う。

また、充放電制御部２１１は、例えば電圧検出回路１５により検出された二次電池１４１，１４２，１４３の端子電圧Ｖ１，Ｖ２，Ｖ３のいずれかが、二次電池の過放電を防止するために、下限電圧Ｖｕより低い電圧に予め設定された放電禁止電圧Ｖｏｆｆ以下になった場合、スイッチング素子Ｑ２をオフさせて、過放電による二次電池１４１，１４２，１４３の劣化を防止するようになっている。

二次電池１４１，１４２，１４３がリチウムイオン二次電池である場合、放電禁止電圧Ｖｏｆｆは、例えば２．５Ｖに設定されている。なお、充放電制御部２１１は、組電池１４における二次電池の直列数がＳＮであるとすると、端子電圧ＶｔがＶｏｆｆ×ＳＮ以下になった場合、スイッチング素子Ｑ２をオフさせる構成としてもよい。

また、充放電制御部２１１は、取外し検出部２１３によって、組電池１４の取外しが少なくとも一時的に行われたと判定された場合、スイッチング素子Ｑ１，Ｑ２をオフさせることにより、組電池１４の充放電を禁止する。なお、二次電池１４１，１４２，１４３の充放電経路を遮断するヒューズを充放電禁止部として備え、充放電制御部２１１は、このヒューズを溶断させることにより、組電池１４の充放電を禁止する構成としてもよい。

ラッチ状態設定部２１２は、通信部２３によって、ラッチ回路１９の状態を第１の状態にさせる旨の指示であるセット指示が受け付けられた場合、Ｉ／Ｏポート２１０からハイレベルの信号を出力させて、トランジスタＱ３をオンさせることにより、ラッチ回路１９を第１の状態にさせる。

取外し検出部２１３は、Ｉ／Ｏポート２１０をハイインピーダンスにさせると共に、Ｉ／Ｏポート２１０によって、トランジスタＱ３のベース電圧をラッチ信号ＲＳとして検出させる。そして、ラッチ信号ＲＳがローレベルであり、すなわちラッチ回路１９が第２の状態である場合、組電池１４の取外しが、少なくとも一時的に行われたと判定する。

電源遮断制御部２１４は、アナログデジタル変換器２２によって取得された二次電池１４１，１４２，１４３の端子電圧Ｖ１，Ｖ２，Ｖ３のいずれかが、放電禁止電圧Ｖｏｆｆより低い電圧に予め設定された電源遮断電圧Ｖｓｄ以下になった場合、スイッチング素子ＳＷ１をオフさせて、電源回路１８から制御ＩＣ２への動作用電源電圧の供給を遮断させる。これにより、二次電池１４１，１４２，１４３の放電を減少させて、二次電池１４１，１４２，１４３の過放電がさらに進むおそれを低減することができる。

なお、電源遮断制御部２１４は、組電池１４の端子電圧Ｖｔが電源遮断電圧Ｖｓｄ×ＳＮ以下になった場合、スイッチング素子Ｑ２をオフさせる構成としてもよい。

次に、図１に示す電池パック１の動作の一例について説明する。まず、電池パック１は、例えばメーカでの製造時において、組電池１４が満充電にされ、例えば端子電圧Ｖ１，Ｖ２，Ｖ３がそれぞれ４．２Ｖ、すなわち端子電圧Ｖｔが１２．６Ｖにされた状態で、取り付けられる。そうすると、組電池１４から出力された端子電圧Ｖｔが、電源電圧としてラッチ回路１９や電源回路１８へ供給される。そして、電源回路１８によって、制御ＩＣ２用の動作用電源電圧Ｖｐｓが生成され、スイッチング素子ＳＷ１を介して制御ＩＣ２へ供給される。

ラッチ回路１９は、電源端子１９１に電源電圧が供給されていない状態では、トランジスタＱ３，Ｑ４がオフして第２の状態になっており、端子電圧Ｖｔが電源端子１９１に供給されても、トランジスタＱ３のベースは抵抗Ｒ１によってプルダウンされたままとなる結果、第２の状態が保持されて、ラッチ信号ＲＳがローレベルにされている。

図４、図５、図６は、図１に示す電池パック１の動作の一例を示すフローチャートである。電池パック１の製造時に、例えば図略の検査装置が接続端子１１，１２，１３に接続される。そして、例えば図略の検査装置から、接続端子１２を介して通信部２３へ、ラッチ回路１９の状態を第１の状態にさせる旨の指示を示すセット指示信号が送信される。

そして、ステップＳ１において、通信部２３によって、セット指示信号が受信されると（ステップＳ１でＹＥＳ）、ラッチ状態設定部２１２によって、Ｉ／Ｏポート２１０からハイレベルの信号が出力され、トランジスタＱ３がオンされて、ラッチ回路１９が第１の状態にされる結果、ラッチ信号ＲＳがハイレベルになる（ステップＳ２）。そうすると、電池パック１は、ラッチ回路１９によって、第１の状態が保持され、ラッチ信号ＲＳがハイレベルに保持された状態で、工場から出荷される。

そして、ステップＳ１，Ｓ２の処理と、ステップＳ１１以降の処理とが並行して実行されるようになっている。

なお、外部から通信部２３へセット指示信号を送信して、ラッチ状態設定部２１２によって、ラッチ回路１９を第１の状態にさせる例に限らない。例えば、電池パックの製造時に、針状のテストピンをトランジスタＱ３のベースに接触させて、テストピンからトランジスタＱ３のベースにハイレベルの電圧を印加することにより、トランジスタＱ３をオンさせて、ラッチ回路１９を第１の状態にさせるようにしてもよい。この場合、トランジスタＱ３のベースが、指示受付部の一例に相当している。

次に、取外し検出部２１３によって、Ｉ／Ｏポート２１０がハイインピーダンスにさせると共に、Ｉ／Ｏポート２１０により受信されたラッチ信号ＲＳの信号レベルが確認される（ステップＳ１１）。そして、ラッチ信号ＲＳがハイレベルの場合（ステップＳ１１でＹＥＳ）、すなわちラッチ回路１９が第１の状態になっている場合、取外し検出部２１３によって、二次電池１４１，１４２，１４３の取外しは行われておらず、従って二次電池１４１，１４２，１４３の不正な交換も行われていないと判定されて、スイッチング素子Ｑ１，Ｑ２がオンされる（ステップＳ１２）。

これにより、接続端子１１，１２，１３に接続される図略の機器への組電池１４による電力供給、及び接続端子１１，１２，１３に接続される図略の機器による組電池１４の充電が可能にされる（ステップＳ１３）。

次に、充放電制御部２１１によって、電圧検出回路１５で検出された端子電圧Ｖ１，Ｖ２，Ｖ３のうち、最小の電圧であるＭＩＮ（Ｖ１，Ｖ２，Ｖ３）が、放電禁止電圧Ｖｏｆｆと比較される（ステップＳ１４）。そして、ＭＩＮ（Ｖ１，Ｖ２，Ｖ３）が放電禁止電圧Ｖｏｆｆを超えていれば（ステップＳ１４でＮＯ）、ステップＳ１３に戻って組電池１４が放電可能な状態に維持される。一方、ＭＩＮ（Ｖ１，Ｖ２，Ｖ３）が放電禁止電圧Ｖｏｆｆ以下であれば（ステップＳ１４でＹＥＳ）、充放電制御部２１１によって、スイッチング素子Ｑ２がオフされて組電池１４の放電が禁止される結果、過放電による二次電池１４１，１４２，１４３の劣化が低減される。

次に、電源遮断制御部２１４によって、電圧検出回路１５で検出された端子電圧Ｖ１，Ｖ２，Ｖ３のうち、最小の電圧であるＭＩＮ（Ｖ１，Ｖ２，Ｖ３）が、電源遮断電圧Ｖｓｄと比較される（ステップＳ１６）。そして、ＭＩＮ（Ｖ１，Ｖ２，Ｖ３）が電源遮断電圧Ｖｓｄ以下であれば（ステップＳ１６でＹＥＳ）、電源遮断制御部２１４によって、スイッチング素子ＳＷ１がオフされて（ステップＳ１７）、組電池１４から、ダイオードＤ１及び電源回路１８を介して制御ＩＣ２へ供給される電力が遮断される。

これにより、制御ＩＣ２の消費電流を供給するために組電池１４が放電することがなくなる結果、過放電がさらに進んで二次電池１４１，１４２，１４３が劣化するおそれが低減される。

なお、電源遮断制御部２１４は、スイッチング素子ＳＷ１をオフすることにより制御ＩＣ２の消費電流を遮断する例に限られず、例えばＣＰＵをいわゆるスリープモード等の節電モードに移行させることで、消費電流を低減するようにしてもよい。

ここで、ステップＳ１４において、ＭＩＮ（Ｖ１，Ｖ２，Ｖ３）が放電禁止電圧Ｖｏｆｆ（例えば２．５Ｖ）以下になってから、スイッチング素子Ｑ２がオフされて組電池１４の放電が禁止された状態で電池パック１が放置された場合、さらにステップＳ１６において、ＭＩＮ（Ｖ１，Ｖ２，Ｖ３）が電源遮断電圧Ｖｓｄ（２．３Ｖ）以下になるまでの間、組電池１４の放電は、制御ＩＣ２の消費電流や組電池１４の自己放電等の微少電流となる。そのため、ＭＩＮ（Ｖ１，Ｖ２，Ｖ３）が放電禁止電圧Ｖｏｆｆ（例えば２．５Ｖ）から電源遮断電圧Ｖｓｄ（２．３Ｖ）まで低下するのに、一般的には数ヶ月程度の時間がかかる。

そして、ステップＳ１７において、スイッチング素子ＳＷ１がオフされた後は、制御ＩＣ２の消費電流による放電もなくなるので、組電池１４の放電電流は、自己放電等の極めて微小な電流となるため、時間の経過に伴う端子電圧Ｖｔの低下は極めて微小となる。一方、ステップＳ１６において、ＭＩＮ（Ｖ１，Ｖ２，Ｖ３）が電源遮断電圧Ｖｓｄ（２．３Ｖ）になったとき、組電池１４の端子電圧Ｖｔは、最低でも２．３Ｖ×３＝６．９Ｖあるので、このような極めて微小な放電電流によって、端子電圧Ｖｔがリセット電圧Ｖｒ（例えば１．２Ｖ）まで低下するには、さらに１年を超えるような長い期間が必要である。

そのため、通常の使用環境において、端子電圧Ｖｔがリセット電圧Ｖｒを下回ることはほとんどないと考えられ、また、端子電圧Ｖｔがリセット電圧Ｖｒを下回らない限り、ラッチ回路１９は第１の状態に維持される。そして、ラッチ回路１９が第１の状態に維持されていれば、例えば接続端子１１，１２，１３に図略の充電器が接続される等して組電池１４が充電され、ＭＩＮ（Ｖ１，Ｖ２，Ｖ３）が放電禁止電圧Ｖｏｆｆ以上になると、図略の制御回路によってスイッチング素子ＳＷ１がオンされ、再び電源回路１８から制御部２１へ動作用電源電圧Ｖｐｓが供給されることによって、制御部２１が起動され、ステップＳ１１以降の処理が実行される。

このとき、ラッチ回路１９は第１の状態に維持されているから、ステップＳ１１においてラッチ信号ＲＳはハイレベルとなって（ステップＳ１１でＹＥＳ）、再び電池パック１の充放電が可能となる（ステップＳ１２，Ｓ１３）。

しかしながら、第三者が組電池１４を交換しようとして電池パック１から組電池１４を取り外すと、ラッチ回路１９の電源端子１９１に供給される電源電圧が０Ｖとなり、リセット電圧Ｖｒ（例えば１．２Ｖ）を下回る（ステップＳ１８でＹＥＳ）。そうすると、ラッチ回路１９では、トランジスタＱ３，Ｑ４がオフして第２の状態に変化する（ステップＳ１９）。

そして、第三者が新たな組電池１４を電池パック１に取り付けて、例えば新たな組電池１４におけるＭＩＮ（Ｖ１，Ｖ２，Ｖ３）が放電禁止電圧Ｖｏｆｆ以上になることで、図略の制御回路によってスイッチング素子ＳＷ１がオンされ、再び電源回路１８から制御部２１へ動作用電源電圧Ｖｐｓが供給されることによって、制御部２１が起動され、ステップＳ１１以降の処理が実行される。

このとき、ラッチ回路１９は第２の状態のままになっているから、ステップＳ１１においてラッチ信号ＲＳはローレベルとなる結果（ステップＳ１１でＮＯ）、取外し検出部２１３によって、二次電池１４１，１４２，１４３の取外しが行われたものと判定される（ステップＳ２１）。そして、充放電制御部２１１によって、スイッチング素子Ｑ１，Ｑ２がオフされることにより、組電池１４の充放電が禁止されて（ステップＳ２２）、処理を終了する。

この場合、ラッチ回路１９が第１の状態から第２の状態にリセットされるリセット電圧Ｖｒは、ダイオードＤ３の順方向オン電圧やトランジスタＱ３，Ｑ４のコレクタ−エミッタ間電圧Ｖｃｅ等によって設定されるので、ＣＰＵや論理回路の動作電源電圧（例えば、５Ｖ）や電源遮断電圧Ｖｓｄより低い電圧に設定することが容易である。これにより、通常の使用条件で低下するおそれのより少ない低電圧を、リセット電圧Ｖｒとして設定することが容易となるので、組電池１４が取外されたことの判定の確実性を増大させることができる。

また、第三者が、もし仮に組電池１４の端子電圧Ｖｔが、リセット電圧Ｖｒを下回ってから組電池１４を取り外したとしても、ラッチ回路１９は、端子電圧Ｖｔがリセット電圧Ｖｒを下回った時点で第２の状態に変化し、その状態を維持するから、組電池１４が取り外されたときの組電池１４の端子電圧Ｖｔにかかわらず、組電池１４の取外しを検出することができる。そのため、ラッチ回路１９は、制御部２１の動作電源電圧による制限を受けることなく、組電池１４が取り外されたことを検出することができる。

また、電池パック１の正規のメーカとは異なる第三者は、セット指示信号を知らないから、ラッチ状態設定部２１２によってラッチ回路１９を第１の状態にさせることができない。従って、第三者が組電池１４を交換すると、充放電が禁止された電池パック１を、使用可能な状態にすることができないので、第三者によって組電池１４が交換された粗悪な電池パックが市場に流通するおそれを低減することができる。

本発明は、携帯型パーソナルコンピュータやデジタルカメラ、携帯電話機等の電子機器、電気自動車やハイブリッドカー等の車両、等の電池駆動機器、及びこのような電池駆動機器の電源として用いられる電池パックとして好適に利用することができる。

本発明の一実施形態に係る電池パックの構成を示すブロック図である。 図１に示すラッチ回路の構成の一例を示す回路図である。 図２に示すラッチ回路の変形例を示す回路図である。 図１に示す電池パックの動作の一例を示すフローチャートである。 図１に示す電池パックの動作の一例を示すフローチャートである。 図１に示す電池パックの動作の一例を示すフローチャートである。

符号の説明

１ 電池パック
１１，１２，１３ 接続端子
１４ 組電池
１５ 電圧検出回路
１６ 電流検出抵抗
１７ 温度センサ
１８ 電源回路
１９，１９ａ ラッチ回路
２１ 制御部
２２ アナログデジタル変換器
２３ 通信部
１４１，１４２，１４３ 二次電池
１９１ 電源端子
１９２ グラウンド端子
２１０ Ｉ／Ｏポート
２１１ 充放電制御部
２１２ ラッチ状態設定部
２１３ 取外し検出部
２１４ 電源遮断制御部
Ｄ１，Ｄ２，Ｄ３ ダイオード
Ｑ１，Ｑ２ スイッチング素子
Ｑ３，Ｑ４ トランジスタ
Ｒ１，Ｒ２，Ｒ３，Ｒ４，Ｒ５，Ｒ６ 抵抗
ＳＷ１ スイッチング素子
Ｖｏｆｆ 放電禁止電圧
Ｖｒ リセット電圧
Ｖｓｄ 電源遮断電圧
Ｖｔ 端子電圧
Ｖｕ 下限電圧

Claims (7)

1. 二次電池と、
   前記二次電池の出力電圧が印加される接続端子と、
   第１及び第２の状態を選択的に取り得ると共に当該状態を保持するラッチ回路と、
   前記ラッチ回路の状態に基づいて、前記二次電池の取外しが行われたことを検出する取外し検出部と、
   前記ラッチ回路の状態を前記第１の状態にさせる旨の指示を受け付ける指示受付部とを備え、
   前記ラッチ回路は、
   前記指示受付部によって前記ラッチ回路の状態を前記第１の状態にさせる旨の指示が受け付けられた場合、前記第１の状態となり、当該第１の状態において、前記接続端子に印加される電圧が当該二次電池における使用に適した電圧範囲の下限として予め設定された下限電圧より低いリセット電圧を下回った場合、前記第２の状態に変化すると共に当該第２の状態を保持し、
   前記取外し検出部は、
   前記ラッチ回路が前記第２の状態である場合、前記二次電池の取外しが行われたと判定すること
   を特徴とする電池パック。
2. 前記ラッチ回路は、
   前記接続端子に印加される電圧を動作用電源電圧として用い、当該動作用電源電圧が供給されない場合、初期状態として前記第２の状態になること
   を特徴とする請求項１記載の電池パック。
3. 前記接続端子は、
   前記二次電池の正極に接続される正極端子と前記二次電池の負極に接続される負極端子とを備え、
   前記ラッチ回路は、
   制御端子にハイレベルの電圧が印加された場合にオンする第１スイッチング素子と、
   制御端子にローレベルの電圧が印加された場合にオンする第２スイッチング素子と、
   前記第１スイッチング素子の制御端子をプルダウンするプルダウン抵抗とを備え、
   前記正極端子と前記負極端子との間に、前記第２スイッチング素子と前記第１スイッチング素子とが抵抗を介して直列に接続され、
   前記第２スイッチング素子の制御端子は、前記第１スイッチング素子を介して前記負極端子に接続され、
   前記第１スイッチング素子の制御端子は、前記第２スイッチング素子を介して前記正極端子に接続され、
   前記第１の状態は、前記第１スイッチング素子と前記第２スイッチング素子とがオンしている状態であり、
   前記第２の状態は、前記第１スイッチング素子と前記第２スイッチング素子とがオフしている状態であり、
   前記指示受付部によって、当該ラッチ回路の状態を前記第１の状態にさせる旨の指示が受け付けられた場合、前記第１スイッチング素子の制御端子の電圧がハイレベルにされること
   を特徴とする請求項２に記載の電池パック。
4. 前記第１スイッチング素子と前記第２スイッチング素子との間には、さらにダイオードが直列に接続されていること
   を特徴とする請求項３記載の電池パック。
5. 前記取外し検出部は、前記二次電池の出力電圧を動作用電源電圧として用いることで動作するものであり、
   前記二次電池の出力電圧が、前記下限電圧より低い電圧に予め設定された電源遮断電圧以下になった場合、前記二次電池から前記取外し検出部への動作用電源電圧の供給を遮断する電源遮断部をさらに備え、
   前記リセット電圧は、
   前記電源遮断電圧より低い電圧に予め設定されていること
   を特徴とする請求項１〜４のいずれか１項に記載の電池パック。
6. 前記二次電池の放電経路を開閉する第３スイッチング素子と、
   前記二次電池の出力電圧が、前記下限電圧より低く前記電源遮断電圧より高い放電禁止電圧以下になった場合、前記第３スイッチング素子をオフさせると共に、前記二次電池の出力電圧を動作用電源電圧として用いることで動作する放電制御部とをさらに備え、
   前記電源遮断部は、
   前記二次電池の出力電圧が前記電源遮断電圧以下になった場合、前記二次電池から前記放電制御部への動作用電源電圧の供給をさらに遮断すること
   を特徴とする請求項５記載の電池パック。
7. 前記二次電池の充放電を禁止する充放電禁止部と、
   前記取外し検出部によって、前記二次電池の取外しが行われたと判定された場合、前記充放電禁止部によって、前記二次電池の充放電を禁止させる充放電制御部とをさらに備えること
   を特徴とする請求項１〜６のいずれか１項に記載の電池パック。

Images