JP5056720B2 - センサ装置 - Google Patents

センサ装置 Download PDF

Info

Publication number
JP5056720B2
JP5056720B2 JP2008272377A JP2008272377A JP5056720B2 JP 5056720 B2 JP5056720 B2 JP 5056720B2 JP 2008272377 A JP2008272377 A JP 2008272377A JP 2008272377 A JP2008272377 A JP 2008272377A JP 5056720 B2 JP5056720 B2 JP 5056720B2
Authority
JP
Japan
Prior art keywords
terminal
output terminal
output
ground
ground terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008272377A
Other languages
English (en)
Other versions
JP2010103257A (ja
Inventor
憲治 竹菴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2008272377A priority Critical patent/JP5056720B2/ja
Publication of JP2010103257A publication Critical patent/JP2010103257A/ja
Application granted granted Critical
Publication of JP5056720B2 publication Critical patent/JP5056720B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements

Landscapes

  • Transmission And Conversion Of Sensor Element Output (AREA)

Description

本発明は、グランド端子と入出力系端子とがコンデンサを介して電気的に接続されてなるセンサ装置に関するものである。
従来、グランド端子、給電端子（入力端子）、二つの出力端子を備える回路装置の一例として特許文献１に示されるセンサ装置があった。
特開２００７−４０９６５号公報
一方、給電端子から入力されるノイズや、出力端子から出力されるノイズを抑制するために、グランド端子と給電端子（入力端子）や二つの出力端子とをコンデンサを介して電気的に接続することがある。
しかしながら、特許文献１に示されるように、入力端子や二つの出力端子などの入出力系の端子を三つ以上有する場合、グランド端子を増やす必要があった。つまり、二つの出力端子の間に一つのグランド端子を配置して、このグランド端子と二つの出力端子とをコンデンサを介して電気的に接続する。さらに、入力端子に隣り合う位置に別のグランド端子を設けて、このグランド端子と入力端子とをコンデンサを介して電気的に接続する。このように端子数が増えると、装置自体の体格も大きくなるという問題があった。
本発明は、上記問題点に鑑みなされたものであり、体格の増大を抑えつつ、ノイズを抑制することができるセンサ装置を提供することを目的とする。
上記目的を達成するために請求項１に記載のセンサ装置は、検出部と、検出部により検出された信号を処理する処理回路と、処理回路に電気的に接続された少なくとも一つのグランド端子と、処理回路に電気的に接続され、処理回路への入力もしくは処理回路からの出力のための三つ以上の入出力系端子とを備え、入出力系端子は、同一のグランド端子に対して隣り合う部分を有する三つ以上の隣接入出力系端子を含み、隣接入出力系端子は、隣り合う部分においてコンデンサを介してグランド端子と電気的に接続されているものであり、三つ以上の前記隣接入出力系端子は、グランド端子と同一平面に設けられ平面方向において隣り合う部分を有し、グランド端子における隣接入出力系端子と隣り合う部分を含む領域は、平面形状が略Ｌ字形状を有し、隣接入出力系端子は、ボンディングワイヤを介して、同一の処理回路と電気的に接続されており、隣接系入出力端子は、夫々のボンディングワイヤで単一の処理回路に接続され、且つ、夫々のコンデンサで単一のグランド端子に接続されていることを特徴とするものである。
このように、同一のグランド端子に対して隣り合う部分を有する三つ以上の隣接入出力系端子を含み、そのグランド端子と隣接入出力系端子とが、隣り合う部分においてコンデンサを介して電気的に接続されることによって、グランド端子を増やす必要がない。従って、センサ装置の体格の増大を抑えつつ、ノイズを抑制することができる。
このようにすることによって、同一のグランド端子に対して隣り合う部分を有する三つの隣接入出力系端子を設けることができる。
以下、本発明の実施の形態を図に基づいて説明する。
（第１の実施の形態）
まず、第１の実施の形態について説明する。本実施の形態は、本発明のセンサ装置を車載エンジンのクランク角センサ等の回転検出に用いられる回転角センサに適用した例を採用して説明する。図１は、本発明の第１の実施の形態における回転角センサの概略構成を示す平面図である。なお、図１に示されるグランド端子６２は、グランド端子６２における隣接入出力系端子（電源端子６１、第１出力端子６４、第２出力端子６５）と隣り合う部分を含む領域に相当するものである。
図１は、回転角センサ１００の先端に位置する検出部の平面図である。この検出部は、バイアス磁石に設けられた挿入孔に挿入された状態で、円筒状のキャップ（カバー部材）内に配置されるものである。なお、回転角センサは、周知技術であるため、全体的な構造、ＭＲ素子２０、処理回路（回路素子）３０などに関しての詳しい説明は、特開２００７−４０９６５号公報（特許文献１）を参照されたい。
保持部１０は、絶縁部材（絶縁性樹脂）からなるものであり、電源端子（入力端子）６１、グランド端子６２、調整端子６３、第１出力端子６４、第２出力端子６５（以下、単に端子６１〜６５とも称する）などの導電性部材からなる端子をインサート成型したものである。この保持部１０には、ベアチップ構造のＭＲ素子２０と処理回路３０とが実装される。具体的には、保持部１０は、先端（絶縁部材の先端）と端子６１〜６５の端部に対応する位置までの間にＭＲ素子２０と処理回路３０とを実装する実装スペースを有する。
ＭＲ素子２０は、磁気抵抗素子対を有するセンシングチップである。処理回路３０は、ＭＲ素子２０により検出される信号の各種処理を行う処理回路チップである。このＭＲ素子２０と処理回路３０とは、ボンディングワイヤ４０にて電気的に接続される。また、処理回路３０は、ボンディングワイヤ５０にて端子６１〜６５と電気的に接続される。
端子６１〜６５は、同一平面において、端子の短手方向（紙面の左右方向）に並べて配置され、上面（図１で示されている面）が保持部１０の表面（ＭＲ素子２０や処理回路３０の実装面）から露出した状態で設けられる。つまり、これらの端子６１〜６５の上面は、保持部１０における実装面から略同じ高さだけ突出した位置に配置される。
そして、端子６１〜６５は、端子の長手方向（紙面の上下方向）の処理回路３０側の先端部にボンディングワイヤ５０が接続される。なお、複数の端子のうち電源端子６１、第１出力端子６４、第２出力端子６５は、本発明の入出力系端子（隣接入出力系端子）に相当するものである。
電源端子６１、調整端子６３、第１出力端子６４、第２出力端子６５は、平面形状が略直線状に設けられるのに対して、グランド端子６２は、平面形状が略Ｌ字形状に設けられる。つまり、グランド端子６２は、端子の長手方向に沿って略直線状に設けられる直線部６２ａと、直線部６２ａにおける処理回路３０側の端部から短手方向に屈曲して設けられる屈曲部６２ｂとを備える。
よって、電源端子６１、調整端子６３、第１出力端子６４、第２出力端子６５、グランド端子６２の直線部６２ａは、端子の短手方向に並行に配置される。また、グランド端子６２の屈曲部６２ｂは、処理回路３０と第１出力端子６４との間に配置されると共に、電源端子６１と第２出力端子６５との間に配置される。
また、電源端子６１、グランド端子６２、調整端子６３、第１出力端子６４、第２出力端子６５は、隣の端子に対してチップコンデンサが実装可能な程度の間隔を隔てて配置される。また、グランド端子６２の屈曲部６２ｂと第２出力端子６５とは、チップコンデンサが実装可能な程度の間隔を隔てて配置される。
このようにすることによって、電源端子６１、第１出力端子６４、第２出力端子６５は、グランド端子６２に対して隣り合う部分を有することができる。そして、電源端子６１、第１出力端子６４、第２出力端子６５とグランド端子６２とは、電源端子６１から入力されるノイズや、第１出力端子６４や第２出力端子６５から出力されるノイズを抑制するために、隣り合う部分においてチップコンデンサ７１〜７３を介して電気的に接続されている。
つまり、電源端子６１は、グランド端子６２と隣り合わせで並行に配置されているので、グランド端子６２の直線部６２ａ及び屈曲部６２ｂの付け根部分と平面方向において隣り合い、この部分にチップコンデンサ７１が実装されてグランド端子６２と電気的に接続される。第１出力端子６４は、処理回路３０側の先端部がグランド端子６２の直線部６２ａと平面方向において隣り合い、この部分にチップコンデンサ７２が実装されてグランド端子６２と電気的に接続される。第２出力端子６５は、処理回路３０側の先端部がグランド端子６２（屈曲部６２ｂ）と平面方向において隣り合い、この部分にチップコンデンサ７３が実装されてグランド端子６２と電気的に接続される。
このように、同一のグランド端子６２に対して隣り合う部分を有する三つの電源端子６１、第１出力端子６４、第２出力端子６５を含み、そのグランド端子６２と電源端子６１、第１出力端子６４、第２出力端子６５とが、隣り合う部分においてチップコンデンサ７１〜７３を介して電気的に接続されることによって、グランド端子を増やす必要がない。従って、回転角センサ１００の体格の増大を抑えつつ、ノイズを抑制することができる。
つまり、回転角センサ１００においては、正転用のみの１出力（例えば第１出力端子６４のみ）、から正転用と逆転用の２出力（例えば第１出力端子６４と第２出力端子６５）に増やした場合であっても、回転角センサ１００の直径（キャップの直径）の増大を抑えつつ、ノイズを抑制することができる。
特に、本実施の形態においては、通常であれば第１出力端子６４の先端部が配置される場所に、グランド端子６２の屈曲部６２ｂを配置するので、回転角センサ１００の体格を増大させることなく、ノイズを抑制することができる。
また、グランド端子６２の平面部が増えるため、ワイヤボンディングの自由度向上や、樹脂との周囲長が長くなるため、グランド端子６２の剥がれ強度も向上する。かつ、グランド端子６２を樹脂に接着する場合、接着面積が増えているため、接着強度も向上する。
（第２の実施の形態）
次に、第２の実施の形態について説明する。図２は、本発明の第２の実施の形態における回転角センサの概略構成を示す平面図である。なお、図２に示されるグランド端子６２は、グランド端子６２における隣接入出力系端子（電源端子６１、第１出力端子６４、第２出力端子６５）と隣り合う部分を含む領域に相当するものである。また、上述した第１実施形態と同様の構成については説明を省略する。本実施の形態と上述の第１の実施の形態との相違点は、グランド端子の形状と出力端子の本数である。
処理回路３０は、ボンディングワイヤ５０にて電源端子６１、グランド端子６２、調整端子６３、第１出力端子６４、第２出力端子６５、第３出力端子６６（以下、単に端子６１〜６６とも称する）と電気的に接続される。端子６１〜６６は、同一平面において、端子の短手方向（紙面の左右方向）に並べて配置され、上面（図２で示されている面）が保持部１０の表面（ＭＲ素子２０や処理回路３０の実装面）から露出した状態で設けられる。つまり、これらの端子６１〜６６の上面は、保持部１０における実装面から略同じ高さだけ突出した位置に配置される。
また、電源端子６１、調整端子６３、第１出力端子６４、第２出力端子６５、第３出力端子６６は、平面形状が略直線状に設けられるのに対して、グランド端子６２は、平面形状が略Ｔ字形状に設けられる。つまり、グランド端子６２は、端子の長手方向に沿って略直線状に設けられる直線部６２ｃと、直線部６２ｃにおける処理回路３０側の端部から短手方向に屈曲して設けられる左側部６２ｄ、右側部６２ｅとを備える。
よって、電源端子６１、調整端子６３、第１出力端子６４、第２出力端子６５、第３出力端子６６、グランド端子６２の直線部６２ｃは、端子の短手方向に並行に配置される。また、グランド端子６２の左側部６２ｄは処理回路３０と第１出力端子６４との間に配置され、右側部６２ｅは処理回路３０と第２出力端子６５との間に配置される。そして、グランド端子６２の左側部６２ｄと右側部６２ｅは、電源端子６１と第３出力端子６６との間に配置される。
また、電源端子６１、グランド端子６２、調整端子６３、第１出力端子６４、第２出力端子６５、第３出力端子６６は、隣の端子に対してチップコンデンサが実装可能な程度の間隔を隔てて配置される。また、グランド端子６２の左側部６２ｄと電源端子６１、及びグランド端子６２の右側部６２ｅと第３出力端子６６とは、チップコンデンサが実装可能な程度の間隔を隔てて配置される。
このようにすることによって、電源端子６１、第１出力端子６４、第２出力端子６５、第３出力端子６６は、グランド端子６２に対して隣り合う部分を有することができる。そして、電源端子６１、第１出力端子６４、第２出力端子６５、第３出力端子６６とグランド端子６２とは、電源端子６１から入力されるノイズや、第１出力端子６４や第２出力端子６５から出力されるノイズを抑制するために、隣り合う部分においてチップコンデンサ７１〜７４を介して電気的に接続されている。
つまり、電源端子６１は、グランド端子６２の左側部６２ｄと平面方向において隣り合い、この部分にチップコンデンサ７１が実装されてグランド端子６２と電気的に接続される。第１出力端子６４は、グランド端子６２の直線部６２ｃと隣り合わせで並行に配置されているので、グランド端子６２の直線部６２ｃと平面方向において隣り合い、この部分にチップコンデンサ７２が実装されてグランド端子６２と電気的に接続される。第２出力端子６５は、グランド端子６２の直線部６２ｃと隣り合わせで並行に配置されているので、グランド端子６２の直線部６２ｃと平面方向において隣り合い、この部分にチップコンデンサ７３が実装されてグランド端子６２と電気的に接続される。第３出力端子６６は、グランド端子６２の右側部６２ｅと平面方向において隣り合い、この部分にチップコンデンサ７４が実装されてグランド端子６２と電気的に接続される。
このようにすることによって、同一のグランド端子６２に対して隣り合う部分を有する四つの隣接入出力系端子（電源端子６１、第１出力端子６４、第２出力端子６５、第３出力端子６６）を設けることができる。また、同一のグランド端子６２に対して隣り合う部分を有する四つの電源端子６１、第１出力端子６４、第２出力端子６５、第３出力端子６６を含み、そのグランド端子６２と電源端子６１、第１出力端子６４、第２出力端子６５、第３出力端子６６とが、隣り合う部分においてチップコンデンサ７１〜７４を介して電気的に接続されることによって、グランド端子を増やす必要がない。従って、回転角センサ１００の体格の増大を抑えつつ、ノイズを抑制することができる。
（第３の実施の形態）
次に、第３の実施の形態について説明する。図３は、本発明の第３の実施の形態における回転角センサの概略構成を示す平面図である。なお、図３に示されるグランド端子６２は、グランド端子６２における隣接入出力系端子（電源端子６１、第１出力端子６４、第２出力端子６５）と隣り合う部分を含む領域に相当するものである。また、上述した第１実施形態と同様の構成については説明を省略する。本実施の形態と上述の第１の実施の形態との相違点は、グランド端子、電源端子、出力端子の形状と出力端子の本数である。
処理回路３０は、ボンディングワイヤ５０にて電源端子６１、グランド端子６２、調整端子６３、第１出力端子６４、第２出力端子６５、第３出力端子６６、第４出力端子６７、第５出力端子６８（以下、単に端子６１〜６８とも称する）と電気的に接続される。端子６１〜６８は、同一平面において、端子の短手方向（紙面の左右方向）に並べて配置され、上面（図３で示されている面）が保持部１０の表面（ＭＲ素子２０や処理回路３０の実装面）から露出した状態で設けられる。つまり、これらの端子６１〜６８の上面は、保持部１０における実装面から略同じ高さだけ突出した位置に配置される。
また、調整端子６３、第１出力端子６４、第２出力端子６５、第３出力端子６６、第５出力端子６８は、平面形状が略直線状に設けられるのに対して、電源端子６１、第４出力端子６７は、平面形状が略Ｌ字形状に設けられ、グランド端子６２は、平面形状が略十字形状に設けられる。つまり、電源端子６１、第４出力端子６７は、端子の長手方向に沿って略直線状に設けられ、その先端（処理回路側）が短手方向（平面方向でグランド端子６２方向）に屈曲している。また、グランド端子６２は、端子の長手方向に沿って略直線状に設けられる後側部６２ｆ（処理回路３０とは反対側）と前側部６２ｈ（処理回路３０側）と、後側部６２ｆと前側部６２ｈとの間から端子の短手方向に突出した左側部６２ｇと右側部６２ｉとを備える。
よって、電源端子６１の直線部、調整端子６３、第１出力端子６４、第２出力端子６５、第３出力端子６６、第４出力端子６７の直線部、第５出力端子６８、グランド端子６２の後側部６２ｆは、端子の短手方向に並行に配置される。また、グランド端子６２の前側部６２ｈは、電源端子６１の屈曲部と第４出力端子６７の屈曲部との間に配置される。そして、グランド端子６２の左側部６２ｇと右側部６２ｉは、第２出力端子６５と第５出力端子６８との間に配置される。さらに、グランド端子６２の左側部６２ｇは、第３出力端子６６と電源端子６１の屈曲部との間に配置される。また、グランド端子６２の右側部６２ｉは、第１出力端子６４と第４出力端子６７の屈曲部との間に配置される。
また、グランド端子６２の左側部６２ｇと第５出力端子６８とは、チップコンデンサが実装可能な程度の間隔を隔てて配置される。グランド端子６２の右側部６２ｉと第２出力端子６５とは、チップコンデンサが実装可能な程度の間隔を隔てて配置される。グランド端子６２の後側部６２ｆと第１出力端子６４及び第３出力端子６６とは、チップコンデンサが実装可能な程度の間隔を隔てて配置される。グランド端子６２の前側部６２ｈと電源端子６１の屈曲部及び第４出力端子６７の屈曲部とは、チップコンデンサが実装可能な程度の間隔を隔てて配置される。
このようにすることによって、電源端子６１、第１出力端子６４、第２出力端子６５、第３出力端子６６、第４出力端子６７、第５出力端子６８は、グランド端子６２に対して隣り合う部分を有することができる。そして、電源端子６１、第１出力端子６４、第２出力端子６５、第３出力端子６６、第４出力端子６７、第５出力端子６８とグランド端子６２とは、電源端子６１から入力されるノイズや、第１出力端子６４や第２出力端子６５から出力されるノイズを抑制するために、隣り合う部分においてチップコンデンサ７１〜７６を介して電気的に接続されている。
つまり、電源端子６１は、自身の屈曲部がグランド端子６２の前側部６２ｈと平面方向において隣り合い、この部分にチップコンデンサ７２が実装されてグランド端子６２と電気的に接続される。第１出力端子６４は、グランド端子６２の後側部６２ｆと隣り合わせで並行に配置されているので、グランド端子６２の後側部６２ｆと平面方向において隣り合い、この部分にチップコンデンサ７５が実装されてグランド端子６２と電気的に接続される。第２出力端子６５は、グランド端子６２の右側部６２ｉと隣り合い、この部分にチップコンデンサ７４が実装されてグランド端子６２と電気的に接続される。第３出力端子６６は、グランド端子６２の後側部６２ｆと隣り合わせで並行に配置されているので、グランド端子６２の後側部６２ｆと平面方向において隣り合い、この部分にチップコンデンサ７６が実装されてグランド端子６２と電気的に接続される。第４出力端子６７は、自身の屈曲部がグランド端子６２の前側部６２ｈと平面方向において隣り合い、この部分にチップコンデンサ７３が実装されてグランド端子６２と電気的に接続される。第５出力端子６８は、グランド端子６２の右側部６２ｉと隣り合い、この部分にチップコンデンサ７１が実装されてグランド端子６２と電気的に接続される。
このようにすることによって、同一のグランド端子６２に対して隣り合う部分を有する六つの隣接入出力系端子（電源端子６１、第１出力端子６４、第２出力端子６５、第３出力端子６６、第４出力端子６７、第５出力端子６８）を設けることができる。また、同一のグランド端子６２に対して隣り合う部分を有する六つの電源端子６１、第１出力端子６４、第２出力端子６５、第３出力端子６６、第４出力端子６７、第５出力端子６８を含み、そのグランド端子６２と電源端子６１、第１出力端子６４、第２出力端子６５、第３出力端子６６、第４出力端子６７、第５出力端子６８とが、隣り合う部分においてチップコンデンサ７１〜７６を介して電気的に接続されることによって、グランド端子を増やす必要がない。従って、回転角センサ１００の体格の増大を抑えつつ、ノイズを抑制することができる。
（第４の実施の形態）
次に、第４の実施の形態について説明する。図４（ａ）は、本発明の第４の実施の形態における回転角センサの概略構成を示す平面図であり、（ｂ）は（ａ）のIV−IV断面図である。なお、上述した第１実施形態と同様の構成については、説明を省略する。本実施の形態と上述の第１の実施の形態との相違点は、グランド端子と出力端子の形状である。
処理回路３０は、ボンディングワイヤ５０にて電源端子６１、グランド端子６２、調整端子６３、第１出力端子６４、第２出力端子６５（以下、単に端子６１〜６５とも称する）と電気的に接続される。
端子６１〜６５は、端子の短手方向（紙面の左右方向）に並べて（並行に）配置される。電源端子６１、グランド端子６２、調整端子６３、第２出力端子６５は、平坦な形状をなし、上面（図４（ａ）で示されている面）が保持部１０（絶縁部材）の表面（ＭＲ素子２０や処理回路３０の実装面）から露出した状態で設けられる。一方、第１出力端子６４は、図４（ｂ）に示すように、保持部１０（絶縁部材）の実装面から突出した平坦部６４ａとその平坦部６４ａと連続的に設けられ保持部１０に埋設される凹部６４ｂとを備える。
そして、電源端子６１、グランド端子６２、調整端子６３、第２出力端子６５の保持部１０から露出した上面と、第１出力端子６４の平坦部６４ａにおける上面とは、保持部１０における実装面から略同じ高さだけ突出した位置に配置される。換言すると、第１出力端子６４は、チップコンデンサ７３の下をくぐらせるような形状をなすものである。
また、電源端子６１と第１出力端子６４とは、本発明の隣接入出力系端子に相当するものであり、グランド端子６２の両隣に配置される。一方、第２出力端子６５は、本発明の非隣接入出力系端子に相当するものであり、グランド端子６２との間に第１出力端子６４を配した位置に設けられる。なお、電源端子６１、グランド端子６２、調整端子６３、第１出力端子６４、第２出力端子６５は、隣の端子に対してチップコンデンサが実装可能な程度の間隔を隔てて配置される。
このようにすることによって、電源端子６１、第１出力端子６４は、グランド端子６２に対して隣り合う部分を有することができる。そして、電源端子６１、第１出力端子６４とグランド端子６２とは、電源端子６１から入力されるノイズや、第１出力端子６４から出力されるノイズを抑制するために、隣り合う部分においてチップコンデンサ７１、７２を介して電気的に接続される。
一方、第２出力端子６５は、グランド端子６２に対して隣り合う部分を有しないものの、第１出力端子６４の凹部６４ｂが保持部１０に埋設されているため、この凹部６４ｂの上側にチップコンデンサ７３を配置することによって、チップコンデンサ７３を介してグランド端子６２と電気的に接続することができる。つまり、グランド端子６２と第２出力端子６５とは、間に配された第１出力端子６４を跨いで配置されるチップコンデンサ７３を介して電気的に接続される。
このようにすることによって、グランド端子６２を増やすことなく、同一のグランド端子６２に対して三つの入出力系端子（電源端子６１、第１出力端子６４、第２出力端子６５）を電気的に接続することができる。また、グランド端子を増やす必要がないので、回転角センサ１００の体格の増大を抑えつつ、ノイズを抑制することができる。
なお、本実施の形態においては、グランド端子６２とグランド端子６２に対して隣り合う部分を有しない第２出力端子６５との間に配置される第１出力端子６４を跨いで、チップコンデンサ７３を配置するために、第１出力端子６４を部分的（ここでは凹部６４ｂ）に保持部１０に埋設させる例を採用したが本発明はこれに限定されるものではない。
（第５の実施の形態）
次に、第５の実施の形態について説明する。図５（ａ）は、本発明の第５の実施の形態における回転角センサの概略構成を示す平面図であり、（ｂ）は（ａ）のV−V断面図である。なお、上述した第１実施形態と同様の構成については、説明を省略する。本実施の形態と上述の第４の実施の形態との相違点は、グランド端子と電源端子の形状である。
処理回路３０は、ボンディングワイヤ５０にて電源端子６１、グランド端子６２、調整端子６３、第１出力端子６４、第２出力端子６５（以下、単に端子６１〜６５とも称する）と電気的に接続される。
端子６１〜６５は、端子の短手方向（紙面の左右方向）に並べて（並行に）配置される。調整端子６３、第１出力端子６４、第２出力端子６５は、平坦な形状をなし、上面（図５（ａ）で示されている面）が保持部１０（絶縁部材）の表面（ＭＲ素子２０や処理回路３０の実装面）から露出した状態で設けられる。一方、電源端子６１、グランド端子６２は、図５（ｂ）に示すように、調整端子６３、第１出力端子６４、第２出力端子６５よりも高く保持部１０の実装面から突出して設けられる。
さらに、グランド端子６２は、第１出力端子６４と第２出力端子６５における隣り合う部分の高さと略同じ高さの二つの左側平坦部６２ｋ、右側平坦部６２ｌと、第１出力端子６４と第２出力端子６５における隣り合う部分よりも高い位置に配置される断面形状（端手方向に沿って切った断面）が四角形状の平坦部突出部６２ｊ（グランド側接続部）とを備える。つまり、平坦部突出部６２ｊは、左側平坦部６２ｋと右側平坦部６２ｌにて挟まれる位置から突出する。換言すると、グランド端子６２は、保持部１０の実装面から断面形状（端手方向に沿って切った断面）が凸状に突出して設けられる。
つまり、電源端子６１の上面とグランド端子６２の平坦部突出部６２ｊの上面とは、保持部１０における実装面から略同じ高さだけ突出した位置に配置される。また、第１出力端子６４の保持部１０から露出した上面と、グランド端子６２の左側平坦部６２ｋの上面とは、保持部１０における実装面から略同じ高さだけ突出した位置に配置される。また、第１出力端子６５の保持部１０から露出した上面と、グランド端子６２の右側平坦部６２ｌの上面とは、保持部１０における実装面から略同じ高さだけ突出した位置に配置される。換言すると、電源端子６１とグランド端子６２とは、チップコンデンサ７１を立体的に配置させるような形状をなすものである。さらに、換言すると、電源端子６１とグランド端子６２とは、チップコンデンサ７１の下に第１出力端子６４をくぐらせるような形状をなすものである。
また、第１出力端子６４と第２出力端子６５とは、本発明の隣接入出力系端子に相当するものであり、グランド端子６２の両隣に配置される。一方、電源端子６１は、本発明の非隣接入出力系端子に相当するものであり、グランド端子６２との間に第１出力端子６４を配した位置に設けられる。なお、電源端子６１、グランド端子６２、調整端子６３、第１出力端子６４、第２出力端子６５は、隣の端子に対してチップコンデンサが実装可能な程度の間隔を隔てて配置される。
このようにすることによって、第１出力端子６４、第２出力端子６５は、グランド端子６２に対して隣り合う部分を有することができる。そして、第１出力端子６４とグランド端子６２、及び第２出力端子６５とグランド端子６２とは、第１出力端子６４や第２出力端子６５から出力されるノイズを抑制するために、隣り合う部分においてチップコンデンサ７２、７３を介して電気的に接続される。
一方、電源端子６１は、グランド端子６２に対して隣り合う部分を有しないものの、自身の上面とグランド端子６２の平坦部突出部６２ｊの上面とは、第１出力端子６４よりも高い位置に配置されているため、グランド端子６２との間にチップコンデンサ７１を配置することによって、チップコンデンサ７１を介してグランド端子６２と電気的に接続することができる。つまり、グランド端子６２と電源端子６１とは、間に配された第１出力端子６４を跨いで配置されるチップコンデンサ７１を介して電気的に接続される。
このようにすることによって、グランド端子６２を増やすことなく、同一のグランド端子６２に対して三つの入出力系端子（電源端子６１、第１出力端子６４、第２出力端子６５）を電気的に接続することができる。また、グランド端子を増やす必要がないので、回転角センサ１００の体格の増大を抑えつつ、ノイズを抑制することができる。
（第６の実施の形態）
次に、第６の実施の形態について説明する。図６（ａ）は、本発明の第６の実施の形態における回転角センサの概略構成を示す平面図であり、（ｂ）は（ａ）のVI−VI断面図である。なお、上述した第１実施形態と同様の構成については、説明を省略する。本実施の形態と上述の第５の実施の形態との相違点は、グランド端子の形状である。
処理回路３０は、ボンディングワイヤ５０にて電源端子６１、グランド端子６２、調整端子６３、第１出力端子６４、第２出力端子６５（以下、単に端子６１〜６５とも称する）と電気的に接続される。
端子６１〜６５は、端子の短手方向（紙面の左右方向）に並べて（並行に）配置される。調整端子６３、第１出力端子６４、第２出力端子６５は、平坦な形状をなし、上面（図６（ａ）で示されている面）が保持部１０（絶縁部材）の表面（ＭＲ素子２０や処理回路３０の実装面）から露出した状態で設けられる。一方、電源端子６１、グランド端子６２は、図６（ｂ）に示すように、調整端子６３、第１出力端子６４、第２出力端子６５よりも高く保持部１０の実装面から突出して設けられる。
さらに、グランド端子６２は、第１出力端子６４と第２出力端子６５における隣り合う部分の高さと略同じ高さの二つの左側平坦部６２ｎ、右側平坦部６２ｏと、第１出力端子６４と第２出力端子６５における隣り合う部分よりも高い位置に配置される断面形状（端手方向に沿って切った断面）がＴ字形状の突出頭部６２ｍ（グランド側接続部）とを備える。つまり、突出頭部６２ｍは、左側平坦部６２ｎと右側平坦部６２ｏにて挟まれる位置から突出する。換言すると、グランド端子６２は、保持部１０の実装面から断面形状（端手方向に沿って切った断面）が横にしたＨ字状に突出して設けられる。
つまり、電源端子６１の上面とグランド端子６２の突出頭部６２ｍの上面とは、保持部１０における実装面から略同じ高さだけ突出した位置に配置される。また、第１出力端子６４の保持部１０から露出した上面と、グランド端子６２の左側平坦部６２ｎの上面とは、保持部１０における実装面から略同じ高さだけ突出した位置に配置される。また、第２出力端子６５の保持部１０から露出した上面と、グランド端子６２の右側平坦部６２ｏの上面とは、保持部１０における実装面から略同じ高さだけ突出した位置に配置される。換言すると、電源端子６１とグランド端子６２とは、チップコンデンサ７１を立体的に配置させるような形状をなすものである。さらに、換言すると、電源端子６１とグランド端子６２とは、チップコンデンサ７１の下に第１出力端子６４をくぐらせるような形状をなすものである。
また、第１出力端子６４と第２出力端子６５とは、本発明の隣接入出力系端子に相当するものであり、グランド端子６２の両隣に配置される。一方、電源端子６１は、本発明の非隣接入出力系端子に相当するものであり、グランド端子６２との間に第１出力端子６４を配した位置に設けられる。なお、電源端子６１、グランド端子６２、調整端子６３、第１出力端子６４、第２出力端子６５は、隣の端子に対してチップコンデンサが実装可能な程度の間隔を隔てて配置される。
このようにすることによって、第１出力端子６４、第２出力端子６５は、グランド端子６２に対して隣り合う部分を有することができる。そして、第１出力端子６４とグランド端子６２、及び第２出力端子６５とグランド端子６２とは、第１出力端子６４や第２出力端子６５から出力されるノイズを抑制するために、隣り合う部分においてチップコンデンサ７２、７３を介して電気的に接続される。
一方、電源端子６１は、グランド端子６２に対して隣り合う部分を有しないものの、自身の上面とグランド端子６２の突出頭部６２ｍの上面とは、第１出力端子６４よりも高い位置に配置されているため、グランド端子６２との間にチップコンデンサ７１を配置することによって、チップコンデンサ７１を介してグランド端子６２と電気的に接続することができる。つまり、グランド端子６２と電源端子６１とは、間に配された第１出力端子６４を跨いで配置されるチップコンデンサ７１を介して電気的に接続される。
このようにすることによって、グランド端子６２を増やすことなく、同一のグランド端子６２に対して三つの入出力系端子（電源端子６１、第１出力端子６４、第２出力端子６５）を電気的に接続することができる。また、グランド端子を増やす必要がないので、回転角センサ１００の体格の増大を抑えつつ、ノイズを抑制することができる。
また、本実施の形態においては、グランド端子６２は、断面形状が横にしたＨ字状であるため、上述の第５の実施の形態における凸状の場合よりも、保持部１０の横幅を広げることなく、チップコンデンサ７１の実装面積を増やすことができる。
（第７の実施の形態）
次に、第７の実施の形態について説明する。図７（ａ）は、本発明の第７の実施の形態における回転角センサの概略構成を示す平面図であり、（ｂ）は（ａ）のVII−VII断面図である。なお、上述した第１実施形態と同様の構成については、説明を省略する。本実施の形態と上述の第１の実施の形態との相違点は、グランド端子の形状と設置場所である。
処理回路３０は、ボンディングワイヤ５０にて電源端子６１、グランド端子６２、調整端子６３、第１出力端子６４、第２出力端子６５と電気的に接続される。
電源端子６１、調整端子６３、第１出力端子６４、第２出力端子６５は、端子の短手方向（紙面の左右方向）に並べて（並行に）配置される。電源端子６１、調整端子６３、第１出力端子６４、第２出力端子６５は、平坦な形状をなし、上面（図７（ａ）で示されている面）が保持部１０（絶縁部材）の表面（ＭＲ素子２０や処理回路３０の実装面）から露出した状態で設けられる。一方、グランド端子６２は、図７（ｂ）に示すように、保持部１０（絶縁部材）に埋設される埋設部６２ｑと、埋設部６２ｑの一部（処理回路３０側の端部）から突出して保持部１０から露出する突出部６２ｐとを有する。さらに、グランド端子６２の埋設部６２ｑは平板形状をなすものである（平板部）。そして、電源端子６１、調整端子６３、第１出力端子６４、第２出力端子６５とグランド端子６２の埋設部（平板部）６２ｑとは、保持部１０の絶縁部材を介して互いに対向して配置されるものである。突出部６２ｐは、電源端子６１、第１出力端子６４、第２出力端子６５の長手方向の処理回路３０側の端部と処理回路３０との間に配置される。
また、電源端子６１、調整端子６３、第１出力端子６４、第２出力端子６５の保持部１０から露出した上面と、グランド端子６２の突出部６２ｐにおける上面とは、保持部１０における実装面から略同じ高さだけ突出した位置に配置される。そして、電源端子６１、第１出力端子６４、第２出力端子６５と突出部６２ｐとは、チップコンデンサが実装可能な程度の間隔を隔てて配置される。
このようにすることによって、電源端子６１、第１出力端子６４、第２出力端子６５は、グランド端子６２に対して隣り合う部分を有することができる。つまり、電源端子６１、第１出力端子６４、第２出力端子６５の処理回路３０側の端部がグランド端子６２の突出部６２ｐと隣り合う。そして、電源端子６１、第１出力端子６４、第２出力端子６５とグランド端子６２とは、電源端子６１から入力されるノイズや、第１出力端子６４、第２出力端子６５から出力されるノイズを抑制するために、隣り合う部分においてチップコンデンサ７１〜７３を介して電気的に接続される。
よって、グランド端子６２を増やすことなく、同一のグランド端子６２に対して三つの入出力系端子（電源端子６１、第１出力端子６４、第２出力端子６５）を電気的に接続することができる。また、グランド端子を増やす必要がないので、回転角センサ１００の体格の増大を抑えつつ、ノイズを抑制することができる。
つまり、回転角センサ１００においては、正転用のみの１出力（例えば第１出力端子６４のみ）、から正転用と逆転用の２出力（例えば第１出力端子６４と第２出力端子６５）に増やした場合であっても、回転角センサ１００の直径（キャップの直径）の増大を抑えつつ、ノイズを抑制することができる。
特に、本実施の形態においては、保持部１０の厚み方向にグランド端子６２と三つの入出力系端子６１，６４，６５を積層配置するので、保持部１０の幅方向、長さ方向の増大を抑制することができる。したがって、回転角センサ１００の直径（キャップの直径）や長さ（キャップの長さ）の増大を抑えつつ、ノイズを抑制することができる。
なお、本実施の形態においては、グランド端子６２が保持部１０（絶縁部材）に埋設される埋設部６２ｑと、埋設部６２ｑの一部から突出して保持部１０から露出する突出部６２ｐとを有する例を採用して説明したが、本発明はこれに限定されるものではない。逆の構成、つまり、三つの入出力系端子（電源端子６１、第１出力端子６４、第２出力端子６５）のそれぞれが、埋設部６２ｑと突出部６２ｐとを有する構成であっても本発明の目的は達成できるものである。
（第８の実施の形態）
次に、第８の実施の形態について説明する。図８（ａ）は、本発明の第８の実施の形態における回転角センサの概略構成を示す平面図であり、（ｂ）は（ａ）のVIII−VIII断面図である。なお、上述した第１実施形態と同様の構成については、説明を省略する。本実施の形態と上述の第１の実施の形態との相違点は、出力端子の形状と設置場所である。
処理回路３０は、ボンディングワイヤ５０にて電源端子６１、グランド端子６２、調整端子６３、第１出力端子６４、第２出力端子６５と電気的に接続される。
電源端子６１、グランド端子６２、調整端子６３、第１出力端子６４は、端子の短手方向（紙面の左右方向）に並べて（並行に）配置される。電源端子６１、グランド端子６２、調整端子６３、第１出力端子６４は、平坦な形状をなし、上面（図８（ａ）で示されている面）が保持部１０（絶縁部材）の表面（ＭＲ素子２０や処理回路３０の実装面）から露出した状態で設けられる。また、電源端子６１、第１出力端子６４は、グランド端子６２の両隣に配置される。
一方、第２出力端子６５は、図８（ｂ）に示すように、保持部１０（絶縁部材）の実装面から突出した突出部６５ａとその突出部６５ａと連続的に設けられ保持部１０に埋設される埋設部６５ｂとを備える。埋設部６５ｂは、平坦な形状をなし、保持部１０の絶縁部材を介してグランド端子６２に対向するように配置される。また、突出部６５ａは、処理回路３０との電気的な接続を行なうボンディングワイヤ５０が接続される。
また、電源端子６１、グランド端子６２、調整端子６３、第１出力端子６４、第２出力端子６５は、隣の端子に対してチップコンデンサが実装可能な程度の間隔を隔てて配置される。
このようにすることによって、電源端子６１、第１出力端子６４は、端子の短手方向において、グランド端子６２に対して隣り合う部分を有することができる。そして、電源端子６１、第１出力端子６４とグランド端子６２とは、電源端子６１から入力されるノイズや、第１出力端子６４から出力されるノイズを抑制するために、隣り合う部分においてチップコンデンサ７１、７２を介して電気的に接続される。
一方、第２出力端子６５は、保持部１０の厚み方向において、グランド端子６２に対して隣り合う部分を有することができる。そして、第２出力端子６５とグランド端子６２とは、第２出力端子６５から出力されるノイズを抑制するために、隣り合う部分においてチップコンデンサ７３を挟み込んで電気的に接続される。
よって、グランド端子６２を増やすことなく、同一のグランド端子６２に対して三つの入出力系端子（電源端子６１、第１出力端子６４、第２出力端子６５）を電気的に接続することができる。また、グランド端子を増やす必要がないので、回転角センサ１００の体格の増大を抑えつつ、ノイズを抑制することができる。
つまり、回転角センサ１００においては、正転用のみの１出力（例えば第１出力端子６４のみ）、から正転用と逆転用の２出力（例えば第１出力端子６４と第２出力端子６５）に増やした場合であっても、回転角センサ１００の直径（キャップの直径）の増大を抑えつつ、ノイズを抑制することができる。
なお、本実施の形態においては、第２出力端子６５を保持部１０に埋設する例を採用して説明したが、本発明はこれに限定されるものではない。電源端子６１や第１出力端子６４を保持部１０に埋設するようにしても本発明の目的は達成できるものである。
（第９の実施の形態）
次に、第９の実施の形態について説明する。図９（ａ）は、本発明の第９の実施の形態における回転角センサの概略構成を示す平面図であり、（ｂ）は（ａ）のIX−IX断面図である。なお、上述した第７実施形態と同様の構成については、説明を省略する。本実施の形態と上述の第７の実施の形態との相違点は、グランド端子の形状をチップコンデンサの設置場所である。
処理回路３０は、ボンディングワイヤ５０にて電源端子６１、グランド端子６２、調整端子６３、第１出力端子６４、第２出力端子６５と電気的に接続される。
電源端子６１、調整端子６３、第１出力端子６４、第２出力端子６５は、端子の短手方向（紙面の左右方向）に並べて（並行に）配置される。電源端子６１、調整端子６３、第１出力端子６４、第２出力端子６５は、平坦な形状をなし、上面（図９（ａ）で示されている面）が保持部１０（絶縁部材）の一方の表面（ＭＲ素子２０や処理回路３０の実装面）から露出した状態で設けられる。
一方、グランド端子６２は、図９（ｂ）に示すように、保持部１０（絶縁部材）に埋設される埋設部６２ｓと、埋設部６２ｓの一部（処理回路３０側の端部）から突出して保持部１０から露出する突出部６２ｒとを有する。さらに、グランド端子６２の埋設部６２ｓは平板形状をなすものである（平板部）。そして、電源端子６１、調整端子６３、第１出力端子６４、第２出力端子６５とグランド端子６２の埋設部（平板部）６２ｓとは、保持部１０の絶縁部材を介して互いに対向して配置されるものである。突出部６２ｒは、処理回路３０に近い任意の場所において保持部１０から露出して、処理回路３０との電気的な接続を行なうボンディングワイヤ５０が接続される。また、電源端子６１、第１出力端子６４、第２出力端子６５とグランド端子６２の埋設部６２ｓとは、チップコンデンサが実装可能な程度の間隔を隔てて配置される。
このようにすることによって、電源端子６１、第１出力端子６４、第２出力端子６５は、保持部１０の厚み方向において、グランド端子６２に対して隣り合う部分を有することができる。そして、電源端子６１、第１出力端子６４、第２出力端子６５とグランド端子６２とは、電源端子６１から入力されるノイズや、第１出力端子６４、第２出力端子６５から出力されるノイズを抑制するために、隣り合う部分においてチップコンデンサ７１〜７３を挟み込んで電気的に接続される。
よって、グランド端子６２を増やすことなく、同一のグランド端子６２に対して三つの入出力系端子（電源端子６１、第１出力端子６４、第２出力端子６５）を電気的に接続することができる。また、グランド端子を増やす必要がないので、回転角センサ１００の体格の増大を抑えつつ、ノイズを抑制することができる。
つまり、回転角センサ１００においては、正転用のみの１出力（例えば第１出力端子６４のみ）、から正転用と逆転用の２出力（例えば第１出力端子６４と第２出力端子６５）に増やした場合であっても、回転角センサ１００の直径（キャップの直径）の増大を抑えつつ、ノイズを抑制することができる。
特に、本実施の形態においては、保持部１０の厚み方向にグランド端子６２と三つの入出力系端子６１，６４，６５を積層配置するので、保持部１０の幅方向、長さ方向の増大を抑制することができる。したがって、回転角センサ１００の直径（キャップの直径）や長さ（キャップの長さ）の増大を抑えつつ、ノイズを抑制することができる。
なお、本実施の形態においては、グランド端子６２が保持部１０（絶縁部材）に埋設される埋設部６２ｓと、埋設部６２ｓの一部から突出して保持部１０から露出する突出部６２ｒとを有する例を採用して説明したが、本発明はこれに限定されるものではない。逆の構成、つまり、三つの入出力系端子（電源端子６１、第１出力端子６４、第２出力端子６５）のそれぞれが、埋設部６２ｓと突出部６２ｒとを有する構成であっても本発明の目的は達成できるものである。
（第１０の実施の形態）
次に、第１０の実施の形態について説明する。図１０は、本発明の第１０の実施の形態における回転角センサの概略構成を示す断面図である。なお、上述した第９実施形態と同様の構成については、同じ参照番号を付与することにより、説明を省略する。本実施の形態と上述の第９の実施の形態との相違点は、出力端子の個数と設置場所である。図１０は、上述の第９の実施の形態における図９（ｂ）に相当する図面である。
処理回路３０は、ボンディングワイヤ５０にて電源端子６１、グランド端子６２、調整端子６３、第１出力端子６４、第２出力端子６５、第３出力端子６６、第４出力端子６７、第５出力端子６８と電気的に接続される。
電源端子６１、調整端子６３、第１出力端子６４、第２出力端子６５は、保持部１０の一方の面側で端子の短手方向（紙面の左右方向）に並べて（並行に）配置される。また、第３出力端子６６、第４出力端子６７、第５出力端子６８は、保持部１０の他方の面側で端子の短手方向（紙面の左右方向）に並べて（並行に）配置される。電源端子６１、調整端子６３、第１出力端子６４、第２出力端子６５、第３出力端子６６、第４出力端子６７、第５出力端子６８は、平坦な形状をなし、上面（図９（ａ）で示されている面）が保持部１０（絶縁部材）両方の表面（ＭＲ素子２０や処理回路３０の実装面）から露出した状態で設けられる。また、電源端子６１、第１出力端子６４、第２出力端子６５、第３出力端子６６、第４出力端子６７、第５出力端子６８とグランド端子６２の埋設部６２ｓとは、チップコンデンサが実装可能な程度の間隔を隔てて配置される。
このようにすることによって、電源端子６１、第１出力端子６４、第２出力端子６５、第３出力端子６６、第４出力端子６７、第５出力端子６８は、保持部１０の厚み方向において、グランド端子６２に対して隣り合う部分を有することができる。そして、電源端子６１、第１出力端子６４、第２出力端子６５とグランド端子６２とは、電源端子６１から入力されるノイズや、第１出力端子６４、第２出力端子６５から出力されるノイズを抑制するために、隣り合う部分においてチップコンデンサ７１〜７３を挟み込んで電気的に接続される。また、第３出力端子６６、第４出力端子６７、第５出力端子６８とグランド端子６２とは、第３出力端子６６、第４出力端子６７、第５出力端子６８から出力されるノイズを抑制するために、隣り合う部分においてチップコンデンサ７４〜７６を挟み込んで電気的に接続される。
よって、グランド端子６２を増やすことなく、同一のグランド端子６２に対して六つの入出力系端子（電源端子６１、第１出力端子６４、第２出力端子６５、第３出力端子６６、第４出力端子６７、第５出力端子６８）を電気的に接続することができる。また、グランド端子を増やす必要がないので、回転角センサ１００の体格の増大を抑えつつ、ノイズを抑制することができる。
特に、本実施の形態においては、保持部１０の厚み方向にグランド端子６２と六つの入出力系端子６１，６４，６５と６６，６７，６８を積層配置するので、保持部１０の幅方向、長さ方向の増大を抑制することができる。したがって、回転角センサ１００の直径（キャップの直径）や長さ（キャップの長さ）の増大を抑えつつ、ノイズを抑制することができる。
なお、本実施の形態においては、グランド端子６２が保持部１０（絶縁部材）に埋設される埋設部６２ｓと、埋設部６２ｓの一部から突出して保持部１０から露出する突出部６２ｒとを有する例を採用して説明したが、本発明はこれに限定されるものではない。逆の構成、つまり、三つの入出力系端子（電源端子６１、第１出力端子６４、第２出力端子６５、第３出力端子６６、第４出力端子６７、第５出力端子６８）のそれぞれが、埋設部６２ｓと突出部６２ｒとを有する構成であっても本発明の目的は達成できるものである。
なお、上述の第１〜第１０の実施の形態においては、調整端子６３を設ける例を採用して説明したが、本発明はこれに限定されるものではなく、調整端子６３を設けなくても本発明の目的は達成できるものである。
本発明の第１の実施の形態における回転角センサの概略構成を示す平面図である。 本発明の第２の実施の形態における回転角センサの概略構成を示す平面図である。 本発明の第３の実施の形態における回転角センサの概略構成を示す平面図である。 （ａ）は、本発明の第４の実施の形態における回転角センサの概略構成を示す平面図であり、（ｂ）は（ａ）のIV−IV断面図である。 （ａ）は、本発明の第５の実施の形態における回転角センサの概略構成を示す平面図であり、（ｂ）は（ａ）のV−V断面図である。 （ａ）は、本発明の第６の実施の形態における回転角センサの概略構成を示す平面図であり、（ｂ）は（ａ）のVI−VI断面図である。 （ａ）は、本発明の第７の実施の形態における回転角センサの概略構成を示す平面図であり、（ｂ）は（ａ）のVII−VII断面図である。 （ａ）は、本発明の第８の実施の形態における回転角センサの概略構成を示す平面図であり、（ｂ）は（ａ）のVIII−VIII断面図である。 （ａ）は、本発明の第９の実施の形態における回転角センサの概略構成を示す平面図であり、（ｂ）は（ａ）のIX−IX断面図である。 本発明の第１０の実施の形態における回転角センサの概略構成を示す断面図である。
符号の説明
１０ 保持部、２０ ＭＲ素子、３０ 処理回路、４０ ボンディングワイヤ、５０ ボンディングワイヤ、６１ 電源端子（入力端子）、６２ グランド端子、６３ 調整端子、６４ 第１出力端子、６５ 第２出力端子、６６ 第３出力端子、６７ 第４出力端子、６８ 第５出力端子、６２ａ 直線部、６２ｂ 屈曲部、６２ｃ 直線部、６２ｄ 左側部、６２ｅ 右側部、６２ｆ 後側部、６２ｇ 左側部、６２ｈ 前側部、６２ｉ 右側部、６２ｊ 突出部、６２ｋ 左側平坦部、６２ｌ 右側平坦部、６２ｍ 突出頭部、６２ｎ 左側平坦部、６２ｏ 右側平坦部、６２ｐ 突出部、６２ｑ 埋設部、６２ｒ 突出部、６２ｓ 埋設部、６４ａ 平坦部、６４ｂ 凹部、６５ａ 突出部、６５ｂ 埋設部、７１〜７６ チップコンデンサ、１００ 回転角センサ

Claims (1)

  1. 検出部と、
    前記検出部により検出された信号を処理する処理回路と、
    前記処理回路に電気的に接続された少なくとも一つのグランド端子と、
    前記処理回路に電気的に接続され、前記処理回路への入力もしくは前記処理回路からの出力のための三つ以上の入出力系端子とを備え、
    前記入出力系端子は、同一の前記グランド端子に対して隣り合う部分を有する三つ以上の隣接入出力系端子を含み、
    前記隣接入出力系端子は、前記隣り合う部分においてコンデンサを介して前記グランド端子と電気的に接続されているものであり、
    三つ以上の前記隣接入出力系端子は、前記グランド端子と同一平面に設けられ平面方向において隣り合う部分を有し、
    前記グランド端子における前記隣接入出力系端子と隣り合う部分を含む領域は、平面形状が略Ｌ字形状を有し、
    前記隣接入出力系端子は、ボンディングワイヤを介して、同一の前記処理回路と電気的に接続されており、
    前記隣接系入出力端子は、夫々の前記ボンディングワイヤで単一の前記処理回路に接続され、且つ、夫々の前記コンデンサで単一の前記グランド端子に接続されていることを特徴とするセンサ装置。
JP2008272377A 2008-10-22 2008-10-22 センサ装置 Expired - Fee Related JP5056720B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008272377A JP5056720B2 (ja) 2008-10-22 2008-10-22 センサ装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008272377A JP5056720B2 (ja) 2008-10-22 2008-10-22 センサ装置

Publications (2)

Publication Number Publication Date
JP2010103257A JP2010103257A (ja) 2010-05-06
JP5056720B2 true JP5056720B2 (ja) 2012-10-24

Family

ID=42293663

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008272377A Expired - Fee Related JP5056720B2 (ja) 2008-10-22 2008-10-22 センサ装置

Country Status (1)

Country Link
JP (1) JP5056720B2 (ja)

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6276743A (ja) * 1985-09-30 1987-04-08 Matsushita Electric Ind Co Ltd 半導体装置
JPH0447271A (ja) * 1990-06-15 1992-02-17 Hitachi Ltd 加速度センサ及びその出力電圧調整方法
JPH05172842A (ja) * 1991-11-18 1993-07-13 Hitachi Ltd 多軸検出形加速度センサ
JP2002141757A (ja) * 2000-08-08 2002-05-17 Tdk Corp パワーアンプモジュール、パワーアンプモジュール用誘電体基板及び通信端末装置
JP2003017650A (ja) * 2001-06-28 2003-01-17 Sony Corp 半導体集積回路
JP2003086756A (ja) * 2001-09-11 2003-03-20 Denso Corp Ｉｃパッケージおよびその製造方法
JP2003243595A (ja) * 2002-02-19 2003-08-29 New Japan Radio Co Ltd 受動部品内蔵型半導体装置
JP4835218B2 (ja) * 2005-07-01 2011-12-14 株式会社デンソー センサ装置
JP4885635B2 (ja) * 2006-07-25 2012-02-29 ローム株式会社 半導体装置
JP5433972B2 (ja) * 2008-04-21 2014-03-05 日本電気株式会社 半導体装置及びその製造方法

Also Published As

Publication number Publication date
JP2010103257A (ja) 2010-05-06

Similar Documents

Publication Publication Date Title
JP4366356B2 (ja) 画像ピックアップモジュールおよび画像ピックアップモジュールの組み立て方法
US20130005181A1 (en) Cable connection structure
US20150378144A1 (en) Assembly for a video endoscope
US9608349B2 (en) Contact having two contact portions with their central lines in one plane
US8723505B2 (en) Current sensor structure
US10859642B2 (en) Magnetic sensor
KR101267683B1 (ko) 수중 안테나용 하이드로폰
US20130264107A1 (en) Circuit board and wire assembly
US9774151B2 (en) Cable connection structure
WO2016170911A1 (ja) 撮像装置
JP6540796B2 (ja) 圧電素子およびこれを備える超音波センサ
US7589527B2 (en) Elongated magnetic sensor
JP5056720B2 (ja) センサ装置
JP2006520528A (ja) 車両アンテナ装置のためのアンテナ増幅器の湾曲した回路基板
JP2008130391A (ja) 電子制御装置
US20090266595A1 (en) Electronic device
JP2007201263A (ja) フレキシブル基板の取付構造
JP2008146880A (ja) コネクタ及び電子制御装置
US10418352B1 (en) Mobile communication device and optical package structure thereof
JP4694254B2 (ja) 電子内視鏡の配線接続部
US20090163049A1 (en) Electronic module
CN107409471B (zh) 摄像用部件以及具备该摄像用部件的摄像模块
WO2012003974A3 (de) Ultraschallsensor für wertdokumente, wandlermodul für diesen und verfahren zur herstellung des ultraschallsensors
JP2010109262A (ja) プリント配線基板
JP4475994B2 (ja) 撮像素子ユニット

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100604

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110726

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110823

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111020

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120703

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120716

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150810

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 5056720

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150810

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees