JP5051121B2 - パーティションプライオリティ制御システムおよび方法 - Google Patents
パーティションプライオリティ制御システムおよび方法 Download PDFInfo
- Publication number
- JP5051121B2 JP5051121B2 JP2008502605A JP2008502605A JP5051121B2 JP 5051121 B2 JP5051121 B2 JP 5051121B2 JP 2008502605 A JP2008502605 A JP 2008502605A JP 2008502605 A JP2008502605 A JP 2008502605A JP 5051121 B2 JP5051121 B2 JP 5051121B2
- Authority
- JP
- Japan
- Prior art keywords
- partition
- mch
- crossbar
- system board
- board modules
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Physics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
- Multi Processors (AREA)
Description
本発明は、パーティション構成を可能とするコンピュータシステムに関し、特にシステムボードモジュールの間を相互接続してパケットによる情報を伝送するクロスバモジュールに関する。
大規模サーバシステムでは、一台のサーバのCPUやメモリなどの計算機資源を複数のグループ（以下、パーティションと呼ぶ）に分割することができる。各パーティションでは、独立してシステムを起動したり停止することができ、各パーティションは全く独立した一台のサーバ機と考えて、システムの運用を行うことができる。各パーティション内で同期的に情報を伝送（Broadcast）する機能においても、その同期伝送範囲はパーティション内に限定され、あるパーティションが他のパーティションの動作に影響を及ぼすことはない。
特に、複数のシステムボードモジュール（CPUやメモリ等を搭載した、システム拡張単位モジュールの一種; 以下、SBと略記する）のそれぞれを、複数のパーティションに分けた上で、さらにシステムボードモジュールのいくつかをクロスバモジュールユニット（以下、XBユニットと略記する）が相互接続して管理し、パケットのBroadcastを行うということがある。この場合、各XBユニット間はバス装置で相互接続されることになる。各パーティションは単独のXBユニットにだけ属するとは限らず、複数のXBユニットに分散して属することがある。このため、複数XBユニットを跨いでいるパーティションにBroadcastする場合には、XBユニット間バス装置を使用して行う必要が生じる。しかしながら、コスト面の問題等によって、通常はXBユニット間バス装置を各パーティションごとに資源確保することは難しいために、XBユニット間バス装置の使用にあたっては、競合するパーティションを認識して制御する手法が必要となってくることになる。
従来は、上述したXBユニット間バス装置を使用する可能性のあるパーティション（システム構成により一意に決まる）の全てを固定的に競合プライオリティ制御している（競合固定プライオリティ方式）。
上述したような従来技術に係る競合固定プライオリティ方式では、XBユニット間バス装置未使用のパーティションも競合に含まれているために、XBユニット間バス装置の使用率が低下するという問題があった。また、XBユニット間バス装置を各パーティションごとに資源確保する必要が無い、XBユニット間バス装置にかかるコストを抑えたシステムであって、且つ、極端な性能低下を招かないシステムを実現可能とする手法も求められてきた。
本発明に係るパーティションプライオリティ制御装置は、
複数のパーティションに分割された複数のシステムボードモジュールと、複数のクロスバユニットと、前記複数のクロスバユニットのうちの二つの組み合わせを相互接続するバス装置とを含み、且つ、前記複数のクロスバユニットのそれぞれが前記複数のシステムボードモジュールのうちの少なくともひとつに接続しているような前記コンピュータシステムにおいて、前記バス装置を使用する前記複数のパーティションのプライオリティを制御する、パーティションプライオリティ制御装置であって、
前記複数のシステムボードモジュールのそれぞれがどのパーティションに属するかを判別する、パーティションID識別手段と、
前記パーティションID識別手段に接続されており、前記パーティションID識別手段の判別結果に基づき、前記複数のシステムボードモジュールのうちのひとつのシステムボードモジュールが属するパーティションと、それ以外のシステムボードモジュールのそれぞれが属するパーティションとが一致しているかを、少なくとも一通りの前記システムボードモジュールの組み合わせについてそれぞれ検出する、パーティションID一致検出手段と、
前記パーティションID一致検出手段に接続されており、前記パーティションID識別手段の判別結果と、前記パーティションID一致検出手段の検出結果とに基づき、前記複数のクロスバユニットのうちの二つのクロスバユニットとの間で競合するパーティションの組み合わせを、少なくとも一通りの前記二つのクロスバユニットの組み合わせについて検出する、クロスバユニット間競合パーティション検出手段とを
含むことを特徴とする、パーティションプライオリティ制御装置である。
複数のパーティションに分割された複数のシステムボードモジュールと、複数のクロスバユニットと、前記複数のクロスバユニットのうちの二つの組み合わせを相互接続するバス装置とを含み、且つ、前記複数のクロスバユニットのそれぞれが前記複数のシステムボードモジュールのうちの少なくともひとつに接続しているような前記コンピュータシステムにおいて、前記バス装置を使用する前記複数のパーティションのプライオリティを制御する、パーティションプライオリティ制御装置であって、
前記複数のシステムボードモジュールのそれぞれがどのパーティションに属するかを判別する、パーティションID識別手段と、
前記パーティションID識別手段に接続されており、前記パーティションID識別手段の判別結果に基づき、前記複数のシステムボードモジュールのうちのひとつのシステムボードモジュールが属するパーティションと、それ以外のシステムボードモジュールのそれぞれが属するパーティションとが一致しているかを、少なくとも一通りの前記システムボードモジュールの組み合わせについてそれぞれ検出する、パーティションID一致検出手段と、
前記パーティションID一致検出手段に接続されており、前記パーティションID識別手段の判別結果と、前記パーティションID一致検出手段の検出結果とに基づき、前記複数のクロスバユニットのうちの二つのクロスバユニットとの間で競合するパーティションの組み合わせを、少なくとも一通りの前記二つのクロスバユニットの組み合わせについて検出する、クロスバユニット間競合パーティション検出手段とを
含むことを特徴とする、パーティションプライオリティ制御装置である。
また、本発明は、複数のパーティションに分割された複数のシステムボードモジュールと、複数のクロスバユニットと、前記複数のクロスバユニットのうちの二つを、前記クロスバユニットのうちの二つの組み合わせを相互接続するバス装置とを含むコンピュータシステムであって、前記複数のクロスバユニットが前記複数のシステムボードモジュールのうちの少なくともひとつを含み管理しているような前記コンピュータシステムにおいて、
パーティションID識別手段が、前記複数のシステムボードモジュールのそれぞれがどのパーティションに属するかを判別するステップと、
パーティションID一致検出手段が、前記パーティションID識別手段の判別結果に基づき、前記複数のシステムボードモジュールのうちのひとつのシステムボードモジュールが属するパーティションと、それ以外のシステムボードモジュールのそれぞれが属するパーティションとが一致しているかを、少なくとも一通りの前記システムボードモジュールの組み合わせについてそれぞれ検出するステップと、
二クロスバユニット間直接競合パーティション検出手段が、前記複数のクロスバユニットのうち、システムボードモジュールを複数含んでいるクロスバユニットが存在しているときに、前記システムボードモジュールを複数含んでいるクロスバユニットが含むシステムボードモジュールのうちの、前記パーティションID識別手段の判別結果に鑑みて同一パーティションに属していない二つのシステムボードモジュールの少なくとも一通りの組み合わせについて、前記同一パーティションに属していない二つのシステムボードモジュールのそれぞれが、前記システムボードモジュールを複数含んでいるクロスバユニットとは異なるクロスバユニットに含まれるシステムボードモジュールと同一パーティションに属するとき、前記同一パーティションに属していない二つのシステムボードモジュールの組み合わせを直接競合であると判定するステップと、
多クロスバユニット間間接競合パーティション検出手段が、前記複数のクロスバユニットのうち、システムボードモジュールを三つ以上含んでいるクロスバユニットが存在しているときに、前記システムボードモジュールを三つ以上含んでいるクロスバユニットが含むシステムボードモジュールのうちの、前記パーティションID識別手段の判別結果に鑑みて同一パーティションに属していない少なくとも三つのシステムボードモジュールの少なくとも一通りの組み合わせについて、前記同一パーティションに属していない少なくとも三つのシステムボードモジュールのうちの二つのシステムボードモジュールが前記二クロスバユニット間直接競合パーティション検出手段によってひとつのクロスバユニットを介して直接競合していると判定された場合に、前記同一パーティションに属していない少なくとも三つのシステムボードモジュールのうちの前記二つのシステムボードモジュールのうちの少なくとも一方が、前記同一パーティションに属していない少なくとも三つのシステムボードモジュールのうちの前記二つのシステムボードモジュール以外のいずれかのシステムボードモジュールと、前記ひとつのクロスバユニットとは別のクロスバユニットを介して直接競合であると前記二クロスバユニット間直接競合パーティション検出手段によって判定されたときに、前記同一パーティションに属していない少なくとも三つのシステムボードモジュールの組み合わせを間接競合であると判定するステップとを
含むことを特徴とする、パーティションプライオリティ制御方法も提供する。
パーティションID識別手段が、前記複数のシステムボードモジュールのそれぞれがどのパーティションに属するかを判別するステップと、
パーティションID一致検出手段が、前記パーティションID識別手段の判別結果に基づき、前記複数のシステムボードモジュールのうちのひとつのシステムボードモジュールが属するパーティションと、それ以外のシステムボードモジュールのそれぞれが属するパーティションとが一致しているかを、少なくとも一通りの前記システムボードモジュールの組み合わせについてそれぞれ検出するステップと、
二クロスバユニット間直接競合パーティション検出手段が、前記複数のクロスバユニットのうち、システムボードモジュールを複数含んでいるクロスバユニットが存在しているときに、前記システムボードモジュールを複数含んでいるクロスバユニットが含むシステムボードモジュールのうちの、前記パーティションID識別手段の判別結果に鑑みて同一パーティションに属していない二つのシステムボードモジュールの少なくとも一通りの組み合わせについて、前記同一パーティションに属していない二つのシステムボードモジュールのそれぞれが、前記システムボードモジュールを複数含んでいるクロスバユニットとは異なるクロスバユニットに含まれるシステムボードモジュールと同一パーティションに属するとき、前記同一パーティションに属していない二つのシステムボードモジュールの組み合わせを直接競合であると判定するステップと、
多クロスバユニット間間接競合パーティション検出手段が、前記複数のクロスバユニットのうち、システムボードモジュールを三つ以上含んでいるクロスバユニットが存在しているときに、前記システムボードモジュールを三つ以上含んでいるクロスバユニットが含むシステムボードモジュールのうちの、前記パーティションID識別手段の判別結果に鑑みて同一パーティションに属していない少なくとも三つのシステムボードモジュールの少なくとも一通りの組み合わせについて、前記同一パーティションに属していない少なくとも三つのシステムボードモジュールのうちの二つのシステムボードモジュールが前記二クロスバユニット間直接競合パーティション検出手段によってひとつのクロスバユニットを介して直接競合していると判定された場合に、前記同一パーティションに属していない少なくとも三つのシステムボードモジュールのうちの前記二つのシステムボードモジュールのうちの少なくとも一方が、前記同一パーティションに属していない少なくとも三つのシステムボードモジュールのうちの前記二つのシステムボードモジュール以外のいずれかのシステムボードモジュールと、前記ひとつのクロスバユニットとは別のクロスバユニットを介して直接競合であると前記二クロスバユニット間直接競合パーティション検出手段によって判定されたときに、前記同一パーティションに属していない少なくとも三つのシステムボードモジュールの組み合わせを間接競合であると判定するステップとを
含むことを特徴とする、パーティションプライオリティ制御方法も提供する。
本発明に係るパーティションプライオリティ制御装置および方法を使用することによって、XBユニット間バス装置の使用率を向上させることができ、且つ、XBユニット間バス装置にかけるコストを抑えつつ、極端な性能低下を招かないシステムを実現可能とする。
以下、本発明のパーティションプライオリティ制御装置を実施の形態および図面に基づいて詳細に説明するが、これは本発明を何ら限定するものではない。なお、以下の説明においては、或るXBユニットに接続している或るSBのことを述べるときに、「或るXBに属するSB」と言う表現を用いることがある。また、或るパーティションに分けられている或るSBのことを述べるときに、「或るパーティションに属するSB」と言う表現を用いることがある。また、或る番号sが振られたXBユニットのことを「XB#s」と略記する。また、XB#sに属しており且つ或る番号tが振られたSBのことを「SB#{s,t}」と略記する。また、或るXB#sとXB#uとを接続するXBユニット間バス装置のことを、BUS#{s_u}とも略記する。また、或るID: w が振られたパーティションのことを、PAR#wとも略記する（ここで用いた文字 s, t, u, w は例示のための文字であって、実際に使用される数の条件は後述の説明に準じて理解されたい）。
図１は、本発明に係る実施形態１における、パーティション構成認識機構を説明する概略図である。ここでは、一般の場合としてXBユニットがm個、SBがn個存在している（ m, n は自然数である）。なお、ここでは図として示すための都合上、mが4以上になっているが、これは本発明を限定するものではない。それぞれのXBユニットは、 XB #0, XB #1, … , XB #m-1 と称する。 k番目のXBユニット XB #k （kは自然数、且つ 1≦k≦m ）は、 f(k) 個のSBに接続しており、ここで
図１では代表としてXBユニット#0 １００ 、XBユニット#1 １１０ 、XBユニット#m-2 １２０ 、XBユニット#m-1 １３０ を記載している。図１中の白抜き矢印は、クロスバユニット間バス装置 １５０, １５１, １５２, １５３, １５４, １５５である。前述したように、このクロスバユニット間バス装置の数は図を描く上での便宜上のものであって、単なる例であり、本発明を限定するものではない。また、図１のそれぞれのXBユニットはSBに接続されている。ここでは例としてXBユニット#0 １００ がSB#{0,0} １０１ 、SB#{0,1} １０２ 、SB#{0,2} １０３ 、SB#{0,3} １０４ （および、図では省略して示していないさらなるSB）に接続されており、そのSBの数の総計が f(0) 個である。ここで、SBの番号を示すブレース内の数字は、第一の数がSBが接続されているXBユニットの番号であってここでは0以上m以下の整数となり、また、第二の数がそのXBユニットに接続しているSBに対して順番に割り振られた番号であってここでは0以上 f(k) 以下の整数となる。また、その他のクロスバユニット １１０, １２０, １３０ についても同様である。これらのSBは、p個のパーティション（ p は自然数である）に分類され、ここでは例としてパーティションID: A, B, C, D, E, … に分けられている。なお、図では便宜上パーティションIDはA〜Eまでしか表記していないが、これは本発明を限定するものではない。また、図１中の黒棒矢印はXBユニット間バスの使用を巡って競合するSBの存在を示している。この競合を検出する機構の詳細については、以下に改めて後述する。
図２は、本発明に係るパーティションプライオリティ制御装置の構成を示す概略図である。本発明に係る装置は、パーティションID識別手段 ２００ と、パーティションID一致検出手段 ２１０ と、クロスバユニット間競合パーティション検出手段 ２２０ とを含む。本発明に係る装置は、図１に示したような構成を有するシステムに接続される。具体的には本発明のパーティションプライオリティ制御装置はXBユニット内にそれぞれ設けられる。
パーティションID識別手段 ２００ は、前述のシステムの構成のうち、それぞれのSBが属するパーティションIDを識別する。
パーティションID一致検出手段 ２１０ は、パーティションID識別手段 ２００ の識別結果を承けて、例えばパーティションIDマッチングテーブルを用いることによって、或るSBの属するパーティションIDが、他のSBの属するパーティションIDと一致するかどうかを検出することができる。
パーティションID一致検出手段 ２１０ は、パーティションID識別手段 ２００ の識別結果を承けて、例えばパーティションIDマッチングテーブルを用いることによって、或るSBの属するパーティションIDが、他のSBの属するパーティションIDと一致するかどうかを検出することができる。
前述したパーティションIDマッチングテーブルの例を表１に示す。この表１は、各XBユニットが4個ずつのSBに接続している場合の、XB#0についてのものの一部だけを抜粋した例である。
また、表１の中央の矢印の右側の列は、検出結果として出力する変数を示している。例を挙げて説明すると、左辺の変数 "XB00_SB00_ID_MCH" は、「XB#0に属するSB#{0,0}の属するパーティションIDと、XB#0に属するSB#{0,0}の属するパーティションIDとが一致するときに真である変数」である（この場合には、自身との比較であるので必ず真である）。一般の場合として上述の条件に適合するような整数 a, b, c, d を用いた汎用例を挙げると、 "XBab_SBcd_ID_MCH" は、「XB#aに属するSB#{a,c}の属するパーティションIDと、XB#bに属するSB#{b,d}の属するパーティションIDとが一致するときに真である変数」のことである。例えば、真であるときには "1" 、偽であるときには "0" とビットを立てることができる（以下の説明においてもこれに準じて理解されたい）。右辺の矢印三つに囲まれた"or"は、左辺の四つの変数（例えば、表１の一番上のカラムでは、 "XB00_SB00_ID_MCH", "XB00_SB01_ID_MCH", "XB00_SB02_ID_MCH", "XB00_SB03_ID_MCH" の四つのことである）のうちの少なくともひとつが真であるときに、右辺の変数 "XB00_SB0_ID_MCH" が真となる、ということを意味する。つまり、この右辺の変数 "XB00_SB0_ID_MCH" は、「XB#0に属するSB#{0,0}が、XB#0に属するいずれかのSBとパーティションが同一であるときに真である変数」である（この場合には、自身との比較であるので必ず真である）。一般の場合として上述の条件に適合するような整数 a, b, c を用いた例を挙げると、 "XBab_SBc_ID_MCH" は、「XB#aに属するSB#{a,c}の属するパーティションIDと、XB#bに属するいずれかのSBの属するパーティションIDとが一致するときに真である変数」のことである。
以上に述べたようなパーティションIDマッチングテーブルを例えば用いることによって、パーティションID一致検出手段 ２１０ は、或るXBユニットに属するSBのうちのひとつのSBが属するパーティションと、それ以外のSBのそれぞれが属するパーティションとが一致しているかを、少なくとも一通りの組み合わせについて、それぞれ検出することができる。
クロスバユニット間競合パーティション検出手段 ２２０ は、XBユニット間バスの使用を巡るパーティションの競合を検出し判定する。なお、パーティションが競合するのは、Broadcastによってパーティションを構成するすべてのSBに同期してパケット等による情報を送信する必要があるためであり、その詳細については後述する。
例えば、XBユニット間バスの使用を巡るパーティションの競合としては、「直接競合」と「間接競合」の二種類に大別することができる。
ここで、「直接競合」とは、或るひとつのXBユニット間バスを介して構成される複数のパーティションが存在し、そのひとつのXBユニット間バスの使用を巡ってその複数のパーティションが競合していることを意味する。図１の例を使って説明すると、パーティションIDがAであるSB#{0,0} １０１ は、SB#{0,1} １０２ 、SB#{1,0} １１１ およびSB#{1,1} １１２ と同一のパーティションIDを有している。このうち、SB#{0,0} １０１ とSB#{0,1} １０２ について、とは同一XBユニットに属しているので、ここでの説明では一旦無視する（処理上は、XB#0とXB#0とが直接競合する扱いにはなるが、説明の上では混乱を避けるために無視するということである）。扨、SB#{0,0} １０１ と、SB#{1,0} １１１ およびSB#{1,1} １１２ は同一パーティションであるので、XB#0とXB#1とを接続するバス装置 BUS#{0_1} １５０ を介してパーティションを構成していることになる。次に、パーティションIDがBであるSB#{0,2} １０３ は、SB#{1,2} １１３ 、SB#{1,0} １１４ およびSB#{m-2,0} １２１ と同一のパーティションIDを有しているので、BUS#{0_1} １５０ およびBUS#{0_m-2} １５１ を介してパーティションを構成していることになる。したがって、 PAR#A と PAR#B とは、BUS#{0_1} １５０ を共有することになるため、このことを指して「 PAR#A と PAR#B とが（BUS#{0_1} １５０ を介して）直接競合している」と判定されることになる。これを前述の変数式で表すと、例えば、 "((XB01_SB0_ID_MCH ・ XB01_SB1_ID_MCH) + (XB02_SB0_ID_MCH ・ XB02_SB1_ID_MCH) + (XB03_SB0_ID_MCH ・XB03_SB1_ID_MCH))" となる。これは、「SB#{0,0}とXB#1に属するいずれかのSBとが同一パーティションに属しており、且つ、SB#{0,1}とXB#1に属するいずれかのSBとが同一パーティションに属しているか、あるいは、SB#{0,0}とXB#2に属するいずれかのSBとが同一パーティションに属しており、且つ、SB#{0,1}とXB#2に属するいずれかのSBとが同一パーティションに属しているか、あるいは、SB#{0,0}とXB#3に属するいずれかのSBとが同一パーティションに属しており、且つ、SB#{0,1}とXB#3に属するいずれかのSBとが同一パーティションに属しているときに真」である（ここで、式中の + は論理式の "or" を、 ・ は論理式の "and" を意味している。以下の説明においてもこれに準じる）。
ここで、「直接競合」とは、或るひとつのXBユニット間バスを介して構成される複数のパーティションが存在し、そのひとつのXBユニット間バスの使用を巡ってその複数のパーティションが競合していることを意味する。図１の例を使って説明すると、パーティションIDがAであるSB#{0,0} １０１ は、SB#{0,1} １０２ 、SB#{1,0} １１１ およびSB#{1,1} １１２ と同一のパーティションIDを有している。このうち、SB#{0,0} １０１ とSB#{0,1} １０２ について、とは同一XBユニットに属しているので、ここでの説明では一旦無視する（処理上は、XB#0とXB#0とが直接競合する扱いにはなるが、説明の上では混乱を避けるために無視するということである）。扨、SB#{0,0} １０１ と、SB#{1,0} １１１ およびSB#{1,1} １１２ は同一パーティションであるので、XB#0とXB#1とを接続するバス装置 BUS#{0_1} １５０ を介してパーティションを構成していることになる。次に、パーティションIDがBであるSB#{0,2} １０３ は、SB#{1,2} １１３ 、SB#{1,0} １１４ およびSB#{m-2,0} １２１ と同一のパーティションIDを有しているので、BUS#{0_1} １５０ およびBUS#{0_m-2} １５１ を介してパーティションを構成していることになる。したがって、 PAR#A と PAR#B とは、BUS#{0_1} １５０ を共有することになるため、このことを指して「 PAR#A と PAR#B とが（BUS#{0_1} １５０ を介して）直接競合している」と判定されることになる。これを前述の変数式で表すと、例えば、 "((XB01_SB0_ID_MCH ・ XB01_SB1_ID_MCH) + (XB02_SB0_ID_MCH ・ XB02_SB1_ID_MCH) + (XB03_SB0_ID_MCH ・XB03_SB1_ID_MCH))" となる。これは、「SB#{0,0}とXB#1に属するいずれかのSBとが同一パーティションに属しており、且つ、SB#{0,1}とXB#1に属するいずれかのSBとが同一パーティションに属しているか、あるいは、SB#{0,0}とXB#2に属するいずれかのSBとが同一パーティションに属しており、且つ、SB#{0,1}とXB#2に属するいずれかのSBとが同一パーティションに属しているか、あるいは、SB#{0,0}とXB#3に属するいずれかのSBとが同一パーティションに属しており、且つ、SB#{0,1}とXB#3に属するいずれかのSBとが同一パーティションに属しているときに真」である（ここで、式中の + は論理式の "or" を、 ・ は論理式の "and" を意味している。以下の説明においてもこれに準じる）。
また、「間接競合」とは、或る二つのパーティションが、いずれかのひとつもしくは複数のXBユニットを間接的に介して競合することを意味する。以下、図１を例としてより具体的に説明する。まず、 PAR#A と PAR#C とは、直接競合をしていない組み合わせである。XB#0 １００ について考えると、PAR#Aに属するSB#{0,0} １０１ と、PAR#Cに属するSB#{0,3} １０４ のいずれとも異なるパーティション PAR#B に属しているSB#{0,2} １０３ がXB#0 １００ には接続されている。先に述べたように、このPAR#BはPAR#Aと直接競合の関係にあり、且つ、PAR#BはPAR#Cとも直接競合の関係にある。したがって、このような場合、PAR#AとPAR#Cとは、PAR#Bを介して間接的に競合していることになる。さらに具体的に言えば、BUS#{0_1} １５０ を介して直接競合するPAR#AとPAR#B、ならびにBUS#{0_m-2} １５１ を介して直接競合するPAR#BとPAR#Cがあるために、PAR#AとPAR#Cとは、BUS#{0_1} １５０ およびBUS#{0_m-2} １５１ を介して間接競合の関係と判定される。これを上述の変数式で表すと、 "(((XB01_SB0_ID_MCH ・ XB01_SB2_ID_MCH) + (XB02_SB0_ID_MCH ・ XB02_SB2_ID_MCH) + (XB03_SB0_ID_MCH ・XB03_SB2_ID_MCH)) ・ ((XB01_SB3_ID_MCH ・ XB01_SB2_ID_MCH) + (XB02_SB3_ID_MCH ・ XB02_SB2_ID_MCH) + (XB03_SB3_ID_MCH ・XB03_SB2_ID_MCH)))" となる。これは、「SB#{0,0}とSB#{0,2}とが、XB#1〜3のいずれかを介して直接競合しており、且つ、SB#{0,3}とSB#{0,2}とが、XB#1〜3のいずれかを介して直接競合しているときに真」となる式である。これが真であるときを、「SB#{0,2}を通して間接的に競合」している状態であると言う。さらに、XB#0に属するこの他のSBについても、同様に判定を行うことが好ましい。さらに、本発明に係る装置および方法は、複数のSBを介して間接的に競合する場合についても検出・判定することができる。この詳細については後述する。
図３は、上述した直接競合についてさらに説明するための概念図である。図３には、例として二つのXBユニットである XB#0 ３００ 、 XB#1 ３１０ を示している。 XB#0 ３００ は例として二つのSB（ SB#{0,0} ３０２ および SB#{0,1} ３０４ ）を接続している。同様に、 XB#1 ３１０ は二つのSB（ SB#{1,0} ３１２ および SB#{1,1} ３１４ ）を接続している。なお、図中ではわかりやすさを優先するためにXBユニットの中にSBを描いているが、これは本発明の実施の形態を限定するものではない。また、図中のSBの数も単なる例であって、本発明の実施の形態を限定するものではない。ここでは、 SB#{0,0} ３０２ と SB#{1,0} ３１２ とが同一パーティション PAR#A ３２２ に属しており、また同様に SB#{0,1} ３０４ と SB#{1,1} ３１４ とが同一パーティション PAR#B ３２４ に属している。ここでは、 PAR#A ３２２ と PAR#B ３２４ とは異なるパーティションであるとして考える。なお、ここではXBユニット間バス装置については省略して図示していない。
図３の構成では、Broadcastによって PAR#A ３２２ に属するSBすべてに同期した情報伝送が行われる動作と、 PAR#B ３２４ に属するSBすべてに同期した情報伝送が行われる動作とが、直接に競合することになる。即ち、 "(XB01_SB0_ID_MCH ・ XB01_SB1_ID_MCH)" が真になる。
図４は、上述した間接競合のうちの「一次的な間接競合（ひとつのSBのみを介した間接競合）」についてさらに説明するための概念図である。図４には、例として三つのXBユニットである XB#0 ４００ 、 XB#1 ４１０ 、 XB#2 ４２０ を示している。XB#0 ４００ には、三つのSB（ SB#{0,0} ４０２ および SB#{0,1} ４０４ および SB#{0,2} ４０６ ）が接続されている。また、同様に、XB#1 ４１０ には二つのSB（ SB#{1,0} ４１２ および SB#{1,1} ４１６ ）が接続され、XB#2 ４２０ には二つのSB（ SB#{2,0} ４２４ および SB#{2,1} ４２６ ）が接続されている。ここでは、 SB#{0,0} ４０２ と SB#{1,0} ４１２ とが同一パーティション PAR#A ４４２ に属しており、また同様に SB#{0,1} ４０４ と SB#{2,0} ４２４ とが同一パーティション PAR#B ４４４ に属しており、さらに、SB#{0,2} ４０６ と SB#{1,1} ４１６ と SB#{2,1} ４２６ とが同一パーティション PAR#C ４４６ に属している。ここでは、 PAR#A ４４２ と PAR#B ４４４ と PAR#C ４４６ とは異なるパーティションであるとして考える。なお、ここではXBユニット間バス装置については省略して図示していない。
図４の構成においては、 PAR#A ４４２ と PAR#B ４４４ とは直接競合をしていない。しかしながら、 PAR#A ４４２ と PAR#C ４４６ とが直接競合しており、且つ、 PAR#B ４４４ と PAR#C ４４６ とが直接競合している。すると、 PAR#C ４４６ のBroadcastは、 PAR#A ４４２ および PAR#B ４４４ の双方のBroadcastと競合することになる。したがってこの場合には、XB#0 ４００ に属するSB#{0,2} ４０６ を介して、 PAR#A ４４２ と PAR#B ４４４ とが間接競合をすることになる。つまり、 "((XB01_SB0_ID_MCH ・ XB01_SB2_ID_MCH) ・ (XB02_SB1_ID_MCH ・ XB02_SB2_ID_MCH))" が真になる、ということに相当する。
図５は、上述した間接競合のうちの、「二次的な間接競合（二つのSBを介した間接競合）」についてさらに説明するための概念図である。図５には、例として四つのXBユニットである XB#0 ５００ 、 XB#1 ５１０ 、 XB#2 ５２０ 、および XB#3 ５３０ を示している。XB#0 ５００ には、四つのSB（ SB#{0,0} ５０２ および SB#{0,1} ５０４ および SB#{0,2} ５０６ および SB#{0,3} ５０８ ）が接続されている。また、同様に、XB#1 ５１０ には二つのSB（ SB#{1,0} ５１２ および SB#{1,1} ５１６ ）が接続され、XB#2 ５２０ には二つのSB（ SB#{2,0} ５２４ および SB#{2,1} ５２８ ）が接続され、さらにXB#3 ５３０ には二つのSB（ SB#{3,0} ５３６ および SB#{3,1} ５３８ ）が接続されている。ここでは、 SB#{0,0} ５０２ と SB#{1,0} ５１２ とが同一パーティション PAR#A ５５２ に属しており、また同様に SB#{0,1} ５０４ と SB#{2,0} ５２４ とが同一パーティション PAR#B ５５４ に属しており、さらに、SB#{0,2} ５０６ と SB#{1,1} ５１６ と SB#{3,0} ５３６ とが同一パーティション PAR#C ５５６ に属しており、さらに、SB#{0,3} ５０８ と SB#{2,1} ５２８ と SB#{3,1} ５３８ とが同一パーティション PAR#D ５５８ に属している。ここでは、 PAR#A ５５２ と PAR#B ５５４ と PAR#C ５５６ と PAR#D ５５８ とはそれぞれ異なるパーティションであるとして考える。
図５の構成においては、 PAR#A ５５２ と PAR#B ５５４ とは直接競合をしていない。しかしながら、 PAR#A ５５２ と PAR#C ５５６ とが直接競合しており、且つ、 PAR#C ５５６ と PAR#D ５５８ とが直接競合しており、且つ、 PAR#D ５５８ と PAR#B ５５４ とが直接競合している。すると、 PAR#C ５５６ および PAR#D ５５８ のBroadcastは、 PAR#A ５５２ および PAR#B ５５４ の双方のBroadcastと競合することになる。したがってこの場合には、XB#0 ５００ に属するSB#{0,2} ５０６ および SB#{0,3} ５０８ を介して、 PAR#A ５５２ と PAR#B ５５４ とが間接競合をすることになる。つまり、これは "((XB01_SB0_ID_MCH ・ XB01_SB2_ID_MCH) ・ (XB03_SB2_ID_MCH ・XB03_SB3_ID_MCH) ・ (XB02_SB1_ID_MCH ・ XB02_SB3_ID_MCH))" が真になる、ということに相当する。
以上に述べたような競合判定について、表２にある程度まとめて例示した。なお、ここでは簡単のために、XB#0に属するSB#kについては略記して[k]と表している。
さらに、以下の表３に、 XB#0 を主体として見た場合の、表内に示した値で限定されるような [x,j,k,l] の組み合わせを例として用いる一般例を示した。この [x,j,k,l] の組み合わせは、 XB#0 が四個のSBに接続する場合の例を表している。
なお、本発明に係る装置もしくは方法によって検出・判定をすることができる間接競合は、上述した一次的間接競合および二次的間接競合に加えて、さらに多くのXBユニットもしくはSBが関与するような間接競合を含めることが可能である。
［実施形態１］
図６は、本発明に係る実施形態１を示す概要図であって、3個のXBユニットが存在し、各XBユニットが3個ずつのSBに接続され、XBユニット間バス装置が 3C2 個のXBの組み合わせについて重複しないように接続をしているようなシステムにおける、本発明に係る装置を実施する場合の図である。ここでは、 XB#0 ６００ 、 XB#1 ６１０ 、および XB#2 ６２０ の三つのXBユニットが存在しているものとする。また、XB#0 ６００ には、 SB#{0,0} ６０１ 、 SB#{0,1} ６０２ 、 SB#{0,2} ６０３ が接続されている。同様に、 XB#1 ６１０ にはSB#{1,0} ６１１ 、 SB#{1,1} ６１２ 、 SB#{1,2} ６１３ が、XB#2 ６２０ には SB#{2,0} ６２１ 、 SB#{2,1} ６２２ 、 SB#{2,2} ６２３ が、それぞれ接続されている。また、XB#0 ６００ とXB#1 ６１０ とはBUS#{0_1} ６４０ で接続され、同様に、XB#0 ６００ とXB#2 ６２０ とはBUS#{0_2} ６４１ で、XB#1 ６１０ とXB#2 ６２０ とはBUS#{1_2} ６４２ で、それぞれ接続されている。図中の黒棒矢印は、XBユニット間バスの使用を巡って競合するSBの存在を示している。
図６は、本発明に係る実施形態１を示す概要図であって、3個のXBユニットが存在し、各XBユニットが3個ずつのSBに接続され、XBユニット間バス装置が 3C2 個のXBの組み合わせについて重複しないように接続をしているようなシステムにおける、本発明に係る装置を実施する場合の図である。ここでは、 XB#0 ６００ 、 XB#1 ６１０ 、および XB#2 ６２０ の三つのXBユニットが存在しているものとする。また、XB#0 ６００ には、 SB#{0,0} ６０１ 、 SB#{0,1} ６０２ 、 SB#{0,2} ６０３ が接続されている。同様に、 XB#1 ６１０ にはSB#{1,0} ６１１ 、 SB#{1,1} ６１２ 、 SB#{1,2} ６１３ が、XB#2 ６２０ には SB#{2,0} ６２１ 、 SB#{2,1} ６２２ 、 SB#{2,2} ６２３ が、それぞれ接続されている。また、XB#0 ６００ とXB#1 ６１０ とはBUS#{0_1} ６４０ で接続され、同様に、XB#0 ６００ とXB#2 ６２０ とはBUS#{0_2} ６４１ で、XB#1 ６１０ とXB#2 ６２０ とはBUS#{1_2} ６４２ で、それぞれ接続されている。図中の黒棒矢印は、XBユニット間バスの使用を巡って競合するSBの存在を示している。
このシステムにおいてパーティションのプライオリティを制御するために、競合を検出するにあたっては、パーティションID識別手段が、各SBのパーティションIDを識別する。次に、その識別結果に基づき、パーティションID一致検出手段が、前述した表１に倣って、 "XBab_SBcd_ID_MCH" （ここで、 a, b はそれぞれ独立に0もしくは1もしくは2であり、且つ、 c, d はそれぞれ独立に0もしくは1もしくは2である。）に格納する値（真偽）を、少なくとも一通りの a, b, c, d の組み合わせについて得る。以下の説明では、パーティションID一致検出手段が、すべての可能な組み合わせについてパーティションIDの一致を検出したものとして説明する。
さらに、前述で得た "XBab_SBcd_ID_MCH" を、それぞれの d ごとに分け、そのうちの少なくともひとつが真であれば、 "XBab_SBc_ID_MCH" を真とすることによって、以下に挙げるように変数に格納する値を決定する。なお、この実施の形態においては、真であるときを "1" 、偽であるときを "0" と表す。
XB00_SB0_ID_MCH = 1
XB01_SB0_ID_MCH = 1
XB02_SB0_ID_MCH = 0
XB00_SB1_ID_MCH = 1
XB01_SB1_ID_MCH = 1
XB02_SB1_ID_MCH = 1
XB00_SB2_ID_MCH = 1
XB01_SB2_ID_MCH = 0
XB02_SB2_ID_MCH = 1
XB10_SB0_ID_MCH = 1
XB11_SB0_ID_MCH = 1
XB12_SB0_ID_MCH = 0
XB10_SB1_ID_MCH = 1
XB11_SB1_ID_MCH = 1
XB12_SB1_ID_MCH = 0
XB10_SB2_ID_MCH = 1
XB11_SB2_ID_MCH = 1
XB12_SB2_ID_MCH = 1
XB20_SB0_ID_MCH = 1
XB21_SB0_ID_MCH = 1
XB22_SB0_ID_MCH = 1
XB20_SB1_ID_MCH = 1
XB21_SB1_ID_MCH = 0
XB22_SB1_ID_MCH = 1
XB20_SB2_ID_MCH = 1
XB21_SB2_ID_MCH = 0
XB22_SB2_ID_MCH = 1
この検出結果を承けて、クロスバユニット間競合パーティション検出手段が含むところの二クロスバユニット間直接競合パーティション検出手段が、同一XBユニットに接続する二つのSBの組み合わせのそれぞれから、直接競合をする組み合わせを検出することによって、直接競合パーティションを検出する。即ち、前述した [a,b] の組み合わせのそれぞれについて、
(XBab_SBc_ID_MCH ・ XBab_SBd_ID_MCH)
のうちのいずれかが真であるかどうかを判定する（ここでは、 c = d の場合は自明であるために除外されている）。具体的には、例えばSB#{0,0} ６０１ と SB#{0,1} ６０２ との組み合わせについて、
((XB01_SB0_ID_MCH ・ XB01_SB1_ID_MCH) + (XB02_SB0_ID_MCH ・ XB02_SB1_ID_MCH)) = 1
と計算される。したがって、SB#{0,0} ６０１ と SB#{0,1} ６０２ とは直接競合すると判定される。その他のSBの組み合わせについても同様に直接競合の有無が判定される。
XB01_SB0_ID_MCH = 1
XB02_SB0_ID_MCH = 0
XB00_SB1_ID_MCH = 1
XB01_SB1_ID_MCH = 1
XB02_SB1_ID_MCH = 1
XB00_SB2_ID_MCH = 1
XB01_SB2_ID_MCH = 0
XB02_SB2_ID_MCH = 1
XB10_SB0_ID_MCH = 1
XB11_SB0_ID_MCH = 1
XB12_SB0_ID_MCH = 0
XB10_SB1_ID_MCH = 1
XB11_SB1_ID_MCH = 1
XB12_SB1_ID_MCH = 0
XB10_SB2_ID_MCH = 1
XB11_SB2_ID_MCH = 1
XB12_SB2_ID_MCH = 1
XB20_SB0_ID_MCH = 1
XB21_SB0_ID_MCH = 1
XB22_SB0_ID_MCH = 1
XB20_SB1_ID_MCH = 1
XB21_SB1_ID_MCH = 0
XB22_SB1_ID_MCH = 1
XB20_SB2_ID_MCH = 1
XB21_SB2_ID_MCH = 0
XB22_SB2_ID_MCH = 1
この検出結果を承けて、クロスバユニット間競合パーティション検出手段が含むところの二クロスバユニット間直接競合パーティション検出手段が、同一XBユニットに接続する二つのSBの組み合わせのそれぞれから、直接競合をする組み合わせを検出することによって、直接競合パーティションを検出する。即ち、前述した [a,b] の組み合わせのそれぞれについて、
(XBab_SBc_ID_MCH ・ XBab_SBd_ID_MCH)
のうちのいずれかが真であるかどうかを判定する（ここでは、 c = d の場合は自明であるために除外されている）。具体的には、例えばSB#{0,0} ６０１ と SB#{0,1} ６０２ との組み合わせについて、
((XB01_SB0_ID_MCH ・ XB01_SB1_ID_MCH) + (XB02_SB0_ID_MCH ・ XB02_SB1_ID_MCH)) = 1
と計算される。したがって、SB#{0,0} ６０１ と SB#{0,1} ６０２ とは直接競合すると判定される。その他のSBの組み合わせについても同様に直接競合の有無が判定される。
それぞれの組み合わせについて、上記の手法によって直接競合が判定された結果、XB#0 ６００ から見た場合には、SB#{0,0} ６０１ と SB#{0,1} ６０２ 、ならびに、SB#{0,1} ６０２ と SB#{0,2} ６０３ との組み合わせが直接競合であると判定される。すると、前述したようにそれぞれのSBの属するパーティションはパーティションID識別手段によって識別されているので、SB#{0,0} ６０１ は PAR#1 、SB#{0,1} ６０２ は PAR#2 、 SB#{0,2} ６０３ は PAR#3 に属していることが識別されているので、PAR#1 と PAR#2 とは同一のXBユニット間バス装置を使用する異なるパーティションであることがわかり、また同様にPAR#2 と PAR#3 とが同一のXBユニット間バス装置を使用する異なるパーティションであることも検出されることになる。
また、クロスバユニット間競合パーティション検出手段が含むところの多クロスバユニット間間接競合パーティション検出手段が、同一XBユニットに接続する三つ以上のSBの組み合わせのそれぞれについて、間接競合をしている組み合わせを検出することによって、間接競合パーティションを検出する。例えば、三つのSBの組み合わせについて間接競合を検出する場合には、前述した [a,b] の組み合わせのそれぞれについて、
(XBab_SBc_ID_MCH ・ XBab_SBe_ID_MCH)
のうちのいずれかが真であって、且つ
(XBab_SBd_ID_MCH ・ XBab_SBe_ID_MCH)
のうちのいずれかが真であるかどうかを判定する（ここで、 c, d は前述した数であって且つ c ≠ d であり、また、 e は、前述の c, d と同様に選ばれる数であり且つ e ≠ c 、 e ≠ d である）（ここでは、 c = d の場合は自明であるために除外されている）。具体的には、例えばXB#0 ６００ が含む SB#{0,0} ６０１ と SB#{0,1} ６０２ と SB#{0,2} ６０３ との組み合わせについて、「SB#{0,0} ６０１ と SB#{0,2} ６０３ とが、 SB#{0,1} ６０２ を介して間接競合する場合」を考えて判定することになる。即ち、
(
((XB01_SB0_ID_MCH ・ XB01_SB1_ID_MCH) + (XB02_SB0_ID_MCH ・ XB02_SB1_ID_MCH) + (XB03_SB0_ID_MCH ・ XB03_SB1_ID_MCH)) ・ ((XB01_SB2_ID_MCH ・ XB01_SB1_ID_MCH) + (XB02_SB2_ID_MCH ・ XB02_SB1_ID_MCH) + (XB03_SB2_ID_MCH ・ XB03_SB1_ID_MCH))
) = 1
であって、したがって SB#{0,0} ６０１ と SB#{0,2} ６０３ との組み合わせは（一次的に）間接競合すると判定されることになる。
(XBab_SBc_ID_MCH ・ XBab_SBe_ID_MCH)
のうちのいずれかが真であって、且つ
(XBab_SBd_ID_MCH ・ XBab_SBe_ID_MCH)
のうちのいずれかが真であるかどうかを判定する（ここで、 c, d は前述した数であって且つ c ≠ d であり、また、 e は、前述の c, d と同様に選ばれる数であり且つ e ≠ c 、 e ≠ d である）（ここでは、 c = d の場合は自明であるために除外されている）。具体的には、例えばXB#0 ６００ が含む SB#{0,0} ６０１ と SB#{0,1} ６０２ と SB#{0,2} ６０３ との組み合わせについて、「SB#{0,0} ６０１ と SB#{0,2} ６０３ とが、 SB#{0,1} ６０２ を介して間接競合する場合」を考えて判定することになる。即ち、
(
((XB01_SB0_ID_MCH ・ XB01_SB1_ID_MCH) + (XB02_SB0_ID_MCH ・ XB02_SB1_ID_MCH) + (XB03_SB0_ID_MCH ・ XB03_SB1_ID_MCH)) ・ ((XB01_SB2_ID_MCH ・ XB01_SB1_ID_MCH) + (XB02_SB2_ID_MCH ・ XB02_SB1_ID_MCH) + (XB03_SB2_ID_MCH ・ XB03_SB1_ID_MCH))
) = 1
であって、したがって SB#{0,0} ６０１ と SB#{0,2} ６０３ との組み合わせは（一次的に）間接競合すると判定されることになる。
同様に、他のSBの組み合わせについても判定することができる。
［実施形態２］
図７は、本発明に係る実施形態２を示す概要図であって、4個のXBユニットが存在し、各XBユニットが4個ずつのSBに接続され、XBユニット間バス装置が 4C2 個のXBの組み合わせについて重複しないように接続をしているようなシステムにおける、本発明に係る装置を実施する場合の図である。
［実施形態２］
図７は、本発明に係る実施形態２を示す概要図であって、4個のXBユニットが存在し、各XBユニットが4個ずつのSBに接続され、XBユニット間バス装置が 4C2 個のXBの組み合わせについて重複しないように接続をしているようなシステムにおける、本発明に係る装置を実施する場合の図である。
ここでは、 XB#0 ７００ 、 XB#1 ７１０ 、 XB#2 ７２０ および XB#3 ７３０ の四つのXBユニットが存在しているものとする。また、XB#0 ７００ には、 SB#{0,0} ７０１ 、 SB#{0,1} ７０２ 、 SB#{0,2} ７０３ 、および SB#{0,3} ７０４ が接続されている。同様に、 XB#1 ７１０ にはSB#{1,0} ７１１ 、 SB#{1,1} ７１２ 、 SB#{1,2} ７１３ および SB#{1,3} ７１４が、XB#2 ７２０ には SB#{2,0} ７２１ 、 SB#{2,1} ７２２ 、 SB#{2,2} ７２３ および SB#{2,3} ７２４が、XB#3 ７３０ には SB#{3,0} ７３１ 、 SB#{3,1} ７３２ 、 SB#{3,2} ７３３ および SB#{3,3} ７３４が、それぞれ接続されている。また、XB#0 ７００ とXB#1 ７１０ とはBUS#{0_1} ７５０ で接続され、同様に、XB#0 ７００ とXB#2 ７２０ とはBUS#{0_2} ７５１ で、XB#0 ７００ とXB#3 ７３０ とはBUS#{0_3} ７５２ で、XB#1 ７１０ とXB#2 ７２０ とはBUS#{1_2} ７５３ で、XB#1 ７１０ とXB#3 ７３０ とはBUS#{1_3} ７５４ で、XB#2 ７２０ とXB#3 ７３０ とはBUS#{2_3} ７５５ で、それぞれ接続されている。図中の黒棒矢印は、XBユニット間バスの使用を巡って競合するSBの存在を示している。
このシステムにおいてパーティションのプライオリティを制御するために、競合を検出するにあたっては、パーティションID識別手段が、各SBのパーティションIDを識別する。次に、その識別結果に基づき、パーティションID一致検出手段が、前述した表１に倣って、 "XBab_SBcd_ID_MCH" （ここで、 a, b はそれぞれ独立に0もしくは1もしくは2もしくは3であり、且つ、 c, d はそれぞれ独立に0もしくは1もしくは2もしくは3である。）に格納する値（真偽）を、少なくとも一通りの a, b, c, d の組み合わせについて得る。以下の説明では、パーティションID一致検出手段が、すべての可能な組み合わせについてパーティションIDの一致を検出したものとして説明する。
さらに、前述で得た "XBab_SBcd_ID_MCH" を、それぞれの d ごとに分け、そのうちの少なくともひとつが真であれば、 "XBab_SBc_ID_MCH" を真とすることによって、以下に挙げるように変数に格納する値を決定する。なお、この実施の形態においては、真であるときを "1" 、偽であるときを "0" と表す。
XB00_SB0_ID_MCH = 1
XB01_SB0_ID_MCH = 1
XB02_SB0_ID_MCH = 0
XB03_SB0_ID_MCH = 0
XB00_SB1_ID_MCH = 1
XB01_SB1_ID_MCH = 1
XB02_SB1_ID_MCH = 0
XB03_SB1_ID_MCH = 0
XB00_SB2_ID_MCH = 1
XB01_SB2_ID_MCH = 1
XB02_SB2_ID_MCH = 1
XB03_SB2_ID_MCH = 0
XB00_SB3_ID_MCH = 1
XB01_SB3_ID_MCH = 0
XB02_SB3_ID_MCH = 1
XB03_SB3_ID_MCH = 0
XB10_SB0_ID_MCH = 1
XB11_SB0_ID_MCH = 1
XB12_SB0_ID_MCH = 0
XB13_SB0_ID_MCH = 0
XB10_SB1_ID_MCH = 1
XB11_SB1_ID_MCH = 1
XB12_SB1_ID_MCH = 0
XB13_SB1_ID_MCH = 0
XB10_SB2_ID_MCH = 1
XB11_SB2_ID_MCH = 1
XB12_SB2_ID_MCH = 1
XB13_SB2_ID_MCH = 0
XB10_SB3_ID_MCH = 1
XB11_SB3_ID_MCH = 1
XB12_SB3_ID_MCH = 1
XB13_SB3_ID_MCH = 0
XB20_SB0_ID_MCH = 1
XB21_SB0_ID_MCH = 1
XB22_SB0_ID_MCH = 1
XB23_SB0_ID_MCH = 0
XB20_SB1_ID_MCH = 1
XB21_SB1_ID_MCH = 0
XB22_SB1_ID_MCH = 1
XB23_SB1_ID_MCH = 0
XB20_SB2_ID_MCH = 0
XB21_SB2_ID_MCH = 0
XB22_SB2_ID_MCH = 1
XB23_SB2_ID_MCH = 1
XB20_SB3_ID_MCH = 0
XB21_SB3_ID_MCH = 0
XB22_SB3_ID_MCH = 1
XB23_SB3_ID_MCH = 1
XB30_SB0_ID_MCH = 0
XB31_SB0_ID_MCH = 0
XB32_SB0_ID_MCH = 1
XB33_SB0_ID_MCH = 1
XB30_SB1_ID_MCH = 0
XB31_SB1_ID_MCH = 0
XB32_SB1_ID_MCH = 1
XB33_SB1_ID_MCH = 1
XB30_SB2_ID_MCH = 0
XB31_SB2_ID_MCH = 0
XB32_SB2_ID_MCH = 0
XB33_SB2_ID_MCH = 1
XB30_SB3_ID_MCH = 0
XB31_SB3_ID_MCH = 0
XB32_SB3_ID_MCH = 0
XB33_SB3_ID_MCH = 1
この検出結果を承けて、クロスバユニット間競合パーティション検出手段が含むところの二クロスバユニット間直接競合パーティション検出手段が、同一XBユニットに接続する二つのSBの組み合わせのそれぞれから、直接競合をする組み合わせを検出することによって、直接競合パーティションを検出する。即ち、前述した [a,b] の組み合わせのそれぞれについて、
(XBab_SBc_ID_MCH ・ XBab_SBd_ID_MCH)
のうちのいずれかが真であるかどうかを判定する（ここでは、 c = d の場合は自明であるために除外されている）。具体的には、例えばSB#{0,0} ７０１ と SB#{0,2} ７０３ との組み合わせについては、
((XB01_SB0_ID_MCH ・ XB01_SB2_ID_MCH) + (XB02_SB0_ID_MCH ・ XB02_SB2_ID_MCH) + (XB03_SB0_ID_MCH ・ XB03_SB2_ID_MCH)) = 1
と計算される。したがって、SB#{0,0} ７０１ と SB#{0,2} ７０３ とは直接競合すると判定される。その他のSBの組み合わせについても同様に直接競合の有無が判定される。
XB01_SB0_ID_MCH = 1
XB02_SB0_ID_MCH = 0
XB03_SB0_ID_MCH = 0
XB00_SB1_ID_MCH = 1
XB01_SB1_ID_MCH = 1
XB02_SB1_ID_MCH = 0
XB03_SB1_ID_MCH = 0
XB00_SB2_ID_MCH = 1
XB01_SB2_ID_MCH = 1
XB02_SB2_ID_MCH = 1
XB03_SB2_ID_MCH = 0
XB00_SB3_ID_MCH = 1
XB01_SB3_ID_MCH = 0
XB02_SB3_ID_MCH = 1
XB03_SB3_ID_MCH = 0
XB10_SB0_ID_MCH = 1
XB11_SB0_ID_MCH = 1
XB12_SB0_ID_MCH = 0
XB13_SB0_ID_MCH = 0
XB10_SB1_ID_MCH = 1
XB11_SB1_ID_MCH = 1
XB12_SB1_ID_MCH = 0
XB13_SB1_ID_MCH = 0
XB10_SB2_ID_MCH = 1
XB11_SB2_ID_MCH = 1
XB12_SB2_ID_MCH = 1
XB13_SB2_ID_MCH = 0
XB10_SB3_ID_MCH = 1
XB11_SB3_ID_MCH = 1
XB12_SB3_ID_MCH = 1
XB13_SB3_ID_MCH = 0
XB20_SB0_ID_MCH = 1
XB21_SB0_ID_MCH = 1
XB22_SB0_ID_MCH = 1
XB23_SB0_ID_MCH = 0
XB20_SB1_ID_MCH = 1
XB21_SB1_ID_MCH = 0
XB22_SB1_ID_MCH = 1
XB23_SB1_ID_MCH = 0
XB20_SB2_ID_MCH = 0
XB21_SB2_ID_MCH = 0
XB22_SB2_ID_MCH = 1
XB23_SB2_ID_MCH = 1
XB20_SB3_ID_MCH = 0
XB21_SB3_ID_MCH = 0
XB22_SB3_ID_MCH = 1
XB23_SB3_ID_MCH = 1
XB30_SB0_ID_MCH = 0
XB31_SB0_ID_MCH = 0
XB32_SB0_ID_MCH = 1
XB33_SB0_ID_MCH = 1
XB30_SB1_ID_MCH = 0
XB31_SB1_ID_MCH = 0
XB32_SB1_ID_MCH = 1
XB33_SB1_ID_MCH = 1
XB30_SB2_ID_MCH = 0
XB31_SB2_ID_MCH = 0
XB32_SB2_ID_MCH = 0
XB33_SB2_ID_MCH = 1
XB30_SB3_ID_MCH = 0
XB31_SB3_ID_MCH = 0
XB32_SB3_ID_MCH = 0
XB33_SB3_ID_MCH = 1
この検出結果を承けて、クロスバユニット間競合パーティション検出手段が含むところの二クロスバユニット間直接競合パーティション検出手段が、同一XBユニットに接続する二つのSBの組み合わせのそれぞれから、直接競合をする組み合わせを検出することによって、直接競合パーティションを検出する。即ち、前述した [a,b] の組み合わせのそれぞれについて、
(XBab_SBc_ID_MCH ・ XBab_SBd_ID_MCH)
のうちのいずれかが真であるかどうかを判定する（ここでは、 c = d の場合は自明であるために除外されている）。具体的には、例えばSB#{0,0} ７０１ と SB#{0,2} ７０３ との組み合わせについては、
((XB01_SB0_ID_MCH ・ XB01_SB2_ID_MCH) + (XB02_SB0_ID_MCH ・ XB02_SB2_ID_MCH) + (XB03_SB0_ID_MCH ・ XB03_SB2_ID_MCH)) = 1
と計算される。したがって、SB#{0,0} ７０１ と SB#{0,2} ７０３ とは直接競合すると判定される。その他のSBの組み合わせについても同様に直接競合の有無が判定される。
それぞれの組み合わせについて、上記の手法によって直接競合が判定された結果、XB#0 ７００ から見た場合には（同一パーティションに属するSB#{0,0} ７０１ と SB#{0,1} ７０２ との組み合わせを除き）、 SB#{0,0} ７０１ と SB#{0,2} ７０３ 、ならびに、 SB#{0,2} ７０３ と SB#{0,3} ７０４ との組み合わせが直接競合であると判定される。すると、前述したようにそれぞれのSBの属するパーティションはパーティションID識別手段によって識別されているので、SB#{0,0} ７０１ と SB#{0,1} ７０２とは PAR#1 、SB#{0,2} ７０３ は PAR#2 、 SB#{0,3} ７０４ は PAR#3 に属していることが識別されているので、PAR#1 と PAR#2 とは同一のXBユニット間バス装置を使用する異なるパーティションであることがわかり、また同様にPAR#2 と PAR#3 とが同一のXBユニット間バス装置を使用する異なるパーティションであることも検出されることになる。
さらに、クロスバユニット間競合パーティション検出手段が含むところの多クロスバユニット間間接競合パーティション検出手段が、同一XBユニットに接続する三つ以上のSBの組み合わせのそれぞれについて、間接競合をしている組み合わせを検出することによって、間接競合パーティションを検出する。例えば、三つのSBの組み合わせについて間接競合を検出する場合には、前述した [a,b] の組み合わせのそれぞれについて、
(XBab_SBc_ID_MCH ・ XBab_SBe_ID_MCH)
のうちのいずれかが真であって、且つ
(XBab_SBd_ID_MCH ・ XBab_SBe_ID_MCH)
のうちのいずれかが真であるかどうかを判定することになる（ここで、 c, d は前述した数であって且つ c ≠ d であり、また、 e は、前述の c, d と同様に選ばれる数であり且つ e ≠ c 、 e ≠ d である）（ここでは、 c = d の場合は自明であるために除外されている）。具体的には、例えばSB#{0,0} ７０１ と SB#{0,3} ７０４ との組み合わせについては、「SB#{0,0} ７０１ と SB#{0,3} ７０４ とが、 SB#{0,2} ７０３ を介して間接競合する場合」と、「SB#{0,0} ７０１ と SB#{0,3} ７０４ とが、 SB#{0,1} ７０２ を介して間接競合する場合」とのそれぞれについて考えて判定することになる。即ち、
(
(((XB01_SB0_ID_MCH ・ XB01_SB2_ID_MCH) + (XB02_SB0_ID_MCH ・ XB02_SB2_ID_MCH) + (XB03_SB0_ID_MCH ・ XB03_SB2_ID_MCH)) ・ ((XB01_SB3_ID_MCH ・ XB01_SB2_ID_MCH) + (XB02_SB3_ID_MCH ・ XB02_SB2_ID_MCH) + (XB03_SB3_ID_MCH ・ XB03_SB2_ID_MCH)))
+ (((XB01_SB0_ID_MCH ・ XB01_SB1_ID_MCH) + (XB02_SB0_ID_MCH ・ XB02_SB1_ID_MCH) + (XB03_SB0_ID_MCH ・ XB03_SB1_ID_MCH)) ・ ((XB01_SB3_ID_MCH ・ XB01_SB1_ID_MCH) + (XB02_SB3_ID_MCH ・ XB02_SB1_ID_MCH) + (XB03_SB3_ID_MCH ・ XB03_SB1_ID_MCH)))
) = 1
であって、したがってこの場合、 SB#{0,0} ７０１ と SB#{0,3} ７０４ との組み合わせは（一次的に）間接競合すると判定されることになる。同様に他の三つのSBの組み合わせについても判定することができる。
(XBab_SBc_ID_MCH ・ XBab_SBe_ID_MCH)
のうちのいずれかが真であって、且つ
(XBab_SBd_ID_MCH ・ XBab_SBe_ID_MCH)
のうちのいずれかが真であるかどうかを判定することになる（ここで、 c, d は前述した数であって且つ c ≠ d であり、また、 e は、前述の c, d と同様に選ばれる数であり且つ e ≠ c 、 e ≠ d である）（ここでは、 c = d の場合は自明であるために除外されている）。具体的には、例えばSB#{0,0} ７０１ と SB#{0,3} ７０４ との組み合わせについては、「SB#{0,0} ７０１ と SB#{0,3} ７０４ とが、 SB#{0,2} ７０３ を介して間接競合する場合」と、「SB#{0,0} ７０１ と SB#{0,3} ７０４ とが、 SB#{0,1} ７０２ を介して間接競合する場合」とのそれぞれについて考えて判定することになる。即ち、
(
(((XB01_SB0_ID_MCH ・ XB01_SB2_ID_MCH) + (XB02_SB0_ID_MCH ・ XB02_SB2_ID_MCH) + (XB03_SB0_ID_MCH ・ XB03_SB2_ID_MCH)) ・ ((XB01_SB3_ID_MCH ・ XB01_SB2_ID_MCH) + (XB02_SB3_ID_MCH ・ XB02_SB2_ID_MCH) + (XB03_SB3_ID_MCH ・ XB03_SB2_ID_MCH)))
+ (((XB01_SB0_ID_MCH ・ XB01_SB1_ID_MCH) + (XB02_SB0_ID_MCH ・ XB02_SB1_ID_MCH) + (XB03_SB0_ID_MCH ・ XB03_SB1_ID_MCH)) ・ ((XB01_SB3_ID_MCH ・ XB01_SB1_ID_MCH) + (XB02_SB3_ID_MCH ・ XB02_SB1_ID_MCH) + (XB03_SB3_ID_MCH ・ XB03_SB1_ID_MCH)))
) = 1
であって、したがってこの場合、 SB#{0,0} ７０１ と SB#{0,3} ７０４ との組み合わせは（一次的に）間接競合すると判定されることになる。同様に他の三つのSBの組み合わせについても判定することができる。
さらに、この実施形態においてはXBユニットが四つ存在するので、多クロスバユニット間間接競合パーティション検出手段は四つのSBの組み合わせについての二次的間接競合についても検出することができる。この場合には、例えば、 SB#{0,0} ７０１ と SB#{0,1} ７０２ と SB#{0,2} ７０３ と SB#{0,3} ７０４ との組み合わせについては、このうちの二つのSBが、残りの二つのSBを介して間接競合している場合を検出することになる。一例として、 SB#{0,1} ７０２ および SB#{0,3} ７０４ を介した、 SB#{0,0} ７０１ と SB#{0,2} ７０３ との二次的間接競合については、
(
(((XB01_SB0_ID_MCH ・ XB01_SB1_ID_MCH) + (XB02_SB0_ID_MCH ・ XB02_SB1_ID_MCH) + (XB03_SB0_ID_MCH ・ XB03_SB1_ID_MCH)) ・ ((XB01_SB1_ID_MCH ・ XB01_SB3_ID_MCH) + (XB02_SB1_ID_MCH ・ XB02_SB3_ID_MCH) + (XB03_SB1_ID_MCH ・ XB03_SB3_ID_MCH)) ・ ((XB01_SB3_ID_MCH ・ XB01_SB2_ID_MCH) + (XB02_SB3_ID_MCH ・ XB02_SB2_ID_MCH) + (XB03_SB3_ID_MCH ・ XB03_SB2_ID_MCH)))
+ (((XB01_SB0_ID_MCH ・ XB01_SB3_ID_MCH) + (XB02_SB0_ID_MCH ・ XB02_SB3_ID_MCH) + (XB03_SB0_ID_MCH ・ XB03_SB3_ID_MCH)) ・ ((XB01_SB3_ID_MCH ・ XB01_SB1_ID_MCH) + (XB02_SB3_ID_MCH ・ XB02_SB1_ID_MCH) + (XB03_SB3_ID_MCH ・ XB03_SB1_ID_MCH)) ・ ((XB01_SB1_ID_MCH ・ XB01_SB2_ID_MCH) + (XB02_SB1_ID_MCH ・ XB02_SB2_ID_MCH) + (XB03_SB1_ID_MCH ・ XB03_SB2_ID_MCH)))
) = 0
となり、このSBの組み合わせにおいては二次的間接競合は無いことが判定される。
(
(((XB01_SB0_ID_MCH ・ XB01_SB1_ID_MCH) + (XB02_SB0_ID_MCH ・ XB02_SB1_ID_MCH) + (XB03_SB0_ID_MCH ・ XB03_SB1_ID_MCH)) ・ ((XB01_SB1_ID_MCH ・ XB01_SB3_ID_MCH) + (XB02_SB1_ID_MCH ・ XB02_SB3_ID_MCH) + (XB03_SB1_ID_MCH ・ XB03_SB3_ID_MCH)) ・ ((XB01_SB3_ID_MCH ・ XB01_SB2_ID_MCH) + (XB02_SB3_ID_MCH ・ XB02_SB2_ID_MCH) + (XB03_SB3_ID_MCH ・ XB03_SB2_ID_MCH)))
+ (((XB01_SB0_ID_MCH ・ XB01_SB3_ID_MCH) + (XB02_SB0_ID_MCH ・ XB02_SB3_ID_MCH) + (XB03_SB0_ID_MCH ・ XB03_SB3_ID_MCH)) ・ ((XB01_SB3_ID_MCH ・ XB01_SB1_ID_MCH) + (XB02_SB3_ID_MCH ・ XB02_SB1_ID_MCH) + (XB03_SB3_ID_MCH ・ XB03_SB1_ID_MCH)) ・ ((XB01_SB1_ID_MCH ・ XB01_SB2_ID_MCH) + (XB02_SB1_ID_MCH ・ XB02_SB2_ID_MCH) + (XB03_SB1_ID_MCH ・ XB03_SB2_ID_MCH)))
) = 0
となり、このSBの組み合わせにおいては二次的間接競合は無いことが判定される。
図８は、本発明の実施形態２に係る装置を構成するための回路図であって、前述の表３に示した内容を行うための回路を示している。図中の「パーティションＩＤマッチ制御部」は、パーティションID一致検出手段の一形態であり、また、「競合パーティション判定制御部」は、クロスバユニット間競合パーティション検出手段の一形態であるということを、当業者は正しく理解することができる。
本発明に係るパーティションプライオリティ制御装置および方法を使用することによって、XBユニット間バス装置の使用率を向上させることができ、且つ、XBユニット間バス装置にかけるコストを抑えつつ、極端な性能低下を招かないシステムが実現可能となるという効果が得られる。
Claims (6)
- 複数のパーティションに分割された複数のシステムボードモジュールと、複数のクロスバユニットと、前記複数のクロスバユニットのうちの二つの組み合わせを相互接続するバス装置とを含み、且つ、前記複数のクロスバユニットのそれぞれが前記複数のシステムボードモジュールのうちの少なくともひとつに接続しているようなコンピュータシステムにおいて、前記バス装置を使用する前記複数のパーティションのプライオリティを制御する、パーティションプライオリティ制御装置であって、
前記複数のシステムボードモジュールのうちのひとつのシステムボードモジュールが属するパーティションと、それ以外のシステムボードモジュールのそれぞれが属するパーティションとが一致しているかを、検出するパーティション一致検出手段と、
前記パーティション一致検出手段の検出結果に基づき、前記複数のクロスバユニットの間で競合するパーティションの組み合わせを、検出するクロスバユニット間競合パーティション検出手段と
を含むことを特徴とする、パーティションプライオリティ制御装置。 - 前記クロスバユニット間競合パーティション検出手段が、
前記バス装置で接続された二つのクロスバユニット間で、前記同一パーティションに属していない二つのシステムボードモジュールの組み合わせを競合であると判定する、二クロスバユニット間競合パーティション検出手段
を含むことを特徴とする、請求項１記載のパーティションプライオリティ制御装置。 - 前記クロスバユニット間競合パーティション検出手段が、
三つ以上のクロスバユニットが存在しているときに、第１と第２のクロスバユニット間で第１と第２のパーティションが競合し、第１と第３のクロスバユニット間で第２と第３のパーティションが競合する時、第１と第３のパーティションを競合すると判断する多クロスバユニット間競合パーティション検出手段
を含むことを特徴とする、請求項１あるいは２記載のパーティションプライオリティ制御装置。 - 複数のパーティションに分割された複数のシステムボードモジュールと、複数のクロスバユニットと、前記複数のクロスバユニットのうちの二つの組み合わせを相互接続するバス装置とを含み、且つ、前記複数のクロスバユニットのそれぞれが前記複数のシステムボードモジュールのうちの少なくともひとつに接続しているようなコンピュータシステムにおいて、前記バス装置を使用する前記複数のパーティションのプライオリティを制御する、パーティションプライオリティ制御装置であって、
前記複数のシステムボードモジュールのそれぞれがどのパーティションに属するかを判別する、パーティションID識別手段と、
前記パーティションID識別手段に接続されており、前記パーティションID識別手段の判別結果に基づき、前記複数のシステムボードモジュールのうちのひとつのシステムボードモジュールが属するパーティションと、それ以外のシステムボードモジュールのそれぞれが属するパーティションとが一致しているかを、少なくとも一通りの前記システムボードモジュールの組み合わせについてそれぞれ検出する、パーティションID一致検出手段と
前記パーティションID一致検出手段に接続されており、前記パーティションID識別手段の判別結果と、前記パーティションID一致検出手段の検出結果とに基づき、前記複数のクロスバユニットのうちの二つのクロスバユニットとの間で競合するパーティションの組み合わせを、少なくとも一通りの前記二つのクロスバユニットの組み合わせについて検出する、クロスバユニット間競合パーティション検出手段と
を含むことを特徴とする、パーティションプライオリティ制御装置。 - 前記クロスバユニット間競合パーティション検出手段が、
前記複数のクロスバユニットのうち、複数のシステムボードモジュールに接続しているクロスバユニットが存在しているときに、前記複数のシステムボードモジュールに接続しているクロスバユニットに、接続されているシステムボードモジュールのうちの、前記パーティションID識別手段の判別結果に鑑みて同一パーティションに属していない二つのシステムボードモジュールの少なくとも一通りの組み合わせについて、前記同一パーティションに属していない二つのシステムボードモジュールのそれぞれが、前記複数のシステムボードモジュールに接続しているクロスバユニットとは異なるクロスバユニットに接続されたシステムボードモジュールと同一パーティションに属するとき、前記同一パーティションに属していない二つのシステムボードモジュールの組み合わせを直接競合であると判定する、二クロスバユニット間直接競合パーティション検出手段
を含むことを特徴とする、請求項４記載のパーティションプライオリティ制御装置。 - 前記クロスバユニット間競合パーティション検出手段が、
前記複数のクロスバユニットのうち、三つ以上のシステムボードモジュールに接続されているクロスバユニットが存在しているときに、前記三つ以上のシステムボードモジュールに接続されているクロスバユニットに接続されたシステムボードモジュールのうちの、前記パーティションID識別手段の判別結果に鑑みて同一パーティションに属していない少なくとも三つのシステムボードモジュールの少なくとも一通りの組み合わせについて、前記同一パーティションに属していない少なくとも三つのシステムボードモジュールのうちの二つのシステムボードモジュールが前記二クロスバユニット間直接競合パーティション検出手段によってひとつのクロスバユニットを介して直接競合していると判定された場合に、前記同一パーティションに属していない少なくとも三つのシステムボードモジュールのうちの前記二つのシステムボードモジュールのうちの少なくとも一方が、前記同一パーティションに属していない少なくとも三つのシステムボードモジュールのうちの前記二つのシステムボードモジュール以外のいずれかのシステムボードモジュールと、前記ひとつのクロスバユニットとは別のクロスバユニットを介して直接競合であると前記二クロスバユニット間直接競合パーティション検出手段によって判定されたときに、前記同一パーティションに属していない少なくとも三つのシステムボードモジュールの組み合わせを間接競合であると判定する、多クロスバユニット間間接競合パーティション検出手段
をさらに含むことを特徴とする、請求項４記載のパーティションプライオリティ制御装置。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/JP2006/303805 WO2007099618A1 (ja) | 2006-02-28 | 2006-02-28 | パーティションプライオリティ制御システムおよび方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2007099618A1 JPWO2007099618A1 (ja) | 2009-07-16 |
| JP5051121B2 true JP5051121B2 (ja) | 2012-10-17 |
Family
ID=38458742
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008502605A Expired - Fee Related JP5051121B2 (ja) | 2006-02-28 | 2006-02-28 | パーティションプライオリティ制御システムおよび方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7752378B2 (ja) |
| JP (1) | JP5051121B2 (ja) |
| WO (1) | WO2007099618A1 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1830268B1 (en) * | 2006-03-03 | 2019-05-08 | STMicroelectronics (Research & Development) Limited | Multiple purpose integrated circuit |
| WO2008146338A1 (ja) * | 2007-06-01 | 2008-12-04 | Fujitsu Limited | 情報処理装置及び情報処理装置の再構成方法 |
| WO2009147716A1 (ja) * | 2008-06-02 | 2009-12-10 | 富士通株式会社 | データ処理システム、データ処理方法およびデータ処理プログラム |
| EP2416255A4 (en) * | 2009-03-30 | 2012-12-05 | Fujitsu Ltd | DEVICE, SYSTEM AND METHOD FOR CONTROLLING DATA TRANSFER |
| JP5347772B2 (ja) | 2009-07-01 | 2013-11-20 | 富士通株式会社 | 転送速度設定方法、データ転送装置及び情報処理システム |
| US9229884B2 (en) | 2012-04-30 | 2016-01-05 | Freescale Semiconductor, Inc. | Virtualized instruction extensions for system partitioning |
| US9152587B2 (en) | 2012-05-31 | 2015-10-06 | Freescale Semiconductor, Inc. | Virtualized interrupt delay mechanism |
| US9436626B2 (en) | 2012-08-09 | 2016-09-06 | Freescale Semiconductor, Inc. | Processor interrupt interface with interrupt partitioning and virtualization enhancements |
| US9442870B2 (en) * | 2012-08-09 | 2016-09-13 | Freescale Semiconductor, Inc. | Interrupt priority management using partition-based priority blocking processor registers |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001167069A (ja) * | 1999-12-13 | 2001-06-22 | Fujitsu Ltd | マルチプロセッサシステム及びデータ転送方法 |
| JP2003196254A (ja) * | 2001-09-25 | 2003-07-11 | Sun Microsyst Inc | システム内の１つまたは複数のドメインの管理 |
| JP2005122229A (ja) * | 2003-10-14 | 2005-05-12 | Hitachi Ltd | 計算機システム |
| JP2006040275A (ja) * | 2004-07-23 | 2006-02-09 | Hewlett-Packard Development Co Lp | パーティション化可能コンピュータにおけるパーティションへの資源割り振り |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4843541A (en) * | 1987-07-29 | 1989-06-27 | International Business Machines Corporation | Logical resource partitioning of a data processing system |
| US6910108B2 (en) * | 2002-01-09 | 2005-06-21 | International Business Machines Corporation | Hardware support for partitioning a multiprocessor system to allow distinct operating systems |
-
2006
- 2006-02-28 WO PCT/JP2006/303805 patent/WO2007099618A1/ja active Application Filing
- 2006-02-28 JP JP2008502605A patent/JP5051121B2/ja not_active Expired - Fee Related
-
2008
- 2008-08-28 US US12/200,247 patent/US7752378B2/en not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001167069A (ja) * | 1999-12-13 | 2001-06-22 | Fujitsu Ltd | マルチプロセッサシステム及びデータ転送方法 |
| JP2003196254A (ja) * | 2001-09-25 | 2003-07-11 | Sun Microsyst Inc | システム内の１つまたは複数のドメインの管理 |
| JP2005122229A (ja) * | 2003-10-14 | 2005-05-12 | Hitachi Ltd | 計算機システム |
| JP2006040275A (ja) * | 2004-07-23 | 2006-02-09 | Hewlett-Packard Development Co Lp | パーティション化可能コンピュータにおけるパーティションへの資源割り振り |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2007099618A1 (ja) | 2007-09-07 |
| US7752378B2 (en) | 2010-07-06 |
| JPWO2007099618A1 (ja) | 2009-07-16 |
| US20080320272A1 (en) | 2008-12-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5051121B2 (ja) | パーティションプライオリティ制御システムおよび方法 | |
| EP1197870B1 (en) | Method and apparatus for unique address assignment, node self-identification and topology mapping for a direct acyclic graph | |
| US7336622B1 (en) | Method and system for resolving switch number conflicts in a stackable switch system | |
| US5210871A (en) | Interprocessor communication for a fault-tolerant, mixed redundancy distributed information processing system | |
| GB1593404A (en) | Logic circuitry for use in a computer | |
| US6876558B1 (en) | Method and apparatus for identifying content addressable memory device results for multiple requesting sources | |
| EP2297905B1 (en) | Cascaded memory tables for searching | |
| US20050254491A1 (en) | System for and method of providing a header and a trailer in data packets | |
| KR20100029016A (ko) | 가용 레인 지정 방법, 시스템 및 회로 | |
| JP2000194682A (ja) | 信号通信装置、多重バス制御装置、および多重バス制御用ｌｓｉ | |
| JPH05241947A (ja) | 分散クロスバー・スイッチ・アーキテクチャにおける交換接続の配列。 | |
| CN105430052B (zh) | 一种用于集群系统的仲裁方法和装置 | |
| JP5535471B2 (ja) | マルチパーティション・コンピュータシステム、障害処理方法及びそのプログラム | |
| Bhuyan | Analysis of interconnection networks with different arbiter designs | |
| CN112751724A (zh) | 检测链路状态的方法及装置 | |
| WO2018155271A1 (ja) | 電池モジュール、制御方法、プログラム、及び情報処理システム | |
| US11082325B2 (en) | Communication control method and information processing apparatus | |
| US7000049B1 (en) | Systems and methods for reliably selecting bus mastership in a fault tolerant manner | |
| JP2000269988A (ja) | 同報通信データ転送システム | |
| US6938078B1 (en) | Data processing apparatus and data processing method | |
| KR101476585B1 (ko) | 다중화 기기간 데이터 선별을 위한 시리얼 버스 프로토콜 구현 방법 및 장치 | |
| JPH01117543A (ja) | アクセス制御装置 | |
| SU783781A2 (ru) | Устройство обмена данными | |
| KR100250474B1 (ko) | 크로스바 라우팅 스위치의 전역 제어 장치 및 그 방법 | |
| KR840005230A (ko) | 데이타 처리 시스템에 있어서의 악세스 요구 제어장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110607 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110704 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120410 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120601 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120626 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120709 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150803 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |