JP5347772B2 - 転送速度設定方法、データ転送装置及び情報処理システム - Google Patents

転送速度設定方法、データ転送装置及び情報処理システム Download PDF

Info

Publication number
JP5347772B2
JP5347772B2 JP2009157287A JP2009157287A JP5347772B2 JP 5347772 B2 JP5347772 B2 JP 5347772B2 JP 2009157287 A JP2009157287 A JP 2009157287A JP 2009157287 A JP2009157287 A JP 2009157287A JP 5347772 B2 JP5347772 B2 JP 5347772B2
Authority
JP
Japan
Prior art keywords
partition
configuration
data transfer
setting
connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009157287A
Other languages
English (en)
Other versions
JP2011013919A (ja
Inventor
雄次 金野
洋征 和田
祐美 福村
浩 村上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2009157287A priority Critical patent/JP5347772B2/ja
Priority to US12/824,458 priority patent/US8769142B2/en
Publication of JP2011013919A publication Critical patent/JP2011013919A/ja
Application granted granted Critical
Publication of JP5347772B2 publication Critical patent/JP5347772B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/64—Hybrid switching systems
    • H04L12/6418—Hybrid transport

Description

本発明は、転送速度設定方法、データ転送装置及び情報処理システムに関する。
複数の演算処理装置としてのＣＰＵ（Central Processing Unit）がメモリ空間を共有する情報処理システムとしてのマルチプロセッサシステムでは、キャッシュコンシステンシ（Cache Consistency：キャッシュメモリが保持する内容の一貫性）を保つ必要がある。つまり、各瞬間にメモリ空間の各領域が保持する内容が、どのＣＰＵから見ても同一である必要がある。各ＣＰＵがメモリ内容を必要に応じてキャッシュして保持しているので、キャッシュコンシステンシを保証するために各ＣＰＵ間でデ−タ転送を行う際のコマンドパケットによる要求は、全てのＣＰＵに対してブロ−ドキャスト転送を行う。このようにブロ−ドキャスト転送されたパケットの到着順を保証するためには、転送先である全タ−ゲットノードにパケットが同時に到着する必要がある。又、ＣＰＵ間のデ−タ転送を中継する機能を有するデータ転送装置としてのクロスバ装置に対しては、効率の高いデ−タ転送を行う要望がある。
図１は、一般的なマルチプロセッサシステムの構成の一例を示すブロック図である。この例では、マルチプロセッサシステムは、複数のシステムボード（ＳＢ：System Board）１−００〜１−１５（ＳＢ００〜ＳＢ１５）と、システムボード１−００〜１−１５間のデータ転送を中継する複数のクロスバ（ＸＢ：Crossbar）装置２−００，２−１０，２−２０，２−３０（ＸＢ００，ＸＢ１０，ＸＢ２０，ＸＢ３０）を有するサーバシステムを形成する。各システムボード１−００〜１−１５は、ＣＰＵ、メモリ及びシステムコントロ−ラ（ＳＣ：System Controller）を有するが、このような構成自体は周知であるため図１における図示は省略する。
この例では、システムボード１−００〜１−０７及びクロスバ装置２−００，２−１０は同じ筐体３−０内に搭載されている。又、システムボード１−０８〜１−１５及びクロスバ装置２−２０，２−３０は同じ筐体３−１内に搭載されている。筐体３−０内のクロスバ装置２−００，２−１０は、筐体３−１内のクロスバ装置２−２０，２−３０とケーブル等の接続部４により接続されている。
図２は、従来のクロスバ装置の構成の一例を示すブロック図である。図２では説明の便宜上、クロスバ装置２−００の構成のみを示すが、図１のクロスバ装置２−１０，２−２０，２−３０の構成もクロスバ装置２−００と同様で良い。クロスバ装置２−００は、図２に示す如く接続されたバッファ部２１、出力パケット選択部２２，２７、時間差調整部２３，２５、及び同期分配部２６を有する。
バッファ部２１は、クロスバ装置２−００が接続されているシステムボード１−００〜１−０３に対応させて４個設けられており、システムボード１−００〜１−０３からのブロードキャスト（ＢＣ：BroadCast）コマンドを保持する。
出力パケット選択部２２は、バッファ部２１に保持されたＢＣコマンドを、運用管理部１１、即ち、ファームウェアからのパーティション構成判定情報に基づいて転送が必要であると特定された同じ筐体３−０内のクロスバ装置２−１０、及び／又は、異なる筐体３−１内のクロスバ装置２−２０，２−３０へ転送する。運用管理部１１（即ち、ファ−ムウェア）は、サーバシステムを形成している装置に関する情報に基づいてパーティション構成を判定してパーティション構成判定情報を出力すると共に、パーティション構成判定情報に応じたレジスタ設定情報を出力する。クロスバ装置２−００は、この例では１６個のシステムボード１−００〜１−１５に対するパーティション構成、即ち、パーティションを識別する。パーティションＩＤに対するパーティション構成判定情報を運用管理部１１から設定されて出力パケット選択部２２内に保持しており、クロスバ装置２−００が接続されているシステムボード１−００〜１−０３とパーティションＩＤが等しいシステムボードに接続されているクロスバ装置に対してＢＣコマンドを転送する。後述するように、クロスバ装置２−００は、ＢＣコマンド送信元ＳＢのパーティション情報を判定し、パーティションＰ２を示す場合はクロスバ装置２−１０に対してＢＣコマンドを転送し、パーティションＰ３の場合はクロスバ装置２−１０，２−２０，２−３０に対してＢＣコマンドを転送する。
時間差調整部２３は、セレクタ２３０及びバッファ２３１を有し、バッファ部２１に保持されたＢＣコマンド及び運用管理部１１、即ち、ファームウェアからのレジスタ設定情報が入力される。時間差調整部２３は、システムボード１−００〜１−０３に対応させて４個設けられている。時間差調整部２３は、バッファ部２１からのＢＣコマンドを受け取り、ＢＣコマンドを全てのターゲットノード、即ち、ターゲットシステムボードに同時に到着させるため、運用管理部１１からのレジスタ設定情報に応じてセレクタ２３０を切り替えて予め設定された遅延時間だけ遅らせてからＢＣコマンドを後述する同期分配部２６へ出力する。単一筐体内でクロスバ装置間の接続が無い場合には、時間差調整部２３のバッファ２３１は運用管理部１１からのレジスタ設定情報に応じてセレクタ２３０を切り替えることでバイパスされる。又、クロスバ装置２−００とクロスバ装置２−１０との間の転送に合わせる場合は遅延時間が１τに設定され、クロスバ装置２−００とクロスバ装置２−２０又はクロスバ装置２−３０との間の転送に合わせる場合は遅延時間が２τに設定される。時間差調整部２３のバッファ２３１がリングバッファで形成されている場合、前者の場合にはリングバッファのポインタを１τ毎にインクリメントし、後者の場合はリングバッファのポインタを２τ毎にインクリメントする。
バッファ部２１、出力パケット選択部２２及び時間差調整部２３は、ＬＢＣ（Local BroadCast）制御部２８を形成する。
ＧＢＣ（Global BroadCast）制御部２９は、ＬＢＣ制御部２８及びクロスバ装置２−１０，２−２０，２−３０から受け取ったＢＣコマンドをタ−ゲットシステムボ−ドに出力する。ＧＢＣ制御部２９は、時間差調整部２５、同期分配部２６及び出力パケット選択部２７で形成される。
時間差調整部２５は、セレクタ２５０、バッファ２５１を有し、クロスバ装置２−１０，２−２０，２−３０から到来したＢＣコマンド及び運用管理部１１、即ち、ファームウェアからのレジスタ設定情報が入力される。時間差調整部２５は、ＢＣコマンドを全タ−ゲットシステムボ−ドに同時に到着させるために、クロスバ装置２−１０からのＢＣコマンドはレジスタ設定情報に応じてセレクタ２５０を切り替えることでバッファ２５１を経由させて同期分配部２６へ出力し、クロスバ装置２−２０，２−３０からのＢＣコマンドは同期分配部２６へ出力することで、異なる転送速度のパスを経由したＢＣコマンドの転送時間を合わせる。又、図１においてクロスバ装置間の接続が無いモデルＭ１の場合及びクロスバ装置２−２０，２−３０が無いモデルＭ２の場合には、時間差調整部２５のバッファ２５１は運用管理部１１からのレジスタ設定情報に応じてセレクタ２５０を切り替えることでバイパスされる。図１において、モデルＭ３の場合はクロスバ装置２−１０，２−２０，２−３０，２−４０間の接続が有る。
同期分配部２６は、各クロスバ装置２−００，２−１０，２−２０，２−３０のＬＢＣ部２８から送られてくるＢＣコマンドを受信し、パ−ティション範囲内で同期させて各ターゲットシステムボードに分配する。同期分配部２６は、ＢＣコマンドを同期させて各システムボード１−００〜１−０３に分配するために、システムボード１−００〜１−０３に対応させて４個設けられている。
同期分配部２６が出力するＢＣコマンドは、出力パケット選択部２７により選択されて対応するシステムボード１−００〜１−０３に入力される。出力パケット選択部２７は、対応するシステムボード１−００〜１−０３に対応させて４個設けられている。
尚、クロスバ装置が処理するコマンドはＢＣコマンドのみではない。ピアツーピア（ＰＰ：Peer-to-Peer）のパケットも同じクロスバ装置を通過させて良い。出力パケット選択部２７はＢＣコマンドパケットとこれらピアツーピア等の他の種類のパケットから、出力するパケットを選択する機能を持つ。
図１及び図２において、クロスバ装置２−００，２−１０間、及びクロスバ装置２−２０，２−３０間は、同一筺体内で接続されている（即ち、筐体内接続である）。一方、クロスバ装置２−００，２−２０間、クロスバ装置２−００，２−３０間、クロスバ装置２−１０，２−２０間、及びクロスバ装置２−１０，２−３０間は、異なる筐体３−０，３−１間の接続部４を介した接続（即ち、筐体間接続）であるため、接続に用いるバスの転送速度は筐体内接続に比べて遅い。つまり、例えば図１に示すクロスバ装置２−００が有する３つのインタフェースｘｂ１，ｘｂ２，ｘｂ３のうち、インタフェースｘｂ１は速い転送速度に設定可能であるが、インタフェースｘｂ２，ｘｂ３は遅い転送速度にしか設定できない。又、同一筐体内に筐体内接続がある場合の転送速度は、筐体内接続が無い場合と比べて遅い。
このように、図１に示す如きサ−バシステムにおいて、一般的には筐体内接続に比べて筐体間接続の伝送性能は低い。この例では、筐体間接続に用いるバスの転送速度は、筐体内接続の半分の速度に設定されている。このため、ＢＣコマンドを転送先である全タ−ゲットノードに同時に到着させるためには、ブロードキャスト転送速度は筐体内接続においても筐体間接続の場合と同じ遅い転送速度に設定する必要がある。
しかし、複数のパ−ティションを筐体内に閉じるように設定した場合、筐体間は接続されているものの、実際には筐体間のデ−タ転送が行われないパ−ティション構成もあり得る。１つの本体装置を複数の独立したシステムに分割して運用する機能（パ−ティショニング機能）により、本体装置内のリソ−スを業務負荷や処理量等に応じて任意に割り当てることができ、この分割した個々のシステムのことをパーティションと言う。例えば、図１に二点鎖線、破線及び一点鎖線で示すパーティションＰ１，Ｐ２，Ｐ３のようなパ−ティション構成のうち、パーティションＰ１，Ｐ２の場合は筐体間のＢＣコマンド転送が行われない。しかし、従来は、パーティションＰ１，Ｐ２，Ｐ３のようなパーティション構成にかかわらず、全てのクロスバ装置間のインタフェ−スに対して遅い転送速度が設定されている。このように、単体の筐体内の転送の場合と比較すると、複数の筐体を接続したパ−ティション構成もあり得る場合には、筐体間接続を想定して転送速度が設定されるため、ブロ−ドキャスト転送速度が筐体内の転送の場合の半分に低下してしまう。
サーバシステムの稼動中にブロードキャスト転送速度の設定変更を行うには、サーバシステムの各装置内の処理中のパケットを一度クリアして、何も処理が行われていない状態、即ち、サスペンド状態にしてからブロードキャスト転送速度の設定を変更する必要があり、制御が複雑になる。このため、従来は筐体間の転送時のブロードキャスト転送速度が固定的に設定されていた。
特開２０００−２５９５４２号公報 特開平６−３１４２５５号公報
従来のサーバシステムでは、ブロードキャスト転送速度が筐体間の転送速度、即ち、サーバシステム内で最も遅い転送速度に固定的に設定されているため、ブロードキャスト転送速度を向上することが難しいという問題があった。
そこで、本発明は、ブロードキャスト転送速度を向上可能な転送速度設定方法、データ転送装置及び情報処理システムを提供することを目的とする。
本発明の一観点によれば、複数個の筐体を有し、各筐体内にはプロセッサを有する情報処理装置が１又は複数個のデータ転送装置を介して接続された情報処理システムにおける転送速度設定方法であって、前記情報処理システムを複数の独立したシステムに分割して運用するパーティションが筐体内のデータ転送装置間の接続が無く筐体間接続も無い第１の構成、筐体内のデータ転送装置間の接続が有り筐体間接続が無い第２の構成、或いは、筐体内のデータ転送装置間の接続が有り筐体間接続が有る第３の構成であるかを判定し、前記判定の結果、前記パーティションが前記第１の構成の場合、前記パーティションに含まれる各データ転送装置内のブロードキャスト転送速度を第１の速度に設定し、前記判定の結果、前記パーティションが前記第２の構成の場合、前記パーティションに含まれる各データ転送装置内のブロードキャスト転送速度を前記第１の速度より遅い第２の速度に設定し、前記判定の結果、前記パーティションが前記第３の構成の場合、前記パーティションに含まれる各データ転送装置内のブロードキャスト転送速度を前記第２の速度より遅い第３の速度に設定する転送速度設定方法が提供される。
本発明の一観点によれば、複数の筐体を有する情報処理システムの複数のノードを接続するデータ転送装置であって、前記データ転送装置は、複数のノードと共に１個の筐体内に設けられており、前記情報処理システムを複数の独立したシステムに分割して運用する前記データ転送装置が含まれるパーティションの構成を判定する判定手段と、前記判定手段により判定されたパーティションの構成に応じて前記データ転送装置内のブロードキャスト転送速度を設定する設定手段を備え、前記パーティションは、前記１個の筐体内で前記データ転送装置と他のデータ転送装置間の接続が無く前記１個の筐体と他の筐体間の接続も無い第１の構成、前記１個の筐体内で前記データ転送装置と前記他のデータ転送装置間の接続が有り前記１個の筐体と前記他の筐体間の接続が無い第２の構成、及び前記１個の筐体内で前記データ転送装置と前記他のデータ転送装置間の接続が有り前記１個の筐体と前記他の筐体間の接続が有る第３の構成を含み、前記設定手段は、前記判定手段の判定の結果、前記パーティションが前記第１の構成の場合は前記ブロードキャスト転送速度を第１の速度に設定し、前記第２の構成の場合は前記ブロードキャスト転送速度を前記第１の速度より遅い第２の速度に設定し、前記第３の構成の場合は前記ブロードキャスト転送速度を前記第２の速度より遅い第３の速度に設定するデータ転送装置が提供される。
本発明の一観点によれば、上記のデータ転送装置と、プロセッサを有する複数個の情報処理装置とを備え、前記複数個の情報処理装置は、前記データ転送装置に接続され前記ノードとして機能する情報処理システムが提供される。
開示の転送速度設定方法、データ転送装置及び情報処理システムによれば、ブロードキャスト転送速度を向上することが可能となる。
一般的なマルチプロセッサシステムの構成の一例を示すブロック図である。 従来のクロスバ装置の構成の一例を示すブロック図である。 本発明の一実施例におけるマルチプロセッサシステムの構成の一例を示すブロック図である。 クロスバ装置の構成の一例を示すブロック図である。 出力パケット選択部の構成の一例を示すブロック図である。 静的設定変更処理を説明するフローチャートである。 パーティション構成制御レジスタに設定されるパーティション構成情報を説明する図である。 動的設定変更処理を説明するフローチャートである。 一実施例における各パ−ティション構成に応じたクロスバ装置の設定を説明する図である。 構成制御レジスタの設定内容を説明する図である。 本発明の他の実施例における筐体の構造を示すブロック図である。
開示の転送速度設定方法、データ転送装置及び情報処理システムでは、パーティション構成に基づいてブロードキャスト転送速度を設定する。このため、パーティション内に筐体間接続が無い場合には、パーティション内に筐体間接続がある場合と比べてブロードキャスト転送速度を速く設定することができ、ブロードキャスト転送速度を向上可能となる。
以下に、開示の転送速度設定方法、データ転送装置及び情報処理システムの各実施例を図面と共に説明する。
図３は、本発明の一実施例における情報処理システムとしてのマルチプロセッサシステムの構成の一例を示すブロック図である。図３中、図１と同一部分には同一符号を付し、その詳細な説明は省略する。
図３に示すように、マルチプロセッサシステムは、複数のシステムボード（ＳＢ：System Board）１−００〜１−１５（ＳＢ００〜ＳＢ１５）と、システムボード１−００〜１−１５間のデータ転送を中継するデータ転送装置としての複数のクロスバ（ＸＢ：Crossbar）装置３２−００，３２−１０，３２−２０，３２−３０（ＸＢ００，ＸＢ１０，ＸＢ２０，ＸＢ３０）を有するサーバシステムを形成する。各システムボード１−００〜１−１５は、ＣＰＵ、メモリ及びシステムコントロ−ラ（ＳＣ：System Controller）を有する情報処理装置であるが、このような構成自体は周知であるため図３における図示は省略する。
この例では、システムボード１−００〜１−０７及びクロスバ装置３２−００，３２−１０は同じ筐体３３−０内に搭載されている。又、システムボード１−０８〜１−１５及びクロスバ装置３２−２０，３２−３０は同じ筐体３３−１内に搭載されている。筐体３３−０内のクロスバ装置３２−００，３２−１０は、筐体３３−１内のクロスバ装置３２−２０，３２−３０とケーブル等の接続部４により接続されている。
尚、説明の便宜上、筐体が２個の場合を例にとって説明するが、筐体の数は２個以上であれば良いことは言うまでもない。
図４は、クロスバ装置の構成の一例を示すブロック図である。図４中、図２と同一部分には同一符号を付し、その詳細な説明は省略する。図４では説明の便宜上、クロスバ装置３２−００の構成のみを示すが、図３のクロスバ装置３２−１０，３２−２０，３２−３０の構成もクロスバ装置３２−００と同様で良い。クロスバ装置３２−００は、図４に示す如く接続されたバッファ部２１、出力パケット選択部４２，２７、時間差調整部２３，２５、及び同期分配部２６を有する。
バッファ部２１は、クロスバ装置３２−００が接続されているシステムボード１−００〜１−０３に対応させて４個設けられており、システムボード１−００〜１−０３からのブロードキャスト（ＢＣ：BroadCast）コマンドを保持する。
出力パケット選択部４２は、バッファ部２１に保持されたＢＣコマンドを、運用管理部４１、即ち、ファームウェアからのパーティション構成情報に基づいて転送が必要であると特定された同じ筐体３３−０内のクロスバ装置３２−１０、及び／又は、異なる筐体３３−１内のクロスバ装置３２−２０，３２−３０へ転送する。運用管理部４１は、周知のプロセッサにより形成可能である。クロスバ装置３２−００は、この例では１６個のシステムボード１−００〜１−１５に対するパーティション構成、即ち、パーティションを識別するパーティションＩＤを出力パケット選択部４２内に保持しており、クロスバ装置３２−００が接続されているシステムボード１−００〜１−０３とパーティションＩＤが等しいシステムボードに接続されているクロスバ装置に対してＢＣコマンドを転送する。後述するように、クロスバ装置３２−００は、パーティション構成情報がパーティションＰ２を示す場合はクロスバ装置３２−１０に対してＢＣコマンドを転送し、パーティションＰ３の場合はクロスバ装置３２−１０，３２−２０，３２−３０に対してＢＣコマンドを転送する。
更に、出力パケット選択部４２は、運用管理部４１からのパーティション構成情報に基づいて、時間差調整部２３，２５のレジスタ設定を行うレジスタ設定情報を生成出力する。出力パケット選択部４２の動作の詳細については後述するが、出力パケット選択部４２は、パーティション構成を識別するパーティション構成情報に基づいてブロードキャスト転送速度を設定する設定手段として機能する。
時間差調整部２３は、セレクタ２３０及びバッファ２３１を有し、バッファ部２１に保持されたＢＣコマンド及び出力パケット選択部４２からのレジスタ設定情報が入力される。時間差調整部２３は、システムボード１−００〜１−０３に対応させて４個設けられている。時間差調整部２３は、バッファ部２１からのＢＣコマンドを受け取り、ＢＣコマンドを全てのターゲットノード、即ち、ターゲットシステムボードに同時に到着させるため、出力パケット選択部４２からのレジスタ設定情報に応じてセレクタ２３０を切り替えることで予め設定された遅延時間だけ遅らせてからＢＣコマンドを後述する同期分配部２６へ出力する。図３においてクロスバ装置間の接続が無いモデルＭ１の場合及びクロスバ装置３２−２０，３２−３０が無いモデルＭ２の場合には、時間差調整部２３のバッファ２３１は出力パケット選択部４２からのレジスタ設定情報に応じてセレクタ２３０を切り替えることでバイパスされる。図３において、モデルＭ３の場合はクロスバ装置３２−１０，３２−２０，３２−３０，３２−４０間の接続が有る。又、クロスバ装置３２−００とクロスバ装置３２−１０との間の転送に合わせる場合は遅延時間が１τに設定され、クロスバ装置３２−００とクロスバ装置３２−２０又はクロスバ装置３２−３０との間の転送に合わせる場合は遅延時間が２τに設定される。時間差調整部２３のバッファ２３１がリングバッファで形成されている場合、前者の場合にはリングバッファのポインタを１τ毎にインクリメントし、後者の場合はリングバッファのポインタを２τ毎にインクリメントする。
バッファ部２１、出力パケット選択部４２及び時間差調整部２３は、ＬＢＣ（Local BroadCast）制御部４８を形成する。
ＧＢＣ（Global BroadCast）制御部２９は、ＬＢＣ制御部２８及びクロスバ装置３２−１０，３２−２０，３２−３０から受け取ったＢＣコマンドをタ−ゲットシステムボ−ドに出力する。ＧＢＣ制御部２９は、時間差調整部２５、同期分配部２６及び出力パケット選択部２７で形成される。
時間差調整部２５は、バッファ２５１を有し、クロスバ装置３２−１０〜３２−３０から到来したＢＣコマンド及び出力パケット選択部４２からのレジスタ設定情報が入力される。時間差調整部２５は、ＢＣコマンドを全タ−ゲットシステムボ−ドに同時に到着させるために、クロスバ装置３２−１０からのＢＣコマンドはレジスタ設定情報に応じてセレクタ２５０を切り替えることでバッファ２５１を経由させて同期分配部２６へ出力し、クロスバ装置３２−２０，３２−３０からのＢＣコマンドは同期分配部２６へ出力することで、異なる転送速度のパスを経由したＢＣコマンドの転送時間を合わせる。又、クロスバ装置間の接続が無い場合には、時間差調整部２５のバッファ２５１は出力パケット選択部４２からのレジスタ設定情報に応じてセレクタ２５０を切り替えることでバイパスされる。時間差調整部２５は、時間差調整部２３と共に、レジスタ設定情報に基づいて各システムボード（即ち、ノード）からのコマンドの遅延時間を調整する時間差調整手段として機能する。
同期分配部２６は、各クロスバ装置３２−００，３２−１０，３２−２０，３２−３０のＬＢＣ部２８から送られてくるＢＣコマンドを受信し、パ−ティション範囲内で同期させて各ターゲットシステムボードに分配する。同期分配部２６は、ＢＣコマンドを同期させて各システムボード１−００〜１−０３に分配するために、システムボード１−００〜１−０３に対応させて４個設けられている。
同期分配部２６が出力するＢＣコマンドは、出力パケット選択部２７により選択されて対応するシステムボード１−００〜１−０３に入力される。出力パケット選択部２７は、対応するシステムボード１−００〜１−０３に対応させて４個設けられている。
尚、クロスバ装置が処理するコマンドはＢＣコマンドのみではない。ピアツーピア（ＰＰ：Peer-to-Peer）のパケットも同じクロスバ装置を通過させて良い。出力パケット選択部２７はＢＣコマンドパケットとこれらピアツーピア等の他の種類のパケットから、出力するパケットを選択する機能を持つ。
図３及び図４において、クロスバ装置３２−００，３２−１０間、及びクロスバ装置３２−２０，３２−３０間は、同一筺体内で接続されている（即ち、筐体内接続である）。一方、クロスバ装置３２−００，３２−２０間、クロスバ装置３２−００，３２−３０間、クロスバ装置３２−１０，３２−２０間、及びクロスバ装置３２−１０，３２−３０間は、異なる筐体３３−０，３３−１間の接続部４を介した接続（即ち、筐体間接続）であるため、接続に用いるバスの転送速度は筐体内接続に比べて遅い。つまり、例えば図３に示すクロスバ装置３２−００が有する３つのインタフェースｘｂ１，ｘｂ２，ｘｂ３のうち、インタフェースｘｂ１は速い転送速度に設定可能であるが、インタフェースｘｂ２，ｘｂ３は遅い転送速度にしか設定できない。又、同一筐体内に筐体内接続がある場合の転送速度は、筐体内接続が無い場合と比べて遅い。
このように、図３に示す如きサ−バシステムにおいて、筐体内接続に比べて筐体間接続の伝送性能は低い。この例では、筐体間接続に用いるバスの転送速度は、筐体内接続の半分の速度に設定されている。このため、ＢＣコマンドを転送先である全タ−ゲットノードに同時に到着させるためには、ブロードキャスト転送速度は筐体内接続においても筐体間接続の場合と同じ遅い転送速度に設定する必要がある。しかし、複数のパ−ティションを筐体内に閉じるように設定した場合、筐体間は接続されているものの、実際には筐体間のデ−タ転送が行われないパ−ティション構成もあり得る。例えば、図３に一点鎖線、破線及び二点鎖線で示すパーティションＰ１，Ｐ２，Ｐ３のようなパ−ティション構成のうち、パーティションＰ１，Ｐ２の場合は筐体間のＢＣコマンド転送が行われない。
そこで、本実施例では、出力パケット選択部４２が運用管理部４１からのパーティション構成情報に基づいて各時間差調整部２３，２５にレジスタ設定情報を出力することにより、パーティション構成に基づいてブロードキャスト転送速度を設定する。このため、パーティション内に筐体間接続が無い場合には、パーティション内に筐体間接続がある場合と比べてブロードキャスト転送速度を速く設定することができ、ブロードキャスト転送速度を向上可能となる。この結果、パーティション構成によっては、従来と比べてブロ−ドキャスト転送のスル−プットが改善できる。又、筐体間を跨がない構成でクロスバ装置間の接続があるパーティション構成の場合も、本実施例によればサーバシステムのブロ−ドキャスト転送性能が改善できる。更に、ブロ−ドキャスト転送速度は、従来のように固定的に設定されるのではなく、パ−ティション構成に基づいて設定されるので、ブロ−ドキャスト転送速度の変更は、サーバシステムが稼働中のパ−ティション変更時であっても可能である。
図５は、出力パケット選択部４２の構成の一例を示すブロック図である。出力パケット選択部４２は、図５に示す如く接続されたレジスタ設定インタフェース４２１、パーティション構成制御レジスタ４２２、パーティション構成判定部４２３、時間差調整制御部４２４、及び構成制御レジスタ４２５を有する。出力パケット選択部４２は、以下に説明する手順で運用管理部４１から通知されるパーティション構成情報に応じて時間差調整部２３，２５に対してバッファ２３１，２５１による待ち合わせの要否を指示することで、クロスバ装置間のブロードキャスト転送速度を変更する。
パ−ティション構成の判定は、出力パケット選択部４２内のパ−ティション構成判定部４２３で行われる。パーティション構成の判定自体は、図１に示す従来のサーバシステムの運用管理部１１が実行するパーティション構成の判定と同様に行うことができる。パ−ティション構成判定部４２３は、１６個のシステムボ−ド（ＳＢ）のパ−ティションＩＤを比較することにより、サーバシステムのパ−ティション構成を把握し、本実施例では、サーバシステムのパワーオン（Power On）前のパワーオフ（Power Off）状態でパ−ティション構成に応じてブロードキャスト転送速度の変更を行う静的設定変更、或いは、サーバシステムのパワーオン時に動的再構成（ＤＲ：Dynamic Reconfiguration）のタイミングでパ−ティション構成に応じてブロードキャスト転送速度の変更を行う動的設定変更を実行する。ＤＲとは、サーバシステムのオペレ−ティングシステム（ＯＳ：Operating System）を停止することなく、プロセッサ、メモリ、入出力（Ｉ／Ｏ：Input and Output）デバイス等のハ−ドウェアリソ−スを追加したり削除できる周知の技術である。ＤＲによる構成変更を行う際、クロスバ装置はサーバシステムをサスペンド状態にする。
図６は、静的設定変更処理を説明するフローチャートである。先ず、ステップＳ１では、出力パケット選択部４２が属するクロスバ装置（この例ではクロスバ装置３２−００）を、このクロスバ装置を介したパケット通信が行われていない状態にする。具体的には、運用管理部４１がサーバシステムを電源オフ（Power Off）状態に設定する。次に、ステップＳ２では、運用管理部４１からのパーティション構成情報をレジスタ設定インタフェース４２１を介してパーティション構成制御レジスタ４２２に設定する。
図７は、パーティション構成制御レジスタ４２２に設定されるパ−ティション構成情報を説明する図である。各クロスバ装置３２−００，３２−１０，３２−２０，３２−３０のパーティション構成制御レジスタ４２２には、運用管理部４１からのパーティション構成情報が設定される。この例では、パーティション構成制御レジスタ４２２には１６個のシステムボ−ド（ＳＢ）、即ち、ＳＢｘｘ（ｘｘ＝００〜１５）のパ−ティションＩＤ（SBxx_PAR_ID）がパーティション構成情報として保持される。
ステップＳ３では、パーティション構成判定部４２３がパーティション構成制御レジスタ４２２の設定内容から筐体内接続や筐体を跨ぐ筐体間接続を含むパーティションの有無を判定する。ステップＳ３の判定の結果、筐体内のクロスバ装置間の接続が無く筐体間接続も無い場合には処理がステップＳ４へ進み、筐体内のクロスバ装置間の接続が有り筐体間接続が無い場合には処理がステップＳ５へ進み、筐体内のクロスバ装置間の接続が有り筐体間接続が有る場合には処理がステップＳ６へ進む。ステップＳ４，Ｓ５，Ｓ６では、パーティション構成判定部４２３が判定結果を時間差調整制御部４２４へ通知する。
時間差調整制御部４２４は、パーティション構成判定部４２３からの通知を受けて現在のパーティション構成と使用するバッファ２３１，２５１を構成制御レジスタ４２５に設定する。この例では、時間差調整制御部４２４は、パーティション構成判定部４２３からの選択指示XBy_SEL_ENBが有効であると、ステップＳ６でモデルＭ３相当の設定MODEL[1:0]="1x", BUF1=1, BUF2=1を出力する（y=2,3）。そうではなく選択指示XB1_SEL_ENBが有効であると、ステップＳ５でモデルＭ２相当の設定MODEL[1:0]="01", BUF1=1, BUF2=0を出力する。前者、後者のどちらでもなく、選択指示XB0_SEL_ENBが有効であると、ステップＳ４でモデルＭ１相当の設定MODEL[1:0]="00", BUF1=0, BUF2=0を出力する。ここで、BUF1は時間差調整部２３のバッファ２３１の設定であり、例えばBUF1=0はバッファ２３１を経由しないバイパス設定を示し、BUF1=1はバッファ２３１を経由する設定を示す。又、BUF2は時間差調整部２５のバッファ２５１の設定であり、例えばBUF2=0はバッファ２５１を経由しないバイパス設定を示し、BUF2=1はバッファ２５１を経由する設定を示す。
これにより、構成制御レジスタ４２５は、時間差調整部２３，２５に対してバッファ（例えば、リングバッファ）２３１，２５１等の待ち合わせ回路の選択をセレクタ２３０，２５０に指示することで、クロスバ装置間のブロードキャスト転送速度を変更する。筐体内のクロスバ装置間の接続が無く、且つ、筐体間接続が無いと判定されたパ−ティションに対しては、モデルＭ２の場合であっても、モデルＭ３の場合であってもモデルＭ１相当の設定を行う。又、筐体内のクロスバ装置間の接続が有り、且つ、筐体間接続が無いと判定されたパ−ティションに対しては、モデルＭ２相当の設定を行う。更に、筐体内のクロスバ装置間の接続が有り、且つ、筐体間接続が有りと判定されたパ−ティションに対しては、モデルＭ３相当の設定を行う。
ステップＳ７では、サーバシステムを電源オン状態に設定し、静的設定変更処理は終了する。
尚、構成制御レジスタ４２５への設定は、時間差調整制御部４２４を経由せずに、図５において破線で示すように運用管理部４１からレジスタ設定インタフェース４２１を経由して設定しても良い。
サーバシステムの制御上、システムボード側にもパーティション構成情報が必要になる場合は、運用管理部４１からシステムボード内のシステムコントローラへ設定を行えば良い。又、時間差調整制御部４２４へ入力される選択指示XBx_SEL_ENBが複数出力される場合には、その中で最も規模の大きいパーティション相当に対する設定を行えば良い。
例えば図３に示す筐体間接続構成でクロスバ装置３２−００，３２−１０が第１のパ−ティション、クロスバ装置３２−２０，３２−３０が第２のパ−ティションに設定されている時は、筐体間（ＸＢ００とＸＢ２０又はＸＢ３０の間、ＸＢ１０とＸＢ２０又はＸＢ３０の間）の通信は行われない。このように、本実施例では、パ−ティション構成判定部４２３で筺体間接続が無いと判断された場合はブロードキャスト転送速度を高速に設定することが可能になる。
図４に示すクロスバ装置３２−００は、クロスバ装置３２−００が接続されている各システムボ−ド（ＳＢ００〜ＳＢ０３）とパ−ティションＩＤが等しいシステムボ−ド（ＳＢ）に接続されているクロスバ装置のインタフェ−スに対してＢＣコマンドを転送する。図５において、選択指示XB2_SEL_ENB[i]又はXB3_SEL_ENB[i]（i＝０，１，２，３）が有効な時は筐体間を跨るパ−ティション構成となるため、全クロスバ装置間を遅い速度に設定する。
図８は、動的設定変更処理を説明するフローチャートである。先ず、ステップＳ１１では、サーバシステムを電源オン状態に設定する。次に、ステップＳ１２では、運用管理部４１からのパーティション構成情報をレジスタ設定インタフェース４２１を介してパーティション構成制御レジスタ４２２に設定する。ステップＳ１３では、サーバシステムが稼働中の動作を実行し、ステップＳ１４では、動的再構成（ＤＲ）を開始すると共にクロスバ装置３２−００がサーバシステムをサスペンド状態にする。即ち、ＢＣコマンドに対するサスペンドコマンドがクロスバ装置３２−００からシステムボードの全システムコントロ−ラに送信され、システムコントロ−ラは実行中の処理が完了した時点でサスペンド解除待ち状態になる。
次に、システムボ−ドの増減設等の操作に伴いパ−ティション構成を変更し、ステップＳ１５では運用管理部４１から変更後のパーティション構成情報を出力パケット選択部４２内のパーティション構成制御レジスタ４２２に設定する。尚、サスペンド前に構成情報を予め送っておき、クロスバ装置内部での更新だけがサスペンド中に行われるような実装も可能である。パ−ティション構成変更後、サーバシステムの動作を再開する前に、ステップＳ１６では、パーティション構成判定部４２３がパーティション構成制御レジスタ４２２の設定内容から筐体内接続や筐体を跨ぐ筐体間接続を含むパーティションの有無を判定する。ステップＳ１６の判定の結果、筐体内のクロスバ装置間の接続が無く筐体間接続も無い場合には処理がステップＳ１７へ進み、筐体内のクロスバ装置間の接続が有り筐体間接続が無い場合には処理がステップＳ１８へ進み、筐体内のクロスバ装置間の接続が有り筐体間接続が有る場合には処理がステップＳ１９へ進む。ステップＳ１７，Ｓ１８，Ｓ１９では、パーティション構成判定部４２３が判定結果を時間差調整制御部４２４へ通知する。ステップＳ１７，Ｓ１８，Ｓ１９の処理は、図６に示すステップＳ４，Ｓ５，Ｓ６の処理と同様である。
これにより、構成制御レジスタ４２５は、時間差調整部２３，２５に対してバッファ（例えば、リングバッファ）２３１，２５１等の待ち合わせ回路の選択をセレクタ２３０，２５０に指示することで、クロスバ装置間のブロードキャスト転送速度を変更する。筐体内のクロスバ装置間の接続が無く、且つ、筐体間接続が無いと判定されたパ−ティションに対しては、モデルＭ２の場合であっても、モデルＭ３の場合であってもモデルＭ１相当の設定を行う。又、筐体内のクロスバ装置間の接続が有り、且つ、筐体間接続が無いと判定されたパ−ティションに対しては、モデルＭ２相当の設定を行う。更に、筐体内のクロスバ装置間の接続が有り、且つ、筐体間接続が有りと判定されたパ−ティションに対しては、モデルＭ３相当の設定を行う。
ステップＳ２０では、サーバシステムのサスペンド状態を解除してＤＲを完了させ、動的設定変更処理は終了する。
図９は、本実施例における各パ−ティション構成に応じたクロスバ装置の設定を説明する図である。パ−ティション構成判定部４２３は、この例では一番大きいモデル３のパ−ティション構成の判定結果から以下の如き設定を行う。図９中、「ＸＢ２／３」とは、ＸＢ２又はＸＢ３を意味する。
モデルＭ１相当の場合、パ−ティション構成がクロスバ装置３２−００内に閉じると判定し、時間差調整部２３のバッファ２３１をレイテンシ（Latency）向上のためバイパス設定にする。その結果、ＳＢ→ＸＢ（→ＸＢ）→ＳＢの合計レイテンシはブロードキャスト転送速度が最高速の場合の設定となる。
モデルＭ２相当の場合、パ−ティション構成が筐体３３−０内のクロスバ装置３２−００，３２−１０間に跨ると判定し、時間差調整部２３のバッファ２３１をクロスバ装置３２−００，３２−１０間の時間分調整のため経由する設定にすると共に、時間差調整部２５のバッファ２５１をバイパス設定にする。その結果、ＳＢ→ＸＢ（→ＸＢ）→ＳＢの合計レイテンシはブロードキャスト転送速度が高速の場合の設定となる。
モデルＭ３相当の場合、パ−ティション構成が筐体３３−０，３３−１間に跨ると判定し、時間差調整部２３のバッファ２３１をクロスバ装置３２−００，３２−２０間、或いは、クロスバ装置３２−００，３２−３０間の時間分調整のため経由する設定にすると共に、時間差調整部２５のバッファ２５１をクロスバ装置３２−００，３２−２０間、或いは、クロスバ装置３２−００，３２−３０間の時間分からクロスバ装置３２−００，３２−１０間の時間分を引いた時間分の時間調整のため経由する設定にする。その結果、ＳＢ→ＸＢ（→ＸＢ）→ＳＢの合計レイテンシはブロードキャスト転送速度が低速の場合の設定となる。
このように、本実施例によれば、出力パケット選択部４２内のパ−ティション構成判定部４２３にあるパ−ティション構成情報から、そのパーティションを実現しうる最小規模のモデル相当の設定を実現することができる。転送能力の低い筐体間接続を含む構成を有するサーバシステムにおいてクロスバ装置間の接続を含まないパ−ティション構成に設定した場合でも、転送速度を落とさずにブロ−ドキャスト転送が可能になる。
尚、時間差調整部２３のバッファ２３１は、受信側のシステムボ−ドに対応して４個設けられるので、個別にバッファ２３１を設定することで、クロスバ装置間を跨らないパ−ティションを常に最小レイテンシに設定することもできる。
図１０は、出力パケット選択部４２の構成制御レジスタ４２５の設定内容を説明する図である。構成制御レジスタ４２５には、パーティション構成MODEL[1:0]及びバッファ設定BUF1, BUF2が設定される。例えば、モデルＭ１相当の設定例は「hX0000000」であり、モデルＭ２相当の設定例は「hX0000001」であり、モデルＭ３相当の設定例は「hX0000003」である。
図１１は、本発明の他の実施例における筐体の構造を示すブロック図である。図１１中、図３と同一部分には同一符号を付し、その詳細な説明は省略する。
図１１では、筐体３３−０内に運用管理部４１が設けられており、筐体３３−０内の１又は複数のクロスバ装置３２は筐体３３−１内の１又は複数のクロスバ装置３２とケーブル等の接続部４を介して接続されている。筐体３３−１内にも運用管理部４１が設けられている。例えば、筐体３３−０が基本筐体であり、筐体３３−１が拡張筐体であっても良い。
尚、運用管理部４１は、筐体３３−０又は筐体３３−１の外部に設けられていても良いことは言うまでもない。
以上の実施例を含む実施形態に関し、更に以下の付記を開示する。
（付記１）
プロセッサを有する情報処理装置が複数個１又は複数個のデータ転送装置を介して接続された情報処理システムにおける転送速度設定方法であって、
前記情報処理システムを複数の独立したシステムに分割して運用するパーティションに応じて、前記パーティションに含まれる各データ転送装置内でブロードキャスト転送速度を設定する、転送速度設定方法。
（付記２）
前記複数個の情報処理装置及び前記１又は複数個のデータ転送装置は、複数個の筐体内に設けられており、
前記パーティションが１個の筐体内で閉じているか、或いは、２個以上の筐体間に跨っているかに応じて、前記パーティションに含まれる各データ転送装置内でブロードキャスト転送速度を設定する、付記１記載の転送速度設定方法。
（付記３）
前記ブロードキャスト転送速度の設定を、前記情報処理システムのパワーオン前のパワーオフ状態でパ−ティション構成に応じて行う、付記１又は２記載の転送速度設定方法。
（付記４）
前記ブロードキャスト転送速度の設定を、前記情報処理システムのパワーオン時に、前記情報処理システムのオペレ−ティングシステムを停止することなくハ−ドウェアリソ−スを前記情報処理システムに追加又は削除する動的再構成のタイミングで行う、付記１又は２記載の転送速度設定方法。
（付記５）
前記ブロードキャスト転送速度の設定を、前記情報処理システムのサスペンド状態で行う、付記４記載の転送速度設定方法。
（付記６）
情報処理システムが有する複数のノードを接続するデータ転送装置であって、
前記情報処理システムを複数の独立したシステムに分割して運用する前記データ転送装置が含まれるパーティションに応じてブロードキャスト転送速度を設定する設定手段を備えた、データ転送装置。
（付記７）
前記データ転送装置が含まれるパーティションは、外部から前記設定手段に設定されるパーティション構成情報により識別される、付記６記載のデータ転送装置。
（付記８）
前記データ転送装置は、複数のノードと共に１個の筐体内に設けられており、
前記設定手段は、前記パーティションが前記１個の筐体内で閉じているか、或いは、２個以上の筐体間に跨っているかに応じて前記ブロードキャスト転送速度を設定する、付記６又は７記載のデータ転送装置。
（付記９）
前記設定手段は、前記情報処理システムのパワーオン前のパワーオフ状態で前記ブロードキャスト転送速度の設定を行う、付記６乃至８のいずれか１項記載のデータ転送装置。
（付記１０）
前記設定手段は、前記情報処理システムのパワーオン時に、前記情報処理システムのオペレ−ティングシステムを停止することなくハ−ドウェアリソ−スを前記情報処理システムに追加又は削除する動的再構成のタイミングで前記ブロードキャスト転送速度の設定を行う、付記６又は７記載のデータ転送装置。
（付記１１）
前記設定手段は、前記情報処理システムのサスペンド状態で行う、付記１０記載のデータ転送装置。
（付記１２）
前記設定手段は、設定する前記ブロードキャスト転送速度を示す設定情報を出力し、
前記データ転送装置は、前記設定情報に基づいて各ノードからのコマンドの遅延時間を調整する時間差調整手段を更に備えた、付記６乃至１１のいずれか１項記載のデータ転送装置。
（付記１３）
前記時間差調整手段はセレクタ及びバッファを有し、
前記セレクタは前記設定情報に基づいて、各ノードからのコマンドを前記バッファを介して出力するか、或いは、前記バッファをバイパスして出力する、付記１２記載のデータ転送装置。
（付記１４）
付記６乃至１３のいずれか１項記載のデータ転送装置と、
プロセッサを有する複数個の情報処理装置とを備え、
前記複数個の情報処理装置は、前記データ転送装置に接続され前記ノードとして機能する、情報処理システム。
（付記１５）
２個以上のデータ転送装置と複数個の情報処理装置が搭載された筐体を複数個備えた、付記１４記載の情報処理システム。
（付記１６）
異なる筐体内のデータ転送装置を接続するケーブルを更に備え、
同じ筐体内のデータ転送装置を接続するインタフェースの転送速度は、前記ケーブルの転送速度より高速に設定可能である、付記１４又は１５記載の情報処理システム。
以上、開示の転送速度設定方法、データ転送装置及び情報処理システムを実施例により説明したが、本発明は上記実施例に限定されるものではなく、本発明の範囲内で種々の変形及び改良が可能であることは言うまでもない。
１−００〜１−１５ システムボード
４ 接続部
３２−００，３２−１０，３２−２０，３２−３０ クロスバ装置
３３−０，３３−１ 筐体
２１ バッファ部
２３，２５ 時間差調整部
２６ 同期分配部
２７，４２ 出力パケット選択部
４１ 運用管理部
２３０，２５０ セレクタ
２３１，２５１ バッファ

Claims (12)

  1. 複数個の筐体を有し、各筐体内にはプロセッサを有する情報処理装置が１又は複数個のデータ転送装置を介して接続された情報処理システムにおける転送速度設定方法であって、
    前記情報処理システムを複数の独立したシステムに分割して運用するパーティションが筐体内のデータ転送装置間の接続が無く筐体間接続も無い第１の構成、筐体内のデータ転送装置間の接続が有り筐体間接続が無い第２の構成、或いは、筐体内のデータ転送装置間の接続が有り筐体間接続が有る第３の構成であるかを判定し、
    前記判定の結果、前記パーティションが前記第１の構成の場合、前記パーティションに含まれる各データ転送装置内のブロードキャスト転送速度を第１の速度に設定し、
    前記判定の結果、前記パーティションが前記第２の構成の場合、前記パーティションに含まれる各データ転送装置内のブロードキャスト転送速度を前記第１の速度より遅い第２の速度に設定し、
    前記判定の結果、前記パーティションが前記第３の構成の場合、前記パーティションに含まれる各データ転送装置内のブロードキャスト転送速度を前記第２の速度より遅い第３の速度に設定する、転送速度設定方法。
  2. ファームウェアからの、前記パーティションの構成を識別するパーティション構成情報に基づいて、前記パーティションの構成を判定して各データ転送装置内のブロードキャスト転送速度を設定する、請求項１記載の転送速度設定方法。
  3. 設定する前記ブロードキャスト転送速度を示す設定情報を出力し、
    前記設定情報に基づいて、前記情報処理装置からのコマンドの遅延時間を、セレクタ及びバッファを有する時間差調整手段により調整し、
    前記パーティション構成情報が前記第１の構成または前記第２の構成を示す場合、前記パーティション構成情報に基づいて前記バッファをバイパスして前記コマンドを出力するように前記セレクタを切り替え、
    前記パーティション構成情報が前記第３の構成を示す場合、前記パーティション構成情報に基づいて前記バッファを経由して前記コマンドを出力するように前記セレクタを切り替える、請求項２記載の転送速度設定方法。
  4. 複数の筐体を有する情報処理システムの複数のノードを接続するデータ転送装置であって、
    前記データ転送装置は、複数のノードと共に１個の筐体内に設けられており、
    前記情報処理システムを複数の独立したシステムに分割して運用する前記データ転送装置が含まれるパーティションの構成を判定する判定手段と、
    前記判定手段により判定されたパーティションの構成に応じて前記データ転送装置内のブロードキャスト転送速度を設定する設定手段を備え、
    前記パーティションは、前記１個の筐体内で前記データ転送装置と他のデータ転送装置間の接続が無く前記１個の筐体と他の筐体間の接続も無い第１の構成、前記１個の筐体内で前記データ転送装置と前記他のデータ転送装置間の接続が有り前記１個の筐体と前記他の筐体間の接続が無い第２の構成、及び前記１個の筐体内で前記データ転送装置と前記他のデータ転送装置間の接続が有り前記１個の筐体と前記他の筐体間の接続が有る第３の構成を含み、
    前記設定手段は、前記判定手段の判定の結果、前記パーティションが前記第１の構成の場合は前記ブロードキャスト転送速度を第１の速度に設定し、前記第２の構成の場合は前記ブロードキャスト転送速度を前記第１の速度より遅い第２の速度に設定し、前記第３の構成の場合は前記ブロードキャスト転送速度を前記第２の速度より遅い第３の速度に設定する、データ転送装置。
  5. 前記設定手段は、前記情報処理システムのパワーオン前のパワーオフ状態で前記ブロードキャスト転送速度の設定を行う、請求項４記載のデータ転送装置。
  6. 前記設定手段は、前記情報処理システムのパワーオン時に、前記情報処理システムのオペレ−ティングシステムを停止することなくハ−ドウェアリソ−スを前記情報処理システムに追加又は削除する動的再構成のタイミングで前記ブロードキャスト転送速度の設定を行う、請求項４記載のデータ転送装置。
  7. 前記設定手段は、前記情報処理システムのサスペンド状態で行う、請求項６記載のデータ転送装置。
  8. 前記設定手段は、設定する前記ブロードキャスト転送速度を示す設定情報を出力し、
    前記設定情報に基づいて各ノードからのコマンドの遅延時間を調整する時間差調整手段を更に備えた、請求項４乃至７のいずれか１項記載のデータ転送装置。
  9. 前記時間差調整手段はセレクタ及びバッファを有し、
    前記セレクタは前記設定情報に基づいて、各ノードからのコマンドを前記バッファを介して出力するか、或いは、前記バッファをバイパスして出力する、請求項８記載のデータ転送装置。
  10. 前記設定手段は、ファームウェアからの、前記パーティションの構成を識別するパーティション構成情報に基づいて、前記パーティションの構成を判定して前記ブロードキャスト転送速度を設定する、請求項９記載のデータ転送装置。
  11. 前記パーティション構成情報が前記第１の構成または前記第２の構成を示す場合、前記セレクタは前記パーティション構成情報に基づいて前記バッファをバイパスして前記コマンドを出力するように切り替えられ、
    前記パーティション構成情報が前記第３の構成を示す場合、前記セレクタは前記パーティション構成情報に基づいて前記バッファを経由して前記コマンドを出力するように切り替えられる、請求項１０記載のデータ転送装置。
  12. 請求項４乃至１１のいずれか１項記載のデータ転送装置と、
    プロセッサを有する複数個の情報処理装置とを備え、
    前記複数個の情報処理装置は、前記データ転送装置に接続され前記ノードとして機能する、情報処理システム。
JP2009157287A 2009-07-01 2009-07-01 転送速度設定方法、データ転送装置及び情報処理システム Expired - Fee Related JP5347772B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009157287A JP5347772B2 (ja) 2009-07-01 2009-07-01 転送速度設定方法、データ転送装置及び情報処理システム
US12/824,458 US8769142B2 (en) 2009-07-01 2010-06-28 Data transfer apparatus, information processing apparatus and method of setting data transfer rate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009157287A JP5347772B2 (ja) 2009-07-01 2009-07-01 転送速度設定方法、データ転送装置及び情報処理システム

Publications (2)

Publication Number Publication Date
JP2011013919A JP2011013919A (ja) 2011-01-20
JP5347772B2 true JP5347772B2 (ja) 2013-11-20

Family

ID=43413241

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009157287A Expired - Fee Related JP5347772B2 (ja) 2009-07-01 2009-07-01 転送速度設定方法、データ転送装置及び情報処理システム

Country Status (2)

Country Link
US (1) US8769142B2 (ja)
JP (1) JP5347772B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012032653A1 (ja) * 2010-09-10 2012-03-15 富士通株式会社 処理システム，通信装置および処理装置
US9817700B2 (en) * 2011-04-26 2017-11-14 International Business Machines Corporation Dynamic data partitioning for optimal resource utilization in a parallel data processing system
JP5861496B2 (ja) * 2012-02-28 2016-02-16 富士通株式会社 マルチプロセッサ装置、及びマルチプロセッサ装置の電力制御方法

Family Cites Families (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5280474A (en) * 1990-01-05 1994-01-18 Maspar Computer Corporation Scalable processor to processor and processor-to-I/O interconnection network and method for parallel processing arrays
US5218680A (en) * 1990-03-15 1993-06-08 International Business Machines Corporation Data link controller with autonomous in tandem pipeline circuit elements relative to network channels for transferring multitasking data in cyclically recurrent time slots
AU665521B2 (en) * 1990-10-03 1996-01-11 Thinking Machines Corporation Parallel computer system
US5353412A (en) * 1990-10-03 1994-10-04 Thinking Machines Corporation Partition control circuit for separately controlling message sending of nodes of tree-shaped routing network to divide the network into a number of partitions
US5361363A (en) * 1990-10-03 1994-11-01 Thinking Machines Corporation Input/output system for parallel computer for performing parallel file transfers between selected number of input/output devices and another selected number of processing nodes
EP0522488B1 (en) * 1991-07-10 2002-02-20 Hitachi, Ltd. Method of sorting on distributed database system and method of accessing thereto
JP2525117B2 (ja) * 1992-05-22 1996-08-14 インターナショナル・ビジネス・マシーンズ・コーポレイション アレイ・プロセッサ
JPH06252940A (ja) * 1993-02-22 1994-09-09 Toshiba Corp 結合網
JPH06314255A (ja) 1993-04-28 1994-11-08 Kawasaki Steel Corp コンピュータシステム
US7599910B1 (en) * 1993-11-16 2009-10-06 Hitachi, Ltd. Method and system of database divisional management for parallel database system
EP0674414B1 (en) * 1994-03-21 2002-02-27 Avid Technology, Inc. Apparatus and computer-implemented process for providing real-time multimedia data transport in a distributed computing system
EP0676693B1 (en) * 1994-04-05 2000-08-23 International Business Machines Corporation Method and system for dynamically selecting a communication mode
US6438586B1 (en) * 1996-09-30 2002-08-20 Emc Corporation File transfer utility which employs an intermediate data storage system
JP3750760B2 (ja) * 1996-10-24 2006-03-01 ソニー株式会社 繰返し使用データ挿入装置およびディジタル放送送信システム
US6434649B1 (en) * 1998-10-14 2002-08-13 Hitachi, Ltd. Data streamer
JP2000259542A (ja) 1999-03-12 2000-09-22 Fuji Xerox Co Ltd 情報処理装置
US8191097B1 (en) * 1999-04-01 2012-05-29 Comcast Ip Holdings I, Llc Method and apparatus for hierarchical distribution of video content for an interactive information distribution system
JP2000332751A (ja) * 1999-05-17 2000-11-30 Nippon Telegr & Teleph Corp <Ntt> 同報通信方法及び同報通信プログラムを記録した記録媒体
US7406522B2 (en) * 2001-09-26 2008-07-29 Packeteer, Inc. Dynamic partitioning of network resources
EP1318457B1 (en) * 2001-12-07 2007-07-18 Renesas Technology Europe Limited Bus bridge with a burst transfer mode bus and a single transfer mode bus
US20050235110A1 (en) * 2002-05-16 2005-10-20 Kimmo Mylly Method, device and memory controller for adapting data transfer bus
JP2004140776A (ja) * 2002-07-12 2004-05-13 Nec Corp ネットワークにおけるフレーム転送方法及びノード、フレーム転送プログラム
US20060075203A1 (en) * 2002-12-12 2006-04-06 Koninklijke Philips Electronics N.V. Configurable memory partitioning in hardware
US7000088B1 (en) * 2002-12-27 2006-02-14 Storage Technology Corporation System and method for quality of service management in a partitioned storage device or subsystem
JP4181890B2 (ja) * 2003-02-13 2008-11-19 キヤノン株式会社 情報処理装置、ジョブ処理方法、プログラム
JP4523772B2 (ja) * 2003-12-24 2010-08-11 大日本印刷株式会社 ネットワークを利用したデータ保管システム
US7551623B1 (en) * 2005-01-31 2009-06-23 Packeteer, Inc. Modulation of partition parameters achieving delay-based QoS mechanism
US7415034B2 (en) * 2005-04-04 2008-08-19 Sun Microsystems, Inc. Virtualized partitionable shared network interface
WO2006120946A1 (ja) * 2005-05-10 2006-11-16 Brother Kogyo Kabushiki Kaisha ツリー型ネットワークシステム、ノード装置、放送システム及び放送方法等
US7702851B2 (en) * 2005-09-20 2010-04-20 Hitachi, Ltd. Logical volume transfer method and storage network system
JP4394624B2 (ja) * 2005-09-21 2010-01-06 株式会社日立製作所 計算機システム及びｉ／ｏブリッジ
US8286002B2 (en) * 2005-12-02 2012-10-09 Alcatel Lucent Method and apparatus for providing secure remote access to enterprise networks
WO2007099618A1 (ja) * 2006-02-28 2007-09-07 Fujitsu Limited パーティションプライオリティ制御システムおよび方法
US20070226177A1 (en) * 2006-03-23 2007-09-27 International Business Machines Corporation Evaluating a current partitioning of a database
JP2008257572A (ja) * 2007-04-06 2008-10-23 Hitachi Ltd 論理区画に動的に資源割り当てを行うストレージシステム及びストレージシステムの論理分割方法
EP2161663B1 (en) * 2007-06-01 2014-04-16 Fujitsu Limited Information processing apparatus and method for reconfiguring information processing apparatus
JP5082703B2 (ja) * 2007-09-11 2012-11-28 富士ゼロックス株式会社 バスインターフェース回路および情報処理装置
JP5147476B2 (ja) * 2008-03-17 2013-02-20 株式会社日立製作所 無線通信システム、基地局およびデータ送信タイミング制御方法
US20100010961A1 (en) * 2008-07-13 2010-01-14 International Business Machines Corporation Distributed directories
US8166349B2 (en) * 2008-12-18 2012-04-24 Vmware, Inc. Communicating with USB devices after a computer system crash

Also Published As

Publication number Publication date
US8769142B2 (en) 2014-07-01
JP2011013919A (ja) 2011-01-20
US20110004740A1 (en) 2011-01-06

Similar Documents

Publication Publication Date Title
US10282338B1 (en) Configuring routing in mesh networks
JP5304194B2 (ja) バリア同期装置、バリア同期システム及びバリア同期装置の制御方法
US8572615B2 (en) Parallel computing system, synchronization device, and control method of parallel computing system
KR101340763B1 (ko) 신호 송신 방법 및 전송 유닛
JP2011030248A (ja) 完全重複線形拡張可能な配信ルータ
JPWO2014103144A1 (ja) インタフェース装置、およびメモリバスシステム
US9860841B2 (en) Communications fabric with split paths for control and data packets
TW201944258A (zh) 異步多時鐘域資料流接合及再同步系統及方法
JP5347772B2 (ja) 転送速度設定方法、データ転送装置及び情報処理システム
KR20190085992A (ko) 분산 제어 동기화된 링 네트워크 아키텍처
JP2007034392A (ja) 情報処理装置及びデータ処理方法
US6968447B1 (en) System and method for data forwarding in a programmable multiple network processor environment
JP5753372B2 (ja) データ処理装置およびその制御方法
US20160234128A1 (en) Apparatus for managing data queues in a network
CN108431790B (zh) 用于高速迁移(EXTRA)NoC的路由器的专用SSR管线级
EP3582445A1 (en) Control device and communication device
WO2011121709A1 (ja) 半導体装置
US20100046534A1 (en) Data transmission apparatus
KR102497804B1 (ko) 듀얼 스위칭 네트워크 모드들에서 네트워킹 가능한 온칩 네트워크 장치 및 그것의 동작 방법
US20210357271A1 (en) Synchronization of data processing in a calculating system
US9317475B2 (en) Multiplexing auxiliary processing element and semiconductor integrated circuit
JP4680148B2 (ja) 通信装置
KR20050074314A (ko) 데이터 전달 방법
JP2013005145A (ja) パケット転送装置及びパケット転送方法
Park et al. Enhancing MPI performance using atomic pipelined message broadcast in a distributed memory MPSoC

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120309

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130422

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130430

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130628

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130723

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130805

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees