JP5044427B2

JP5044427B2 - 電子素子の製造方法及び回路基板

Info

Publication number: JP5044427B2
Application number: JP2008017565A
Authority: JP
Inventors: 宜樹中嶋; 達哉武井; 好英藤崎; 敏裕山本
Original assignee: Japan Broadcasting Corp
Current assignee: Japan Broadcasting Corp
Priority date: 2008-01-29
Filing date: 2008-01-29
Publication date: 2012-10-10
Anticipated expiration: 2028-01-29
Also published as: JP2009182015A

Description

本発明は、複数の配線に絶縁膜が形成された回路基板、この回路基板の製造方法及びそれに電子素子を形成する電子素子の製造方法に関する。

近年、ディスプレイの大型化、高精細化及び薄型化が急速に進んでおり、種々の薄型ディスプレイが開発されている。これらの薄型ディスプレイには、薄膜トランジスタ（ＴＦＴ）や薄膜コンデンサといった薄膜デバイスを集積化した背面板が用いられている。今後はディスプレイの更なる薄型化、軽量化が図られ、背面板として例えばプラスチックフィルムのような柔軟性を有する基板が用いられると考えられる。

しかしながら、プラスチックフィルムは、従来一般に用いられる基板（例えばガラス基板）と比べ耐熱性が低いので、従来の薄膜デバイスの製造方法がプラスチックフィルムにはそのまま適用できないという課題があった。例えば、薄膜デバイスの製造に必要とされる絶縁膜の形成工程は、従来のスパッタリング法や蒸着法では一般に３００℃以上で行われるので、プラスチックフィルムには適用できない。

この課題の解決を図ることを目的として、陽極酸化法という手法を用いて絶縁膜を形成する製造方法が知られている（例えば、特許文献１参照）。特許文献１に示された製造方法は、ゲート電極が形成された基板を電解液に浸漬し、ゲート電極を陽極、電解液中の対向電極を陰極として直流電源を接続し、電気分解を行うことによってゲート電極上に絶縁膜を形成するものである。
特開２００３−２５８２６０号公報

しかしながら、特許文献１に示された従来の製造方法では、直流電源が接続される位置からゲート電極が形成される位置までの基板上の配線に断線箇所があると、その断線箇所より先の領域に直流電源からの電荷が供給されないので、その領域にあるゲート電極には絶縁膜が形成されないこととなる。

その結果、絶縁膜形成後の工程において基板上に作製される薄膜デバイスのうち、該当する領域内のものには絶縁膜がないため電極間がショートした不良が発生し、この不良は修繕できないので基板全体が不良になるという課題があった。特に、従来の製造方法では、画面が大型化するに従って配線が長くなり複雑化するため断線の確率が大きくなり、基板の不良が発生しやすくなるので、その改善が望まれていた。

本発明は、前述した事情に鑑みてなされたものであり、配線に断線箇所がある場合でも絶縁膜を確実に形成することができる電子素子の製造方法及び回路基板を提供することを目的とする。

本発明の電子素子の製造方法は、基板上に複数の配線を形成する工程と、前記複数の配線に電荷を供給する直流電源が接続される電源接続部を前記基板上に形成する工程と、前記複数の配線の予め定められた箇所同士を電気的に接続する電気的接続手段を前記基板上に形成する工程と、前記複数の配線及び前記電気的接続手段を電解液中に浸し、前記電源接続部を前記直流電源の陽極に接続し、前記電解液中に設けられた陰極板を前記直流電源の陰極に接続して通電することにより、前記複数の配線のそれぞれ及び前記電気的接続手段の全てを被覆する絶縁膜を陽極酸化処理によって形成する工程と、前記絶縁膜を形成した後にドライエッチング法又はウエットエッチング法を用いて前記電気的接続手段を除去する工程と、前記絶縁膜上に電極を形成する工程と、を含む構成を有している。

この構成により、本発明の電子素子の製造方法は、絶縁膜を形成する工程において電気的接続手段が複数の配線間を電気的に接続するので、配線に断線箇所があっても電気的接続手段を介して断線箇所より先に電荷を供給することができ、絶縁膜を確実に形成することができる。また、この構成により、本発明の電子素子の製造方法は、確実に形成される絶縁膜上に電極を形成できるので、この絶縁膜を用いた電子素子を製造する際の製造歩留の向上を図ることができる。

本発明の回路基板は、電子素子の製造方法で製造される電子素子が形成される回路基板であって、前記電気的接続手段が除去された痕跡を有するものである。

この構成により、本発明の回路基板は、配線に断線箇所があっても電気的接続手段が断線箇所より先に電荷を供給することによって形成した絶縁膜を備えることとなる。
したがって、本発明の回路基板は、確実に形成される絶縁膜上に電子素子を形成することができるので、電子素子を形成する際の製造歩留の向上を図ることができる。

本発明は、配線に断線箇所がある場合でも絶縁膜を確実に形成することができる電子素子の製造方法及び回路基板を提供することができるものである。

以下、本発明の実施の形態について図面を用いて説明する。なお、本発明の回路基板をディスプレイの背面板に適用した例を挙げて説明する。また、このディスプレイの画素は４個×５個のマトリクス状に配置されるものとする。

まず、本発明に係る回路基板の一実施の形態における構成について説明する。図１は、本実施の形態における回路基板の概念図であって陽極酸化処理後の構成を示しており、図１（ａ）は概念平面図、図１（ｂ）及び（ｃ）は、それぞれ、図１（ａ）における断面ＡＡ及びＢＢを部分拡大して示した概念断面図である。

図１に示すように、本実施の形態における回路基板１０は、基板１１と、複数の配線１２と、複数の配線１２の間を接続する複数の補償配線１３と、陽極酸化処理を行う際に直流電源が接続される電源接続部１４とを備えている。

基板１１は、例えば、厚さが１００μｍ〜２００μｍ程度のプラスチックフィルムで構成され、画素が形成される画素形成領域１５を有している。この画素形成領域１５は、例えば、１００μｍ〜１０００μｍ程度の大きさであり、この領域には発光ダイオードが形成されるようになっている。なお、プラスチックフィルムに代えてガラス基板やシリコン基板等を用いて基板１１を構成してもよい。

複数の配線１２は、それぞれ、例えば、バルブ金属を材料として形成されたものであって、バルブ金属で構成された配線導体部１２ａと、バルブ金属の表面を陽極酸化して形成された配線絶縁膜１２ｂとを備えている。ここで、配線導体部１２ａは、例えば、１００ｎｍ〜２００ｎｍ程度の厚さで形成される。また、配線絶縁膜１２ｂは、例えば、１００ｎｍ〜２００ｎｍ程度の厚さで形成され、配線絶縁膜１２ｂ上には薄膜コンデンサや薄膜トランジスタ等の電極が形成されるようになっている。

複数の補償配線１３は、それぞれ、複数の配線１２の予め定められた位置の間を接続するよう設けられている。本実施の形態においては、複数の補償配線１３は、それぞれ、互いに隣接する画素形成領域１５の間の領域に形成されている。なお、複数の補償配線１３は、それぞれ、本発明に係る電気的接続手段を構成する。

また、複数の補償配線１３の材料は、例えば、複数の配線１２と同様にバルブ金属を材料として構成されるものであって、バルブ金属で構成された補償配線導体部１３ａと、バルブ金属の表面を陽極酸化して形成された補償配線絶縁膜１３ｂとを備えている。また、補償配線導体部１３ａは、配線導体部１２ａと一体化して形成されており、互いに電気的に接続されている。この補償配線導体部１３ａは、絶縁膜形成後の工程で除去されるものである。

電源接続部１４は、図示しない直流電源の陽極が接続され、直流電源からの電荷を複数の配線１２にそれぞれ供給するようになっている。

以上の構成により、本実施の形態における回路基板１０では、複数の配線１２のいずれかの特定箇所に断線が生じている場合でも、電源接続部１４から供給される電荷が補償配線１３を含む経路を介して断線箇所より先に供給されるので、複数の配線１２のいずれにおいても陽極酸化が適切に進行し、配線絶縁膜１２ｂを確実に形成することができる。したがって、本実施の形態における回路基板１０を用いることにより、配線絶縁膜１２ｂを含む薄膜デバイスを複数の配線１２上に形成することができ、ディスプレイの背面基板としての製造歩留を向上させることができる。

具体的には、図１に示すＣ部に断線が生じている場合、従来のものでは、電源接続部１４から供給される電荷がＤ部まで届かず、Ｃ部からＤ部までの間の配線１２に絶縁膜が形成されないので、Ｃ部より先の画素形成領域１５ａ及び１５ｂに係る薄膜デバイスの形成ができなかった。例えば、配線導体部１２ａを一方の電極として薄膜コンデンサを形成する場合、絶縁膜が形成されていない状態で他方の電極を形成すると、２つの電極が短絡してしまい、修繕ができない不良となってしまう。

これに対し、本実施の形態における回路基板１０では、複数の補償配線１３を設ける構成としたので、Ｃ部に断線が生じている場合でも補償配線１３を含む経路を介して電源接続部１４からの電荷をＤ部まで供給することができ、画素形成領域１５ａ及び１５ｂに係る薄膜デバイスを形成することができる。

なお、配線１２に断線箇所がある場合は、配線絶縁膜１２ｂ形成した後の工程で断線箇所を修繕することにより、電源接続部１４から見て断線箇所より先にある領域に形成された薄膜デバイスを正常に機能させることができる。

次に、本実施の形態における回路基板１０の製造方法について図２を用いて説明する。なお、図２に示した各断面図において配線１２の本数を３つとしている。また、以下に示す製造方法における材質、寸法、手法等は一例であり、本発明はこれらに限定されるものではない。

まず、厚さが１００μｍ〜２００μｍ程度のプラスチックフィルムの基板１１上に、室温でスパッタリング法を用いて、金属薄膜２１を２００ｎｍ〜４００ｎｍ程度の厚さで形成する（図２（ａ））。金属薄膜２１の材料としては、バルブ金属と呼ばれるものを用いるのが好ましく、アルミニウム、タンタル、ニオブ、チタン、ハフニウム、ジルコニウム、亜鉛、タングステン、ビスマス、アンチモン等が好ましい。なお、金属薄膜２１を成膜する前に、基板１１との密着性を向上させるため、例えばシリコン系の酸化膜又は窒化膜等を基板１１上に堆積させておく工程を設けてもよい。

次に、フォトリソグラフィ法と、ドライエッチング法又はウエットエッチング法とを用いて、所定の配線パターンを形成する（図２（ｂ１）、（ｂ２））。例えば、ドライエッチング法を用いる場合は、六フッ化硫黄のガスによる反応性エッチング法を利用して配線パターンを形成することができる。この工程により、配線１２及び補償配線１３のそれぞれの導体部に相当する配線導体部１２ａ及び補償配線導体部１３ａが基板１１上に形成される。なお、この工程において、電源接続部１４（図１（ａ）参照）も基板１１上に形成する。

続いて、室温で陽極酸化処理を行う（図２（ｃ））。具体的には、電源接続部１４を電源２２の陽極に、陰極板２３を電源２２の陰極にそれぞれ接続し、電解液２４中に浸して室温で通電処理を行う。陰極板２３としては例えば白金、電解液２４としては、金属薄膜２１にタンタルを用いた場合には例えばホウ酸アンモニウムを用いるのが好ましい。通電処理における電流密度は、１ｍＡ／ｃｍ^２程度が好ましい。絶縁層を所定の厚さ、例えば１００ｎｍ〜２００ｎｍ程度で形成した後、通電処理を終了する。陽極酸化後は基板１１を純水で充分洗浄して乾燥させる。

この陽極酸化処理により、配線導体部１２ａ及び補償配線導体部１３ａをそれぞれ被覆する配線絶縁膜１２ｂ及び補償配線絶縁膜１３ｂが形成される。陽極酸化処理では、反応過程における絶縁膜の薄い部分に電界が集中する自己整合作用によって、より均一な膜厚の絶縁膜を形成することができるので、スパッタ法や蒸着法、ＣＶＤ法等よりもピンホールの少ない緻密で耐圧の優れた薄膜が得られる。

次に、フォトリソグラフィ法と、ドライエッチング法又はウエットエッチング法とを用いて電気配線を加工し（図２（ｄ１）、（ｄ２））、補償配線１３を除去する（図２（ｅ１）、（ｅ２））。例えば、ドライエッチング法を用いる場合は、例えば、四フッ化炭素による反応性エッチング法を利用して補償配線１３を除去することができる。補償配線１３を除去する工程の後、配線導体部１２ａ及び配線絶縁膜１２ｂは、補償配線１３が除去された痕跡を有することとなる。なお、図２（ｅ２）は、補償配線１３の全体を除去して隣接する配線導体部１２ａ同士の接続を断つ例を示しているが、１つの補償配線１３の一部を除去して隣接する配線導体部１２ａ同士の接続を断つ工程としてもよい。

次に、本実施の形態における具体的な実施例について説明する。なお、以下に記載した材料や製造方法等は一例であり、本発明は、これらに限定されるものではない。

（第１の実施例）
まず、回路基板１０上に薄膜デバイスとして薄膜コンデンサ及び薄膜トランジスタを回路基板１０上に形成する場合の実施例について図３を用いて説明する。

図３（ａ）に示すように、薄膜コンデンサ３０は、配線導体部１２ａを１つの電極とし、誘電体である配線絶縁膜１２ｂを挟んで配線導体部１２ａに対向する対向電極３１を備えている。対向電極３１の対向面の大きさは、５μｍ〜１００μｍ角程度とするのが好ましい。また、対向電極３１は、クロムやチタン等の超薄膜（１ｎｍ〜５ｎｍ程度の膜厚）と金（５０ｎｍ〜１００ｎｍ程度の膜厚）との積層構造とするのが好ましい。

この構成において、陽極酸化後に補償配線１３を除去した後、対向電極３１を新たな配線で所望に接続することにより、回路基板１０には平行平板型の薄膜コンデンサ３０をマトリクス状に容易に形成することができる。この薄膜コンデンサ３０は、例えば、プラスチックフィルム上に形成された集積回路用のコンデンサとして利用できる。

また、図３（ｂ）に示すように、薄膜トランジスタ４０は、配線導体部１２ａをゲート電極とし、配線絶縁膜１２ｂ上に形成されたソース電極４１及びドレイン電極４２と、有機半導体４３とを備えている。ソース電極４１とドレイン電極４２との間隔は、１μｍ〜１０μｍ程度とするのが好ましい。また、ソース電極４１及びドレイン電極４２の大きさは、それぞれ、幅を５μｍ〜１０μｍ程度、長さを１０μｍ〜５００μｍ程度とするのが好ましい。また、ソース電極４１及びドレイン電極４２は、それぞれ、クロムやチタン等の超薄膜（１ｎｍ〜５ｎｍ程度の膜厚）と金（５０ｎｍ〜１００ｎｍ程度の膜厚）との積層構造とするのが好ましい。また、有機半導体４３としては、例えばペンタセンを成膜して形成することができ、その膜厚は５０ｎｍ〜１００ｎｍ程度とするのが好ましい。

この構成において、陽極酸化後に補償配線１３を除去した後、回路基板１０には電界効果型の薄膜トランジスタ４０を容易に形成することができる。また、ソース電極４１及びドレイン電極４２をそれぞれ新たな配線で所望に接続することにより、マトリクス状に有機薄膜トランジスタアレイを形成することができる。この有機薄膜トランジスタアレイは、例えば、プラスチックフィルム上に形成される薄型ディスプレイ等の駆動素子として利用できる。

（第２の実施例）
次に、前述の薄膜コンデンサ３０及び薄膜トランジスタ４０を基板１１上に形成し、有機ＥＬ（エレクトロルミネッセンス）ディスプレイとして構成した実施例を図４に基づいて説明する。図４（ａ）は、本実施例における回路基板２０の概念平面図であって陽極酸化処理後の構成を示しており、図４（ｂ）は、図４（ａ）に示したＥ部の拡大概念図である。なお、図４において、図１及び図３における構成要素と同様なものには同一の符号を付している。

本実施例における回路基板２０は、画素形成領域１５毎に、１つの薄膜コンデンサ３０と、２つの薄膜トランジスタ４０ａ及び４０ｂとを備えたものである。以下、製造方法の概要を説明する。

まず、図４（ａ）に示すように、薄膜コンデンサ信号線（以下「ＴＦＣ信号線」という。）１６と、薄膜トランジスタ信号線（以下「ＴＦＴ信号線」という。）１７とを基板１１上に設ける。また、陽極酸化処理を行う際に直流電源が接続される電源接続部１４も基板１１上に形成する。

ここで、ＴＦＣ信号線１６は、薄膜コンデンサ３０の一方の電極（図３（ａ）の符号１２ａ相当）が形成されるパターン１６ａを含む。また、ＴＦＴ信号線１７は、薄膜トランジスタ４０ａ及び４０ｂの各ゲート電極（図３（ｂ）の符号１２ａ相当）がそれぞれ形成されるパターン１７ａ及び１７ｂを含む。また、ＴＦＣ信号線１６とＴＦＴ信号線１７との間は、補償配線１３によって接続されている。なお、ＴＦＣ信号線１６及びＴＦＴ信号線１７は、図１における配線１２に相当するものである。

次に、図示しない電源を電源接続部１４に接続して回路基板２０の陽極酸化処理を行い、各信号線及び各パターンに絶縁膜を形成する。

次に、図４（ｂ）に示すように、補償配線１３の「×」印の部分において、ＴＦＣ信号線１６とＴＦＴ信号線１７とを分断する。また、薄膜トランジスタ４０ｂのゲート電極が形成されるパターン１７ｂと、ＴＦＴ信号線１７とを「×」印で示した分断箇所１７ｃにおいて分断する。なお、分断される前の分断箇所１７ｃ位置に存在した導体部は、本発明に係る電気的接続手段を構成する。すなわち、本発明に係る電気的接続手段は、線状に形成された配線同士を接続するものに限定されるものではなく、電子素子の電極が形成される電極形成導体部（例えばパターン１７ｂ）と線状の配線（例えばＴＦＴ信号線１７）とを接続するもの、電極形成導体部同士を接続するもの、電極が形成されない導体部同士を接続するもの等も含むものである。

続いて、画素形成領域１５に発光素子のための画素電極を形成した後、薄膜デバイス及び各信号線を形成する。具体的には、薄膜コンデンサ３０の上側電極をパターン１６ａ上に形成する（図３（ａ）参照）。また、薄膜トランジスタ４０ａ及び４０ｂをパターン１７ａ及び１７ｂ上にそれぞれ形成する（図３（ｂ）参照）。ここで、薄膜トランジスタ４０ａのソース電極（図３（ｂ）の符号４１相当）は、各画素にデータを伝送する画素データ線１８の形成と兼用して同時に製作することができる。また、薄膜トランジスタ４０ａのドレイン電極（図３（ｂ）の符号４２相当）は、電源供給線１９と接続する。

以上のように、本実施の形態における回路基板１０によれば、複数の配線１２の間を接続する複数の補償配線１３を設ける構成としたので、配線１２の特定箇所に断線が生じている場合でも、電源接続部１４から供給される電荷が補償配線１３を含む経路を介して断線箇所より先に供給されるため、配線絶縁膜１２ｂを複数の配線１２に確実に形成することができる。

したがって、本実施の形態における回路基板１０は、配線絶縁膜１２ｂ含む薄膜デバイスを複数の配線１２上に形成することができ、例えばディスプレイの背面基板として適用される際にその製造歩留を向上させることができる。この製造歩留は補償配線１３の本数が増加するほど向上し、好ましい構成となる。

また、本実施の形態における回路基板１０によれば、陽極酸化処理を用いて室温で絶縁膜を形成する構成としたので、例えばプラスチックフィルムのような柔軟性を有する基板に対しても絶縁膜を確実に形成することができる。

なお、前述の実施の形態において、配線１２と補償配線１３とをバルブ金属で一体に形成する構成を例に挙げて説明したが、本発明はこれに限定されるものではなく、例えば、配線１２と補償配線１３とを互いに異なる金属で別個に形成して電気的に接続する構成としても同様な効果が得られる。

以上のように、本発明に係る回路基板及び電子素子の製造方法並びに回路基板は、配線に断線箇所がある場合でも絶縁膜を確実に形成することができるという効果を有し、プラスチックフィルム上に形成される薄型ディスプレイの背面基板、集積回路用の電子素子、アクティブマトリクス方式を用いたディスプレイの駆動素子等として有用である。

本発明の一実施の形態における回路基板の構成を示す概念図（ａ）回路基板の平面概念図（ｂ）回路基板の断面概念図（断面ＡＡ）（ｃ）回路基板の断面概念図（断面ＢＢ）本発明の一実施の形態における回路基板の製造工程を示す図（ａ）基板上に金属薄膜を形成した状態を示す図（ｂ１）基板上に所定の配線パターンを形成した状態を示す図（断面ＡＡ）（ｂ２）基板上に所定の配線パターンを形成した状態を示す図（断面ＢＢ）（ｃ）陽極酸化処理の説明図（ｄ１）ドライエッチング法により電気配線を加工する状態を示す図（断面ＡＡ）（ｄ２）ドライエッチング法により電気配線を加工する状態を示す図（断面ＢＢ）（ｅ１）補償配線を除去した状態を示す図（断面ＡＡ）（ｅ２）補償配線を除去した状態を示す図（断面ＢＢ）本発明の一実施の形態の第１の実施例における回路基板上に形成した薄膜デバイスを示す概念図（ａ）薄膜コンデンサを示す断面概念図（ｂ）薄膜トランジスタを示す断面概念図本発明の一実施の形態の第２の実施例における回路基板上に形成した薄膜コンデンサ及び薄膜トランジスタを示す図（ａ）回路基板の平面概念図（ｂ）Ｅ部の拡大概念図

符号の説明

１０、２０回路基板
１１基板
１２配線
１２ａ配線導体部
１２ｂ配線絶縁膜
１２ｃ、１２ｄ配線
１３補償配線（電気的接続手段）
１３ａ補償配線導体部
１３ｂ補償配線絶縁膜
１３ｃ、１３ｄ補償配線
１４電源接続部
１５（１５ａ、１５ｂ）画素形成領域
１６ＴＦＣ信号線
１６ａ薄膜コンデンサの一方の電極が形成されるパターン
１７ＴＦＴ信号線
１７ａ、１７ｂゲート電極が形成されるパターン
１７ｃＴＦＴ信号線の分断箇所
１８画素データ線
１９電源供給線
２１金属薄膜
２２電源
２３陰極板
２４電解液
３０薄膜コンデンサ
３１対向電極
４０薄膜トランジスタ
４１ソース電極
４２ドレイン電極
４３有機半導体

Claims

基板上に複数の配線を形成する工程と、
前記複数の配線に電荷を供給する直流電源が接続される電源接続部を前記基板上に形成する工程と、
前記複数の配線の予め定められた箇所同士を電気的に接続する電気的接続手段を前記基板上に形成する工程と、
前記複数の配線及び前記電気的接続手段を電解液中に浸し、前記電源接続部を前記直流電源の陽極に接続し、前記電解液中に設けられた陰極板を前記直流電源の陰極に接続して通電することにより、前記複数の配線のそれぞれ及び前記電気的接続手段の全てを被覆する絶縁膜を陽極酸化処理によって形成する工程と、
前記絶縁膜を形成した後にドライエッチング法又はウエットエッチング法を用いて前記電気的接続手段を除去する工程と、
前記絶縁膜上に電極を形成する工程と、
を含むことを特徴とする電子素子の製造方法。
請求項１に記載の電子素子の製造方法で製造される電子素子が形成される回路基板であって、
前記電気的接続手段が除去された痕跡を有することを特徴とする回路基板。