JP5020826B2 - プログラム可能信号処理回路及び復調方法 - Google Patents

Description

本発明は、プログラム可能信号処理回路及びデータ復調方法に関する。

ＤＶＢ（デジタルビデオ放送）規格は、マルチキャリア信号に変調された送信デジタル信号を規定する。例えば、ＢＰＳＫ（二相位相変調方式）、ＱＰＳＫ（四相位相変調方式）、１６ＱＡＭ（１６値直交振幅変調）及び６４ＱＡＭ（６４値直交振幅変調）など、様々な変調方式が使用され得る。これらの変調方式のいずれかに従って変更された変調信号は、基準に対する位相及び振幅の組合せによって表される。ＢＰＳＫの場合には、振幅は同じであるが、位相が相互に逆である位相及び振幅の２つの組合せが通常可能であり、この組合せは２つの異なる変調ビット値に対応する。６４ＱＡＭの場合には、位相及び振幅の６４の組合せが通常可能である。複素平面にプロットされると、これらの組合せは、８×８の格子状の配置に置かれる。これらの配置の夫々は、６ビット値の値の異なる組合せに対応する。他の変調方式は、より少ない点を有する格子に対応する。

このような形式の変調信号の復調は、受信信号の振幅及び位相の値に対応する複素数に従うビット値の割当を含む。このプロセスはデマッピングと呼ばれ、複素数を用いる一連の演算利用として実施されうる。ＢＰＳＫ信号のデマッピングのためには、得られた複素数の実数部を決定すれば十分である。実数部の正の値は１つのビット値に対応し、実数部の負の値は他のビット値に対応する。これらの値の大きさは、復調ビットの信頼性を推定するために使用され得る。他の変調信号のデマッピングのためには、更なる計算が必要とされる。例えば、１６ＱＡＭのデマッピングのためには、実数部に加えて、虚数部及び、実数部及び虚数部の絶対値と基準値との差が計算されることがある。このような量の符号は、その後、復調ビットを選択するために使用され得る。更に一般的には、このような量の大きさに関する符号又は情報は、１つのビット値又は他のビット値が送信された可能性を示すよう「ビットメトリクス」として使用され得る。

このような形式のデマッピングは、必要とされる数を計算する命令を含むプログラムによりプログラムされたプログラム可能な演算計算回路によって、又は、これらの数に等しい結果を生成する専用ハードウェアによって、実施され得る。プログラムアプローチは、デマッピング計算のために使用される回路が更なる回路を必要とすることなく他の必要な計算のためにも使用可能である、という利点を有する。しかし、プログラムアプローチは、より高速な回路及びより多くの電力消費がデータをデマッピングするために必要とされる、という欠点を有する。

特に、本発明は、プログラム可能な信号処理装置によりデマッピングを実行するために必要とされる命令サイクルの回数を減らすことを目的とする。

特に、本発明は、様々な変調形式により効果的に変調された信号のデマッピングを実行する能力を有する命令処理回路を提供することを目的とする。

本発明に従うプログラム可能信号処理回路は、請求項１に挙げられている。本発明に従って、当該プログラム可能信号処理回路は、デマッピング命令を含む命令セットを有する命令処理回路を有する。前記デマッピング命令は、受信された送信信号から通常得られる複素数オペランドを有する。複素数オペランドに基づいて同じデマッピング結果において少なくとも４つのビットメトリクスを結合するデマッピング命令を与えることによって、相当に多くの命令サイクルが、復調の間に節約可能である。望ましくは、ビットメトリクス毎に必要とされるビット数を低減するよう、ビットメトリクスがデマッピング結果に置かれる前に、ビットメトリクスはクリップされる。あるいは、他の形式の飽和機能が適用される。

実施例において、デマッピング命令の実行は、更なる複素数オペランドによる複素数オペランドの乗算と、結果の実数成分及び／又は虚数部成分と境界値との比較とを含む。望ましくは、更なる複素数オペランドは、前記複素数オペランドが受信信号から得られる場合に使用される。この場合に、前記更なる複素数オペランドは、通常、信号が受信された送信チャネルの振幅及び位相移動を表す経験上決定された複素係数を含む。この場合に、望ましくは、前記境界値は、前記複素係数の振幅の二乗に比例して計算される。このようにして、前記複素数オペランドが、ビットメトリクスの決定の前に送信チャネルの特性を補正するよう複素係数によって割られるべきことは回避される。これは、ビットメトリクスの計算に必要とされる時間を削減する。一般に、実数部及び／又は虚数部の絶対値は減算ために使用されるので、１回の減算は、正及び負の実数部又は虚数部のための夫々の境界線までの距離を決定するために使用され得る。しかし、代替的に、前の絶対値決定を用いない複数回の減算が使用されても良い。

実施例において、前記命令処理回路は、前記デマッピング命令に応答して、夫々が前記複素平面において夫々の境界線に対する複素数の夫々の位置を示す少なくとも６つのビットメトリクスを決定し、前記デマッピング結果に前記少なくとも６つのビットメトリクスを書き込むよう配置される。従って、前記デマッピング命令は、６４ＱＡＭ、１６ＱＡＭ、ＱＰＳＫ及びＢＰＳＫデマッピングのために使用可能である。更なる実施例で、２つのビットメトリクスは、境界値から前記複素乗算の結果を減ずることによって形成され、２つの更なるビットメトリクスは、この第１の減算から他の境界値を減ずることによって形成される。

望ましくは、前記命令処理回路は、前記命令回路の一部が前記命令によって特定される情報に依存して無効にされ得るように構成されるので、前記ビットメトリクスの一部は、前記命令回路の前記一部が無効にされる場合には計算されない。従って、例えば、１６ＱＡＭ変調のデマッピングが実行されるならば、６４ＱＡＭのデマッピングのために必要とされる更なるビットメトリクスの計算は無効にされることがある。この計算は、６４ＱＡＭ変調のデマッピングが実行される場合に、更に、１６ＱＡＭ変調のビットメトリクスを計算するために使用される同じ回路を用いて、有効にされる。このような選択的な無効化は電力を節約する。前記命令回路の一部が無効にされるべきかどうかを特定する情報は、前記デマッピング命令のオペランドコードの一部として、又は、前記デマッピング命令のオペランドコードから、供給されうる。

本発明の上記及び他の目的及び有利な利点を、本発明の限定されない例を示す以下の図面の記載により説明する。

図１は、例えばＤＶＢ（デジタルビデオ放送）受信機などの信号受信機を示す。当該機器は、縦続に接続されたフロントエンド１０、デジタル信号処理回路１２及びバックエンド１４を有する。フロントエンド１０は、ビデオ放送信号を受信する入力部を有する。動作において、フロントエンド１０は、ビデオ放送信号を受信して、その信号からデジタル情報を取り出す。デジタル信号処理回路１２は、デジタル情報を受け取って、そのデジタル情報を、ビデオデータ信号を形成するよう処理する。デジタル信号処理回路１２は、ビデオデータ信号をバックエンド１４へ供給する。バックエンド１４は、例えば、接続されるビデオ表示スクリーン（図示せず。）向けの表示データ又は、接続されるビデオ録画装置（図示せず。）向けの記憶データを発生させても良い。バックエンド１４は、それらの目的のために、ビデオ表示スクリーン及び／又は録画装置自体を有しても良い。

デジタル信号処理回路１２は、（サンプリングされた信号を変調するために使用されたデータ項目を再構成するためにデジタル信号サンプルを用いる）復調及び、誤り訂正符号（ＥＣＣ）に従う復調されたデータ項目の復号化と同じような動作を実行するようプログラムによりプログラミングされたプログラム可能信号処理回路を有する。

本発明は、デジタル信号処理回路１２における変調データのデマッピングに関する。受信後、デジタル信号処理回路１２は、受信信号の位相及び振幅に依存する情報を使用して、２進情報を再構成する。デマッピングは、変調の逆である。変調は、送信の前又はその間に送信機側で実行される。変調は、送信されるべきデジタルデータに依存して多数の搬送波の位相及び振幅を選択することを含む。従って、夫々のデジタル値は、対応する位相及び振幅を有する複素数に対応する。例えばＤＶＢ送信の間に、デジタルデータは、例えば４ビットのグループに分けられ、ビット値の夫々の組合せは、夫々の複素数に割り当てられる。

図１ａ、ｂは、複素平面（ｘ軸及びｙ軸の夫々に沿ってプロットされる複素数の実数部及び虚数部）を示す。複素平面には、ビット値の夫々のグループに割り当てられる夫々の複素数を表す点が示される。図１ａはＱＰＳＫに対応する。図１ａで、複素数は、２ビットのデジタル値に割り当てられている。図１ｂは１６ＱＡＭに対応する。図１ｂで、複素数は、４ビットのデジタル値に割り当てられている。

ＤＶＢ送信の間に、データからビットの夫々のグループに割り当てられた複素数はフーリエ係数として用いられ、これから、時間送信信号が逆フーリエ変換により計算される（周波数領域から時間領域へ）。

受信機側で、デジタルデータは、受信変調信号を表す複素数から回復される。例えばＤＶＢ受信において、フーリエ変換は、時間的に間隔を空けられた信号サンプルから計算され、結果として得られるフーリエ変換係数は、ビットのグループを復調するために複素数として用いられる。簡単な例で、受信信号を表す複素数を考えると、図１ａ、ｂの格子から最も近い複素数が選択され、その点に対応するデジタルデータが回復されたデジタルデータである。

図２は、デジタル信号処理回路１２に含まれるプログラム可能信号処理回路を示す。プログラム可能信号処理回路は、命令発行ユニット２０と、レジスタファイル２２と、複数の機能ユニット２３、２４、２６と、データメモリ２８とを有する。命令発行ユニット２０は、デジタル信号処理回路１２用のプログラムを記憶しており、プログラム実行中のプログラムフローによって決定される命令を受け取るよう配置される。命令発行ユニット２０は、機能ユニット２３、２４、２６へ結合された、命令のオペレーションコードによって決定される制御信号を供給する動作制御出力部を有する。オペレーションコードは、機能ユニット２３によって実行されるべき動作を識別する。命令発行ユニット２０は、レジスタファイル２２のポートへ結合された、命令のオペランドを含むレジスタと、命令の結果が記憶されるべきレジスタとを示す選択信号を供給するレジスタ選択出力部を有する。命令は、選択信号を制御する領域を含む。レジスタファイル２２の出力ポートは、選択されたレジスタからオペランドを供給するために機能ユニット２３、２４、２６へ結合され、レジスタファイル２２の入力ポートは、命令の実行結果を受け取るよう機能ユニット２３、２４、２６へ結合されている。

単一線が制御コード、レジスタ選択コード、オペランド及び結果を供給するための通信接続を表すよう示されるが、実際には多数の導体がこのような接続の実施において並行して使用されうることは、明らかである。単一線は、複数のレジスタ選択コードを供給するための、あるいは複数のオペランドを供給し、又は複数の結果を返すための接続を表しても良い。更に、３つの機能ユニット２３、２４、２６が示されるが、夫々、命令発行ユニット２０及びレジスタファイル２２へのそれ自体の接続とともに、実際には、より多くの機能ユニットが存在し、あるいは、異なる機能ユニットの機能がレジスタファイル２２への共通接続を共有する機能ユニットにグループ化されるならば、より少ない機能ユニットが存在しうることは明らかである。

機能ユニットは、処理装置によって実行され得る全ての形式の命令を有する「命令セット」を定める。ここで使用されるように、「命令」は、個々の機能ユニットによって実行される動作を選択するプログラムの基本ユニットである。命令は、命令として機能することができるユニットに更に分けられないプログラムの「原子（ａｔｏｍ）」である。一般に、それぞれの命令は、命令を識別する単一のｏｐコード（オペランドコード）を有する。よく知られるように、プログラム可能な処理装置の設計は、通常、命令セットの特定から始まり、命令セットの特定は、処理装置の少なくとも基本的な実施を選択するに足る情報を当業者に提供する。

第１の機能ユニット２３は、データメモリ２８へ結合されたメモリアクセス機能ユニットである。このメモリアクセス機能ユニット２３は、データメモリ２８内の場所のアドレスを特定するオペランドにより「読み込み（ＬＯＡＤ）」及び「記憶（ＳＴＯＲＥ）」命令を実行するよう設計される。データメモリ２８は、また、信号データを受信し、ビデオデータを送信するためにフロントエンド１０（図示せず。）及び／又はバックエンド１４（図示せず。）へ結合されても良い。（実際には機能ユニットのグループを含みうる）第２の機能ユニット２４は、例えば、付加（ＡＤＤ）、シフト（ＳＨＩＦＴ）などのＡＬＵ命令のような形式的な命令を実行するよう設計される。図示されないが、例えば、幾つかの命令が並行して実行可能であるように、あるいは異なる命令が実行可能であるように（例えば、フロントエンド１０（図示せず。）からの信号データの入力及び／又はバックエンド１４（図示せず。）へのビデオデータの出力）、更なる機能ユニットが存在しても良い。

デマッピングの結果として、レジスタ内のデータは、通常、受信ビット値に関する確実性を示すよう、送信ビット毎に複数のビット（例えば４ビット）によって受信信号からの夫々のビットを表す。このような複数のオペランドビットは、「ビットメトリクス」と呼ばれる。しかし、本発明から外れることなく、単一のオペランドビットが、受信ビットを表すために使用されても良い。この場合に、「ビットメトリクス」は、このような単一ビットを参照する。

プログラム可能な命令処理装置のプログラムは、信号データのデマッピングに備える。専用の第３の機能ユニット２６は、特にデマッピングに対応するよう設計されたデマッピング命令を実行するために設けられたデマッピング機能ユニットである。

図３は、デマッピング機能ユニットの一例を示す。デマッピング機能ユニットは、３つのオペランド入力部３０ａ〜ｃと、結果出力部３４とを有する。単一線が第１及び第２のオペランド入力部３０ａ、ｂを表すが、当然、これらの線は、オペランドの夫々のビットを供給する複数の機能的に同等の導体を表しうる。夫々のオペランド入力部は、オペランド毎に３２ビットを供給することができる。例えば、これは、複素数の実数部及び虚数部を表す２つの１６ビット数を表すために使用されても良い。別個の入力線は、第３のオペランド入力部３０ｃを示す。夫々の入力線は、夫々の乗算係数を供給する機能的に同等の導体のグループを表す。第３のオペランド入力部の入力線３０ｃは、命令の同じオペランドレジスタから夫々のビットグループを受け取るよう結合されている。同様に、結果出力部３４における結果は複数の線を有し、夫々の線は、ビットメトリクスを表すビットのグループを供給する接続を表す。ビットの夫々のグループは、例えば、４ビットを含む。これらのビットのグループは、命令の同じ結果レジスタの夫々の部分へ書き込まれうる。

デマッピング機能ユニットは、複素乗算回路３１と、クリッピング回路３２ａ〜ｆと、絶対値決定回路３５ａ、ｂ、３７ａ、ｂと、減算回路３６ａ、ｂ、３８ａ、ｂとを有する。複素乗算回路３１は、第１及び第２のオペランド入力部３０ａ、ｂへ結合された入力部と、実数積部の出力部と、虚数積部の出力部とを有する。複素乗算回路３１の出力部は、夫々のクリッピング回路３２ａ、ｂを介して結果出力部３４の夫々の線へ結合されている。

更に、複素乗算回路３１の出力部は、夫々の絶対値決定回路３５ａ、ｂを夫々介して、第１及び第２の減算回路３６ａ、ｂの負の入力部へ結合されている。第１及び第２の減算回路３６ａ、ｂは、第３のオペランド入力部３０ｃからの夫々の線へ結合された正の入力部と、夫々のクリッピング回路３２ｃ、ｄを介して結果出力部３４の夫々の線へ結合された出力部とを有する。更に、第１及び第２の減算回路３６ａ、ｂの出力部は、夫々の絶対値決定回路３７ａ、ｂを夫々介して、第３及び第４の減算回路３８ａ、ｂの負の入力部へ結合されている。第３及び第４の減算回路３８ａ、ｂは、第３のオペランド入力部３０ｃからの夫々の線へ結合された正の入力部と、夫々のクリッピング回路３２ｅ、ｆを介して結果出力部３４の夫々の線へ結合された出力部とを有する。

動作において、デマッピング機能ユニットは、
Ｍ１＝ｃｌｉｐ（Ｒｅ（Ａ＊Ｂ））
Ｍ２＝ｃｌｉｐ（Ｉｍ（Ａ＊Ｂ））
Ｍ３＝ｃｌｉｐ（Ｋ１−｜Ｒｅ（Ａ＊Ｂ）｜）
Ｍ４＝ｃｌｉｐ（Ｋ２−｜Ｉｍ（Ａ＊Ｂ）｜）
Ｍ５＝ｃｌｉｐ（Ｋ３−｜Ｋ１−｜Ｒｅ（Ａ＊Ｂ）｜｜）
Ｍ６＝ｃｌｉｐ（Ｋ４−｜Ｋ２−｜Ｉｍ（Ａ＊Ｂ）｜｜）
に従って、結果出力の夫々の領域で複数のクリップされた数を形成する。

ここで、Ａ、Ｂは複素数であり、Ａの実数部及び虚数部は第１のオペランド入力部３０ａを介して引き出され、Ｂの実数部及び虚数部は第２のオペランド入力部３０ｂを介して引き出される。｜・・｜は、絶対値を取ること（入力が負であるならば入力値からマイナスを取り、そうでないならば、入力値を通すこと）を表す。クリッピング機能「ｃｌｉｐ」は、入力値がほぼ第１の閾値であるか、あるいは第２の閾値を下回る夫々の場合に、その入力値を最大値又は最小値へ変換し、数値がそれらの閾値の間にあるならば、入力値はそのまま通される。即ち、
Ｔ１＜Ｘ＜Ｔ２である場合、ｃｌｉｐ（Ｘ）＝Ｘ
Ｘ＜Ｔ１又はＸ＝Ｔ１である場合、ｃｌｉｐ（Ｘ）＝Ｔ１
Ｔ２＜Ｘ又はＸ＝Ｔ２である場合、ｃｌｉｐ（Ｘ）＝Ｔ２
となる。

通常、Ｔ１及びＴ２は、正及び負であり、実質的に同じ大きさである。代わりに、よりソフトな形式のクリッピングが使用されても良い。この場合、ｃｌｉｐ（Ｘ）は、ＸがＴ２を僅かに下回る場合に、既にＸを下回る。望ましくは、クリッピング機能は、最も高い閾値から最も低い閾値までの数を表すＮビット（例えば４ビット）しか出力しない。Ｋ１〜Ｋ４は、第３のオペランド入力部３０ｃの夫々の範囲から取り出される境界値である。Ｍ１〜Ｍ６は、結果出力部３４において夫々の範囲で出力されるクリッピング結果である。

動作において、機能ユニットは、変調されたデータ信号を処理するためのプログラムの命令を実行するために使用される。プログラムは、デマッピング（ＤＭＡＰ）命令呼出を含む。これは、
ＤＥＭＡＰＲ１，Ｒ２，Ｒ３，Ｒ４
として象徴的に表される。

この表示において、Ｒ１、Ｒ２などは、オペランドを供給し且つ命令の結果を書き込むために使用されるレジスタファイル２２内のレジスタを識別するレジスタ選択コードを表す。しかし、命令は、Ｒ１などがレジスタで「ある（ｉｓ）」ことを述べることによって口語的にこの中で記載されることもある。これは、Ｒ１などがレジスタファイル２２内のレジスタを識別する選択コードを表すことを意味すると理解されるべきである。より一層口語的に、Ｒ１などが「オペランドである（ｉｓ ａｎ ｏｐｅｒａｎｄ）」ことが述べられることもある。これは、また、Ｒ１などが、オペランドを含むレジスタファイル２２内のレジスタを識別する選択コードを表すことを意味すると理解されるべきである。

この表示において、ＤＥＭＡＰは、命令を識別するｏｐコードを表し、Ｒ１、Ｒ２は、複素数を含むオペランドレジスタである。Ｒ３は、境界値データを含むオペランドレジスタである。Ｒ４は、ＤＥＭＡＰの実行によって生成された複数のビットメトリクスを伴う結果が書き込まれる結果レジスタである。

一実施例において、ＤＥＭＡＰ命令は、受信したＤＶＢ信号の処理の間に使用される。信号サンプルは、変調されたデジタルデータを含む受信信号の部分から得られ、夫々の周波数に対するフーリエ変換係数は、サンプルから計算される。ＤＶＢ受信の場合には、夫々のフーリエ変換係数のその位相及び振幅はビットのグループを表す。ＤＥＭＡＰ命令は、ビットを符号化する役割を果たす。フーリエ変換係数に対応する複素数はＲ１に読み込まれ、ビットのビットメトリクスはレジスタＲ４へ出力される。

図４は、復号化の原理を表す。この図で、示される点４０は、受信信号のサンプルから得られたフーリエ変換係数の振幅及び位相に対応する。送信中に使用され得た最も近い公称の複素数は、デジタルビット００１１の変調に対応する。クリッピング回路３２ａ〜ｆが二値のうちの１つしか出力しないよう配置されるところの実施例では、ＤＥＭＡＰ命令は、出力としてこれらのデジタルビットを生成することができる。しかし、より望ましくは、クリッピング回路３２ａ〜ｆは、２よりも多い値からそれらの出力を選択するよう配置され、この場合に、それらの出力は、異なる公称の変調点に最も近い複素平面内の領域の間の境界線４２、４４、４６までの距離を表す。クリッピング回路３２ａ、ｂの出力部は、軸４６までの距離に関する情報を出力する。クリッピング回路３２ｃの出力部は、点４０が位置する半平面にある縦線４２のうちの１つまでの距離に関する情報を出力する。クリッピング回路３２ｄの出力部は、点４０が位置する半平面にある横線４４のうちの１つまでの距離に関する情報を出力する。クリッピング回路３２ｅ、ｆの出力部は、表される１６ＱＡＭの場合には無関係である。クリッピング回路３２ａ〜ｆは、それらの出力をクリップする。即ち、関連する線までの距離がクリッピング閾値を超える場合に、クリッピング閾値が出力される。通常、クリッピング閾値は、線４２、４４、４６と最も近い公称の変調点との間の距離の大きさ程度である。

ＤＶＢ信号の送信の間に、信号の異なる周波数成分は、互いに異なる位相及び振幅で伝送され得る。建物からの反射、アーティファクトなどの動いている対象、又は大気条件の変化は、これらの差に変化を引き起こしうる。復調の間に、受信器は、その差を保証する。ＤＥＭＡＰ命令では、レジスタＲ２及び、レジスタＲ３からの境界値は、その差を補正するために使用される。

送信の位相及び振幅効果は、例えば、受信されたパイロット信号の測定から、異なる周波数に関して推定される。これから、複素係数Ｈは、夫々のフーリエ変換係数に関して決定される。これは、フーリエ変換係数に関する送信の効果を表す。レジスタＲ１からのフーリエ変換係数からのビットメトリクスの抽出の前に、係数Ｈを表す情報はレジスタＲ２に読み込まれ、係数Ｈの二乗絶対値はＲ３内の境界値を計算するために使用される。

ＤＥＭＡＰ命令に応答して、レジスタＲ１内のフーリエ変換係数は、Ｒ２からの情報を用いて、Ｈの複素係数を乗じられる。結果として得られる積で、送信の位相効果が推定された。しかし、この場合に、異なるフーリエ変換係数に関する積の振幅は、フーリエ変換係数に関して係数Ｈの振幅の二乗に比例して、依然として送信効果に依存する。図３のチャートに関して、これは、点の行及び列の途中の線４２、４４の位置が係数Ｈの振幅の二乗に依存することを意味する。これは、１つの公称の変調点及び他の公称の変調点により近い複素平面内の点の間の境界値が係数Ｈの振幅の二乗に依存することを意味する。オペランドレジスタＲ３内の境界値は、これらの境界値を定義する。ＤＥＭＡＰ命令を含むプログラムの実行中に、望ましくは、これらの境界値は、送信中に振幅移動の差を明らかにするよう、係数Ｈの振幅の二乗に比例して設定される。

以下は、ＤＥＭＡＰ命令が受信信号からのデジタルデータを復調するためにプログラム内で使用されうるところのプログラム・コンテキストの一例である。
繰り返し
− 送信の位相及び振幅効果を計算する命令、
− 計算された効果を表す複素係数をレジスタＲ２に読み込む命令、
− 振幅の二乗を形成する命令、
− 二乗に比例する境界値を計算する命令、
− 境界値をレジスタＲ３に読み込む命令、
− 新しい係数をレジスタＲ１に読み込む命令、
− ＤＥＭＡＰＲ１，Ｒ２，Ｒ３，Ｒ４、
− レジスタＲ４からのビットメトリクスを処理する命令。

プログラムは、命令の実行が異なる周波数に関して繰り返されるところのループを含む。周波数の関数として送信の位相及び振幅効果を計算する方法は、それ自体知られる。このような方法は、複素係数を生成する。複素係数の実数部及び虚数部はＲ２に読み込まれうる。この場合に、複素乗算回路３１は、Ｒ１からの複素数と、Ｒ２からの数の共役との積を生成するよう配置されるべきである（代替的に、その共役の実数部及び虚数部はＲ２に読み込まれても良く、この場合には、正規の積が形成されうる。）。

減算回路３６ａ、ｂに提供するよう意図される境界値は同じ値に設定されうる。これは、送信効果の計算された振幅の二乗に比例して変化する。図４の例では、望ましくは、減算回路３６ａへの入力の値は、変調されたデータの第３のビットが変更される場合に、複素乗算の結果の実数部の間で通常期待される差に等しい値に設定される。望ましくは、減算回路３６ｂへの入力の値は、減算回路３６ａへの入力の値と同じ値に設定される。望ましくは、減算回路３８ａ、ｂへの入力の値は、この値の半分の値に設定される。

このようにして、Ｒ２のオペランド及びＲ３のオペランドは、両方とも、送信効果を補償するべく行われる補正に依存しうる。代替案として、複素除算回路が、複素乗算回路３１の代わりに使用されても良い。代替案として、係数Ｈの逆数が、他の命令によって計算されて、第２のオペランド入力部３０ｂに供給されても良い。これらの代替案では、送信効果に依存して境界値を生成する必要がないので、第３のオペランド入力部３０ｃが省略され得る。しかし、除算の使用は、復調を実行するために必要とされる時間を増大させる。

ＤＥＭＡＰ命令は、その入力オペランドに依存して多数のビットに関してビットメトリクスを抽出する。通常、夫々のビットメトリクスは、（点４０によって表される）フーリエ変換係数と、夫々の境界線４２、４４、４６との間の距離に比例する数を、この距離が最大値を超えない限り、表す。その距離が最大値を超える場合には、ビットメトリクスがクリップされる。代表的な実施例では、４ビットが夫々のビットメトリクスに使用される。

通常、復号化のための更なる命令は、復調されたデジタルデータのデパンクチャ（即ち、選択された位置でのデフォルトビットメトリクス値を加えること）と、ＥＣＣ復号化とを含む。望ましくは、ベクトル型命令が、この目的のために使用される。これは、それらのオペランドをビットメトリクスのベクトルとして扱う。この場合に、ＤＥＭＡＰ命令がベクトル形式でビットメトリクスを即座に利用可能にするので、実行速度は増大する。望ましくは、処理装置は、また、ベクトル形式でデパンクチャを実行する命令を有する。これは、同じ発明者による、同じ法定代理人が担当する同時係属の特許出願に記載されている。

図５は、デマッピング機能ユニットの更なる実施例を示す。この実施例で、絶対値決定回路、減算回路及びクリッピング回路は、結果出力３４でビットメトリクスの夫々の対を生成するブロック５２、５４として示される。この実施例で、デマッピング機能ユニットは、必要とされるデマッピングの形式、即ち、ＢＰＳＫ、ＱＰＳＫ、１６ＱＡＭ又は６４ＱＡＭ復調が実行されているかどうかに関する情報を供給する制御信号を供給するための更なる入力部５０を有する。デマッピング機能ユニットは、それが、制御信号に依存してデマッピング機能ユニットの一部の動作を少なくとも部分的に無効にするように配置される。ＢＰＳＫが示される場合には、ブロック５２、５４及びクリッピング回路３２ｂが無効にされる。ＱＰＳＫが示される場合には、ブロック５２、５４が無効にされる。１６ＱＡＭが示される場合には、ブロック５４が無効にされる。ここで用いられる「デマッピング」は、例えば、データ依存信号遷移が防止されるように、ブロック５２、５４及びクリッピング回路３２ｂの入力部に所定の値を保持させることによって、又は、これらの回路の少なくとも一部への電力供給を削除することによって、様々な方法で実現され得る。両方とも、データ依存ビットメトリクスが出力されることを防ぎながら、それらの回路で電力消費を低減する効果を有する。このようにして、電力消費は、変調の形式に依存して低減され得る。

原理上、デマッピング機能ユニットがＤＥＭＡＰ命令に応答して実行する動作は、復調の形式に依存する必要はない。しかし、変調の形式に依存して、より多くの、あるいはより少ないビットメトリクスが使用されうる。ＢＰＳＫの場合には、クリッピング回路３２ａから、１つのビットメトリクスしか使用されない。ＱＰＳＫの場合には、クリッピング回路３２ａ、ｂから、２つのビットメトリクスしか使用されない。１６ＱＡＭの場合には、クリッピング回路３２ａ〜ｄから、４つのビットメトリクスしか使用されない。６４ＱＡＭの場合には、クリッピング回路３２ａ〜ｆから、６つのビットメトリクスしか使用されない。従って、回路の対応部分は、復号化の最終的な結果に影響を及ぼすことなく無効にされ得る。

一実施例で、異なる命令形式（ｏｐコード値）が、異なる変調形式のデマッピング機能ユニットの動作を制御するために利用可能である。この実施例では、更なる入力部５０は、命令の形式に依存する（例えば、ｏｐコードの一部を含む）信号を受信するよう命令発行ユニットへ結合される。代替の実施例で、更なる入力部５０は、第４のオペランドのためのオペランド入力部である。この実施例では、単一の命令形式で十分であり、復調の形式に関する情報は、オペランドレジスタから供給される。

望ましくは、現在の復調形式に関してビットメトリクスを生成するために必要とされる全ての回路は無効にされる。しかし、当然のことながら、本発明から外れることなく、これらの回路の一部のみが無効にされても良い。これは、既に、電力消費の低減をもたらす。例えば、実施例で、６４ＱＡＭ変調が復調されるか否かに依存して、ブロック５４のみが選択的に無効にされても良い。

本発明は特定の実施例に関して記載されているが、当然のことながら、本発明から外れることなく、同じ効果を生み出す様々な代替の実施が可能である。例えば、それらの入力信号の差を決定する回路が、減算回路３６ａ、ｂ、３８ａ、ｂとして使用されうるが、当然のことながら、例えば、負の境界値が供給されるならば、あるいは、絶対値決定回路が加算器入力へマイナスの絶対値を出力するよう設計されるならば、加算回路が減算回路として機能しても良い。当然、ビットメトリクスが然るべく扱われるならば、出力部におけるビットメトリクスの幾つか又は全ての符号が反転されるかどうかは問題ではない。また、数｜Ｋ−｜Ｒ｜｜は、例えば、ｓｉｇｎＲなどの制御下の乗算器によって選択されるＫ−Ｒ若しくはＫ＋Ｒのうちの一方、又は、ｓｉｇｎ（Ｒ）（Ｋ＊ｓｉｇｈ（Ｒ）−Ｒ）として、同等に計算され得る。代わりに、例えば、１−｜Ｒ｜／Ｋなど、差と同一ではないが類似する結果が使用されても良い。

更に、オペランドが実数部及び虚数部の両方を含むところの実施例が示されているが、当然のことながら、代替的に、別個のオペランドの１又はそれ以上のグループが実数部及び虚数部のために使用されても良い。この場合に、ＤＥＭＡＰ命令は、３ではなく、４又は５のオペランドを有しうる。３２ビットのオペランドが使用される場合に、夫々のオペランドは、１６ビットの実数部と、１６ビットの虚数部とを有しうるが、例えば、数値ごとに１０ビットといったように、より少数のビットが使用されても良い。また、当然、より大きな、又はより小さなオペランドが使用されても良い。

同様に、望ましくは最初の２つのオペランドの実数部及び虚数部と実質的に同数の数として境界値が第３のオペランドでまとめて供給されるところの実施例が示されているが、当然のことながら、代わりに、例えば、夫々のブロック５２のための一対の境界値の夫々の２つのオペランドレジスタ、又は４つのオペランドレジスタといったように、より多くのオペランドが境界値を供給するために使用されても良い。他の代替案として、オペランド入力部の同じ部分が、１つの境界値しか両方の減算回路に供給される必要がないように、一対の減算回路へ結合されても良い。これが両方の対３６ａ、ｂ及び３８ａ、ｂに対してなされるならば、２つの境界値しか第３のオペランド入力部で供給される必要がない。

他の代替案として、デマッピング機能ユニットは、例えば、減算回路３８ａのための入力値を得るよう減算回路３６ａの入力部からの境界値を半分にすることによって、共通の入力部から減算回路３６ａ及び３８ａのための境界値を形成するよう配置されても良い。これは、供給される必要があるオペランドデータの量を減らし（より少ないオペランド入力部又はより低い幅）、一方、それは、実数方向での複素平面内の公称点間の差が、虚数方向での複素平面内の公称点間の差と異なるところの変調形式の使用の可能性を使用するよう保つ。更なる代替案として、デマッピング機能ユニットは、単一の共通入力から、例えば、この入力を減算回路３６ａ、ｂの両方へ及びその入力の２分の１を減算回路３８ａ、ｂの両方へ印加することによって、全ての減算回路３６ａ、ｂ及び３８ａ、ｂに対する入力値を形成するよう配置される。

更に、ＤＶＢ復号化への適用が記載されているが、当然のことながら、ＤＥＭＡＰ命令は、如何なる形式の信号も復号するよう適用され得る。ＤＥＭＡＰ命令は、この場合にフーリエ変換係数へ適用される必要はない。１６ＱＡＭ復号化が必要とされるが、６４ＱＡＭ復号化が必要とされない場合に、ブロック５４は省略可能である。より高次の復調（例えば２５６ＱＡＭ）が必要とされる場合には、他のブロックが加えられても良い。可変位相効果を補正する必要がない場合には、ＤＥＭＡＰ命令の変形例が使用されても良い。この場合に、第２のオペランド及び複素乗算回路３１は省略される。また、随意に、第３のオペランドは、この場合に、又は、送信による係数Ｈの反転が最初に計算される場合に、省略されても良い。

信号受信機を示す。 複素平面内の変調点を表す。 複素平面内の変調点を表す。 プログラム可能信号処理回路を示す。 デマッピング機能ユニットを示す。 復調を表す。 更なるデマッピング機能ユニットを示す。

Claims (11)

1. デマッピング命令を含む命令セットを有するプログラム可能信号処理回路であって、
   オペランド記憶回路と、
   該オペランド記憶回路においてオペランド及び結果の位置をアドレス指定する命令を実行する命令処理回路と、を有し、
   前記命令処理回路は、
   前記オペランド記憶回路から前記デマッピング命令の複素数オペランドを受け取る１又は複数のオペランド入力部と、
   前記オペランド記憶回路へ前記デマッピング命令のデマッピング結果を書き込む結果出力部と、を有し、
   前記デマッピング命令は、前記プログラム可能信号処理回路に、前記オペランド入力部が受け取った複素数オペランドの少なくとも４つのビットメトリクスを決定させ、且つ、前記デマッピング結果として、前記結果出力部へ、前記少なくとも４つのビットメトリクスの組合せをまとめて書き込ませるものであり、
   ４つのビットメトリクスのそれぞれは、複素平面において夫々の境界線に対する複素数の夫々の位置を示し、
   前記命令処理回路は、前記デマッピング命令に応答して、前記組合せを決定し、前記結果出力部へ前記組合せを書き込むよう配置される、プログラム可能信号処理回路。
2. 前記命令処理回路は、前記デマッピング命令の更なる複素数オペランドを受け取る１又は複数の第１の更なるオペランド入力部と、境界値オペランドを受け取る１又は複数の第２の更なるオペランド入力部とを有し、
   前記命令処理回路は、
   前記複素数オペランド及び前記更なる複素数オペランドの複素乗算を実行するよう前記オペランド入力部及び前記第１の更なるオペランド入力部へ結合された入力部と、積の実数部及び虚数部の夫々の出力部とを有する複素数乗算回路；及び
   該複素数乗算回路の前記出力部の夫々へ結合された第１の入力部と、前記第２の更なるオペランド入力部へ結合された第２の入力部とを夫々が有する減算回路；
   を有する、請求項１記載のプログラム可能信号処理回路。
3. 前記結果出力部と、前記複素数乗算回路の前記出力部及び前記減算回路の出力部の夫々との間に結合されたクリッピング回路を有する、請求項２記載のプログラム可能信号処理回路。
4. 前記命令処理回路は、前記デマッピング命令に応答して、夫々が前記複素平面において夫々の境界線に対する複素数の夫々の位置を示す少なくとも６つのビットメトリクスを決定し、前記デマッピング結果を形成する前記組合せに前記結果出力部における前記少なくとも６つのビットメトリクスを含むよう配置される、請求項１記載のプログラム可能信号処理回路。
5. 前記命令処理回路は、前記デマッピング命令の更なる複素数オペランドを受け取る１又は複数の第１の更なるオペランド入力部と、境界値オペランドを受け取る１又は複数の第２の更なるオペランド入力部とを有し、
   前記命令処理回路は、
   前記複素数オペランド及び前記更なる複素数オペランドの複素乗算を実行するよう前記オペランド入力部及び前記第１の更なるオペランド入力部へ結合された入力部と、積の実数部及び虚数部の夫々の出力部とを有する複素数乗算回路；
   該複素数乗算回路の前記出力部の夫々へ結合された第１の入力部と、前記第２の更なるオペランド入力部へ結合された第２の入力部とを夫々が有する第１の減算回路；及び
   該第１の減算回路の夫々の出力部へ結合された第１の入力部と、前記第２の更なるオペランド入力部へ結合された第２の入力部とを夫々が有する第２の減算回路；
   を有する、請求項４記載のプログラム可能信号処理回路。
6. 前記命令処理回路は、前記少なくとも４つのビットメトリクスの一部を計算するための回路部を有し、
   前記命令処理回路は、前記デマッピング命令によって特定される制御情報の制御下で、選択的に前記回路部を無効にするよう配置される、請求項１記載のプログラム可能信号処理回路。
7. 受信信号の信号処理を実行するプログラムによりプログラミングされ、
   前記プログラムは、前記複素数オペランドとして前記受信信号から得られた複素数を用いる前記デマッピング命令のインスタンスと、並行して前記デマッピング命令の前記デマッピング結果から前記少なくとも４つのビットメトリクスを使用する更なる命令とを有する、請求項１記載のプログラム可能信号処理回路。
8. 受信信号の信号処理を実行するプログラムによりプログラミングされ、
   前記プログラムは、
   前記受信信号が受けた位相及び振幅変換を表す複素伝送係数を設定する１又はそれ以上の命令；
   前記複素数オペランドとして前記受信信号から得られた複素数を用い、前記更なる複素数オペランドとして前記複素伝送係数を用い、更に、前記境界値オペランドとして前記複素伝送係数の振幅の二乗に比例して決定される数を用いる前記デマッピング命令のインスタンス；及び
   並行して前記デマッピング命令の前記デマッピング結果から少なくとも４つのビットメトリクスを使用する更なる命令；
   を有する、請求項２記載のプログラム可能信号処理回路。
9. 受信したデータ信号を処理する方法であって：
   前記データ信号から複素数を計算するステップ；
   １又は複数のオペランド入力と、結果出力と、デマッピング命令を含む命令セットと、を有する命令処理回路を設けるステップ；
   前記複素数を記憶するオペランド記憶回路を設けるステップ；
   前記命令処理回路の前記デマッピング命令を用いて、前記オペランド記憶回路から前記複素数を複素数オペランドとして受け取り、前記複素数オペランドから、前記デマッピング命令のデマッピング結果において、少なくとも４つのビットメトリクスを形成するステップであって、前記４つのビットメトリクスのそれぞれは、複素平面において夫々の境界線に対する複素数の夫々の位置を示す、ステップ；及び
   並行して前記少なくとも４つのビットメトリクスを処理する更なる命令のオペランドとして、前記デマッピング結果を用いるステップ；を有し、
   前記デマッピング命令は、前記結果出力を用いて、前記デマッピング命令の前記デマッピング結果を、前記オペランド記憶回路に書き込む、方法。
10. 前記受信信号が受けた位相及び振幅変換を表す複素係数を決定するステップ；
    前記複素係数の振幅の二乗に比例して境界値を決定するステップ；及び
    前記単一命令に応答して前記複素係数により前記複素数に複素乗算を行い、前記境界線の少なくとも１つの位置を制御するよう前記境界値を用いるステップ；
    を有する請求項９記載の方法。
11. 夫々が夫々異なった数のビットメトリクスを有する夫々異なったデマッピング結果を形成するよう前記命令処理回路の夫々の単一命令を用いるステップ；及び
    前記単一命令の中から選択された１つを実行する場合に、前記ビットメトリクスの一部を形成するよう前記命令処理回路の一部を選択的に無効にするステップ；
    を有する請求項９記載の方法。

Images