JP4215084B2 - 等化器及び等化方法 - Google Patents

Description

本発明は、直交周波数分割多重（Orthogonal Frequency Division Multiplexing、以下「OFDM」という。）ディジタル変調された信号の復調に関し、特に、SPシンボルを用いた等化器及び等化方法に関するものである。

従来、例えば、地上波ディジタル放送（Integrated Service Digital Broadcasting Television、以下「ISDB-T」という。）等においては、マルチパス妨害に強いOFDMディジタル変調方式を採用している。OFDM変調方式により変調された信号（以下「OFDM信号」という。）を復調するには、復調用の振幅位相基準として、周波数方向と時間方向にSPシンボルを分散させたスキャッタードパイロット（scattered pilot、以下「SP」という。）方式が知られており、例えば、下記のような特許文献に記載されている。

特開２０００−２２６６１号公報 特開２００５−４５６６４号公報 特開２００４−１５３８１１号公報

特許文献１の図１とこの説明文には、OFDM復調装置の技術が記載され、特に、伝搬路の歪を除去する等化処理のために逆フーリエ変換を行う自動等化器の技術が記載されている。この特許文献１のOFDM復調装置では、フレームシンボルとフレームシンボルに続く伝搬路推定用パターン信号と、伝搬路推定用パターン信号に続くデータシンボルとからなるフレーム構造を有する信号を受信する。そして、伝搬路推定用パターン信号を用いて伝達関数を推定し、この推定された伝達関数を用いてデータシンボルの等化を行っている。

特許文献２の図１とこの説明文には、OFDM信号のキャリアデータ等化器に関する技術が記載されている。このキャリアデータ等化器は、OFDM信号のキャリアデータからSP信号を抽出するSP信号抽出手段と、抽出されたSP信号を用いて伝送路のインパルス応答を算出する逆高速フーリエ変換回路（Inverse Fast Fourier Transform circuit、以下「IFFT回路」という。）と、算出された伝送路のインパルス応答から伝送路の周波数応答を推定する高速フーリエ変換回路（Fast Fourier Transform circuit、以下「FFT回路」という。）と、前記OFDM信号のキャリアデータを前記推定された伝送路の周波数応答で除算して等化されたOFDM信号のキャリアデータを出力する除算回路とを備えている。

この等化器では、前記SP信号抽出手段が、最新の１シンボル分を含んで過去４シンボル分のSP信号と、最新の１シンボル分のみのSP信号をそれぞれ抽出する第１、第２の抽出手段からなり、前記IFFT回路が、前記第１、第２の抽出手段からそれぞれ抽出されたSP信号を用いて、それぞれ第１、第２のインパルス応答を算出する第１、第２のIFFT回路５−１，５−２からなり、この出力側に、低域通過フィルタ（ロウパスフィルタ、以下「LPF」という。）６−１，６−２がそれぞれ接続されている。そして、前記FFT回路の入力側には、前記最新の１シンボル分のみのSP信号によってマルチパスの遅延時間が検出可能な時間帯では前記第２のインパルス応答を使用し、前記時間帯の上限から前記最新の１シンボル分を含んで過去４シンボル分のSP信号によってマルチパスの遅延時間が検出可能な時間帯の上限までは前記第１のインパルス応答を使用する合成回路７を備えている。

特許文献３の図１とこの説明文には、等化制御部と、この等化制御部と連携して動作する等化部と、を有するOFDM信号等化装置を備えたISDB-T送受信装置の回路構成が記載されている。図４とこの説明文には、複素シンボルからSP検出情報及び４シンボル同期情報を検出するSP検出部を有する等化制御部の回路構成が記載されている。更に、図５とこの説明文には、４シンボル遅延部を有するSP検出部の回路構成が記載されている。

しかしながら、特許文献１〜４に記載された従来の技術では、次の（Ａ）〜（Ｃ）のような課題があった。

（Ａ） 特許文献１のOFDM復調装置は、フレーム構造の信号を受信することを前提としているため、ISDB-Tに用いられるようなデータシンボル中にSPシンボルが散在するデータ構造の信号を復調することができない。

（Ｂ） 特許文献２のOFDM信号受信装置におけるIFFT回路５−１は、最新の１シンボル分を含んで過去４シンボル分のSP信号を逆高速フーリエ変換している（段落００１５参照）。しかし、特許文献２のOFDM信号受信装置は、逆高速フーリエ変換後の信号を単にLPF６−１，６−２を通過させるだけであり、予めLPF６−１，６−２にて通過させる領域に含まれる雑音成分を除去できない。そのため、特許文献２のOFDM信号受信装置は、受信信号に含まれる雑音の増加に従って伝送路推定結果の誤差が大きくなり、受信特性を劣化させる。

（Ｃ） 特許文献３のOFDM信号等化装置は、４シンボル遅延部を開示している。しかし、この特許文献３は、逆フーリエ変換を用いるものではなく、４シンボル前に存在する同一サブキャリアのSPシンボルを相対的に比較するものである。そのため、４シンボル後に現れる同一サブキャリアのSPシンボルが出現するまで伝送路の伝達関数の変化を知ることができず、４シンボル以内で伝送路の伝達関数が変わる場合には、正しく等化できない場合が生じ易くなる。

本発明は、このような従来の課題を解決し、データシンボル中にSPシンボルが散在するデータ構造の信号を復調する等化器及び等化方法を提供することを目的とする。

本発明の一つの等化器は、入力信号から複数のSPシンボルを抽出する第１の抽出回路と、前記抽出された複数のSPシンボルを逆フーリエ変換して各パス毎の複素利得量を算出する逆フーリエ変換回路と、前記前記算出された複素利得量を用いて、複数のパスを抽出する第２の抽出回路と、前記抽出されたパスをフーリエ変換するフーリエ変換回路と、前記フーリエ変換されたパスにおける伝送路推定結果の複素共役信号と、前記入力信号とを掛け合わせて掛け算結果を出力する掛け算回路と、 前記伝送路推定結果と前記複素共役信号とを掛け合わせて、座標閾値の電力を生成する座標閾値生成回路と、前記生成された電力に対し、ある決まったサブキャリアのみに窓関数の係数を掛け合わせて電力値を補正する窓関数回路と、前記サブキャリア毎に、前記出力された掛け算結果と前記補正された電力値とを比較し、変調座標の振幅補正を行う座標補正回路とを備えている。

又、本発明の一つの等化方法は、入力信号から複数のSPシンボルを抽出し、前記抽出された複数のSPシンボルを逆フーリエ変換して各パス毎の複素利得量を算出し、前記算出された複素利得量を用いて複数のパスを抽出し、前記抽出されたパスをフーリエ変換し、前記フーリエ変換されたパスにおける伝送路推定結果の複素共役信号と、前記入力信号とを掛け合わせて掛け算結果を算出し、前記伝送路推定結果と前記複素共役信号とを掛け合わせて、座標閾値の電力を生成し、前記生成された電力に対し、ある決まったサブキャリアのみに窓関数の係数を掛け合わせて電力値を補正し、前記サブキャリア毎に、前記算出された掛け算結果と前記補正された電力値とを比較し、変調座標の振幅補正を行う。

本発明の等化器及び等化方法によれば、少ない伝送路推定誤差及び少ない演算量で、データシンボル中にSPシンボルが散在するデータ構造の信号を復調することが可能になる。特に、SPシンボルがフーリエ変換ポイントの全域にわたり均等に並んでいない場合に生じる伝送路推定結果の振幅誤差を、窓関数により補正することで、所望の帯域内のサブキャリアの振幅誤差を補正することが可能となり、QAM等の振幅情報を持つ一次変調を用いたOFDMであっても、受信特性の劣化を抑えることができる。

等化器は、入力信号から複数のSPシンボルを抽出するSP抽出回路と、前記抽出された複数のSPシンボルを逆フーリエ変換して各パス毎の複素利得量を算出するIDFT回路又はIFFT回路と、前記前記算出された複素利得量を用いて、複数のパスを抽出する閾値比較回路、及び”０”付加回路と、前記抽出されたパスを高速フーリエ変換するFFT回路と、前記高速フーリエ変換されたパスにおける伝送路推定結果の複素共役信号と、前記入力信号とを掛け合わせて掛け算結果を出力する掛け算回路と、前記伝送路推定結果と前記複素共役信号とを掛け合わせて、座標閾値の電力を生成する座標閾値生成回路と、前記生成された電力に対し、ある決まったサブキャリアのみに窓関数の係数を掛け合わせて電力値を補正する窓関数回路と、前記サブキャリア毎に、前記出力された掛け算結果と前記補正された電力値とを比較し、変調座標の振幅補正を行う座標補正回路とを備えている。

（実施例１の構成）
図１は、本発明の実施例１を示す等化器の構成図であり、図２は、その図１の等化器におけるOFDMシンボルとサブキャリアの関係を示す図である。

先ず、図２を参照して、本実施例１で用いるSP方式におけるSPシンボルとデータシンボルの配置関係を示すフレーム構成について説明する。

図２の縦軸はOFDMシンボルの時間ｔ、横軸はサブキャリアの周波数ｆである。図２中の黒丸はSPシンボルを、白丸はデータシンボルを示す。この例では、同じシンボルの配置は、４つのOFDMシンボルに１回の周期で現れている。つまり、SPシンボルが挿入されるサブキャリアの周波数位置は４種類あり、１０FDMシンボル毎に異なり、４０FDMシンボル毎に繰り返しとなる。しかし、この周期に限定されないのは言うまでもない。

次に、図１の等化器の構成について説明する。
この等化器は、現在（例えば、図２の時刻ｔ３）のOFDMシンボルにおけるSPシンボルを用いて、現在のOFDMシンボルを復調するものであり、１つのOFDMシンボル単位でフーリエ変換された入力信号（例えば、OFDM復調を行うFFT回路の出力信号）INを入力して、フーリエ変換されたパスにおける伝送路推定結果の複素共役信号を出力するチャネル推定部１０と、前記複素共役信号及び前記入力信号INを入力して等化演算により復調データOUTを生成して出力する等化演算部２０とにより構成されている。

チャネル推定部１０は、入力信号INよりSP信号のみ抽出して既知のSPと複素演算をする第１の抽出回路（例えば、SP抽出回路１１）を有し、この出力側に、逆フーリエ変換回路（例えば、離散的逆フーリエ変換回路（Inverse Discrete Fourier Transform circuit、以下「IDFT回路」という。）１２）、第２の抽出回路（例えば、閾値比較回路１３と付加回路１４）、及びフーリエ変換回路（例えば、FFT回路１５）が縦続接続されている。

IDFT回路１２は、SP抽出回路１１で抽出されたSP信号を基に、検出可能な遅延時間幅分の素利得量を求めて閾値比較回路１３へ出力する回路である。閾値比較回路１３は、逆フーリエ変換結果から最大電力の遅延パスとなる複素利得量を抽出し、この値を基準とした相対的な閾値を設け、閾値以上の複素利得量はそのまま通過し、閾値以下の複素利得量は“０”とする回路であり、この出力側に、付加回路１４が接続されている。付加回路１４は、１０FDMシンボル長に相当する遅延プロファイルを生成してFFT回路１５に与えるために、閾値比較結果から得た検出可能な遅延時間幅分の複素利得量の後に”０”を付加する回路である。FFT回路１５は、付加回路１４で生成された遅延プロファイルを入力し、高速フーリエ変換を行って伝送路推定結果の複素共役信号を等化演算部２０へ出力する回路である。

等化演算部２０は、チャネル推定部１０でのチャネル推定により生じる誤差を補正する機能を有し、掛け算回路２１、座標閾値生成回路２２、窓関数回路２３、及び座標補正回路２４により構成されている。前記チャネル推定により生じる誤差は、振幅方向に対するものであり、４位相偏移変調（Quadriphase Phase Shift Keying、以下「QPSK」という。）等の位相変調においてはその誤差を補正する必要がない。直交振幅変調（Quadrature Amplitude Modulation、以下「QAM」という。）等の振幅成分に変調情報を含むものにおいては、前記誤差を補正することによる効果（即ち、受信特性改善）が得られる。

掛け算回路２１は、遅延プロファイルよりFFT回路１５にて生成した伝送路推定結果の複素共役信号と、OFDM復調を行うFFTの出力信号である入力信号INとを掛け合わせて掛け算結果を出力する回路であり、この出力側に、座標補正回路２４が接続されている。座標閾値生成回路２２は、遅延プロファイルよりFET回路１５にて生成した送路推定結果と、その複素共役信号とを掛け合わせて座標閾値の電力を生成する回路であり、この出力側に、窓関数回路２３が接続されている。窓関数回路２３は、座標閾値生成回路２２にて求めた電力に対し、ある決まったサブキャリアのみに窓関数の係数を掛け合わせて電力値を補正する回路であり、この出力側に、座標補正回路２４が接続されている。座標補正回路２４は、サブキャリア毎に、掛け算回路２１の掛け算結果と、窓関数回路２３で補正された電力値とを比較し、変調座標（コンスタレーション）の振幅補正を行って復調データOUTを図示しない復調部へ出力する回路である。

（実施例１の等化方法）
図１の等化器に入力される入力信号INは、図２に示すように、SPシンボルとデータシンボルとが混在している。前述したように、SPシンボルが挿入されるサブキャリアの周波数位置は4種類あり、１０FDMシンボル毎に異なり、４０FDMシンボル毎に繰り返し周期となる。

そこで、SP抽出回路１１では、外部から得たその周期を用いてSPシンボルを抽出する。この抽出の具体的なイメージは、次のようになる。例えば、SPシンボルをＰ、データシンボルをＤとし、入力信号INのデータ配列が、ＤＤＤＰＤＤＤＰＤＤＤＰＤＤＤと仮定すると、抽出するというイメージは、Ｄを０（ゼロ）に置き換えるということである。この場合、抽出後の信号のデータ配列は、０００Ｐ０００Ｐ０００Ｐ０００である。このようにしてSPシンボルを抽出した後、更に、SP抽出回路１１では、その抽出したSPシンボルと既知のSPシンボルの位相とで複素演算し、伝送路にて受けた位相回転及び振幅をベクトルとしてIDFT回路１２へ出力する。SPシンボルが伝送路にて受けた位相回転及び振幅をベクトルで表すものは、受信したSPシンボルに重乗した伝達関数と雑音に相当する。

図３（ａ）、（ｂ）は、図１の閾値比較への入力と出力の波形図である。
IDFT回路１２は、SP抽出回路１１から出力された位相回転及び振幅のベクトルを入力し、推定可能な遅延時間幅を有するIDFTを行い、図３（ａ）に示すような各到来パス毎の複素利得量を求める。この複素利得量には、遅延パスによる伝送路の伝達関数だけではなく、雑音や演算誤差が含まれている。

即ち、図３（ａ）は、離散的逆フーリエ変換によって得られる、各到来パス毎の複素利得量を示す図である。図３（ａ）中の最大の複素利得量を示すパス３０は、OFDM信号の送信装置から受信装置に直接到来した信号であると推定される。パス３１は、OFDM信号の送受信装置間において、ビル等の障害物によりOFDM信号が反射し、直接到来した信号に比べ寄り道をしている信号であると推定される。又、パス３２は、雑音や演算誤差により生じた信号であると推定される。

本実施例１のIDFT回路１２は、通常の離散的逆フーリエ変換と異なり、離散的逆フーリエ変換に用いる正弦波係数（e^−jθ）はSPシンボルの挿入される位置により異なるため、１０FDMシンボル毎に正弦波係数（e^−jθ）を可変させる機能を有する。このIDFT回路１２では、下記の逆フーリエ変換の（１）式を用いて複素利得量SP_res(t,l)を求めている。

このような演算を推定可能な遅延時間幅分行い、この演算結果を閾値比較回路１３へ出力する。なお、本実施例１では、逆フーリエ変換回路の例として、IDFT回路１２について説明したが、IFFT回路であっても良いことは言うまでもない。

図４（ａ）、（ｂ）は、図１の通過帯域の制限による時間応答の変化を示す図である。以下、図３（ａ）、（ｂ）、及び図４（ａ）、（ｂ）を参照しつつ閾値比較回路１３の動作を説明する。

図３（ｂ）は、閾値比較回路１３にて抽出されたパスの複素利得量を示す図である。ここで、均等なサブキャリア間隔に配置されたSPシンボルを持つOFDMシンボルにおいて、理論的に推定できる複素利得量の遅延時間幅は、有効OFDMシンボル長に対し、SPシンボルのサブキャリア間隔の逆数までの遅延時間幅となる。

例えば、ISDB−Tでは、１２のサブキャリアに1つのSPシンボルが配置されているため、理論的に推定できる複素利得量の遅延時間幅は、有効OFDMシンボル長の１／１２になる。つまり、閾値比較回路１３において、比較される複素利得量は、離散的逆フーリエ変換により得られた複素利得量全体の１／１２である。

前述したように、IDFT回路１２の逆フーリエ変換により演算された推定可能な遅延時間幅分の複素利得量には、遅延パスによる伝送路の伝達関数だけでなく、雑音と演算誤差が含まれる。雑音は、受信した各SPシンボルに重乗された雑音成分があるため生じる。演算誤差は、SPシンボルがFFTポイントの全域にわたり均等に並んでいないため生じるものである。通常のOFDM変調は、OFDM復調の際に生じるエイリアシングを避けるため、FFTポイント数よりも少ないサブキャリア数にて伝送する。そのため、図４に示すように、通過帯域が制限された伝達関数と同等の結果となる。

帯域制限は受信装置内で行うものであるから、現実の伝送路の伝達関数は帯域制限を受けないため、正確な伝送路推定を行うためには、帯域制限の影響を排除する必要がある。前述したように、IDFT回路１２による逆フーリエ変換の出力には、これらを原因とする演算誤差とSPシンボルに重畳された雑音が含まれるため、これらの雑音と演算誤差を除去することが望ましい。

そこで、本実施例１の閾値比較回路１３では、IDFT回路１２の逆フーリエ変換により得られた複素利得量から、図３（ａ）の各パス３０〜３２毎の電力を求め、求められた電力のうち最大電力となるパス３０を検出する。そして、図３（ｂ）に示すように、その最大電力から相対的な閾値３３を設定し、閾値３３以上となる電力を有するパス３０，３１を抽出する。例えば、最大電力から所定の電力量δ以内に存在するパス３０，３１を求める。次に、閾値比較回路１３は、抽出したパス３０，３１についてはそのパス３０，３１の複素利得量をそのまま出力し、抽出されなかったパス３２については“０（ゼロ）”を出力する。ここで、閾値比較回路１３は、下記の（２）式を用いてパス３０，３１を抽出し、閾値比較結果SP_ph(t)を付加回路１４へ出力する。これにより、雑音と演算誤差の影響を軽減している。

付加回路１４は、閾値比較回路１３から出力された閾値比較結果SP_ph(t)に所定数の“０（ゼロ）”を付加してFFT回路１５へ出力する。

前述したように、理論的に推定できる複素利得量の遅延時間幅は、有効OFDMシンボル長に対してSPシンボルのサブキャリア間隔の逆数までの遅延時間幅となる。閾値比較回路１３にて雑音と演算誤差を軽減させた複素利得量は、この遅延時間幅しか有しておらず、FFT回路１５にて全サブキャリアに対する伝送路推定を行うためには、全てのFFTポイント数に対して値を入れなければならない。そのため、ここでは閾値比較より得られる遅延時間幅以降の時間領域に”０”を追加し、後段のFFT回路１５へ出力する必要がある。言い換えると、閾値比較回路１３より得られる遅延時間幅以降の時間領域に電力を持つ値を加えた場合、この加えた時間位置に相当する遅延時間に到来パスが存在することとなってしまう。”０”を追加することは、その遅延時間に到来パスが無いという意味でもあるため、ここでは”０”を追加することが重要である。

FFT回路１５は、付加回路１４による“０”付加の結果を入力し、高速フーリエ変換を行って伝送路推定結果を求め、これを等化演算部２０内の掛け算回路２１、及び座標閾値生成回路２２へ出力する。

掛け算回路２１は、下記の（３）式に従い、入力信号IN（即ち、受信OFDM信号を高速フーリエ変換することで得た各サブキャリアの値eq_d_raw(sub_c)と、遅延プロファイルよりFFT回路１５にて生成した伝送路推定結果の複素共役信号conj｛eq_corr(sub_c)｝とを複素で掛け算する。この掛け算により、位相回転の補正が行われる。しかし、振幅成分はここでは補正されない。

伝送路の伝達関数により受けた振幅変動は、OFDM復調を行う高速フーリエ変換の出力信号と、遅延プロファイルよりFFT回路１５にて生成した伝送路推定結果との両方に影響しており、ここではそれらの掛け合わせを行うため、掛け算結果eq_d_vec(sub_c)は伝送路の伝達関数による振幅変動の二乗に比例した出力となる。

このように、掛け算結果eq_d_vec(sub_c)の振幅成分は、伝送路の伝達関数の二乗に比例しており、QAM等の振幅に情報を含む変調方式の場合は、これを補正する必要がある。そこで、本実施例１の座標閾値生成回路２２では、下記の（４）式に従い、遅延プロファイルよりFFT回路１５にて生成した伝送路推定結果とその複素共役の掛け合わせにより、伝送路の伝達関数の二乗に比例した値を生成し、後段の座標補正の比較信号thresh_org(sub_c)を生成し、窓関数回路２３へ出力する。

図５は、図１の窓関数回路２３における振幅補正を説明するための模式図である。この図５の横軸は周波数ｆである。

前記閾値比較にて説明したように、伝送路推定の演算誤差は、SPシンボルがFFTポイントの全域に亘り均等に並んでいないため生じる。所望の帯域内の端に位置するサブキャリアは、隣接するSPシンボルが存在しないため、閥値比較等による処理を行ったとしても、振幅成分に誤差が生じてしまう。この誤差は所望の帯域の端に近いサブキャリアほど大きい。

そこで、この誤差を補正するために、本実施例１の窓関数回路２３では、図５に示すように、サブキャリアの位置に合わせ、下記の（５）式のような振幅補正を行い、この補正結果eq_thresh(sub_c)を座標補正回路２４へ出力する。

図６は、図１の座標補正回路２４における１６QAMの座標例を示す図である。
座標補正回路２４は、窓関数回路２３による補正結果eq_thresh(sub_c)を基準値とし、掛け算結果eq_d_vec(sub_c)の振幅を補正し、復調データOUTを出力する。数学的には“掛け算結果／窓関数結果”という割算を行うこととなるが、割算回路を簡略化するため、下記の（６）式のような閾値１〜閾値７（＝hresh_1(sub_c)〜thresh_7(sub_c)）を生成し、比較した結果を座標補正の結果とする。

例えば、座標補正の出力を実数、虚数それぞれ４bitとした場合、絶対値としての閾値は閾値１〜閾値７の７つとなり、この閾値１〜閾値７との比較結果にて振幅情報を生成する。

この閾値１〜閾値７とコンスタレーションの関係が、図６に示されている。この図６には、１６QAMの座標例が示されている。

（実施例１の効果）
本実施例１の等化器及び等化方法によれば、次の（１）〜（５）のような効果がある。

（１） ４０0FDMシンボルにて伝送路推定を行うため、４０FDM区間における伝送路の伝達関数の変化が非常に小さい場合は、１０FDMシンボルにて伝送路を推定するより高精度な等化が可能となる。

（２） 閾値比較にて閾値を設け、雑音や演算誤差のような電力の小さい複素利得量を削除するため、伝送路推定誤差が小さくなり、雑音に対する受信特性が良い。

（３） 閾値比較にて最も強い電力となる複素利得量を基に閾値を設け、雑音や演算誤差のような電力の小さい複素利得量を削除するため、従来のOFDM復調装置のように、繰り返し演算処理をせず、1度の演算で正確に伝送路を推定するのに必要な複素利得量を取り出すことができる。更に、予め繰り返し数を設定する必要がないため、繰り返し回数以上の大きな電力を持つ複素利得量となる遅延時間位置がある場合（例えば、遅延パスが非常に多い受信環境下）であっても、正確な伝送路推定に必要な遅延時間位置の複素利得量を取り逃すことがない。遅延パスが非常に多い受信環境下では、従来の伝送路の複素利得量と遅延時間を直接推定する方式より、良い受信特性を得ることが容易である。

（４） １０FDMシンボルにて伝送路推定を行うため、高速フェージング等のOFDMシンボル毎に伝送路特性が異なる場合にも追従することができ、フェージングに対する受信特性が良い。

（５） SPシンボルがFFTポイントの全域にわたり均等に並んでいない場合に生じる伝送路推定結果の振幅誤差を、窓関数により補正することで、所望の帯域内のサブキャリアの振幅誤差を補正することが可能となり、QAM等の振幅情報を持つ一次変調を用いたOFDMであっても、受信特性の劣化を抑えることができる。

なお、本発明の等化器及び等化方法では、図１の等化演算部２０の入力側に設けられるチャネル推定部１０の箇所の回路構成を種々変更可能である。以下、実施例２〜５において、チャネル推定部１０の箇所の回路構成例を説明する。

本実施例２の等化器及び等化方法は、実施例１を示す図１の閾値比較回路１３におけるパスの抽出方法が、実施例１とは異なる。実施例１の閾値比較回路１３では、複素利得量を二乗することにより求められた電力量を用いてパスを抽出する。これに対して、本実施例２の閾値比較回路では、複素利得量の実数及び虚数の絶対値を用いてパスを抽出している。以下、本実施例２の閾値比較回路における構成及び動作を具体的に説明する。

本実施例２の閾値比較回路では、図１のIDFT回路１２で得られた各パス毎の複素利得量の実数及び虚数の絶対値を求め、各パス毎に実数と虚数の絶対値を加算し、加算結果が最大になる複素利得量を有するパスを抽出する。更に、その最大の加算結果から相対的な閾値を設定し、閾値以上となる加算結果を有するパスを抽出する。例えば、最大の加算結果から所定の値以内に存在するパスを求める。そして、抽出したパスについてはそのパスの複素利得量をそのまま出力し、抽出されなかったパスについては“０（ゼロ）”を出力する。ここで、閾値比較回路は、下記の（２−１）式を用いてパス３０，３１を抽出し、閾値比較結果SP_ph(t)を付加回路１４へ出力する。

以上説明したように、本実施例２の等化器及び等化方法によれば、各パス毎の電力値を求めるために二乗の計算をする必要はない。よって、本実施例２の等化器及び等化方法は、高速な処理を要求される復調においても用いることができる。

（実施例３の構成）
図７は、本発明の実施例３を示す等化器の構成図であり、実施例１を示す図１中の要素と共通の要素には共通の符号が付されている。

本実施例３の等化器では、実施例１のチャネル推定部１０に代えて、これとは構成の異なるチャネル推定部１０Ａと新たに追加された１シンボル遅延回路４０とを備え、これらの出力側に、実施例１と同一の等化演算部２０が接続されている。

本実施例３の等化器は、図２において、現在（例えば、時刻ｔ３）のOFDMシンボルにおけるSPシンボルと、２シンボル前（例えば、時刻ｔ１）のOFDMシンボルにおけるSPシンボルとを用いて、１シンボル前（例えば、時刻ｔ２）のOFDMシンボルを復調するものである。

チャネル推定部１０Ａは、実施例１と同一のSP抽出回路１１及びこの出力側に接続されたIDFT回路１２を有し、このIDFT回路１２の出力側に、新たに追加された２シンボル遅延回路１６及び加算回路１７が接続されている。加算回路１７の出力側には、実施例１と同一の閾値比較回路１３、付加回路１４、及びFFT回路１５が縦続接続され、このFFT回路１５及び１シンボル遅延回路４０の出力側に、実施例１と同一の等化演算部２０が接続されている。

新たに追加された２シンボル遅延回路１６は、例えば、随時読み書き可能なメモリ（Random Access Memory、以下「RAM」という。）により構成され、IDFT回路１２から出力された複素利得量を２シンボルに相当する時間だけ遅延し、遅延された複素利得量を加算回路１７へ出力する回路である。加算回路１７は、IDFT回路１２から出力された複素利得量と、２シンボル遅延回路１６から出力された遅延された複素利得量とを加算し、この加算値を閾値比較回路１３へ出力する回路である。この加算回路１７は、２つの値（IDFT回路１２から出力された複素利得量と２シンボル遅延回路１６から出力された遅延された複素利得量）を用いることより、理論的に推定できる複素利得量の遅延時間幅は、有効OFDMシンボル長の１／６である。よって、加算回路１７において扱う複素利得量は、IDFT回路１２から出力された複素利得量全体の１／６と、２シンボル遅延回路１６から出力された遅延された複素利得量全体の１／６である。

なお、２シンボル遅延回路１６が、IDFT回路１２から受信する複素利得量がIDFT回路１２から出力された複素利得量全体の６分の１である場合、加算回路１７は、２シンボル遅延回路１６から出力された遅延された複素利得量全体を扱っても良いことは言うまでもない。

新たに追加された１シンボル遅延回路４０は、例えば、RAMにより構成され、入力信号INを１シンボルに相当する時間だけ遅延し、遅延された入力信号を等化演算部２０へ出力する回路である。

（実施例３の等化方法）
図８は、図７における各複素利得量の実部成分と時間との関係を示す図である。

図８において、実線は有効OFDMシンボル長の１／６以内に入っている実部成分であり、破線は有効OFDMシンボル長の１／６に入っていない実部成分である。つまり、破線の実部成分は、加算回路１７の演算対象成分ではない。以下、図８を参照しつつ、加算回路１７の動作を説明する。

加算回路１７によれば、IDFT回路１２から出力された複素利得量と、２シンボル遅延回路１６から出力された遅延された複素利得量との逆相成分は打ち消され、同相成分が残ることになる。例えば、同時刻に、２シンボル遅延回路１６から出力された遅延された複素利得量４１と、IDFT回路１２から出力された複素利得量４２とが存在していた場合、同相であることより、加算回路１７は２つの複素利得量を加えた複素利得量４３を算出する。一方、同時刻に、２シンボル遅延回路１６から出力された遅延された複素利得量４４と、IDFT回路１２から出力された複素利得量４５とが存在していた場合、逆相であることより、加算回路１７は２つの複素利得量の差分（複素利得量４６）を算出する。

等化演算部２０は、入力信号INの１シンボル遅延された信号と、FFT回路１５から出力された複素共役信号とを入力し、等化演算を行うと共に、伝送路推定結果の振幅誤差を窓関数により補正し、復調データOUTを出力する。

（実施例３の効果）
本実施例３の等化器及び等化方法によれば、実施例１とほぼ同様の効果があり、更に、次の（ａ）〜（ｃ）のような効果もある。

（ａ） ２つのOFDMシンボルを用いて伝送路推定を行うため、伝送路の伝達関数の変化が非常に小さい場合は、１つのOFDMシンボルにて伝送路を推定するより高精度な等化を行うことができる。

（ｂ） ２つのOFDMシンボルを用いて伝送路推定を行うため、SPシンボルのサブキャリア配置が６サブキャリア周期と同等になる。そのため、伝送路推定可能な到来パスの時間幅が１シンボルにて伝送路推定を行う場合の２倍となる。よって、到来時間がより長い遅延パスを等化可能となる。

（ｃ） 等価的に伝送路補正されるOFDMシンボルの前後１０FDMシンボルに含まれるSPシンボルを用いて伝送路推定を行っているので、フェージング等により伝送路の伝達関数が変動しても、誤差を小さくすることができる。

（実施例４の構成）
図９は、本発明の実施例４を示す等化器の構成図であり、実施例３を示す図７中の要素と共通の要素には共通の符号が付されている。

本実施例４の等化器では、実施例３のチャネル推定部１０Ａに代えて、これとは構成の異なるチャネル推定部１０Ｂを備え、このチャネル推定部１０Ｂと、実施例３と同一の１シンボル遅延回路４０との出力側に、実施例１と同一の等化演算部２０が接続されている。

本実施例４の等化器は、図２において、現在（例えば、時刻ｔ５）のOFDMシンボルにおけるSPシンボルと、１シンボル前（例えば、時刻ｔ４）のOFDMシンボルにおけるSPシンボルと、２シンボル前（例えば、時刻ｔ３）のOFDMシンボルにおけるSPシンボルと、３シンボル前（例えば、時刻ｔ２）のOFDMシンボルにおけるSPシンボルとを用いて、１シンボル前（例えば、時刻ｔ４）のOFDMシンボルを復調するものである。

チャネル推定部１０Ｂは、実施例２と同一のSP抽出回路１１及びこの出力側に接続されたIDFT回路１２を有し、このIDFT回路１２の出力側に、実施例３とは異なる構成の１シンボル遅延回路１６Ｂ−１、２シンボル遅延回路１６Ｂ−２、及び３シンボル遅延回路１６Ｂ−３と、加算回路１７Ｂとが接続されている。加算回路１７Ｂの出力側には、実施例３と同一の閾値比較回路１３、付加回路１４、及びFFT回路１５が縦続接続され、このFFT回路１５及び１シンボル遅延回路４０の出力側に、実施例３と同一の等化演算部２０が接続されている。

IDFT回路１２は、実施例３と同様の逆フーリエ変換の演算を行い、次に演算が実施されるまで、前の演算結果を保持する機能を有している。

１シンボル遅延回路１６Ｂ−１は、例えば、RAMにより構成され、IDFT回路１２から出力された複素利得量を１シンボルに相当する時間だけ遅延して保持し、読み出し要求に応じて、遅延された複素利得量を出力する回路である。同様に、２シンボル遅延回路１６Ｂ−２及び３シンボル遅延回路１６Ｂ−３も、例えば、RAMにより構成され、２シンボル遅延回路１６Ｂ−２はIDFT回路１２から出力された複素利得量を２シンボルに相当する時間、３シンボル遅延回路１６Ｂ−３はIDFT回路１２から出力された複素利得量を３シンボルに相当する時間だけ遅延して保持し、読み出し要求に応じて、それぞれ遅延された複素利得量を出力する回路である。

加算回路１７Ｂは、４つのスイッチ１７Ｂ−１〜１７Ｂ−４からなる切り替え部と、この出力側に接続された加算部１７Ｂ−５とにより構成されている。４つのスイッチ１７Ｂ−１〜１７Ｂ−４のうち、スイッチ１７Ｂ−１は、IDFT回路１２と加算部１７Ｂ−５とを接続し、スイッチ１７Ｂ−２は、１シンボル遅延回路１６Ｂ−１と加算部１７Ｂ−５とを接続し、スイッチ１７Ｂ−３は、２シンボル遅延回路１６Ｂ−２と加算部１７Ｂ−５とを接続し、スイッチ１７Ｂ−４は、３シンボル遅延回路１６Ｂ−３と加算部１７Ｂ−５とを接続する。

（実施例４の等化方法）
１シンボル遅延回路１６Ｂ−１、２シンボル遅延回路１６Ｂ−２、３シンボル遅延回路１６Ｂ−３、及び加算回路１７Ｂの動作を説明する。

加算回路１７Ｂは、スイッチ１７Ｂ−１〜１７Ｂ−４を切り替えることにより、IDFT回路１２から出力された複素利得量と、１シンボル遅延回路１６Ｂ−１、２シンボル遅延回路１６Ｂ−２、３シンボル遅延回路１６Ｂ−３から出力された各遅延された複素利得量とを加算する。加算する信号をスイッチ１７Ｂ−１〜１７Ｂ−４により接続する組み合わせとしては、スイッチ１７Ｂ−２のみオン状態、スイッチ１７Ｂ−１，１７Ｂ−３のみオン状態、スイッチ１７Ｂ−１〜１７Ｂ−４全てオン状態の３種類が考えられる。

スイッチ１７Ｂ−２のみオン状態は、実施例１と同様にOFDMシンボル１つに含まれるSPシンボルのみにて伝送路推定を行うものとなる。スイッチ１７Ｂ−１，１７Ｂ−３のみオン状態は、実施例３と同様にOFDMシンボル２つに含まれるSPシンボルのみにて伝送路推定を行うものとなる。スイッチ１７Ｂ−１〜１７Ｂ−４全てオン状態は、OFDMシンボル４つに含まれるSPシンボルのみにて伝送路推定を行うものとなる。

ここで、スイッチ１７Ｂ−１〜１７Ｂ−４を全てオン状態とした場合、加算回路１７Ｂは、４つの複素利得量を用いて加算演算されるので、理論的に推定できる複素利得量の遅延時間幅は有効OFDMシンボル長の１／３である。これに対し、スイッチ１７Ｂ−１，１７Ｂ−３のみオン状態は、実施例３と同様に有効OFDMシンボル長の６分の１に、スイッチ１７Ｂ−２のみオン状態は、実施例１と同様に有効OFDMシンボル長の１／１２になる。これに合わせ閾値比較回路１３及符加回路１４は、その長さに応じた動作をする。

（実施例４の効果）
本実施例４の等化器及び等化方法によれば、実施例１とほぼ同様の効果があり、更に、次の（ａ）〜（ｃ）のような効果もある。

（ａ） ４つのOFDMシンボルを用いて伝送路推定を行うため、伝送路の伝達関数の変化が非常に小さい場合は、１つのOFDMシンボルにて伝送路を推定するより高精度な等化を行うことができる。

（ｂ） １つのOFDMシンボルを用いて伝送路推定を行うため、SPシンボルのサブキャリア配置が３サブキャリア周期と同等になる。そのため、伝送路推定可能な到来パスの時間幅が１シンボルにて伝送路推定を行う場合の４倍となる。よって、到来時間がより長い遅延パスを等化可能となる。

（ｃ） 等価的に伝送路補正されるOFDMシンボル、前後１０FDMシンボル、及び２０FDMシンボル前に含まれるSPシンボルを用いて伝送路推定を行う。よって、伝送路補正されるOFDMシンボルの１０FDMシンボル前、２０FDMシンボル前、及び３０FDMシンボル前に含まれるSPシンボルを用いた４つのOFDMシンボルにおけるＳＰシンボルにて伝送路推定するものよりも、フェージング等により伝送路の伝達関数が変動しても、誤差を小さくすることができる。

（実施例５の構成）
図１０は、本発明の実施例５を示す等化器の構成図であり、実施例１を示す図１中の要素と共通の要素には共通の符号が付されている。

本実施例５の等化器では、実施例１のチャネル推定部１０に代えて、これとは構成の異なるチャネル推定部１０Ｃと、実施例３と同一の１シンボル遅延回路４０とを備え、これらの出力側に、実施例１と同一の等化演算部２０が接続されている。

本実施例５の等化器は、図２において、現在（例えば、時刻ｔ３）のOFDMシンボルにおけるSPシンボルと、２シンボル前（例えば、時刻ｔ１）のOFDMシンボルにおけるSPシンボルとを用いて、１シンボル前（例えば、時刻ｔ２）のOFDMシンボルを復調するものである。

チャネル推定部１０Ｃは、実施例１と同一のSP抽出回路１１を有し、この出力側に、新たに追加されたSP記憶回路１８が接続されている。SP記憶回路１８は、例えば、RAMにより構成され、SP抽出回路１１から出力されたSPを格納する回路であり、この出力側には、実施例１と同一のIDFT回路１２、閾値比較回路１３、付加回路１４、及びFFT回路１５が縦続接続され、このFFT回路１５及び１シンボル遅延回路４０の出力側に、実施例１と同一の等化演算部２０が接続されている。

（実施例５の等化方法）
SP記憶回路１８の動作を説明する。このSP記憶回路１８は、現在のOFDMシンボルから抽出されたSPシンボルと、１シンボル前のOFDMシンボルから抽出されたSPシンボルと、２シンボル前のOFDMシンボルから抽出されたSPシンボルと、３シンボル前のOFDMシンボルから抽出されたSPシンボルとを格納し、図示しない制御信号により、格納されているSPシンボルをIDFT回路１２へ出力する。この場合、SPシンボル記憶回路１８は、SPシンボルを１シンボル分だけ出力することもできるが、複数のシンボル分を組み合わせて出力することもできる。

（実施例５の効果）
本実施例５の等化器及び等化方法によれば、実施例１及び４とほぼ同様の効果がある。

（変形例）
本発明は、図示の実施例１〜５に限定されず、種々の利用形態や変形が可能である。この利用形態や変形例としては、例えば、次に（Ａ）、（Ｂ）のようなものがある。

（Ａ） 実施例１を示す図１の等化演算部２０の入力側に設けられるチャネル推定部１０の箇所の回路構成は、実施例２〜５以外の更に他に回路構成に変更しても良い。

（Ｂ） 実施例１を示す図１の等化演算部２０は、図示以外の回路構成に変更しても良い。

本発明の実施例１を示す等化器の構成図である。 図１の等化器におけるOFDMシンボルとサブキャリアの関係を示す図である。 図１の閾値比較への入力と出力の波形図である。 図１の通過帯域の制限による時間応答の変化を示す図である。 図１の窓関数回路２３における振幅補正を説明するための模式図である。 図１の座標補正回路２４における１６QAMの座標例を示す図である。 本発明の実施例３を示す等化器の構成図である。 図７における各複素利得量の実部成分と時間との関係を示す図である。 本発明の実施例４を示す等化器の構成図である。 本発明の実施例５を示す等化器の構成図である。

符号の説明

１０，１０Ａ，１０Ｂ，１０Ｃ チャネル推定部
１１ SPシンボル抽出回路
１２ IDFT回路
１３ 閾値比較回路
１４ 付加回路
１５ FFT回路
１６，１６Ｂ−２ ２シンボル遅延回路
１６Ｂ−１，４０ １シンボル遅延回路
１６Ｂ−３ ３シンボル遅延回路
１７，１７Ｂ 加算回路
１８ SP記憶回路
２０ 等化演算部
２１ 掛け算回路
２２ 座標閾値生成回路
２３ 窓関数回路
２４ 座標補正回路

Claims (8)

1. 入力信号から複数のスキャタードパイロットシンボルを抽出する第１の抽出回路と、
   前記抽出された複数のスキャタードパイロットシンボルを逆フーリエ変換して各パス毎の複素利得量を算出する逆フーリエ変換回路と、
   前記前記算出された複素利得量を用いて、複数のパスを抽出する第２の抽出回路と、
   前記抽出されたパスをフーリエ変換するフーリエ変換回路と、
   前記フーリエ変換されたパスにおける伝送路推定結果の複素共役信号と、前記入力信号とを掛け合わせて掛け算結果を出力する掛け算回路と、
   前記伝送路推定結果と前記複素共役信号とを掛け合わせて、座標閾値の電力を生成する座標閾値生成回路と、
   前記生成された電力に対し、ある決まったサブキャリアのみに窓関数の係数を掛け合わせて電力値を補正する窓関数回路と、
   前記サブキャリア毎に、前記出力された掛け算結果と前記補正された電力値とを比較し、変調座標の振幅補正を行う座標補正回路と、
   を備えたことを特徴とする等化器。
2. 前記逆フーリエ変換回路は、離散的逆フーリエ変換又は高速逆フーリエ変換を行うことを特徴とする請求項１記載の等化器。
3. 前記第２の抽出回路は、
   前記各パス毎の電力量のうち最大の電力量を求め、前記各パスの電力量が前記最大の電力量から所定の電力量以内にあるか否かを判定して判定結果を出力する閾値比較回路と、
   前記出力された判定結果に所定数のゼロを付加して出力する付加回路と、
   により構成されていることを特徴とする請求項１記載の等化器。
4. 前記第２の抽出回路は、
   前記各パス毎の複素利得量の実数及び虚数の絶対値を加算した値のうちの最大値を求め、前記各パスの絶対値が前記最大値から所定の範囲内にあるか否かを判定して判定結果を出力する閾値比較回路と、
   前記閾値比較回路の判定結果に所定数のゼロを付加して出力する付加回路と、
   により構成されていることを特徴とする請求項１記載の等化器。
5. 入力信号から複数のスキャタードパイロットシンボルを抽出し、
   前記抽出された複数のスキャタードパイロットシンボルを逆フーリエ変換して各パス毎の複素利得量を算出し、
   前記算出された複素利得量を用いて複数のパスを抽出し、
   前記抽出されたパスをフーリエ変換し、
   前記フーリエ変換されたパスにおける伝送路推定結果の複素共役信号と、前記入力信号とを掛け合わせて掛け算結果を算出し、
   前記伝送路推定結果と前記複素共役信号とを掛け合わせて、座標閾値の電力を生成し、
   前記生成された電力に対し、ある決まったサブキャリアのみに窓関数の係数を掛け合わせて電力値を補正し、
   前記サブキャリア毎に、前記算出された掛け算結果と前記補正された電力値とを比較し、変調座標の振幅補正を行うことを特徴とする等化方法。
6. 前記逆フーリエ変換は、離散的逆フーリエ変換であることを特徴とする請求項５記載の等化方法。
7. 前記各パス毎の電力量のうち最大の電力量を求め、前記最大の電力量から所定の電力量以内の電力量を有するパスを選択することにより、前記複数のパスを抽出することを特徴とする請求項５記載の等化方法。
8. 前記各パス毎の複素利得量の実数及び虚数の絶対値を加算した値のうちの最大値を求め、前記各パスの絶対値が前記最大値から所定の範囲内にあるパスを選択することにより、前記複数のパスを抽出することを特徴とする請求項５記載の等化方法。

Images