KR20070086066A - 프로그램 가능한 신호 처리 회로 및 복조 방법 - Google Patents

프로그램 가능한 신호 처리 회로 및 복조 방법 Download PDF

Info

Publication number
KR20070086066A
KR20070086066A KR1020077013194A KR20077013194A KR20070086066A KR 20070086066 A KR20070086066 A KR 20070086066A KR 1020077013194 A KR1020077013194 A KR 1020077013194A KR 20077013194 A KR20077013194 A KR 20077013194A KR 20070086066 A KR20070086066 A KR 20070086066A
Authority
KR
South Korea
Prior art keywords
complex
instruction
operand
demapping
circuit
Prior art date
Application number
KR1020077013194A
Other languages
English (en)
Other versions
KR101149886B1 (ko
Inventor
인골프 헬드
마르쿠스 엠. 지. 콱스
파울루스 더블유. 에프. 그루이터스
Original Assignee
코닌클리케 필립스 일렉트로닉스 엔.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 코닌클리케 필립스 일렉트로닉스 엔.브이. filed Critical 코닌클리케 필립스 일렉트로닉스 엔.브이.
Publication of KR20070086066A publication Critical patent/KR20070086066A/ko
Application granted granted Critical
Publication of KR101149886B1 publication Critical patent/KR101149886B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/06—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
    • H04L25/067—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection providing soft decisions, i.e. decisions together with an estimate of reliability
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/38—Demodulator circuits; Receiver circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/015—High-definition television systems

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Multimedia (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

프로그램 가능한 신호 처리 회로는 명령어 처리 회로(23,24,26)를 가지며, 디맵핑 명령어를 포함하는 명령어 세트를 가진다. 명령어 처리 회로(23,24,26)는 레지스터 파일(22)로부터 디맵핑 명령어의 복소수 및 디맵핑 명령어의 디맵핑 결과를 레지스터 파일(22)에 기록하기 위한 결과 출력(34)을 가진다. 명령어 처리 회로(23,24,26)는 디맵핑 명령어에 대한 응답으로 적어도 4 비트 메트릭을 결정하고, 각 비트 메트릭은 복소 평면에서 각 경계선에 대한 복소수의 상대적 위치를 나타낸다. 명령어 처리 회로(23,24,26)는 적어도 4비트 결과 메트릭에 대한 복소수를 함께 디맵핑 결과에서 결과 출력(34)에 기록한다.

Description

프로그램 가능한 신호 처리 회로 및 복조 방법{PROGRAMMABLE SIGNAL PROCESSING CIRCUIT AND METHOD OF DEMODULATING}
본 발명은 프로그램 가능한 신호 처리 회로 및 데이터를 복조하는 방법에 관한 것이다.
DVB(디지털 비디오 방송) 표준은 다중 캐리어 신호로 변조된 디지털 텔레비전 신호의 송신을 제공한다. BPSK(이진 위상 편이 방식), QPSK(직교 위상 편이 방식), 16-QAM(16진 크기 변조) 및 64-QAM(64진 크기 변조)와 같은 다양한 변조 기술이 사용될 수 있다.이들 변조 기술 중 어느 하나에 따라 변조된 변조 신호는 기준에 대한 위상과 크기의 조합으로 표현될 수 있다. BPSK의 경우, 동일한 크기이나 서로 반대의 위상을 가지는, 두 개의 상이한 변조 비트값에 대응하는 위상과 진폭의 조합이, 명목적으로 가능하다. 64-QAM의 경우 위상과 크기의 64개 조합이 명목적으로 가능하다. 복소 평면에서 도시될 때, 이들 조합은 8x8 위치 그리드상에 놓이며, 이들 각각은 6 비트 값의 상이한 조합에 해당된다. 다른 변조 기술은 더 적은 점을 가지는 그리드에 대응한다.
변조 신호의 이러한 타입의 복조는 수신된 신호의 크기 및 위상 값에 대응하는 복소수에 따른 비트값의 할당을 포함한다. 이 프로세스는 디맵핑(demapping)이 라 불리며, 복소수를 사용하는 산술 계산의 시리즈로서 구현될 수 있다. BPSK 신호의 디맵핑을 위해 획득된 복소수의 실수 부분을 결정하는 것으로 충분하다. 실수 부분의 양의 값은 1비트 값에 해당하고, 실수 부분의 음의 값은 또다른 비트값에 해당한다. 이들 값의 크기는 복조된 비트의 신뢰성을 추정하는데 사용될 수 있다. 다른 변조된 신호의 디맵핑을 위해 더 많은 계산이 요구된다. 예를 들어 16-QAM 디맵핑을 위해, 실수 부분에 더하여, 허수 부분 및 실수 및 허수 부분의 절대값과 기준 값 사이의 차가 계산될 수 있다. 이들 양(quantities)의 부호는 복조된 비트를 선택하기 위해 잇따라 사용될 수 있다. 보다 일반적으로, 이들 양의 크기에 대한 정보 또는 부호는 1 비트값 또는 또다른 것이 전송되는 가능성(likelihood)을 가리키기 위해 "비트 메트릭(bit metric)"으로서 사용될 수 있다.
디맵핑의 이러한 타입은 요구되는 수를 계산하기 위한 명령어를 구비한 프로그램으로 프로그래밍되는 프로그램 가능한 산술 계산 회로, 또는 이들 수와 등가인 결과를 생성하는 전용 하드웨어에 의해 구현될 수 있다. 프로그래밍된 접근법은 디맵핑 계산을 위해 사용되는 회로가 또한 추가적인 회로를 요구하지 않고 다른 필요한 계산을 위해 사용될 수 있다는 이점을 가진다. 그러나, 프로그래밍된 접근법은 데이터를 디맵핑하기 위해 더 빠른 회로와 더 많은 전력 소모가 요구된다는 불리함을 가진다.
특히, 본 발명의 목적은 프로그램 가능한 신호 프로세서를 사용하여 디맵핑을 수행하기 위해 요구되는 명령어 사이클의 수를 감소시키는 것이다.
특히, 본 발명의 목적은 상이한 타입의 변조로 효과적으로 변조된 신호의 디맵핑을 수행할 수 있는 명령어 처리 회로를 제공하는 것이다.
본 발명에 따른 프로그램 가능한 신호 처리 회로는 청구항 1에서 설명된다. 본 발명에 따라 프로그램 가능한 신호 처리 회로는 디맵핑 명령어를 가지는 명령어 세트를 가지는 명령어 처리 회로를 포함한다. 상기 디맵핑 명령어는 통상적으로 수신된 송신 신호로부터 유도되는 복소수 오퍼랜드를 가진다. 복소수 오퍼랜드를 기초로 동일한 디맵핑 결과에서 적어도 4 비트 메트릭을 조합하는 디맵핑 명령어를 제공함으로써, 복조기간 동안 상당한 수의 명령어 사이클이 절감될 수 있다. 바람직하게는, 비트 메트릭당 요구되는 비트의 개수를 감소하기 위해, 비트 메트릭이 디맵핑 결과에 위치하기 전에, 비트 메트릭이 클리핑되거나 또다른 타입의 포화 함수(saturation function)가 적용된다.
일 실시예에서, 디맵핑 명령어의 실행은 복소수 오퍼랜드와 추가적인 복소수 오퍼랜드의 곱 및 경계값과 그 결과의 실수 및/또는 허수 성분의 비교를 포함한다. 추가적인 복소수 오퍼랜드는 바람직하게는 복소수 오퍼랜드가 수신된 신호로부터 유도될 때 사용된다. 이 경우 추가적인 복소수 오퍼랜드는 통상적으로 그것을 통해 신호가 수신되는 송신 채널의 크기 및 위상 전달을 설명하는 실험적으로 결정된 복소 인자를 포함한다. 이 경우 경계값은 바람직하게는 상기 복소 인자의 크기의 제곱에 비례하여 계산된다. 이 방법으로, 복소수 오퍼랜드가 비트 메트릭 결정 전에 송신 채널의 특성을 정정하기 위해 복소 인자에 의해 분할되어야 하는 점이 회피된다. 이것은 비트 메트릭의 계산을 위해 요구되는 시간을 감소시킨다. 통상적으로, 실수 및/또는 허수부의 절대값이 감산을 위해 사용되어 한 번의 감산은 양 및 음의 실수 및 허수부에 대한 개별적인 경계선에 대한 거리를 결정하는데 사용될 수 있다. 그러나, 대안적으로 이전 절대값의 결정 없이 다수의 감산이 사용될 수 있다.
일 실시예에서, 명령어 처리 회로는 디맵핑 명령에 응답하여 최소한 6 비트 메트릭을 결정하도록 배열되며, 각각은 복소 평면에서 각 경계선에 대한 복소수의 상대적 위치를 가리키고, 디맵핑 결과에서 적어도 6 비트 메트릭을 기록하도록 배열된다. 그러므로, 디맵핑 명령어는 64-QAM, 16-QAM, QPSK 및 BPSK 디맵핑을 위해 사용될 수 있다. 추가적인 실시예에서, 두 개의 비트 메트릭은 경계값으로부터 복소곱의 결과를 감산함으로써 형성되며 두 개의 추가적인 비트 메트릭은 제 1 감산의 결과로부터 또다른 경계값을 감산함으로써 형성된다.
바람직하게는, 명령어 처리 회로가 구성되어, 명령어 회로의 일부분이 그 명령어에 의해 규정되는 정보에 따라 디스에이블 될 수 있고, 명령어 회로의 상기 부분이 디스에이블 될 때 비트 메트릭의 일부가 계산되지 않는다. 그러므로, 예를 들어 16-QAM 변조에 대한 디맵핑이 실행되는 경우, 64-QAM 변조의 디맵핑에 필요한 추가적인 비트 메트릭의 계산이 디스에이블 될 것이다. 이 계산은 16-QAM 디맵핑에 대해 비트 메트릭을 계산하는데 사용되는 동일한 회로를 추가적으로 사용하여, 64-QAM변조의 디맵핑이 실행될 때 인에이블 될 수 있다. 그러한 선택적인 디스에이블은 전력을 절감한다. 명령어 회로의 일부분이 디스에이블되어야 하는지의 여부를 규정하는 정보는 디맵핑 명령어의 op코드의 일부로서 또는 디맵핑 명령어의 오퍼랜드로부터 공급될 수 있다.
본 발명의 이들 및 다른 목적과 유리한 양상은 본 발명의 비-제한적인 예를 도시하는 다음 도면의 기술로부터 설명될 것이다.
도 1은 신호 수신 장치를 도시하는 도면.
도 1a,b는 복소 평면에서 변조점을 도시하는 도면.
도 2는 프로그램 가능한 신호 처리 회로를 도시하는 도면.
도 3은 디맵핑 함수 유닛을 도시하는 도면.
도 4는 복조를 도시하는 도면.
도 5는 추가적인 디맵핑 함수 유닛을 도시하는 도면.
도 1은 DVB(디지털 비디오 방송) 수신 장치와 같은, 신호 수신 장치를 도시한다. 그 장치는 캐스캐이드로 연결된 프론트 엔드(10), 디지털 신호 처리 회로(12) 및 백 엔드(14)를 포함한다. 프론트 엔드(10)는 비디오 방송 신호를 수신하기 위한 입력을 가진다. 동작시 프론트 엔드(10)는 비디오 방송 신호를 수신하고 그 신호로부터 디지털 정보를 검색한다. 디지털 신호 처리 회로(12)는 디지털 정보를 수신하고, 비디오 데이터 신호를 형성하기 위한 디지털 정보를 처리한다. 디지털 신호 처리 회로는 백 엔드(14)로 비디오 데이터 신호를 공급하는데, 이는 예를 들어 연결된 비디오 디스플레이 스크린(미도시)에 대한 디스플레이 데이터 또는 연결된 비디오 레코딩 디바이스(미도시)에 대한 저장 데이터를 생성한다. 백 엔드(14)는 이들 목적을 위해 비디오 디스플레이 스크린 및/또는 레코딩 디바이스 자 체를 포함할 수 있다.
디지털 신호 처리 회로(12)는 (샘플링된 신호를 변조하는데 사용된 데이터 항목을 재구성하기 위한 디지털 신호 샘플을 사용하는) 복조 또는 에러 정정 코드(ECC)에 따라 복조된 데이터 항목의 디코딩과 같은 동작을 수행하기 위한 프로그램으로 프로그래밍된 프로그램 가능한 디지털 신호 처리 회로를 포함한다.
본 발명은 디지털 신호 처리 회로(12)에서 변조된 데이터의 디맵핑에 관한 것이다. 수신 후 디지털 신호 처리 회로(12)는 이진 정보를 재구성하기 위해 수신된 신호 진폭 및 위상에 의존하는 정보를 이용한다. 디-맵핑은 변조의 역이며, 이 변조는 송신 전 또는 송신 기간동안 송신기 쪽에서 실행된다. 변조는 송신되어야 하는 디지털 데이터에 의존하는 다수의 반송파의 크기 및 위상을 선택하는 것을 포함한다. 그러므로, 각 디지털 값은 대응하는 위상 및 크기를 가지는 복소수에 대응한다. 예를 들어 DVB 송신동안, 디지털 데이터는 예를 들어 4비트 그룹으로 분할되며, 비트값의 조합 각각은 개별적인 복소수로 할당된다.
도 1a,b는 복소 평면(각각 x 및 y-축을 따라 복소수의 실수 및 허수 부분이 도시됨)을 도시하며, 점들은 비트 값의 각 그룹으로 할당되는 개별적인 복소수를 나타냄을 가리킨다. 도 1a는 QPSK에 대응하며, 복소수는 2-비트 디지털 값으로 할당되고, 도 1b는 16-QAM에 대응하며 복소수는 4비트 디지털 값으로 할당된다.
DVB 송신동안, 데이터로부터 비트의 각 그룹으로 할당된 복소수는 시간의 송신 신호가 (주파수 영역에서 시간 영역으로) 역 푸리에 변환에 의해 계산되는 푸리에 계수 형태로서 이용된다.
수신기 쪽에서 디지털 데이터는 수신된 변조 신호를 나타내는 복소수로부터 복구된다. 예를 들어 DVB 수신에서, 푸리에 변환은 시간적으로 간격을 둔 신호 샘플로부터 계산되며, 결과적인 푸리에 변환 계수는 비트 그룹을 복조하기 위한 복소수로서 사용된다. 간단한 예로, 수신된 신호를 나타내는 복소수가 주어지면, 도 1a,b의 그리드으로부터 가장 가까운 복소수가 선택되고, 그 점에 대응하는 디지털 데이터는 복구된 디지털 데이터이다.
도 2는 디지털 신호 처리 회로(12)로부터 프로그램 가능한 신호 처리 회로를 도시한다. 프로그램 가능한 신호처리 회로는 명령어 발행 유닛(20), 레지스터 파일(22), 복수의 함수 유닛(23,24,26) 및 데이터 메모리(28)를 포함한다. 명령어 발행 유닛(20)은 디지털 신호 처리 회로에 대한 프로그램을 저장하고, 그 프로그램 실행동안 프로그램 흐름에 의해 결정되는 명령어를 검색하도록 배열된다. 명령어 발행 유닛(20)은 명령어의 동작 코드에 의해 결정되는 제어 신호를 공급하기 위해 함수 유닛(23,24,26)에 결합되는 동작 제어 출력을 가지며, 이는 함수 유닛(23)에 의해 실행되어야 하는 동작을 식별한다. 명령어 발행 유닛(20)은 명령어의 결과가 저장되어야 하는 레지스터와 명령어의 오퍼랜드를 포함하는 레지스터를 나타내는 선택 신호를 공급하기 위해, 레지스터 파일(22)의 포트에 결합되는 레지스터 선택 출력을 가진다. 명령어는 선택 신호를 제어하는 필드를 포함한다. 레지스터 파일(22)의 출력 포트는 선택된 레지스터로부터 오퍼랜드를 공급하기 위한 함수 유닛(23,24,26)에 결합되고, 레지스터 파일(22)의 입력 포트는 명령어의 실행 결과를 수신하기 위해 함수 유닛(23,24,26)으로 결합된다.
단일선이 제어 코드, 레지스터 선택 코드, 오퍼랜드 및 결과를 공급하기 위한 통신 연결을 나타내기 위해 도시되지만, 실제로 많은 전도체들이 그러한 연결의 구현에서 동시에 사용될 것임이 이해되어야 한다. 단일선이 복수의 레지스터 선택 코드를 공급하거나 복수의 오퍼랜드를 공급하거나, 복수의 결과를 반환시키기 위한 연결을 나타낼 수 있다. 더욱이, 각각이 명령어 발행 유닛(20) 및 레지스터 파일(22)로 고유한 연결을 가지는 세 개의 함수 유닛(23,24,26)이 도시되었으나, 만약 상이한 함수 유닛의 기능들이 레지스터 파일(22)로 공통 연결을 공유하는 함수 유닛으로 그룹핑되는 경우, 실제 더 많은 함수 유닛 또는 더 적은 함수 유닛이 존재할 수 있음이 이해되어야 한다.
함수 유닛은 프로세서에 의해 실행될 수 있는 모든 타입의 명령어로 구성되는 "명령어 세트"를 정의한다. 여기서 사용된 바와 같이, "명령어"는 개별적인 함수 유닛에 의해 실행될 동작을 선택하는 프로그램의 기본 단위이다. 명령어는 명령어로 이용될 수 있는 유닛으로 더 분할될 수 없는 프로그램의 최소 단위(atom)이다. 통상적으로, 각 명령어는 그 명령어를 식별하는 단일 op 코드(동작 코드)를 가진다. 잘 알려진 바와 같이, 프로그램 가능한 프로세서의 설계는 통상적으로 명령어 세트의 세부 사항으로부터 시작되며, 상기 명령어 세트의 세부 사항은 당업자에게 프로세서의 적어도 기본적인 구현을 선택하기에 충분한 정보를 제공한다.
제 1 함수 유닛(23)은 데이터 메모리(28)에 결합된 메모리 액세스 함수 유닛이다. 이 메모리 액세스 함수 유닛(23)은 데이터 메모리(28)에서 위치 어드레스를 지정하는 오퍼랜드를 가지고 "LOAD" 및 "STORE" 명령을 실행하도록 설계된다. 데이 터 메모리(28)는 신호 데이터를 수신하고 비디오 데이터를 송신하기 위해 프론트 엔드(10)(미도시) 및/또는 백 엔드(14)(미도시)에 또한 결합될 수 있다. (사실 한 그룹의 함수 유닛을 포함할 수 있는) 제 2 함수 유닛(24)은 ADD,SHIFT 등과 같은 ALU 명령어와 같은, 종래의 명령어를 실행하도록 설계된다. 비록 도시되지 않았지만, 예를 들어 일부 명령어가 동시에 실행될 수 있거나, 상이한 명령어가 실행될 수 있도록 하기 위해 추가적인 함수 유닛이 존재할 수 있다(예. 프론트 엔드(10)(미도시)로부터의 신호 데이터의 입력 및/또는 백 엔드(14)(미도시)로 비디오 데이터의 출력)
디맵핑의 결과로서, 레지스터에서의 데이터는, 수신된 비트값에 대한 확실성을 나타내기 위해, 통상적으로 송신된 비트당 복수의 비트(예. 4 비트)에 의해 수신된 신호로부터의 각 비트를 나타낸다. 그러한 복수의 오퍼랜드 비트는 "비트 메트릭"으로 명명된다. 그러나, 본 발명에서 벗어남 없이, 단일 오퍼랜드 비트가 수신된 비트를 나타내기 위해 사용될 수 있다. 이 경우, "비트 메트릭"은 그러한 단일 비트에 관한 것이다.
프로그램 가능한 명령어 프로세서의 프로그램은 신호 데이터의 디맵핑을 제공한다. 특수화된 제 3 함수 유닛(26)은 특히 디맵핑을 지원하기 위해 설계된 디맵핑 명령어를 실행하기 위해 제공된다.
도 3은 디맵핑 함수 유닛의 예를 도시한다. 디맵핑 함수 유닛은 세 개의 오퍼랜드 입력(30a-c) 및 결과 출력(34)을 가진다. 단일 선이 제 1 및 제 2 오퍼랜드 입력(30a,b)을 나타내기 위해 도시되었으나, 이들 선은 오퍼랜드의 각 비트를 공급 하기 위한 복수의 기능적으로 병렬인 전도체를 나타낼 수 있음이 이해되어야 한다. 각 오퍼랜드 입력은 예를 들어 복소수의 실수부 및 허수부를 나타내는 두 개의 16 비트 수를 나타내는데 차례로 사용될 수 있는, 오퍼랜드 당 32비트를 공급할 수 있다. 별도의 입력선이 제 3 오퍼랜드 입력(30c)에 대해 도시된다. 각 입력선은 개별적인 곱셈 계수를 제공하기 위한 한 그룹의 함수적으로 병렬인 전도체를 차례로 나타낼 수 있다. 제 3 오퍼랜드 입력의 입력선(30c)은 명령어의 동일한 오퍼랜드 레지스터로부터의 각 비트 그룹을 수신하도록 결합된다. 유사하게, 결과 출력(34)에서 결과는 복수의 선을 포함하며, 각각은 비트 메트릭을 나타내는 한 그룹의 비트를 공급하기 위한 연결을 나타내고, 각 그룹은 예를 들어 4 비트를 포함한다. 이들 비트 그룹은 명령어의 동일한 결과 레지스터의 각 부분에 기록될 것이다.
디맵핑 함수 유닛은 복소 곱셈기 회로(complex multiplier circuit)(31), 클리핑 회로(32a-f), 절대값 결정 회로(35a,b,37a,b) 및 감산 회로(36a,b,38a,b)를 포함한다. 복소 곱셈기(31)는 제 1 및 제 2 오퍼랜드 입력(30a,b)에 결합된 입력 및 실수곱 부분 및 허수 곱 부분에 대한 출력을 가진다. 복소 곱셈기(31)의 출력은 각각의 클리핑 회로(32a-b)를 거쳐 결과 출력(34)의 각 선에 결합된다.
게다가, 복소 곱셈기(31)의 출력은 각각이 개별적인 절대값 결정 회로(35a,b)를 거쳐 제 1 및 제 2 감산 회로(36a,b)의 음의 입력에 결합된다. 제 1 및 제 2 감산 회로(36a,b)는 제 3 오퍼랜드 입력(36c)로부터 각 선에 결합된 양의 입력 및 개별적인 클리핑 회로(32c-d)를 거쳐 결과 출력(34)의 각 선에 결합된 출력을 가진다. 게다가, 제 1 및 제 2 감산 회로(36a,b)의 출력은 제 3 및 제 4 감산 회로(38a,b)의 음의 입력에 결합되며, 각각의 상기 출력은 개별적인 절대값 결정 회로(37a,b)를 거친다. 제 3 및 제 4 감산 회로(38a,b)는 제 3 오퍼랜드 입력(36c)로부터 각 선에 결합된 양의 입력 및 각각의 클리핑 회로(32e-f)를 거쳐 결과 출력(34)의 각 선에 결합된 출력을 가진다.
동작시, 디맵핑 함수 유닛은
M1=clip(Re(A*B))
M2=clip(Im(A*B))
M3=clip(K1-|Re(A*B)|)
M4=clip(K2-|Im(A*B)|)
M5=clip(K3-|K1-|Re(A*B)||)
M6=clip(K4-|K2-|Im(A*B)||)
에 따라, 결과 출력의 각 필드에서 다수의 클리핑된 수를 형성한다.
여기서, A,B는 복소수이며, A의 실수부 및 허수부는 제 1 오퍼랜드 입력(30a)를 거쳐서 취해지며, B의 실수부 및 허수부는 제 2 오퍼랜드 입력(30b)을 거쳐서 취해진다. |..|는 절대값을 취하는 것을 가리킨다.(입력이 음인 경우, 입력 값에 마이너스를 취하고, 그렇지 않은 경우 입력값을 통과시킨다) 클리핑 함수 "clip"은 입력값이 각각 제 1 임계값을 초과하거나 제 2 임계값 미만일 때, 그것의 입력 값을 최대값 또는 최소값으로 변환하며, 그 수가 임계값 사이에 있는 경우 그 수를 통과시킨다.
clip(X)= X if T1<X<T2
T1 if X<T1 or X=T1
T2 if T2<X or X=T2
통상적으로, T1과 T2는 양과 음이며 실질적으로 동일한 크기이다. 대신 더 부드러운 클리핑 형태가 이용될 수 있으며, 여기서 clip(X)는 X가 T2보다 조금 아래에 있을 때 이미 X 이하가 된다. 바람직하게는, 클리핑 함수는 최고 임계치로부터 최저 임계치까지 수를 나타내는 N 비트(예를 들면 N=4)만을 출력한다. K1 내지 K4는 제 3 오퍼랜드 입력(30c)으로부터의 각 필드로부터 취해지는 경계값이다. M1 내지 M6은 결과 출력(34)에서 각 필드에서 출력되는 클리핑된 결과이다.
동작시 함수 유닛은 변조된 데이터 신호를 처리하기 위해 프로그램의 명령어를 실행하는데 사용된다. 프로그램은 DEMAP 명령어 호출을 포함하는데, 이는
DEMAPR1,R2,R3,R4
와 같이 부호적으로 표현될 수 있다.
이 표시에서 R1,R2 등은 오퍼랜드를 제공하고 명령어의 결과를 기록하기 위해 사용되는 레지스터 파일(22)에서 레지스터를 식별하는 레지스터 선택 코드를 나타낸다. 그러나, 명령어는 R1 등이 레지스터"임을" 표현함으로써 여기서 구어적으로 기술될 것이다. 이것은 R1 등이 레지스터 파일(22)에서 레지스터를 식별하는 선택 코드를 표시함을 의미하는 것으로 이해되어야 한다. 훨씬 더 구어적으로, R1 등이 "오퍼랜드임"이 표현될 것이다. 이것은 그 오퍼랜드를 포함하는 레지스터 파일(22)에서 레지스터를 식별하는 선택 코드를 나타낸다.
이 표시에서, DEMAP은 명령어를 식별하는 op-코드를 나타내며, R1, R2는 복 소수를 포함하는 오퍼랜드 레지스터이다. R3는 경계값 데이터를 포함하는 오퍼랜드 레지스터이다. R4는 DEMAP 명령어의 실행으로 생성되는 복수의 비트 메트릭을 가진 결과가 기록될 결과 레지스터이다.
일 실시예에서, DEMAP 명령어는 수신된 DVB 신호의 처리 동안 사용된다. 신호 샘플은 변조된 디지털 데이터를 포함하는 수신된 신호의 일부로부터 획득되며, 각 주파수에 대한 푸리에 변환 계수는 샘플로부터 계산된다. DVB 수신의 경우 각 푸리에 변환 계수의 위상 및 크기는 한 그룹의 비트를 나타낸다. DEMAP 명령어는 그 비트를 디코딩하는 역할을 한다. 푸리에 변환 계수에 대응하는 복소수는 R1으로 로딩되고, 상기 비트에 대한 비트 메트릭은 레지스터 R4로 출력된다.
도 4는 디코딩 원리를 도시한다. 이 도면에서 수신된 신호의 샘플로부터 획득된 푸리에 변환 계수의 크기 및 위상에 대응하는 점(40)이 나타난다. 송신 동안 사용될 수 있었던 가장 가까운 공칭 복소수(nominal complex number)는 디지털 비트 0011의 변조에 대응한다. 클리핑 회로(32a-f)는 두 디지털 값중 하나만을 출력하도록 배열되는 실시예에서, DEMAP 명령어는 출력으로서 이들 디지털 비트를 생성할 것이다. 그러나, 보다 바람직하게는, 클리핑 회로(32a-f)는 두 개보다 많은 값으로부터 출력을 선택하도록 배열되고, 이 경우 출력은 상이한 공칭 변조점에 가장 가까운 복소 평면에서 그 영역 사이에 분할선(42,44,46)까지 거리를 나타낸다. 클리핑 회로(32a,b)의 출력은 축(46)까지의 거리에 대한 정보를 출력한다. 클리핑 회로(32c)의 출력은 점 40이 있는 반 평면(halfplane)에 있는 수직선(42) 중 하나까지의 거리에 대한 정보를 출력한다. 클리핑 회로(32d)의 출력은 점 40이 있는 반 평면인 수평선(44)중 하나까지의 거리에 대한 정보를 출력한다. 클리핑 회로(32e,f)의 출력은 설명된 16-QAM의 경우에 무관하다. 클리핑 회로(32a-f)는 출력을 잘라내는데, 즉 연관된 선까지의 거리가 클리핑 임계치를 초과할 때, 클리핑 임계치가 출력된다. 통상적으로 클리핑 임계치는 선(42,44,46)과 가장 가까운 공칭 변조점 사이의 대략적인 거리 크기이다.
DVB 신호의 송신 동안, 신호의 상이한 주파수 성분을 가진 서로 다른 위상 및 크기 변화를 가지고 송신될 수 있다. 건물로부터의 반사, 비행기 같이 움직이는 물체 또는 변화하는 대기 상태는 이들 차이에 변화를 야기시킬 수 있다. 복조 동안 수신기는 그 차이를 보상한다. DEMAP 명령어에서 레지스터 R2 및 R3로부터의 경계값은 그 차이를 수정하기 위해 사용된다.
송신의 위상과 크기 영향은 상이한 주파수, 예컨대 수신된 파일럿 신호의 측정으로부터 추정된다. 이로부터 복소 인자(H)는 각 푸리에 변환 계수에 대해 결정되며, 이는 푸리에 변환 계수에서의 송신 효과를 나타낸다. 레지스터 R1으로부터 푸리에 변환 계수로부터 비트 메트릭의 추출 전에 인자 H를 나타내는 정보는 레지스터(R2)로 로딩되고, 인자 H의 절대값의 제곱이 R3에서 경계값을 계산하는데 사용된다.
DEMAP 명령어에 대한 응답으로 R1에서 푸리에 변환 계수는 R2로부터의 정보를 사용하여, H의 복소 켤레와 곱해진다. 결과 곱에서, 송신의 위상 효과가 제거된다. 그러나, 이 경우 상이한 푸리에 변환 계수에 대한 곱의 크기는 푸리에 변환 계수에 대해 인자(H)의 크기의 제곱에 비례하여, 송신 효과에 여전히 의존한다. 도 4 의 차트의 관점에서, 이는 점의 행 및 열의 중간에서 선(42, 44)의 위치는 인자 H의 크기의 제곱에 의존한다. 이것은 한 공칭 변조점에 더 가까운 복소 평면에서 점과 또 다른 점 사이의 경계값은 인자(H)의 크기의 제곱에 의존함을 의미한다. 오퍼랜드 레지스터(R3)에서 경계값은 이들 경계값을 정의한다. DEMAP 명령어를 포함하는 프로그램의 실행동안 이들 경계값은 바람직하게는 송신 동안 크기 전달에서의 차를 설명하기 위해 인자(H)의 크기의 제곱에 비례하여 설정된다.
다음은 DEMAP 명령어가 수신된 신호로부터 디지털 데이터를 복조하기 위한 프로그램에서 사용될 수 있는 프로그램 문맥(context)의 일례이다.
반복
- 송신의 위상 및 크기 효과를 계산하는 명령어
- R2로 계산된 효과를 나타내는 복소 인자를 로딩하는 명령어
- 크기의 제곱을 계산하는 명령어
- R3로 경계값을 로딩하기 위해 제곱 명령어에 비례하는 경계값을 계산하는 명령어
- R1으로 새로운 계수를 로딩하는 명령어
- DEMAP R1,R2,R3,R4
- R4로부터 비트 메트릭을 처리하는 명령어
상기 프로그램은 명령어의 실행이 상이한 주파수에 대해 반복되는 루프를 포함한다. 주파수의 함수로서, 송신의 위상 및 크기 효과를 계산하는 방법 자체가 알려져 있다. 이들 방법은, 복소 인자를 생성하며, 이의 실수 및 허수부가 R2로 로딩 될 수 있다. 이 경우 복소 곱셈기 회로(31)는 R1으로부터의 복소수와 R2로부터의 켤레수의 곱을 생성하기 위해 배열된다( 대안적으로 켤레의 실수 및 허수부는 R2로 로딩될 수 있으며, 이 경우 일반적인 곱이 이루어질 수 있다).
감산 회로(36a,b)를 위해 의도된 경계값은 같은 값으로 설정될 수 있으며, 송신 효과의 계산된 크기의 제곱에 비례하여 변경된다. 도 4의 예에서, 감산 회로(36a)에 대한 입력값은 바람직하게는, 변조된 데이터의 제 3 비트가 변경될때, 복소 곱의 결과의 실수부 사이에 공칭적으로 기대되는 차와 동일한 값으로 설정된다. 바람직하게는 감산 회로(36b)에 대한 입력을 위한 값은 감산 회로(36b)의 입력 값과 동일한 값으로 설정된다. 바람직하게는 감산 회로(38a,b)에 대한 입력을 위한 값은 이 값의 절반으로 설정된다.
이 방법으로, R2에서의 오퍼랜드 및 R3에서의 오퍼랜드 둘다는 송신 효과를 보상하도록 만들어져야 하는 정정에 의존한다. 대안으로서, 복소 분할 회로가 복소 곱셈기(31) 대신 이용될 수 있다. 대안으로서, 인자(H)의 역이 다른 명령어에 의해 계산될 수 있고 제 2 오퍼랜드 입력(30b)로 제공될 수 있다. 이들 대안에서, 경계값의 송신 효과에 의존하게 경계값을 만들 필요가 없으므로, 제 3 오퍼랜드 입력(30c)은 생략될 수 있다. 그러나, 분할의 사용은 복조를 수행하는데 요구되는 시간을 증가시킨다.
DEMAP 명령어는 그것의 입력 오퍼랜드에 의존하는 다수의 비트를 위한 비트 메트릭을 추출한다. 통상적으로, 만약 아래 거리가 최대값을 초과하지 않는 경우(이 때, 그 비트 매트릭은 클리핑됨), (점 40으로 나타나는) 푸리에 변환 계수와 각 경계선 (42,44,46) 사이 거리에 비례하는 수를 나타낸다. 통상적인 예에서 4 비트가 각 비트 메트릭에 대해 사용된다.
디코딩을 위한 추가적인 명령어는 복조된 디지털 데이터의 디펑쳐링(즉, 선택된 위치에서 디폴트 비트 메트릭 값을 추가) 및 ECC 디코딩을 통상적으로 포함한다. 바람직하게는 벡터 타입 명령어가 이러한 목적을 위해 사용되며, 이는 비트메트릭의 벡터로서 그들의 오퍼랜드를 처리한다. 이 경우 실행 속도가 증가하는데, 왜냐하면 DEMAP 명령어가 비트 메트릭을 벡터 형태로 즉시 사용 가능하게 하기 때문이다. 바람직하게는, 프로세서는 또한 벡터 형태로 디펑쳐링을 수행하는 명령어를 가진다. 이는 본 발명자에 의한 공동 계류 중인 특허 출원서에서 설명되며, 동일한 양수인에게 양도된다.
도 5는 디맵핑 함수 유닛의 추가적인 실시예를 도시한다. 이 실시예에서, 절대값 결정 회로, 감산 회로 및 클리핑 회로가 결과 출력(34)에서 비트 메트릭의 각 쌍을 생성하는 블록(52,54)으로서 도시된다. 이 실시예에서, 디맵핑 함수 유닛은 요구되는 디맵핑 타입에 대한 정보, 즉 BPSK, QPSK, 16 QAM 또는 64 QAM 복조가 수행되는지의 여부를 제공하는 제어 신호를 제공하기 위한 추가적인 입력(50)을 가진다. 디맵핑 함수 유닛이 배열되어, 이것이 제어 신호에 의존하는 디맵핑 함수 유닛의 일부의 동작을 적어도 일부분 디스에이블 시킨다. BPSK가 나타날 때, 블록(52,54)을 나타낼 때 클리핑 회로(32b)가 디스에이블된다. QPSK가 블록(52,54)가 나타날 때 블록(52,54)은 디스에이블된다. 16-QAM이 나타날 때, 블록(54)이 디스에이블된다. 여기서 사용된 바와 같이, "디스에이블링"은 다양한 방법으로 구현될 수 있는데, 예를 들어 데이터 종속 신호 과도가 방지되도록, 블록(52,54) 및 클리핑 회로(32b)의 입력을 미리 결정된 값을 강제로 유지하게 함으로써, 또는 전원을 적어도 이들 회로의 일부분으로 제한함에 의해서이다. 데이터 종속적인 비트 메트릭이 출력됨을 방지하는 동안, 두 가지 모두 이들 회로에서 전력 소모를 감소시키는 효과를 가진다. 이 방법으로 전력 소모는 변조 타입에 의존하여 감소될 수 있다.
원칙적으로, DEMAP 명령어에 대한 응답으로 디맵핑 함수 유닛이 수행하는 동작은 복조 타입에 의존할 필요 없다. 그러나, 변조 타입에 의존적인 경우 더 많은 또는 더 적은 비트 메트릭이 사용될 것이다. BPSK의 경우, 클리핑 회로(32a)로부터 1 비트 메트릭만 사용될 것이다. QPSK의 경우 클리핑 회로(32a,b)로부터 단지 2 비트 메트릭만이 사용될 것이다. 16-QAM의 경우, 클리핑 회로(32a-d)로부터 단지 4 비트 메트릭만이 사용될 것이다. 64-QAM의 경우, 클리핑 회로(32a-f)로부터 6 비트 메트릭이 사용될 것이다. 그러므로 그 회로의 해당 부분은 디코딩의 최종 결과에 영향을 주지 않고 디스에이블 될 수 있다.
일 실시예에서, 상이한 명령어 타입( op 코드 값)은 변조의 상이한 타입에 대한 디맵핑 함수 유닛의 동작을 제어하기 위해 이용 가능하게 된다. 이 실시예에서, 추가적인 입력(50)은 (예를 들어 op 코드의 일부를 포함하는) 명령어의 타입에 의존하는 신호를 수신하는 명령어 발행 유닛에 결합된다. 대안적인 실시예에서, 추가 입력(50)은 제 4 오퍼랜드에 대한 오퍼랜드 입력이다. 이 실시예에서, 단일 타입의 명령어가 충분하고 복조의 타입에 대한 정보는 오퍼랜드 레지스터로부터 공급된다.
바람직하게는, 현재 타입의 복조에 대한 비트 메트릭을 생성하기 위해 요구되지 않는 모든 회로가 디스에이블된다. 그러나, 본발명에서 벗어남 없이, 이들 회로의 단지 일부만이 디스에이블 될 수 있음이 이해되어야 한다. 이는 이미 전력 소모의 감소를 가져온다. 예를 들어, 실시예에서 블록(54)만이 64 QAM 변조가 복조되는지의 여부에 의존하여 선택적으로 디스에이블 된다.
비록 본 발명이 특정 실시예에 관하여 기술되었으나, 본 발명에서 벗어남 없이 동일한 효과를 생성하는 다양한 대안적인 구현이 가능함이 이해되어야 한다. 예를 들어, 입력 신호 사이의 차를 결정하는 회로가 감산 회로(36a,b,38a,b)로서 사용될 수 있지만, 예를 들어 음의 경계값이 제공되거나, 절대값 결정 회로가 가산기 입력에 마이너스 절대값을 출력하도록 설계된다면, 가산기 회로가 감산 회로로서 동작할 수 있음이 이해되어야 한다. 만약 출력에서 일부 또는 모든 비트 메트릭의 부호가 반전되어 그에 따라서 비트 메트릭이 처리된다면 전혀 문제되지 않음이 명백해져야 한다. 또한 수 |K-|R||은 예를 들어 부호(R)(K*부호(R)-R) 또는 부호 R등의 제어하에 곱셈기에 의해 선택된 K-R 또는 K+R 중 하나로서 등가적으로 계산될 수 있다. 대신, 1-|R|/K 등과 같이 차이와 유사하지만 동일하지 않은 결과가 사용될 수 있다.
게다가, 오퍼랜드가 실수부 및 허수부 둘 다 포함하는 실시예가 도시되었으며, 대안적으로 하나 이상의 별도 오퍼랜드의 그룹이 실수 및 허수부에 대해 사용될 수 있다는 점이 이해되어야 한다. 이 경우 DEMAP 명령어는 세 개 대신 네 개 또는 다섯 개의 오퍼랜드를 가질수 잇다. 32비트의 오퍼랜드가 사용될 때 각 오퍼랜 드는 16비트 실수부 및 16 비트 허수부를 포함할 수 있으나 예를 들어 수당 10비트인 더 작은 수의 비트가 사용될 수 있다. 또한, 물론, 더 큰 또는 더 작은 오퍼랜드가 사용될 수 있다
유사하게, 바람직하게는 제 1 두 개의 오퍼랜드의 실수부 및 허수부가 실질적으로 동일한 비트 수를 가진 수로서 경계값이 제 3 오퍼랜드에서 함께 공급되는 실시예가 도시되었으나, 대신 더 큰 수의 오퍼랜드가 예를 들어 각각이 각 블록(52)에 대한 경계값의 쌍에 대한 것인 두 개의 오퍼랜드 레지스터 또는 네 개의 오퍼랜드 레지스터인 경계값을 제공하기 위해 사용될 수 있다는 것이 인식되어야 한다. 또다른 대안으로서, 오퍼랜드 입력의 동일 부분이 감산 회로 쌍에 결합되어, 단 하나의 경계값이 감산 회로 둘 다에 제공될 필요가 있다. 만약 이것이 36a,b 및 38a,b 쌍 모두에 대해 이루어지면, 제 3 오퍼랜드 입력에서 단 두 개의 경계값이 제공될 필요가 있다.
또다른 대안으로서, 디맵핑 함수 유닛은 예를 들어 감산 회로(38a)에 대한 입력값을 획득하기 위해 감산 회로(36a)의 입력으로부터 경계값을 반으로 나눔으로써, 공통 입력으로부터 감산 회로 36a 및 38a에 대한 경계값을 형성하도록 배열될 수 있다. 이것은 변조 타입을 사용하는 가능성의 사용을 보존하는 반면, 제공될 필요가 있는 (더 적은 오퍼랜드 입력 또는 더 낮은 폭) 오퍼랜드 데이터의 양을 감소시키며, 여기서 실수 방향으로 복소 평면에서 공칭점 간의 차는 허수 방향으로 공칭점 간의 거리와 다르다. 추가적인 대안으로서, 디맵핑 함수 유닛은 예를 들어 감산 회로(36a,b) 둘 다에 이 입력을 인가하고, 감산 회로(38a,b) 둘 다에 입력 값의 절반을 인가함으로써, 단일 공통 입력으로부터, 모든 감산 회로(36a,b 및 38a,b)에 대한 입력 값을 형성하도록 배열될 수 있다.
더욱이, DVB 디코딩에 대한 어플리케이션이 기술되었으나, 상기 DEMAP 명령어는 신호의 어느 타입의 복조에도 인가될 수 있음이 이해되어야 한다. 이 경우, 디맵핑 명령어가 푸리에 변환 계수에 적용되는 것은 필수적이지 않다. 16-QAM 디코딩이 요구되지만 64-QAM 디코딩은 요구되지 않을 때, 블록(54)은 생략될 수 있다. 더 높은 차수의 복조(예. 256-QAM)가 요구될 때, 또 다른 블록이 추가될 수 있다. 가변 위상 효과를 정정할 필요가 없을 때, DEMAP 명령어의 변형이 사용될 수 있으며, 여기서 제 2 오퍼랜드 및 복소 곱셈기 회로(31)가 생략된다. 선택적으로 또한 이 경우 또는 송신으로 인한 인자(H)의 역이 처음 계산될 때 제 3 오퍼랜드는 생략될 수 있다.
본 발명은 프로그램 가능한 신호 처리 회로 및 데이터를 복조하는 방법에 사용 가능하다.

Claims (11)

  1. 프로그램 가능한 신호 처리 회로로서,
    - 오퍼랜드 저장 회로(22)
    - 오퍼랜드 저장 회로(22)에서 오퍼랜드의 위치 및 결과를 어드레스 지정하는 명령어를 실행하기 위한 명령어 처리 회로(23,24,26)로서, 상기 명령어 처리 회로(23,24,26)의 명령어 세트는 디맵핑 명령어를 포함하고, 상기 명령어 처리 회로(23,24,26)는 오퍼랜드 저장 회로(22)로부터의 디맵핑 명령어의 복소수 오퍼랜드를 수신하기 위한 오퍼랜드 입력(들)(30a) 및 디맵핑 명령어의 디맵핑 결과를 오퍼랜드 저장 회로(22)에 기록하기 위한 결과 출력(34)을 가지며, 상기 명령어 처리 회로(23,24,26)는 디맵핑 명령어에 대한 응답으로 각각이 복소 평면에서 각 경계선에 대한 복소수의 상대적 위치를 나타내는, 적어도 4 비트 메트릭을 결정하고, 디맵핑 결과로서 적어도 4 비트 메트릭의 조합을 함께 결과 출력(34)에 기록하도록 배열되는, 명령어 처리 회로(23,24,26)
    를 포함하는, 프로그램 가능한 신호 처리 회로.
  2. 제 1항에 있어서, 명령어 처리 회로(23,24,26)는 디맵핑 명령어의 추가적인 복소수 오퍼랜드를 수신하기 위한 입력(들)(30b) 및 경계값 오퍼랜드를 수신하기 위한 제 2 추가적인 입력(값)(30c)을 가지며, 명령어 처리 회로(23,24,26)는
    - 복소수 오퍼랜드 및 추가적인 복소수 오퍼랜드의 복소 곱을 수행하기 위 해, 제 1 및 제 2 오퍼랜드 입력(들)(30a,b) 및 곱의 실수부 및 허수부 각각에 대한 출력을 가지는 복소수 곱셈기 회로(31)
    - 각 감산 회로(26a,b)가 복소수 곱셈기 회로의 출력의 각각에 결합된 제 1 입력 및 제 2 추가적인 오퍼랜드 입력(들)(30c)에 결합된 제 2 입력을 가지는, 감산 회로(26a,b)를 포함하는, 프로그램 가능한 신호 처리 회로.
  3. 제 2항에 있어서, 결과 출력과 복소수 곱셈기 회로(31)의 출력과 감산 회로(32a,b)의 출력의 각각의 사이에 결합된 클리핑 회로(32a-d)를 포함하는, 프로그램 가능한 신호 처리 회로.
  4. 제 1항에 있어서, 명령어 처리 회로(23,24,26)는, 각각이 복소 평면에서 각 경계선에 대한 복소수의 상대적 위치를 나타내는 적어도 6 비트 메트릭을 디맵핑 명령어에 응답하여 결정하도록, 및 디맵핑 결과를 형성하는 조합 내 결과 출력(34)에서 적어도 6 비트 메트릭을 포함하도록 배열되는, 프로그램 가능한 신호 처리 회로.
  5. 제 4항에 있어서, 명령어 처리 회로는 디맵핑 명령어의 추가적인 복소수 오퍼랜드를 수신하기 위한 제 1 추가적인 오퍼랜드 입력(들)(30b) 및 경계값 오퍼랜드(30c)를 수신하기 위한 제 2 추가적인 오퍼랜드 입력(값)을 가지며, 상기 명령어 처리 회로는
    - 오퍼랜드 입력(들)(30a)및 복소수 오퍼랜드 및 추가적인 복소수 오퍼랜드의 복소곱을 수행하기 위한 제 1 추가적인 오퍼랜드 입력(들)(30b)에 결합된 입력, 및 곱의 각 실수부 및 허수부에 대한 출력을 가지는 복소수 곱셈기 회로(31)
    - 각각이 복소수 곱셈기 회로(31)의 출력 각각에 결합된 제 1 입력 및 제 2 추가적인 오퍼랜드 입력(들)(30c)에 결합된 제 2 입력을 가지는, 제 1 감산 회로(36a,b)
    - 각각이 제 1 감산 회로(36a,b)의 각각의 출력에 결합된 제 1 입력 및 제 2 추가적인 오퍼랜드 입력(들)(30c)에 연결된 제 2 입력을 가지는 제 2 감산 회로(38a,b)
    를 포함하는, 프로그램 가능한 신호 처리 회로.
  6. 제 1항에 있어서, 명령어 처리 회로(23,24,26)는 적어도 4 비트 메트릭의 부분을 계산하기 위한 회로 부분(35a,b,36a,b,37a,b,38a,b)을 포함하며, 상기 명령어 처리 회로(23,24,26)는 디맵핑 명령어에 의해 규정된 제어 정보의 제어 하에, 선택적으로 회로 부분(35a,b,36a,b,37a,b,38a,b)을 디스에이블(disable)하도록 배열되는, 프로그램 가능한 신호 처리 회로.
  7. 제 1항에 있어서, 수신된 신호의 신호처리를 수행하기 위한 프로그램으로 프로그래밍되며, 상기 프로그램은 복소수 오퍼랜드로서 수신된 신호로부터 유도된 복소수 및 디맵핑 명령어의 디맵핑 결과로부터 적어도 4 비트 메트릭을 병렬로 사용 하는 추가적인 명령어를 사용하는, 디맵핑 명령어의 인스턴스를 포함하는, 프로그램 가능한 신호 처리 회로.
  8. 제 2항에 있어서, 프로그램 가능한 신호 처리 회로는 수신된 신호의 신호 처리를 수행하기 위한 프로그램으로 프로그래밍 되며, 상기 프로그램은
    - 수신된 신호가 종속되는 위상 및 크기 변환을 기술하는 복소 송신 인자를 규정하기 위한 하나 이상의 명령어
    - 복소수 오퍼랜드로서 수신된 신호로부터 유도되는 복소수를 사용하고, 추가적인 복소수 오퍼랜드로서 복소 송신 인자를 사용하고, 경계값 오퍼랜드로서 복소 송신 인자의 크기의 제곱에 비례하여 결정된 수를 사용하는, 디맵핑 명령어의 인스턴스
    - 디맵핑 명령어의 디맵핑 결과로부터 적어도 4 비트 메트릭을 동시에 사용하는 추가적인 명령어
    를 포함하는, 프로그램 가능한 신호 처리 회로.
  9. 수신된 데이터 신호를 처리하는 방법으로서,
    - 송신된 신호를 수신하는 단계
    - 데이터 신호로부터 복소수를 계산하는 단계
    - 명령어 처리 회로(23,24,26)를 제공하는 단계
    - 복소수로부터 단일 명령어의 디맵핑 결과에서 적어도 4 비트 메트릭을 형 성하기 위한 명령어 처리 회로(23,24,26)의 단일 명령어를 사용하는 단계로서, 각 비트 메트릭이 복소 평면에서 각 경계선에 관한 복소수의 상대적 위치를 가리키는, 명령어 처리 회로의 단일 명령어를 사용하는 단계
    - 적어도 4 비트 메트릭을 동시에 처리하는 추가적인 명령어의 오퍼랜드로서 디맵핑 결과를 사용하는 단계
    를 포함하는, 수신된 데이터 신호를 처리하는 방법.
  10. 제 9항에 있어서, 상기 방법은
    - 수신된 신호가 받게 되는 위상 및 크기 변환을 나타내는 복소 인자를 결정하는 단계
    - 복소 인자의 크기의 제곱에 비례하여 경계값을 결정하는 단계
    - 단일 명령어에 대한 응답으로 복소 인자와 복소수를 복소 곱하고, 경계선의 적어도 하나의 위치를 제어하는 경계값을 사용하는 단계
    를 포함하는, 수신된 데이터 신호를 처리하는 방법.
  11. 제 9항에 있어서, 상기 방법은
    - 각각이 비트 메트릭의 개별적으로 상이한 숫자를 포함하는, 각각 상이한 디맵핑 결과를 형성하기 위한 명령어 처리 회로의 각각의 단일 명령어를 사용하는 단계
    - 선택된 단일 명령어를 실행할 때 비트 메트릭의 일부를 형성하는 명령어 처리회로의 일부를 선택적으로 디스에이블링하는 단계
    를 포함하는, 수신된 데이터 신호를 처리하는 방법.
KR1020077013194A 2004-12-14 2005-12-13 프로그램 가능한 신호 처리 회로 및 복조 방법 KR101149886B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP04106566.5 2004-12-14
EP04106566 2004-12-14
PCT/IB2005/054201 WO2006064460A1 (en) 2004-12-14 2005-12-13 Programmable signal processing circuit and method of demodulating

Publications (2)

Publication Number Publication Date
KR20070086066A true KR20070086066A (ko) 2007-08-27
KR101149886B1 KR101149886B1 (ko) 2012-05-30

Family

ID=34930052

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077013194A KR101149886B1 (ko) 2004-12-14 2005-12-13 프로그램 가능한 신호 처리 회로 및 복조 방법

Country Status (6)

Country Link
US (1) US9184953B2 (ko)
EP (1) EP1834458A1 (ko)
JP (1) JP5020826B2 (ko)
KR (1) KR101149886B1 (ko)
CN (1) CN101076985A (ko)
WO (1) WO2006064460A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9431134B1 (en) 2008-03-14 2016-08-30 Kepco Nuclear Fuel Co., Ltd. Structure of top nozzle for nuclear fuel assembly

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ES2757700T3 (es) * 2011-12-21 2020-04-29 Huawei Tech Co Ltd Detección y codificación de altura tonal muy débil
WO2013118030A2 (en) 2012-02-07 2013-08-15 Flooring Industries Limited, Sarl Floor panel for forming a floor covering, floor covering formed from such floor panels and method for manufacturing such floor panels.
EP2980794A1 (en) 2014-07-28 2016-02-03 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Audio encoder and decoder using a frequency domain processor and a time domain processor

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69729495T2 (de) 1996-03-08 2004-10-28 Matsushita Electric Industrial Co., Ltd., Kadoma Bildinformationsverarbeitungssystem und Mikroprozessor für die geschützte Reproduktion von audiovisuellen Daten
GB9803117D0 (en) 1998-02-13 1998-04-08 Sgs Thomson Microelectronics Cyclic redundancy check in a computer system
US6434689B2 (en) * 1998-11-09 2002-08-13 Infineon Technologies North America Corp. Data processing unit with interface for sharing registers by a processor and a coprocessor
JP2001313571A (ja) 2000-05-01 2001-11-09 Mitsubishi Electric Corp 復調方法及び復調装置
US6956872B1 (en) * 2000-05-22 2005-10-18 Globespanvirata, Inc. System and method for encoding DSL information streams having differing latencies
JP2002073329A (ja) 2000-08-29 2002-03-12 Canon Inc プロセッサ
JP4438204B2 (ja) 2000-09-20 2010-03-24 株式会社富士通ゼネラル ディジタル復調装置
JP2002290487A (ja) * 2001-03-22 2002-10-04 Fujitsu General Ltd 多値ｑａｍ復調方法および装置
KR100800885B1 (ko) * 2001-08-13 2008-02-04 삼성전자주식회사 다중레벨변조를 사용하는 통신시스템의 복조장치 및 방법
JP3530164B2 (ja) 2001-10-16 2004-05-24 松下電器産業株式会社 Ｓｔｔｄデコード方法およびｓｔｔｄデコーダ
US7173990B2 (en) * 2001-12-27 2007-02-06 Dsp Group Inc. Joint equalization, soft-demapping and phase error correction in wireless system with receive diversity
JP4139706B2 (ja) * 2003-02-27 2008-08-27 三菱電機株式会社 受信装置
KR100576014B1 (ko) 2003-05-23 2006-05-02 삼성전자주식회사 이동통신 시스템에서 심볼 단위의 결정 경계값 추정을위한 장치 및 방법
JPWO2005109811A1 (ja) * 2004-05-11 2008-03-21 松下電器産業株式会社 無線通信装置及び無線通信システム

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9431134B1 (en) 2008-03-14 2016-08-30 Kepco Nuclear Fuel Co., Ltd. Structure of top nozzle for nuclear fuel assembly

Also Published As

Publication number Publication date
US9184953B2 (en) 2015-11-10
WO2006064460A1 (en) 2006-06-22
US20100017453A1 (en) 2010-01-21
JP5020826B2 (ja) 2012-09-05
CN101076985A (zh) 2007-11-21
EP1834458A1 (en) 2007-09-19
KR101149886B1 (ko) 2012-05-30
JP2008523760A (ja) 2008-07-03

Similar Documents

Publication Publication Date Title
US7558337B2 (en) Systems, methods, and apparatus for impulse noise mitigation
US20060133529A1 (en) Apparatus and method for performing time domain channel estimation in a communication system
KR101149886B1 (ko) 프로그램 가능한 신호 처리 회로 및 복조 방법
JP2792812B2 (ja) 最尤系列推定器
US20080317156A1 (en) Method and apapratus for reducing updating rate of channel status in a communication system
EP2523412B1 (en) Apparatus and method for soft demapping
CN105874734B (zh) 发送装置、接收装置以及通信系统
US20100232491A1 (en) Receiver and receiving method
JP2008072387A (ja) 等化器及び等化方法
JPH06343085A (ja) 信号復調復号装置および信号復調復号方法
JP4695003B2 (ja) 等化器及び等化方法
US20080285674A1 (en) Diversity receiver
US9166740B1 (en) Low complexity distance metrics for maximum likelihood receivers
KR20100058595A (ko) 다중 캐리어 수신기에서 사용하기 위한 자가 적응형 주파수 인터폴라
Jafri et al. High-throughput and area-efficient rotated and cyclic Q delayed constellations demapper for future wireless standards
US20170163459A1 (en) Wireless communication apparatus, integrated circuit, transmission method, reception method, and communication method
JP2000315968A (ja) 適応型信号推定器
US7609615B2 (en) Method and apparatus for performing channel compensation and symbol demodulation for coherent demodulation in an OFDM system
CN114785654A (zh) Ofdm系统参考符号编码及噪声功率估计和信道估计的方法
CN104219191B (zh) 正交载波分频复用信号处理与特定导频频域信号估测
EP3516835B1 (en) An optimized architecture for a signal decoder
CN112260729A (zh) 一种信号检测方法及装置、电子设备、可读存储介质
US7853860B2 (en) Programmable signal and processing circuit and method of depuncturing
US6084918A (en) Data transmission method and devices
CN1989751B (zh) 改进的载波恢复的系统和方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150430

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160427

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170504

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180427

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee