JP3530164B2 - Ｓｔｔｄデコード方法およびｓｔｔｄデコーダ - Google Patents
Ｓｔｔｄデコード方法およびｓｔｔｄデコーダInfo
- Publication number
- JP3530164B2 JP3530164B2 JP2001318231A JP2001318231A JP3530164B2 JP 3530164 B2 JP3530164 B2 JP 3530164B2 JP 2001318231 A JP2001318231 A JP 2001318231A JP 2001318231 A JP2001318231 A JP 2001318231A JP 3530164 B2 JP3530164 B2 JP 3530164B2
- Authority
- JP
- Japan
- Prior art keywords
- sttd
- transfer function
- signal
- symbol
- received
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks
Landscapes
- Radio Transmission System (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、ＳＴＴＤデコード
方法およびＳＴＴＤデコーダに関する。
方法およびＳＴＴＤデコーダに関する。
【０００２】
【従来の技術】ＩＴＵ（国際電気通信連合）では、移動
体通信の世界統一の標準規格、ＩＭＴ２０００の策定が
進められており、ＩＭＴ２０００の対応規格の１つにＷ
−ＣＤＭＡ(Wide band Code Division Multiple Acces
s)方式が認められた。
体通信の世界統一の標準規格、ＩＭＴ２０００の策定が
進められており、ＩＭＴ２０００の対応規格の１つにＷ
−ＣＤＭＡ(Wide band Code Division Multiple Acces
s)方式が認められた。
【０００３】Ｗ−ＣＤＭＡ方式では、端末における受信
特性を向上させる技術の１つとして、送信ダイバシティ
技術が採用されている。Ｗ−ＣＤＭＡにおける送信ダイ
バシティには、いくつかのモードが存在する。その中の
１つがＳＴＴＤ(Space TimeBlock Coded Transmit Ante
nna Diversity)である。
特性を向上させる技術の１つとして、送信ダイバシティ
技術が採用されている。Ｗ−ＣＤＭＡにおける送信ダイ
バシティには、いくつかのモードが存在する。その中の
１つがＳＴＴＤ(Space TimeBlock Coded Transmit Ante
nna Diversity)である。
【０００４】ＳＴＴＤは、ＣＤＭＡ通信の基地局が、デ
ィディケーテッド・ダウンリンク・フィジカルチャネル
（ＤＰＣＨ）に属する情報を、オープンループモードで
移動局に送信する際に、オプション的に採用される信号
処理である。
ィディケーテッド・ダウンリンク・フィジカルチャネル
（ＤＰＣＨ）に属する情報を、オープンループモードで
移動局に送信する際に、オプション的に採用される信号
処理である。
【０００５】以下、ＳＴＴＤエンコーディングについて
説明する。
説明する。
【０００６】図８（ａ）に示すように、ＳＴＴＤエンコ
ーダ１１２に、情報シンボルＳ１，Ｓ２が連続して入力
される。図中、Ｔ，２Ｔは時間の経過を示す。
ーダ１１２に、情報シンボルＳ１，Ｓ２が連続して入力
される。図中、Ｔ，２Ｔは時間の経過を示す。
【０００７】ＳＴＴＤエンコーダ１１２は、アンテナ１
１８用の送信シンボルと、アンテナ１２０用の送信シン
ボルを並列に出力する。アンテナ１１８用の送信シンボ
ルは”Ｓ１，Ｓ２”であり、これは入力されたシンボル
とまったく同じである。
１８用の送信シンボルと、アンテナ１２０用の送信シン
ボルを並列に出力する。アンテナ１１８用の送信シンボ
ルは”Ｓ１，Ｓ２”であり、これは入力されたシンボル
とまったく同じである。
【０００８】一方、アンテナ１２０用の送信シンボル
は、”−Ｓ２*，Ｓ１*"となる。ここで、”*”は共役複
素数であることを表す。
は、”−Ｓ２*，Ｓ１*"となる。ここで、”*”は共役複
素数であることを表す。
【０００９】つまり、アンテナ１１８用の送信シンボル
は、２つの入力シンボルについて、入力データの共役複
素数を求め、シンボルの送信の順番を入れ替え、最初に
送信するシンボルに”−１”を乗算することにより求め
られる。
は、２つの入力シンボルについて、入力データの共役複
素数を求め、シンボルの送信の順番を入れ替え、最初に
送信するシンボルに”−１”を乗算することにより求め
られる。
【００１０】図８（ｂ）に示すように、４相位相変調シ
ンボル（ＱＰＳＫシンボル）は、位相平面（Ｉ，Ｑ平
面）における位置を表す２ビットのデータからなる。最
初のビットはＩ成分を示し、２番目のデータはＱ成分を
示す。Ｉ成分およびＱ成分はそれぞれ、変調波の複素包
絡線の実数成分と虚数成分に相当する。
ンボル（ＱＰＳＫシンボル）は、位相平面（Ｉ，Ｑ平
面）における位置を表す２ビットのデータからなる。最
初のビットはＩ成分を示し、２番目のデータはＱ成分を
示す。Ｉ成分およびＱ成分はそれぞれ、変調波の複素包
絡線の実数成分と虚数成分に相当する。
【００１１】ＱＰＳＫシンボルをＳｎとする。シンボル
Ｓｎは、実数成分と虚数成分に相当する２ビットのデー
タからなる。各ビットは、”＋１”または”−１”のい
ずれかをとる。
Ｓｎは、実数成分と虚数成分に相当する２ビットのデー
タからなる。各ビットは、”＋１”または”−１”のい
ずれかをとる。
【００１２】すなわち、Ｓｎ＝（±１，±１）である。
以下の説明では、例えば、Ｓ１＝（１，１）とし、Ｓ２
＝（−１，１）とする。すると、Ｓ１*＝（１，−１）
となり、−Ｓ２*＝Ｓ１*＝（１，−１）となる。
以下の説明では、例えば、Ｓ１＝（１，１）とし、Ｓ２
＝（−１，１）とする。すると、Ｓ１*＝（１，−１）
となり、−Ｓ２*＝Ｓ１*＝（１，−１）となる。
【００１３】図８（ａ）に示すように、アンテナ１１８
から送信された信号は、パスおよびパスを経由して
受信機（移動局）１６８の１本のアンテナ１６６に到達
する。一方、アンテナ１２０から送信された信号は、パ
スおよびパスを経由して受信機（移動局）１６８の
１本のアンテナ１６６に到達する。
から送信された信号は、パスおよびパスを経由して
受信機（移動局）１６８の１本のアンテナ１６６に到達
する。一方、アンテナ１２０から送信された信号は、パ
スおよびパスを経由して受信機（移動局）１６８の
１本のアンテナ１６６に到達する。
【００１４】図８（ｃ）に示すように、パスを経由し
た信号とパスを経由した信号を合成した受信波と、パ
スを経由した信号とパスを経由した信号とを合成し
た受信波とでは、フェージングの様子が異なる。
た信号とパスを経由した信号を合成した受信波と、パ
スを経由した信号とパスを経由した信号とを合成し
た受信波とでは、フェージングの様子が異なる。
【００１５】つまり、各受信波の谷と谷，山と山が時間
的に重なる確率が低くなる。図８（ｃ）では、各受信波
の時刻ｔ１，時刻ｔ２における振幅が異なる。
的に重なる確率が低くなる。図８（ｃ）では、各受信波
の時刻ｔ１，時刻ｔ２における振幅が異なる。
【００１６】また、受信された信号に所定のデコード処
理を施すことにより、受信機１６８は、受信した信号波
が、アンテナ１１８から送信されたものであるか、ある
いはアンテナ１２０から送信されたものであるかを区別
することができる。
理を施すことにより、受信機１６８は、受信した信号波
が、アンテナ１１８から送信されたものであるか、ある
いはアンテナ１２０から送信されたものであるかを区別
することができる。
【００１７】したがって、振幅の大きな受信波を選択し
たり、あるいは各受信波を合成したりして、受信信号品
質を向上させることが可能である。
たり、あるいは各受信波を合成したりして、受信信号品
質を向上させることが可能である。
【００１８】よって、受信機（移動局）１６８は、１本
のアンテナ１６６しか有していない場合でも、アンテナ
ダイバシティ受信を行った場合と同じように、受信品質
を向上させることができる。
のアンテナ１６６しか有していない場合でも、アンテナ
ダイバシティ受信を行った場合と同じように、受信品質
を向上させることができる。
【００１９】
【発明が解決しようとする課題】ＣＤＭＡ受信機では、
検波特性を向上させるために、パイロットシンボルを用
いた内挿同期検波を行うことが多い。内挿同期検波は、
伝搬路（大気）におけるレイリーフェージング等によっ
て送信信号に生じる振幅および位相のずれを、受信信号
に含まれるパイロット信号の検波結果から推定し（正確
には、伝搬路の伝達関数を推定する）、推定された伝達
関数を用いて２つのパイロットシンボルに挟まれた情報
シンボルの位相を内挿補間し、より正確な復調信号を得
るという技術である。
検波特性を向上させるために、パイロットシンボルを用
いた内挿同期検波を行うことが多い。内挿同期検波は、
伝搬路（大気）におけるレイリーフェージング等によっ
て送信信号に生じる振幅および位相のずれを、受信信号
に含まれるパイロット信号の検波結果から推定し（正確
には、伝搬路の伝達関数を推定する）、推定された伝達
関数を用いて２つのパイロットシンボルに挟まれた情報
シンボルの位相を内挿補間し、より正確な復調信号を得
るという技術である。
【００２０】この内挿同期検波における位相補償は、受
信シンボルに、推定された伝達関数に相当する演算係数
を複素乗算することにより行われるが、ＳＴＴＤエンコ
ードされた信号は、通常の受信信号と異なり、連続する
２シンボルが一組となってエンコードされているため、
複素乗算演算が複雑化する。
信シンボルに、推定された伝達関数に相当する演算係数
を複素乗算することにより行われるが、ＳＴＴＤエンコ
ードされた信号は、通常の受信信号と異なり、連続する
２シンボルが一組となってエンコードされているため、
複素乗算演算が複雑化する。
【００２１】複素乗算器は、乗算器と加算器の組み合わ
せによって構成されるため、演算の複雑化は、使用する
要素回路の増大に直結し、複素乗算器の規模が大きくな
り、また、消費電力の増大をもたらす。携帯電話は、低
消費電力化に対する厳しい要求を満足させる必要があ
り、複素乗算器の規模の増大は、この要請に反する。
せによって構成されるため、演算の複雑化は、使用する
要素回路の増大に直結し、複素乗算器の規模が大きくな
り、また、消費電力の増大をもたらす。携帯電話は、低
消費電力化に対する厳しい要求を満足させる必要があ
り、複素乗算器の規模の増大は、この要請に反する。
【００２２】本発明は、このような問題を解決して、Ｓ
ＴＴＤエンコードされた信号についても効率的に内挿同
期検波を行い、回路規模の増大および消費電力の増大を
抑制することを目的とする。
ＴＴＤエンコードされた信号についても効率的に内挿同
期検波を行い、回路規模の増大および消費電力の増大を
抑制することを目的とする。
【００２３】
【課題を解決するための手段】内挿同期検波は、各シン
ボル毎に行うのが常識であるが、本発明では、ＳＴＴＤ
エンコードが施された信号については、連続する２シン
ボルを一組としてとらえ、複素乗算の演算における「演
算係数（伝達関数に相当する係数）」や「受信シンボル
データ自体」を共通して用いることができる項をピック
アップし、この共通性に着目して、２つのシンボルにつ
いて交互に、時分割で複素乗算演算を行なう。例えば、
第１のシンボルの前半，第２のシンボルの前半，第１の
シンボルの後半，第２のシンボルの後半というように演
算を行う。
ボル毎に行うのが常識であるが、本発明では、ＳＴＴＤ
エンコードが施された信号については、連続する２シン
ボルを一組としてとらえ、複素乗算の演算における「演
算係数（伝達関数に相当する係数）」や「受信シンボル
データ自体」を共通して用いることができる項をピック
アップし、この共通性に着目して、２つのシンボルにつ
いて交互に、時分割で複素乗算演算を行なう。例えば、
第１のシンボルの前半，第２のシンボルの前半，第１の
シンボルの後半，第２のシンボルの後半というように演
算を行う。
【００２４】係数やシンボルデータを共通に利用できれ
ば、時分割の各演算毎に、係数やシンボルデータを更新
する必要がなくなる。よって、メモリから、係数やシン
ボルデータを読み出す回数（リードアクセスの回数）を
減少させることができる。また、このことは、バスのト
グル率（バスを経由して通信されるデータの変化の割合
を示す）を減少させることになり、これらにより、充放
電電流が減少して、回路の低消費電力化が可能となる。
ば、時分割の各演算毎に、係数やシンボルデータを更新
する必要がなくなる。よって、メモリから、係数やシン
ボルデータを読み出す回数（リードアクセスの回数）を
減少させることができる。また、このことは、バスのト
グル率（バスを経由して通信されるデータの変化の割合
を示す）を減少させることになり、これらにより、充放
電電流が減少して、回路の低消費電力化が可能となる。
【００２５】
【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を参照して説明する。
て、図面を参照して説明する。
【００２６】ＳＴＴＤデコーダの構成を説明する前に、
まず、ＳＴＴＤエンコード信号（送信信号）の伝搬モデ
ル、および受信側において、従来の手法に基づいて内挿
同期検波を行う場合の基本的な構成や複素乗算の演算式
について説明する。
まず、ＳＴＴＤエンコード信号（送信信号）の伝搬モデ
ル、および受信側において、従来の手法に基づいて内挿
同期検波を行う場合の基本的な構成や複素乗算の演算式
について説明する。
【００２７】図９に、ＳＴＴＤエンコード信号の伝搬モ
デルを示す。図９において、Ｔはシンボル時間を示し、
Ｓ１はＩ，Ｑ成分を含んだ送信シンボル１、Ｓ２は送信
シンボル２を示す。
デルを示す。図９において、Ｔはシンボル時間を示し、
Ｓ１はＩ，Ｑ成分を含んだ送信シンボル１、Ｓ２は送信
シンボル２を示す。
【００２８】送信局では、基本的に２つの時間的に連続
したシンボルと２本の送信アンテナを用いて、情報シン
ボルのエンコードおよび送信を行う。
したシンボルと２本の送信アンテナを用いて、情報シン
ボルのエンコードおよび送信を行う。
【００２９】すなわち、時間Ｔにおいて、送信シンボル
Ｓ１と送信シンボルＳ２の共役複素数に−１を掛け合わ
せたものをそれぞれ、送信アンテナ１、送信アンテナ２
より同時に送信する。
Ｓ１と送信シンボルＳ２の共役複素数に−１を掛け合わ
せたものをそれぞれ、送信アンテナ１、送信アンテナ２
より同時に送信する。
【００３０】次に、時間２Ｔでは、送信シンボルＳ２と
送信シンボルＳ１の共役複素数をそれぞれ送信アンテナ
１、送信アンテナ２より同時に送信する。以降は、次の
連続する２シンボルを用いて同様の動作を繰り返し行
う。
送信シンボルＳ１の共役複素数をそれぞれ送信アンテナ
１、送信アンテナ２より同時に送信する。以降は、次の
連続する２シンボルを用いて同様の動作を繰り返し行
う。
【００３１】このようにＳＴＴＤエンコードは、２つの
送信シンボルを組み合わせて時間的なエンコードを行
い、空間的に異なる２つの送信アンテナよりそれぞれ同
時に送信することで成立する。次に、送信された情報シ
ンボルは、移動体通信環境下においてレイリーフェージ
ングの影響により振幅変動および位相変動され、受信さ
れる。
送信シンボルを組み合わせて時間的なエンコードを行
い、空間的に異なる２つの送信アンテナよりそれぞれ同
時に送信することで成立する。次に、送信された情報シ
ンボルは、移動体通信環境下においてレイリーフェージ
ングの影響により振幅変動および位相変動され、受信さ
れる。
【００３２】すなわち、送信アンテナ１から送信された
シンボルは、振幅変動および位相変動の伝達関数(チャ
ネル推定値)α１が掛け合わされて受信される。同様
に、送信アンテナ２から送信されたシンボルは、振幅変
動および位相変動の伝達関数（チャネル推定値）α２が
掛け合わされて受信される。
シンボルは、振幅変動および位相変動の伝達関数(チャ
ネル推定値)α１が掛け合わされて受信される。同様
に、送信アンテナ２から送信されたシンボルは、振幅変
動および位相変動の伝達関数（チャネル推定値）α２が
掛け合わされて受信される。
【００３３】このとき、受信端における２つのアンテナ
間の伝播遅延は、チップレートよりも充分短いことが報
告されており、受信シンボルＲ１もしくはＲ２は、２本
のアンテナより同時に送信された情報シンボルが足し合
わされた状態となって受信される。従って、受信シンボ
ルＲ１，Ｒ２は、白色雑音を無視したとすると、以下の
式（１）で表される。
間の伝播遅延は、チップレートよりも充分短いことが報
告されており、受信シンボルＲ１もしくはＲ２は、２本
のアンテナより同時に送信された情報シンボルが足し合
わされた状態となって受信される。従って、受信シンボ
ルＲ１，Ｒ２は、白色雑音を無視したとすると、以下の
式（１）で表される。
【００３４】
Ｒ１＝Ｓ１・α１―Ｓ２*・α２（S2*はS2の共役複素数を示す)
Ｒ２＝Ｓ２・α１＋Ｓ１*・α２（S1*はS1の共役複素数を示す）…式（１）
受信機では、式（１）で表される受信シンボルＲ１，Ｒ
２と各送信アンテナの伝播路における伝達関数の推定値
α１、α２を用いて、同期検波およびＳＴＴＤデコード
を行い、Ｓ１，Ｓ２を復調する。すなわち、式（１）を
用いて送信シンボルＳ１，Ｓ２を復調すると、式（２）
のように表される。
２と各送信アンテナの伝播路における伝達関数の推定値
α１、α２を用いて、同期検波およびＳＴＴＤデコード
を行い、Ｓ１，Ｓ２を復調する。すなわち、式（１）を
用いて送信シンボルＳ１，Ｓ２を復調すると、式（２）
のように表される。
【００３５】
２・Ｓ１＝Ｒ１・α1*＋Ｒ２*・α２
２・Ｓ２＝−Ｒ１・α２＋Ｒ２・α１* ……式（２）
ここで、ＳＴＴＤデコードは、同期検波の演算手順を変
更することで実現できるため、回路構成としては、図７
に示す内挿補間同期検波方式における同期検波回路で構
成することが可能である。具体的には、上述の（１）式
や（２）式の演算は、例えば、図１０のような構成の演
算回路にて行うことができる。
更することで実現できるため、回路構成としては、図７
に示す内挿補間同期検波方式における同期検波回路で構
成することが可能である。具体的には、上述の（１）式
や（２）式の演算は、例えば、図１０のような構成の演
算回路にて行うことができる。
【００３６】しかしながら、ＳＴＴＤデコードを伴う同
期検波を実現するためには、従来のシンボル毎の同期検
波と比較して、次のような問題が発生する。
期検波を実現するためには、従来のシンボル毎の同期検
波と比較して、次のような問題が発生する。
【００３７】つまり、ＳＴＴＤによる送信ダイバシティ
が適用されない場合は、エンコードされない同一シンボ
ルが２アンテナから同時に送信される。従って、白色雑
音を無視した場合、受信シンボルＲ１，Ｒ２は、以下の
式（３）のように表される。
が適用されない場合は、エンコードされない同一シンボ
ルが２アンテナから同時に送信される。従って、白色雑
音を無視した場合、受信シンボルＲ１，Ｒ２は、以下の
式（３）のように表される。
【００３８】
Ｓ１＝Ｒ１・α*（ここで、α＝α１＋α２）
Ｓ２＝Ｒ２・α* ……式（３）
ここで、式（２）（ＳＴＴＤエンコードを行う場合の演
算式）と、式（３）（ＳＴＴＤエンコードを行わない場
合の演算式）をＩ成分、Ｑ成分を考慮して、展開すると
それぞれ、次の（４）式，（５）式のようになる。 S1i= α1i・R1i＋α1q・R1q＋α2i・R2i＋α2q・R2q S1q=‐α1q・R1i＋α1i・R1q＋α2q・R2i‐α2i・R2q S2i= α1i・R2i＋α1q・R2q‐α2i・R1i＋α2q・R1q S2q=‐α1q・R2i＋α1i・R2q‐α2q・R1i＋α2i・R1q …式（４） S1i= αi・R1i＋αq・R1q S1q=‐αq・R1i＋αi・R1q S2i= αi・R2i＋αq・R2q S2q=‐αq・R2i＋αi・R2q …式（５） 式（４）（ＳＴＴＤエンコード信号に対するデコード用
演算式）と、式（５）（ＳＴＴＤエンコード無しの信号
を復調するときの演算式）の各演算式の時分割処理の順
序を図１１（ａ），（ｂ）に示す。
算式）と、式（３）（ＳＴＴＤエンコードを行わない場
合の演算式）をＩ成分、Ｑ成分を考慮して、展開すると
それぞれ、次の（４）式，（５）式のようになる。 S1i= α1i・R1i＋α1q・R1q＋α2i・R2i＋α2q・R2q S1q=‐α1q・R1i＋α1i・R1q＋α2q・R2i‐α2i・R2q S2i= α1i・R2i＋α1q・R2q‐α2i・R1i＋α2q・R1q S2q=‐α1q・R2i＋α1i・R2q‐α2q・R1i＋α2i・R1q …式（４） S1i= αi・R1i＋αq・R1q S1q=‐αq・R1i＋αi・R1q S2i= αi・R2i＋αq・R2q S2q=‐αq・R2i＋αi・R2q …式（５） 式（４）（ＳＴＴＤエンコード信号に対するデコード用
演算式）と、式（５）（ＳＴＴＤエンコード無しの信号
を復調するときの演算式）の各演算式の時分割処理の順
序を図１１（ａ），（ｂ）に示す。
【００３９】図１１（ａ）は、ＳＴＴＤを行う場合の内
挿同期検波（ＳＴＴＤデコード兼用）の演算式を示し、
図中の〜は時分割処理の順番を示している。図１１
（ｂ）は、ＳＴＴＤエンコード無しの場合の内挿同期検
波の処理手順を示す。同様に、図中の，は処理の順
番を示している。
挿同期検波（ＳＴＴＤデコード兼用）の演算式を示し、
図中の〜は時分割処理の順番を示している。図１１
（ｂ）は、ＳＴＴＤエンコード無しの場合の内挿同期検
波の処理手順を示す。同様に、図中の，は処理の順
番を示している。
【００４０】図１１（ａ），（ｂ）を比較すると明らか
なように、従来技術にしたがってＳＴＴＤデコードを実
現しようとした場合、ＳＴＴＤを用いない同期検波は、
一つのシンボル（Ｓ１（あるいはＳ２））を復元するた
めの処理は、（あるいは）の処理のみであるのに対
し、ＳＴＴＤデコードを行う場合では、情報シンボルＳ
１（Ｓ２）を復調するのに、および（および）
の処理を時分割で行う必要がある。
なように、従来技術にしたがってＳＴＴＤデコードを実
現しようとした場合、ＳＴＴＤを用いない同期検波は、
一つのシンボル（Ｓ１（あるいはＳ２））を復元するた
めの処理は、（あるいは）の処理のみであるのに対
し、ＳＴＴＤデコードを行う場合では、情報シンボルＳ
１（Ｓ２）を復調するのに、および（および）
の処理を時分割で行う必要がある。
【００４１】したがって、ＳＴＴＤを用いない同期検波
と比較して、ＳＴＴＤデコードを行う場合の構成は、１
情報シンボルの復調に、複素乗算の回数が２倍必要とな
る。つまり、ＳＴＴＤデコードではＳＴＴＤが適用され
ないときと比較して２倍の演算量が必要であるため、回
路の消費電力が従来と比較して２倍になってしまう。
と比較して、ＳＴＴＤデコードを行う場合の構成は、１
情報シンボルの復調に、複素乗算の回数が２倍必要とな
る。つまり、ＳＴＴＤデコードではＳＴＴＤが適用され
ないときと比較して２倍の演算量が必要であるため、回
路の消費電力が従来と比較して２倍になってしまう。
【００４２】複素乗算器は、乗算器および加算器の組み
合わせによって構成されるため、回路規模も増大する。
複素乗算器の消費電力増加は、受信機の通話時間等にも
大きく影響する。
合わせによって構成されるため、回路規模も増大する。
複素乗算器の消費電力増加は、受信機の通話時間等にも
大きく影響する。
【００４３】以上が、本発明の発明者によりなされた検
討の結果である。
討の結果である。
【００４４】本発明では、ＳＴＴＤデコードにおいて、
情報シンボルＳ１、Ｓ２を順番に復調するのではなく、
２シンボルまとめて１組とみなして、係数やシンボルデ
ータを共用できる項を優先的に時分割で処理していき、
位相補償部への入力データのバストグル率（メモリに対
するリードアクセス回数と考えてもよい）を１／２に減
少させる。以下、具体的に説明する。
情報シンボルＳ１、Ｓ２を順番に復調するのではなく、
２シンボルまとめて１組とみなして、係数やシンボルデ
ータを共用できる項を優先的に時分割で処理していき、
位相補償部への入力データのバストグル率（メモリに対
するリードアクセス回数と考えてもよい）を１／２に減
少させる。以下、具体的に説明する。
【００４５】（実施の形態１）図７は、内挿補間同期検
波を行う同期検波回路の基本的な構成を示すブロック図
である。
波を行う同期検波回路の基本的な構成を示すブロック図
である。
【００４６】受信シンボルは、逆拡散部１によって逆拡
散され、復調された情報シンボルは、シンボル蓄積メモ
リ２に蓄積されるとともに、パイロットシンボル抜き取
り部３に入力される。伝達関数推定に用いるパイロット
シンボルは、パイロットシンボル抜き取り部３において
抽出され、伝達関数推定部４に入力される。
散され、復調された情報シンボルは、シンボル蓄積メモ
リ２に蓄積されるとともに、パイロットシンボル抜き取
り部３に入力される。伝達関数推定に用いるパイロット
シンボルは、パイロットシンボル抜き取り部３において
抽出され、伝達関数推定部４に入力される。
【００４７】伝達関数推定部４では、検波対象となるス
ロットの前後数スロットにわたる既知のパイロットシン
ボルを用いて、伝播路の伝達関数が推定される。
ロットの前後数スロットにわたる既知のパイロットシン
ボルを用いて、伝播路の伝達関数が推定される。
【００４８】位相補償部６では、シンボル蓄積メモリ２
に蓄積された情報シンボルのうち、検波対象となる情報
シンボルを読み出し、伝達関数推定部４で求められた位
相補償量を複素乗算することにより、情報シンボルの位
相を補償する。位相補償部６の出力結果はレイク合成部
７に送られる。
に蓄積された情報シンボルのうち、検波対象となる情報
シンボルを読み出し、伝達関数推定部４で求められた位
相補償量を複素乗算することにより、情報シンボルの位
相を補償する。位相補償部６の出力結果はレイク合成部
７に送られる。
【００４９】なお、内挿同期検波における伝達関数の推
定および同期検波は、たとえば、「三瓶政一、陸上通信
用１６ＱＡＭのフェージングひずみ補償方式、信学論B-
2 Vol.J72-B-2 PP.7-15 1989年1月」に開示されてい
る。
定および同期検波は、たとえば、「三瓶政一、陸上通信
用１６ＱＡＭのフェージングひずみ補償方式、信学論B-
2 Vol.J72-B-2 PP.7-15 1989年1月」に開示されてい
る。
【００５０】図１は、本発明のＳＴＴＤデコーダ（ＳＴ
ＴＤデコード機能をもつ内挿同期検波回路とみることも
できる）の具体的な構成の一例を示すブロック図であ
る。
ＴＤデコード機能をもつ内挿同期検波回路とみることも
できる）の具体的な構成の一例を示すブロック図であ
る。
【００５１】図１の回路の位相補償部６では、図１１
（ａ），（ｂ）の従来例のような１シンボル毎の演算を
行なわず、図２に示すような、２つの連続するシンボル
に渡る時分割演算を交互に行う。図２から明らかなよう
に、図１の回路では、演算係数（伝達関数）αを共通に
利用できる部分のみを優先的に時分割処理することで、
メモリアクセス回数（バス・トグル率）を減少させる。
（ａ），（ｂ）の従来例のような１シンボル毎の演算を
行なわず、図２に示すような、２つの連続するシンボル
に渡る時分割演算を交互に行う。図２から明らかなよう
に、図１の回路では、演算係数（伝達関数）αを共通に
利用できる部分のみを優先的に時分割処理することで、
メモリアクセス回数（バス・トグル率）を減少させる。
【００５２】以下、図１の回路の構成と動作を説明す
る。
る。
【００５３】図１において、まず、受信シンボルは、逆
拡散部１によって逆拡散され、復調された情報シンボル
は、シンボル蓄積メモリ２に蓄積されるとともに、パイ
ロットシンボル抜き取り部３に入力される。
拡散部１によって逆拡散され、復調された情報シンボル
は、シンボル蓄積メモリ２に蓄積されるとともに、パイ
ロットシンボル抜き取り部３に入力される。
【００５４】伝達関数推定に用いるパイロットシンボル
は、パイロットシンボル抜き取り部３において抽出さ
れ、伝達関数推定部４に入力される。伝達関数推定部４
では、２送信アンテナの伝播路における伝達関数α1、
α2がそれぞれ推定され、伝達関数選択部５に入力され
る。
は、パイロットシンボル抜き取り部３において抽出さ
れ、伝達関数推定部４に入力される。伝達関数推定部４
では、２送信アンテナの伝播路における伝達関数α1、
α2がそれぞれ推定され、伝達関数選択部５に入力され
る。
【００５５】次に、位相補償部６における動作を４段階
にわけて説明する。位相補償部６では、図２に示される
〜の各演算を時分割で行って、ＱＰＳＫシンボル
（Ｓ１ｉ，Ｓ１ｑ）と、ＱＰＳＫシンボル（Ｓ２ｉ，Ｓ
２ｑ）を復調する。
にわけて説明する。位相補償部６では、図２に示される
〜の各演算を時分割で行って、ＱＰＳＫシンボル
（Ｓ１ｉ，Ｓ１ｑ）と、ＱＰＳＫシンボル（Ｓ２ｉ，Ｓ
２ｑ）を復調する。
【００５６】第１段階では、図２のに示す演算を行
う。すなわち、シンボル蓄積メモリ２から、受信情報シ
ンボルＲ１の同相／直交成分であるＲ１ｉ，Ｒ１ｑを読
み出し、それぞれを、位相補償部６のシンボル入力端子
Ｄｉ，Ｄｑに供給する。
う。すなわち、シンボル蓄積メモリ２から、受信情報シ
ンボルＲ１の同相／直交成分であるＲ１ｉ，Ｒ１ｑを読
み出し、それぞれを、位相補償部６のシンボル入力端子
Ｄｉ，Ｄｑに供給する。
【００５７】一方、位相補償部６の係数αが与えられる
ポート（aw、ax、ay、az）には演算係数発生部５から発
生する係数（α１ｉ、−α１ｑ、α１ｑ、α１ｉ）がそ
れぞれ入力される。
ポート（aw、ax、ay、az）には演算係数発生部５から発
生する係数（α１ｉ、−α１ｑ、α１ｑ、α１ｉ）がそ
れぞれ入力される。
【００５８】そして、乗算器１０〜１３による乗算と、
加算器１４，１５による加算が行われる。これにより、
図２の左上に示されるの演算が終了する。この演算結
果は、レイク合成部７に供給される。
加算器１４，１５による加算が行われる。これにより、
図２の左上に示されるの演算が終了する。この演算結
果は、レイク合成部７に供給される。
【００５９】第２段階では、図２の右下に示されるの
処理を行う。ここで注目すべきは、処理と処理にお
いて、演算の対象となるシンボルはＲｉ，Ｒｑと変化し
ないので、データを更新する必要がないということであ
る。
処理を行う。ここで注目すべきは、処理と処理にお
いて、演算の対象となるシンボルはＲｉ，Ｒｑと変化し
ないので、データを更新する必要がないということであ
る。
【００６０】したがって、第２段階では、位相補償部６
の入力ポートＤｉ、Ｄｑへの入力は変化させずに、位相
補償部６の入力ポートaw、ax、ay、azに与える係数のみ
を変化させる。つまり、係数を、−α２ｉ、−α２ｑ、
α２ｑ、−α２ｉとする。これにより、図２のの演算
が行われる。この演算結果は、レイク合成部７に送ら
れ、第１段階における複素乗算結果と足し合わされる。
の入力ポートＤｉ、Ｄｑへの入力は変化させずに、位相
補償部６の入力ポートaw、ax、ay、azに与える係数のみ
を変化させる。つまり、係数を、−α２ｉ、−α２ｑ、
α２ｑ、−α２ｉとする。これにより、図２のの演算
が行われる。この演算結果は、レイク合成部７に送ら
れ、第１段階における複素乗算結果と足し合わされる。
【００６１】第３段階では、図２の右上に示されるの
演算を行う。第３段階では、シンボル蓄積メモリ２か
ら、情報シンボルＲ２の同相／直交成分Ｒ２ｉ，Ｒ２ｑ
が新たに読み出され、位相補償部６の入力ポートＤｉ、
Ｄｑに入力される。
演算を行う。第３段階では、シンボル蓄積メモリ２か
ら、情報シンボルＲ２の同相／直交成分Ｒ２ｉ，Ｒ２ｑ
が新たに読み出され、位相補償部６の入力ポートＤｉ、
Ｄｑに入力される。
【００６２】一方、位相補償部６の入力ポートaw、ax、
ay、azには、演算係数発生部５より、α２ｉ、α２ｑ、
‐α２ｑ、α２ｉ、がそれぞれ入力される。この演算結
果は、レイク合成部７に送られ、第１〜２段階における
複素乗算結果と足し合わされる。
ay、azには、演算係数発生部５より、α２ｉ、α２ｑ、
‐α２ｑ、α２ｉ、がそれぞれ入力される。この演算結
果は、レイク合成部７に送られ、第１〜２段階における
複素乗算結果と足し合わされる。
【００６３】第４段階では、図２の右下に示されるの
演算処理がなされる。ここで注目すべきは、処理と処
理において、演算の対象となるシンボルはＲ２ｉ，Ｒ
２ｑと変化しないので、データを更新する必要がないと
いうことである。
演算処理がなされる。ここで注目すべきは、処理と処
理において、演算の対象となるシンボルはＲ２ｉ，Ｒ
２ｑと変化しないので、データを更新する必要がないと
いうことである。
【００６４】したがって、位相補償部６の入力ポートＤ
ｉ、Ｄｑへの入力は変化させずに、位相補償部６の入力
ポートaw、ax、ay、azへ、α１ｉ、α１ｑ、−α１ｑ、
α１ｉ、をそれぞれ入力する。この演算結果は、また、
レイク合成部７に送られ、第１段階〜第３段階の各複素
乗算結果と足し合わされる。
ｉ、Ｄｑへの入力は変化させずに、位相補償部６の入力
ポートaw、ax、ay、azへ、α１ｉ、α１ｑ、−α１ｑ、
α１ｉ、をそれぞれ入力する。この演算結果は、また、
レイク合成部７に送られ、第１段階〜第３段階の各複素
乗算結果と足し合わされる。
【００６５】これにより、ＳＴＴＤデコードおよび同期
検波がなされ、シンボルＳ１，Ｓ２が復調される。
検波がなされ、シンボルＳ１，Ｓ２が復調される。
【００６６】図２から明らかなように、本実施の形態に
よるＳＴＴＤデコード方法では、４回の時分割処理のう
ち、情報シンボル（位相補償部６の入力ポートＤｉ，Ｄ
ｑに入力される情報シンボル）を更新するのは２回だけ
であり、各時分割処理毎にデータを更新していた従来に
比べ、メモリアクセス数やバストグル率を半分にするこ
とができる。よって、回路の低消費電力化が可能とな
る。つまり、本発明の構成によれば、上述の動作によ
り、位相補償部６の入力ポートのバス幅が同一だった場
合、消費電力を２５％低減させることができる。
よるＳＴＴＤデコード方法では、４回の時分割処理のう
ち、情報シンボル（位相補償部６の入力ポートＤｉ，Ｄ
ｑに入力される情報シンボル）を更新するのは２回だけ
であり、各時分割処理毎にデータを更新していた従来に
比べ、メモリアクセス数やバストグル率を半分にするこ
とができる。よって、回路の低消費電力化が可能とな
る。つまり、本発明の構成によれば、上述の動作によ
り、位相補償部６の入力ポートのバス幅が同一だった場
合、消費電力を２５％低減させることができる。
【００６７】なお、上述の例では、４つの乗算器を用い
た複素乗算器により位相補償部６は構成されているが、
乗算器をいくつ用いた場合でも、情報シンボルＲ１、Ｒ
２を複数段階の処理で固定しておくという演算方法を用
いて実施できることはいうまでもない。
た複素乗算器により位相補償部６は構成されているが、
乗算器をいくつ用いた場合でも、情報シンボルＲ１、Ｒ
２を複数段階の処理で固定しておくという演算方法を用
いて実施できることはいうまでもない。
【００６８】（実施の形態２）図３は、本発明のＳＴＴ
Ｄデコーダの他の構成例を示すブロック図である。
Ｄデコーダの他の構成例を示すブロック図である。
【００６９】図３のＳＴＴＤデコーダの特徴は、図１の
場合（シンボルデータを固定して演算係数を変化させる
方式）と異なり、演算係数を共通使用し、シンボルデー
タを変化させることにある。
場合（シンボルデータを固定して演算係数を変化させる
方式）と異なり、演算係数を共通使用し、シンボルデー
タを変化させることにある。
【００７０】考え方としては、前掲の実施の形態と同じ
である。本実施の形態において実行される同期検波（Ｓ
ＴＴＤデコード兼用）のための演算は、図４に示すよう
な４つの時分割処理である。
である。本実施の形態において実行される同期検波（Ｓ
ＴＴＤデコード兼用）のための演算は、図４に示すよう
な４つの時分割処理である。
【００７１】図３に示される位相補償部８は以下のとお
りである。すなわち、第１段階では、図４の処理が行
われる。シンボル蓄積メモリ２から、情報シンボルＲ１
（Ｒ１ｉ，Ｒ１ｑ）が読み出され、Ｒ１ｉ、Ｒ１ｑ、−
Ｒ１ｑ、Ｒ１ｉが位相補償部８の入力ポートDw、Dx、D
y、Dzに入力される。
りである。すなわち、第１段階では、図４の処理が行
われる。シンボル蓄積メモリ２から、情報シンボルＲ１
（Ｒ１ｉ，Ｒ１ｑ）が読み出され、Ｒ１ｉ、Ｒ１ｑ、−
Ｒ１ｑ、Ｒ１ｉが位相補償部８の入力ポートDw、Dx、D
y、Dzに入力される。
【００７２】そして位相補償部８の入力ポートai、aqに
は、演算係数発生部９より、α１ｉ、α１ｑがそれぞれ
入力される。そして、図４の処理の演算が行われ、そ
の結果はレイク合成部７に送られ、レイク合成部７にて
一時的に記憶される。
は、演算係数発生部９より、α１ｉ、α１ｑがそれぞれ
入力される。そして、図４の処理の演算が行われ、そ
の結果はレイク合成部７に送られ、レイク合成部７にて
一時的に記憶される。
【００７３】第２段階では、図４の処理が行われる。
つまり、位相補償部８の入力ポートai、aqに入力は変化
させずに、位相補償部８の入力ポートDw、Dx、Dy、Dz
へ、Ｒ２ｉ、Ｒ２ｑ、Ｒ２ｑ、Ｒ２ｉがそれぞれ入力さ
れる。その演算結果は、また、レイク合成部７に送ら
れ、第１段階における複素乗算結果と足し合わされる。
つまり、位相補償部８の入力ポートai、aqに入力は変化
させずに、位相補償部８の入力ポートDw、Dx、Dy、Dz
へ、Ｒ２ｉ、Ｒ２ｑ、Ｒ２ｑ、Ｒ２ｉがそれぞれ入力さ
れる。その演算結果は、また、レイク合成部７に送ら
れ、第１段階における複素乗算結果と足し合わされる。
【００７４】第３段階では、伝達関数推定部４から、α
２（α２ｉ、α２ｑ）が新たに読み出され、位相補償部
８の入力ポートai、aqに入力される。そして位相補償部
８の入力ポートDw、Dx、Dy、Dzへはシンボル蓄積メモリ
２より、Ｒ２ｉ，Ｒ２ｑ、−Ｒ２ｑ、Ｒ２ｉ、がそれぞ
れ入力される。その演算結果は、レイク合成部７に送ら
れ、第1段階および第２段階における複素乗算結果と足
し合わされる。
２（α２ｉ、α２ｑ）が新たに読み出され、位相補償部
８の入力ポートai、aqに入力される。そして位相補償部
８の入力ポートDw、Dx、Dy、Dzへはシンボル蓄積メモリ
２より、Ｒ２ｉ，Ｒ２ｑ、−Ｒ２ｑ、Ｒ２ｉ、がそれぞ
れ入力される。その演算結果は、レイク合成部７に送ら
れ、第1段階および第２段階における複素乗算結果と足
し合わされる。
【００７５】第４段階では、位相補償部８の入力ポート
αｉ、αｑの入力は変化させずに、位相補償部８の入力
ポートDw、Dx、Dy、Dzへ、−Ｒ１ｉ、−Ｒ１ｑ、Ｒ１
ｑ、−Ｒ１ｉ、がそれぞれ入力される。その結果はま
た、レイク合成部７に送られ、第１〜第３段階における
複素乗算結果と足し合わされる。第１〜第４段階処理の
結果、ＳＴＴＤデコードおよび同期検波がなされ、シン
ボルＳ１，Ｓ２が復調される。
αｉ、αｑの入力は変化させずに、位相補償部８の入力
ポートDw、Dx、Dy、Dzへ、−Ｒ１ｉ、−Ｒ１ｑ、Ｒ１
ｑ、−Ｒ１ｉ、がそれぞれ入力される。その結果はま
た、レイク合成部７に送られ、第１〜第３段階における
複素乗算結果と足し合わされる。第１〜第４段階処理の
結果、ＳＴＴＤデコードおよび同期検波がなされ、シン
ボルＳ１，Ｓ２が復調される。
【００７６】図４でも明らかなように、本実施の形態２
によるＳＴＴＤデコード方法では、位相補償部の入力ポ
ートαｉ、αｑに入力される演算係数（すなわち、伝達
関数推定値）α１もしくはα２の変化は、４回の処理の
うちの２回に抑えられ、よって、バストグル率を１／２
に低減される。
によるＳＴＴＤデコード方法では、位相補償部の入力ポ
ートαｉ、αｑに入力される演算係数（すなわち、伝達
関数推定値）α１もしくはα２の変化は、４回の処理の
うちの２回に抑えられ、よって、バストグル率を１／２
に低減される。
【００７７】従って、本発明の構成によれば、上述の動
作により、位相補償部の入力ポートのバス幅が同一だっ
た場合、消費電力を２５％低減させることができる。
作により、位相補償部の入力ポートのバス幅が同一だっ
た場合、消費電力を２５％低減させることができる。
【００７８】なお、上述の例では、４つの乗算器を用い
た複素乗算器により位相補償部８は構成されているが、
乗算器をいくつ用いた場合でも、伝達関数推定値α１、
α２を複数段階の処理で固定しておくという演算方法を
用いて実施できることはいうまでもない。
た複素乗算器により位相補償部８は構成されているが、
乗算器をいくつ用いた場合でも、伝達関数推定値α１、
α２を複数段階の処理で固定しておくという演算方法を
用いて実施できることはいうまでもない。
【００７９】以上説明した本発明のＳＴＴＤデコード方
法の一例の手順をまとめると、図５のようになる。
法の一例の手順をまとめると、図５のようになる。
【００８０】すなわち、パイロット信号に基づいて前記
伝搬路の伝達関数を推定し、前記受信信号に含まれる受
信情報シンボル（Ｒ１，Ｒ２）を、前記推定された伝達
関数で補正して内挿同期検波を行って前記連続する２つ
の情報シンボル（Ｓ１，Ｓ２）を復調するに際し、前記
連続する２つの情報シンボルの各々（Ｓ１，Ｓ２）を復
調するために必要な複素乗算の各演算式を、推定された
前記伝達関数（α１，α２）または受信シンボル（Ｒ
１，Ｒ２）の共通性に基づき前半の項と後半の項に分割
し、各演算式の前記前半の項どうしを一組として、時分
割方式で前半の項の各々の演算をなす（ステップ１０
０）。
伝搬路の伝達関数を推定し、前記受信信号に含まれる受
信情報シンボル（Ｒ１，Ｒ２）を、前記推定された伝達
関数で補正して内挿同期検波を行って前記連続する２つ
の情報シンボル（Ｓ１，Ｓ２）を復調するに際し、前記
連続する２つの情報シンボルの各々（Ｓ１，Ｓ２）を復
調するために必要な複素乗算の各演算式を、推定された
前記伝達関数（α１，α２）または受信シンボル（Ｒ
１，Ｒ２）の共通性に基づき前半の項と後半の項に分割
し、各演算式の前記前半の項どうしを一組として、時分
割方式で前半の項の各々の演算をなす（ステップ１０
０）。
【００８１】各演算式の後半の項どうしを一組とし、時
分割方式で前記後半の項の各々の演算をなす（ステップ
１０１）。
分割方式で前記後半の項の各々の演算をなす（ステップ
１０１）。
【００８２】各前半の項と各後半の項とを合算して、前
記連続する２つの情報シンボルの各々（Ｓ１，Ｓ２）を
復調する（ステップ１０２）。
記連続する２つの情報シンボルの各々（Ｓ１，Ｓ２）を
復調する（ステップ１０２）。
【００８３】（実施の形態３）図６は、前掲の実施の形
態で説明した同期検波回路（兼ＳＴＴＤデコーダ）を搭
載したＣＤＭＡ受信装置のブロック図である。
態で説明した同期検波回路（兼ＳＴＴＤデコーダ）を搭
載したＣＤＭＡ受信装置のブロック図である。
【００８４】図６のＣＤＭＡ受信装置は、受信アンテナ
１０と、所定の周波数でフィルタリングし、ベースバン
ド信号に復調する高周波信号処理部１１と、アナログ信
号をデジタル信号に変換するA/D変換部１２と、受信信
号を所定のタイミングで逆拡散しデータを復調する逆拡
散部１３と、逆拡散後データの同期検波およびＳＴＴＤ
デコードを行う同期検波兼ＳＴＴＤデコーダ（ＳＴＴＤ
デコード部）１４と、逆拡散され、同期検波およびＳＴ
ＴＤデコードされたマルチパスをレイク合成するレイク
合成部１５と、チャネルデコードを行うチャネルコーデ
ック部１６とを備えている。受信信号は、高周波信号処
理部１１においてベースバンド信号に復調され、Ａ／Ｄ
変換されてデジタルデータに変換された後、逆拡散部１
３に入力される。逆拡散部１３では、所望のマルチパス
数および、多重コード数分の逆拡散器により、逆拡散さ
れデータが復調される。同期検波兼ＳＴＴＤデコーダ
（ＳＴＴＤデコード部）１４およびレイク合成部１５で
は、これら複数のデータをコード毎にマルチパスの位相
を補償し、レイク合成を行う。
１０と、所定の周波数でフィルタリングし、ベースバン
ド信号に復調する高周波信号処理部１１と、アナログ信
号をデジタル信号に変換するA/D変換部１２と、受信信
号を所定のタイミングで逆拡散しデータを復調する逆拡
散部１３と、逆拡散後データの同期検波およびＳＴＴＤ
デコードを行う同期検波兼ＳＴＴＤデコーダ（ＳＴＴＤ
デコード部）１４と、逆拡散され、同期検波およびＳＴ
ＴＤデコードされたマルチパスをレイク合成するレイク
合成部１５と、チャネルデコードを行うチャネルコーデ
ック部１６とを備えている。受信信号は、高周波信号処
理部１１においてベースバンド信号に復調され、Ａ／Ｄ
変換されてデジタルデータに変換された後、逆拡散部１
３に入力される。逆拡散部１３では、所望のマルチパス
数および、多重コード数分の逆拡散器により、逆拡散さ
れデータが復調される。同期検波兼ＳＴＴＤデコーダ
（ＳＴＴＤデコード部）１４およびレイク合成部１５で
は、これら複数のデータをコード毎にマルチパスの位相
を補償し、レイク合成を行う。
【００８５】なお同期検波回路（兼ＳＴＴＤデコード
部）１４は、実施の形態１もしくは２と同じ構成を有し
ており、消費電力の削減に役立つ。
部）１４は、実施の形態１もしくは２と同じ構成を有し
ており、消費電力の削減に役立つ。
【００８６】
【発明の効果】以上説明したように本発明は、同期検波
を用いたＳＴＴＤデコードにおける時分割処理の順番
を、情報シンボルＳ１、Ｓ２を順番に復調するのではな
く、連続する２シンボルを１つの単位として、かつ、演
算係数やデータの共通性に着目して処理することによ
り、データの更新回数を減らす（メモリアクセスを減ら
す）ことができる。これにより、位相補償部における入
力のバストグル率を1／２に減少させることができ、回
路の低消費電力化が達成される。
を用いたＳＴＴＤデコードにおける時分割処理の順番
を、情報シンボルＳ１、Ｓ２を順番に復調するのではな
く、連続する２シンボルを１つの単位として、かつ、演
算係数やデータの共通性に着目して処理することによ
り、データの更新回数を減らす（メモリアクセスを減ら
す）ことができる。これにより、位相補償部における入
力のバストグル率を1／２に減少させることができ、回
路の低消費電力化が達成される。
【図１】本発明の実施の形態１にかかるＳＴＴＤデコー
ダ（ＳＴＴＤデコーダ兼用同期検波回路）の構成を示す
ブロック図
ダ（ＳＴＴＤデコーダ兼用同期検波回路）の構成を示す
ブロック図
【図２】図１のＳＴＴＤデコーダにおける複素乗算演算
の手順を説明するための図
の手順を説明するための図
【図３】本発明の実施の形態２にかかるＳＴＴＤデコー
ダ（ＳＴＴＤデコーダ兼用同期検波回路）の構成を示す
ブロック図
ダ（ＳＴＴＤデコーダ兼用同期検波回路）の構成を示す
ブロック図
【図４】図３のＳＴＴＤデコーダにおける複素乗算演算
の手順を説明するための図
の手順を説明するための図
【図５】本発明のＳＴＴＤデコーダにおける、同期検波
（ＳＴＴＤデコード兼用）の手順を示すフロー図
（ＳＴＴＤデコード兼用）の手順を示すフロー図
【図６】本発明のＳＴＴＤデコーダを搭載したＣＤＭＡ
受信機の構成を示すブロック図
受信機の構成を示すブロック図
【図７】同期検波回路の基本的な構成を示すブロック図
【図８】（ａ）ＳＴＴＤエンコードの内容を説明するた
めの図 （ｂ）ＳＴＴＤエンコードされたＱＰＳＫ信号の位相平
面における関係を示す図 （ｃ）ＳＴＴＤエンコードの効果を説明するための図
めの図 （ｂ）ＳＴＴＤエンコードされたＱＰＳＫ信号の位相平
面における関係を示す図 （ｃ）ＳＴＴＤエンコードの効果を説明するための図
【図９】ＳＴＴＤエンコード信号が受信側に届くまでの
伝搬モデルを示す図
伝搬モデルを示す図
【図１０】従来方式に基づいてＳＴＴＤデコードを行う
場合に必要となる演算回路の構成例を示す回路図
場合に必要となる演算回路の構成例を示す回路図
【図１１】（ａ）従来方式により、ＳＴＴＤデコードを
行う場合の、内挿同期検波における複素乗算の内容を示
す図 （ｂ）ＳＴＴＤデコード無しの場合の複素乗算の、内挿
同期検波における複素乗算の内容を示す図
行う場合の、内挿同期検波における複素乗算の内容を示
す図 （ｂ）ＳＴＴＤデコード無しの場合の複素乗算の、内挿
同期検波における複素乗算の内容を示す図
１，１３ 逆拡散部
２ シンボル蓄積メモリ
３ パイロットシンボル抜き取り部
４ 伝達関数推定部
５ 演算係数発生部
６ 位相補償部
７，１５ レイク合成部
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H04J 13/00 - 13/06
H04B 1/69 - 1/713
H04B 7/06
Claims (3)
- 【請求項１】 連続する２つの情報シンボル（Ｓ１，Ｓ
２）にＳＴＴＤエンコードを施して送信側から送信され
た信号が、伝搬路の伝達関数に対応する振幅および位相
の変動を受けて受信側において受信され、その受信信号
に挿入されているパイロット信号に基づいて前記伝搬路
の伝達関数を推定し、前記受信信号に含まれる受信情報
シンボル（Ｒ１，Ｒ２）を、前記推定された伝達関数で
補正して内挿同期検波を行って前記連続する２つの情報
シンボル（Ｓ１，Ｓ２）を復調するに際し、 前記連続する２つの情報シンボルの各々（Ｓ１，Ｓ２）
を復調するために必要な複素乗算の各演算式を、推定さ
れた前記伝達関数（α１，α２）または受信シンボル
（Ｒ１，Ｒ２）の共通性に基づき前半の項と後半の項に
分割し、前記各演算式の前記前半の項どうしを一組とし
て、時分割方式で前半の項の各々の演算をなし、また前
記各演算式の前記後半の項どうしを一組とし、時分割方
式で前記後半の項の各々の演算をなし、各前半の項と各
後半の項とを合算して、前記連続する２つの情報シンボ
ルの各々（Ｓ１，Ｓ２）を復調することを特徴とするＳ
ＴＴＤデコード方法。 - 【請求項２】 内挿同期検波を行ってＳＴＴＤエンコー
ド信号を復調するＳＴＴＤデコーダであって、 逆拡散後の受信情報シンボルを蓄積するシンボル蓄積メ
モリと、 逆拡散後の信号から伝達関数推定に用いられるパイロッ
トシンボルを抜き出すパイロットシンボル抜き取り部
と、 伝搬路における伝達関数推定を行う伝達関数推定部と、 推定された伝達関数推定値に基づき、ＳＴＴＤデコード
に必要な演算係数を発生させる演算係数発生部と、 ＳＴＴＤデコードを兼ねた内挿同期検波の複素乗算演算
を実行するに際し、連続する２つの情報シンボルの各々
を復調するために必要な各演算式を、推定された前記伝
達関数または受信情報シンボルの共通性に基づき前半の
項と後半の項に分割し、前記各演算式の前記前半の項ど
うしを一組として、時分割方式で前半の項の各々の演算
をなし、また前記各演算式の前記後半の項どうしを一組
とし、時分割方式で前記後半の項の各々の演算を行う位
相補償部と、 この位相補償部での複素乗算結果を足し合わせて連続す
る２つの受信情報シンボルを復調すると共に、ＲＡＫＥ
合成を行うＲＡＫＥ合成部と、を有することを特徴とす
るＳＴＴＤデコーダ。 - 【請求項３】 受信アンテナと、所定の周波数でフィル
タリングしベースバンド信号に復調する高周波信号処理
部と、アナログ信号をデジタル信号に変換するA/D変換
部と、受信信号を所定のタイミングで逆拡散しデータを
復調する逆拡散部と、逆拡散後データの同期検波を行う
請求項２記載の内挿補間同期検波兼用のＳＴＴＤデコー
ダと、チャネルデコードを行うチャネルコーデック部と
を有することを特徴とするＣＤＭＡ受信装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001318231A JP3530164B2 (ja) | 2001-10-16 | 2001-10-16 | Ｓｔｔｄデコード方法およびｓｔｔｄデコーダ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001318231A JP3530164B2 (ja) | 2001-10-16 | 2001-10-16 | Ｓｔｔｄデコード方法およびｓｔｔｄデコーダ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003124843A JP2003124843A (ja) | 2003-04-25 |
| JP3530164B2 true JP3530164B2 (ja) | 2004-05-24 |
Family
ID=19135976
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001318231A Expired - Fee Related JP3530164B2 (ja) | 2001-10-16 | 2001-10-16 | Ｓｔｔｄデコード方法およびｓｔｔｄデコーダ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3530164B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101076985A (zh) | 2004-12-14 | 2007-11-21 | 皇家飞利浦电子股份有限公司 | 可编程信号处理电路和解调方法 |
-
2001
- 2001-10-16 JP JP2001318231A patent/JP3530164B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003124843A (ja) | 2003-04-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2734953B2 (ja) | Ｃｄｍａ受信装置 | |
| US5694388A (en) | CDMA demodulator and demodulation method | |
| JP2807568B2 (ja) | 適応形スペクトラム拡散受信機 | |
| KR100814155B1 (ko) | 시간 역전 시공 블록 송신기 다이버시티 인코딩을 하는코드 분할 다중 접속 무선 시스템 | |
| JP2914445B2 (ja) | Ｃｄｍａ適応受信装置 | |
| JP3204925B2 (ja) | Ｃｄｍａ通信システムにおける信号受信装置 | |
| US8565287B2 (en) | Method and system for per-cell interference estimation for interference suppression | |
| KR19980018368A (ko) | Ｃｄｍａ 시스템에 사용되는 멀티유저 수신 장치 | |
| WO2000021208A2 (en) | Method and apparatus for interference cancellation in a rake receiver | |
| WO1996024206A1 (en) | Data transmission method, transmitter, and receiver | |
| KR19990029207A (ko) | Ｍ계열 직교변조를 사용한 무선통신 시스템의 기준위상 확정방법 및 이것을 이용한 동기 검파방법 | |
| US7599426B2 (en) | Use of adaptive filters in multiple access wireless systems employing predictable signals | |
| US7308020B2 (en) | System and method of interference suppression | |
| EP1619807B1 (en) | Chip equalizer for spread spectrum receiver | |
| US7042926B2 (en) | Low complexity multiuser detector | |
| US7526012B2 (en) | Interference reduction apparatus and method | |
| US20040141469A1 (en) | Rake receiver for operating in FDD and TDD modes | |
| JP4588931B2 (ja) | 移動無線端末 | |
| US7313173B2 (en) | Correlation detection method and apparatus, transmission diversity detection method and apparatus, each method and apparatus for detection within a small time unit | |
| Lingwood et al. | ASIC implementation of a direct-sequence spread-spectrum RAKE-receiver | |
| JP3530164B2 (ja) | Ｓｔｔｄデコード方法およびｓｔｔｄデコーダ | |
| JPH11127208A (ja) | パイロットシンボル及び仮判定データシンボルを用いた同期検波方法及び移動体通信用受信装置及び干渉除去装置 | |
| JP3462034B2 (ja) | Ｃｄｍａ受信機 | |
| JP2855170B2 (ja) | Ｃｄｍａ復調回路および復調方法 | |
| JP4025614B2 (ja) | Ｓｔｔｄデコード機能を有するｌｓｉ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040202 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040224 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040226 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |