JP5017604B2 - 生成装置、生成方法、この方法をコンピュータに実行させることが可能なプログラム、及び、このプログラムを記録した記録媒体 - Google Patents
生成装置、生成方法、この方法をコンピュータに実行させることが可能なプログラム、及び、このプログラムを記録した記録媒体 Download PDFInfo
- Publication number
- JP5017604B2 JP5017604B2 JP2006262764A JP2006262764A JP5017604B2 JP 5017604 B2 JP5017604 B2 JP 5017604B2 JP 2006262764 A JP2006262764 A JP 2006262764A JP 2006262764 A JP2006262764 A JP 2006262764A JP 5017604 B2 JP5017604 B2 JP 5017604B2
- Authority
- JP
- Japan
- Prior art keywords
- capture
- undetermined
- logical value
- value
- bits
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/10—Test algorithms, e.g. memory scan [MScan] algorithms; Test patterns, e.g. checkerboard patterns
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31721—Power aspects, e.g. power supplies for test circuits, power saving during test
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/31813—Test pattern generators
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
- G11C29/56004—Pattern generation
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
Description
ここで、nは回路中の全ノード数、wiはノードiからのファンアウト分岐数、piはノードiの出力線で発生する0から1又は1から0への遷移確率である。
ここで、nは回路中の全ノード数、wiはノードiからのファンアウト分岐数、piはノードiの出力線で発生する0から1又は1から0への遷移確率である。
テストキューブvはn個の未定値ビットを持つと仮定する。n個の未定値ビットをn個の相異なる集合{1}、{2}、…{n}に置き換える。
以下の法則1および2を繰り返し適用することにより、すべてのゲートの出力線が論理値または集合を持つまで、フルスキャン回路の組合せ回路部分で集合の伝搬を行なう。
法則2:ある入力ゲートの合計p本の入力線が集合S1、S2、…、Spを持つと仮定する。もしそのゲートの出力線に論理値もどの入力線の否定値もなければ、そのゲートの出力線に集合S1∪S2∪…∪Spを置く。
組合せ回路部分の擬似外部出力線で論理値若しくは集合が決定された後、擬似外部出力線の論理値若しくは集合が、その擬似外部出力線に対応するFFの出力線に割り当てられる。
テストキューブv内にある各未定値ビットbのキャプチャ前の0及び1になる確率は、以下の表により割り当てられる。
組合せ回路部の各ゲートのキャプチャ前の0及び1になる確率は、段階1で入力線に割り当てられた確率から計算する。相互関係を誘発する不確実性と計算複雑度の間の様々なトレードオフに関して、利用可能な確率の伝搬方法が数多くある。ここで、各FFのキャプチャ前の0及び1となる確率は、段階1で割り当てられる。
キャプチャ動作の結果、スキャンFFの出力線が<f(v):FF>に更新される。<f(v):FF>は、FFの入力線におけるテストキューブvに対する組合せ回路部の応答である。したがって、各FFの出力線のキャプチャ後の0及び1になる確率は、それぞれFFの入力線のキャプチャ前の0及び1になる確率に同じになる。また、外部入力線の値<v:PI>は、キャプチャによる変化はない。したがって、各外部入力線のキャプチャ後の0及び1になる確率は、キャプチャ前の0及び1になる確率と同じになる。
組合せ回路部の各ゲートのキャプチャ後の0及び1になる確率は、段階3で入力線に割り当てられた確率から計算される。ここで、各FFのキャプチャ後の0及び1となる確率は、段階3で割り当てられる。
101 選択部
103 キャプチャ遷移数数値化部
105 論理値割当部
Claims (10)
- 論理回路に対して、テストキューブに含まれる複数の未定値ビットのそれぞれに論理値を割り当ててテストベクトルを生成する生成装置であって、
前記論理回路はフルスキャン設計された順序回路であって、
前記複数の未定値ビットの中からXスコア(前記複数の未定値ビットのそれぞれについての前記論理回路に対する信号値の変化の広がり度合い)を最大化する選択基準に応答して論理値の割り当て対象となる一つの割当対象未定値ビットを選択する選択手段と、
確率的に重み付けした下記式によって未定値ビットを含むテストキューブ(v)が前記論理回路内のすべての論理素子の出力で発生させるキャプチャ遷移数(PWT(v))を計算して数値化するキャプチャ遷移数数値化手段と、
前記選択された割当対象未定値ビットに論理値0を割り当てることによって得られる第1テストキューブと、前記選択された割当対象未定値ビットに論理値1を割り当てることによって得られる第2テストキューブに対して、前記キャプチャ遷移数数値化手段を適用し、第1テストキューブによるキャプチャ遷移数と第2テストキューブによるキャプチャ遷移数を比較し、その少ない方に対応する論理値を前記選択された割当対象未定値ビットに割り当てる論理値割り当て手段とを備え、
前記複数の未定値ビットの全てに論理値が割り当てるまで、前記キャプチャ遷移数数値化手段の演算結果に基づいて割当対象未定値ビットに論理値が割り当てられる、生成装置。
ここで、nは回路中の全ノード数、wiはノードiからのファンアウト分岐数、piはノードiの出力線で発生する0から1又は1から0への遷移確率である。 - 前記キャプチャ遷移数数値化手段は、スキャンキャプチャの前と後の前記論理回路を構成する全ての回路構成素子における信号確率を演算し、当該信号確率の演算結果を用いて前記全ての回路構成素子における信号遷移の確率を演算し、当該信号遷移の確率の演算結果を用いて前記テストキューブが発生させるキャプチャ遷移数を演算して数値化する、請求項1記載の生成装置。
- 前記論理値割り当て手段は、
前記選択された割当対象未定値ビットに対して1が論理値として割り当てられた場合の第1テストキューブによるキャプチャ遷移数と前記選択された割当対象未定値ビットに対して0が論理値として割り当てられた場合の第2テストキューブによるキャプチャ遷移数とを比較する比較手段と、
前記比較手段の比較結果により値の小さな遷移数に対応する1又は0を割り当てるべき論理値として決定する決定手段とを有する、請求項1又は2記載の生成装置。 - 前記キャプチャ遷移数数値化手段は、前記選択された割当対象未定値ビットについて論理値が1の場合と0の場合のそれぞれの確率を遷移確率として仮定して適用する、請求項1から3のいずれかに記載の生成装置。
- 論理回路に対して、テストキューブに含まれる複数の未定値ビットのそれぞれに論理値を割り当ててテストベクトルを生成する生成方法であって、
前記論理回路はフルスキャン設計された順序回路であって、
選択手段が、前記複数の未定値ビットの中からXスコア(前記複数の未定値ビットのそれぞれについての前記論理回路に対する信号値の変化の広がり度合い)を最大化する選択基準に応答して論理値の割り当て対象となる一つの割当対象未定値ビットを選択する選択ステップと、
キャプチャ遷移数数値化手段が、確率的に重み付けした下記式によって未定値ビットを含むテストキューブ(v)が前記論理回路内のすべての論理素子の出力で発生させるキャプチャ遷移数(PWT(v))を計算して数値化するキャプチャ遷移数数値化ステップと、
論理値割り当て手段が、前記選択された割当対象未定値ビットに論理値0を割り当てることによって得られる第1テストキューブと、前記選択された割当対象未定値ビットに論理値1を割り当てることによって得られる第2テストキューブに対して、前記キャプチャ遷移数数値化手段を適用し、第1テストキューブによるキャプチャ遷移数と第2テストキューブによるキャプチャ遷移数を比較し、その少ない方に対応する論理値を前記選択された割当対象未定値ビットに割り当てる論理値割り当てステップとを含み、
前記複数の未定値ビットの全てに論理値が割り当てるまで、前記キャプチャ遷移数数値化手段の演算結果に基づいて割当対象未定値ビットに論理値が割り当てられる、生成方法。
ここで、nは回路中の全ノード数、wiはノードiからのファンアウト分岐数、piはノードiの出力線で発生する0から1又は1から0への遷移確率である。 - 前記キャプチャ遷移数数値化ステップにおいて、前記キャプチャ遷移数数値化手段は、スキャンキャプチャの前と後の前記論理回路を構成する全ての回路構成素子における信号確率を演算し、当該信号確率の演算結果を用いて前記全ての回路構成素子における信号遷移の確率を演算し、当該信号遷移の確率の演算結果を用いて前記テストキューブが発生させるキャプチャ遷移数を演算して数値化する、請求項5記載の生成方法。
- 前記論理値割り当てステップは、
比較手段が、前記選択された割当対象未定値ビットに対して1が論理値として割り当てられた場合の第1テストキューブによるキャプチャ遷移数と前記選択された割当対象未定値ビットに対して0が論理値として割り当てられた場合の第2テストキューブによるキャプチャ遷移数とを比較する比較ステップと、
決定手段が、前記比較手段の比較結果により値の小さな遷移数に対応する1又は0を割り当てるべき論理値として決定する決定ステップとを含む、請求項5又は6記載の生成方法。 - 前記キャプチャ遷移数数値化ステップにおいて、前記キャプチャ遷移数数値化手段は、前記選択された割当対象未定値ビットについて論理値が1の場合と0の場合のそれぞれの確率を遷移確率として仮定して適用する、請求項5から7のいずれかに記載の生成方法。
- 請求項5から8のいずれかに記載の生成方法をコンピュータに実行させることが可能なプログラム。
- 請求項9に記載されたプログラムをコンピュータが実行することが可能にて記録した記録媒体。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006262764A JP5017604B2 (ja) | 2006-09-27 | 2006-09-27 | 生成装置、生成方法、この方法をコンピュータに実行させることが可能なプログラム、及び、このプログラムを記録した記録媒体 |
TW096134766A TW200831936A (en) | 2006-09-27 | 2007-09-19 | Generation device, generation method, program and recording medium |
US12/442,996 US7979765B2 (en) | 2006-09-27 | 2007-09-25 | Generating device, generating method, program and recording medium |
PCT/JP2007/068505 WO2008041537A1 (fr) | 2006-09-27 | 2007-09-25 | Dispositif de génération, procédé de génération, programme et support d'enregistrement |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006262764A JP5017604B2 (ja) | 2006-09-27 | 2006-09-27 | 生成装置、生成方法、この方法をコンピュータに実行させることが可能なプログラム、及び、このプログラムを記録した記録媒体 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2008082867A JP2008082867A (ja) | 2008-04-10 |
JP2008082867A5 JP2008082867A5 (ja) | 2009-03-26 |
JP5017604B2 true JP5017604B2 (ja) | 2012-09-05 |
Family
ID=39268399
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006262764A Active JP5017604B2 (ja) | 2006-09-27 | 2006-09-27 | 生成装置、生成方法、この方法をコンピュータに実行させることが可能なプログラム、及び、このプログラムを記録した記録媒体 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7979765B2 (ja) |
JP (1) | JP5017604B2 (ja) |
TW (1) | TW200831936A (ja) |
WO (1) | WO2008041537A1 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009051193A1 (ja) * | 2007-10-19 | 2009-04-23 | Kyushu Institute Of Technology | 論理値決定方法及び論理値決定プログラム |
US7966536B2 (en) * | 2008-04-11 | 2011-06-21 | International Business Machines Corporation | Method and apparatus for automatic scan completion in the event of a system checkstop |
US9501589B2 (en) * | 2008-05-07 | 2016-11-22 | Mentor Graphics Corporation | Identification of power sensitive scan cells |
JP5311351B2 (ja) | 2008-08-20 | 2013-10-09 | 国立大学法人九州工業大学 | 生成装置、生成方法及びプログラム |
WO2010124148A1 (en) * | 2009-04-22 | 2010-10-28 | Mentor Graphics Corporation | At-speed scan testing with controlled switching activity |
US9381118B1 (en) * | 2011-06-14 | 2016-07-05 | William L. Connelly | Eye, face, and head wear |
WO2013175998A1 (ja) * | 2012-05-23 | 2013-11-28 | 国立大学法人 九州工業大学 | 故障検出システム、生成回路及びプログラム |
CN109583045B (zh) * | 2018-11-13 | 2023-04-18 | 北京时代民芯科技有限公司 | 一种基于向量转移概率的功耗估计方法及介质 |
KR102412817B1 (ko) * | 2020-12-18 | 2022-06-23 | 연세대학교 산학협력단 | X 필링 방법 및 장치 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5515292A (en) * | 1993-09-29 | 1996-05-07 | Texas Instruments Incorporated | Circuit activity driven state assignment of FSMS implemented in CMOS for low power reliable operations |
JPH0969909A (ja) * | 1995-08-30 | 1997-03-11 | Fuji Xerox Co Ltd | テストパターン発生回路 |
US6986090B2 (en) * | 2002-02-20 | 2006-01-10 | International Business Machines Corporation | Method for reducing switching activity during a scan operation with limited impact on the test coverage of an integrated circuit |
JP4174048B2 (ja) * | 2002-09-19 | 2008-10-29 | 富士通株式会社 | 集積回路試験装置および試験方法 |
JP2004325233A (ja) * | 2003-04-24 | 2004-11-18 | Matsushita Electric Ind Co Ltd | 半導体装置 |
US7181664B2 (en) * | 2004-04-19 | 2007-02-20 | Chang Gung University | Method on scan chain reordering for lowering VLSI power consumption |
JP2006118903A (ja) * | 2004-10-20 | 2006-05-11 | Kyushu Institute Of Technology | 半導体論理回路装置の故障診断方法、装置、及び半導体論理回路装置の故障診断プログラムを記憶した記憶媒体 |
KR100708462B1 (ko) * | 2005-05-27 | 2007-04-18 | 연세대학교 산학협력단 | 천이감시 윈도우를 이용한 lfsr 천이수 감소방법 및 그장치 |
US7743306B2 (en) * | 2005-07-26 | 2010-06-22 | Kyushu Institute Of Technology | Test vector generating method and test vector generating program of semiconductor logic circuit device |
US7685491B2 (en) * | 2006-04-05 | 2010-03-23 | Xijiang Lin | Test generation methods for reducing power dissipation and supply currents |
US7647540B2 (en) * | 2006-07-21 | 2010-01-12 | Janusz Rajski | Decompressors for low power decompression of test patterns |
US7779320B2 (en) * | 2008-02-21 | 2010-08-17 | Lsi Corporation | Low power scan shifting with random-like test patterns |
-
2006
- 2006-09-27 JP JP2006262764A patent/JP5017604B2/ja active Active
-
2007
- 2007-09-19 TW TW096134766A patent/TW200831936A/zh not_active IP Right Cessation
- 2007-09-25 US US12/442,996 patent/US7979765B2/en not_active Expired - Fee Related
- 2007-09-25 WO PCT/JP2007/068505 patent/WO2008041537A1/ja active Application Filing
Also Published As
Publication number | Publication date |
---|---|
TWI351527B (ja) | 2011-11-01 |
WO2008041537A1 (fr) | 2008-04-10 |
US20090319842A1 (en) | 2009-12-24 |
TW200831936A (en) | 2008-08-01 |
US7979765B2 (en) | 2011-07-12 |
JP2008082867A (ja) | 2008-04-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5017604B2 (ja) | 生成装置、生成方法、この方法をコンピュータに実行させることが可能なプログラム、及び、このプログラムを記録した記録媒体 | |
JP2008082867A5 (ja) | ||
Huang et al. | Statistical diagnosis for intermittent scan chain hold-time fault | |
JP6708795B2 (ja) | ウェーブパイプライン型論理回路走査システム | |
US7962822B2 (en) | Generating device, generating method, program and recording medium | |
JP5017603B2 (ja) | 変換装置、変換方法、変換方法をコンピュータに実行させることが可能なプログラム、及び、このプログラムを記録した記録媒体 | |
Lin et al. | Pseudofunctional testing | |
Eggersglüb et al. | Optimization-based multiple target test generation for highly compacted test sets | |
Wang et al. | Test-quality/cost optimization using output-deviation-based reordering of test patterns | |
JP4482622B2 (ja) | 変換装置、変換方法、変換方法をコンピュータに実行させることが可能なプログラム、及び、このプログラムを記録した記録媒体 | |
US10372855B2 (en) | Scan cell selection for partial scan designs | |
Komari et al. | A novel simulation based approach for trace signal selection in silicon debug | |
Potluri et al. | DFT assisted techniques for peak launch-to-capture power reduction during launch-on-shift at-speed testing | |
Pomeranz | Generation of functional broadside tests for logic blocks with constrained primary input sequences | |
Lien et al. | A test-per-clock LFSR reseeding algorithm for concurrent reduction on test sequence length and test data volume | |
US10796043B1 (en) | Non-adaptive pattern reordering to improve scan chain diagnostic resolution in circuit design and manufacture | |
US11408938B2 (en) | Bidirectional scan cells for single-path reversible scan chains | |
Dobai et al. | SAT-based generation of compressed skewed-load tests for transition delay faults | |
Biswal et al. | On-line testing of digital vlsi circuits at register transfer level using high level decision diagrams | |
Inuyama et al. | Critical-area-aware test pattern generation and reordering | |
Ladnushkin | Flip-flops fanout splitting in scan designs | |
Raik et al. | Hierarchical identification of untestable faults in sequential circuits | |
Shi et al. | Partial state monitoring for fault detection estimation | |
JP2004185550A (ja) | 半導体集積回路のテスト容易化設計方法および装置 | |
Coyle et al. | Dual Use Circuitry for Early Failure Warning and Test |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090210 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090210 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120210 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20120403 |
|
R155 | Notification before disposition of declining of application |
Free format text: JAPANESE INTERMEDIATE CODE: R155 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20120403 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |