CN109583045B - 一种基于向量转移概率的功耗估计方法及介质 - Google Patents

一种基于向量转移概率的功耗估计方法及介质 Download PDF

Info

Publication number
CN109583045B
CN109583045B CN201811348793.0A CN201811348793A CN109583045B CN 109583045 B CN109583045 B CN 109583045B CN 201811348793 A CN201811348793 A CN 201811348793A CN 109583045 B CN109583045 B CN 109583045B
Authority
CN
China
Prior art keywords
gate
layer
logic circuit
input
power consumption
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811348793.0A
Other languages
English (en)
Other versions
CN109583045A (zh
Inventor
李明哲
陈雷
李学武
孙华波
张帆
李琦
刘进
祁逸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Microelectronic Technology Institute
Mxtronics Corp
Original Assignee
Beijing Microelectronic Technology Institute
Mxtronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Microelectronic Technology Institute, Mxtronics Corp filed Critical Beijing Microelectronic Technology Institute
Priority to CN201811348793.0A priority Critical patent/CN109583045B/zh
Publication of CN109583045A publication Critical patent/CN109583045A/zh
Application granted granted Critical
Publication of CN109583045B publication Critical patent/CN109583045B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Logic Circuits (AREA)

Abstract

一种基于向量转移概率的功耗估计方法，包括如下步骤：步骤一、根据RM逻辑电路，确定RM逻辑电路工艺分解后的电路形式，根据工艺分解后的电路形式和输入信号，计算分解后第一层逻辑门的向量转移概率；步骤二、计算RM逻辑电路的每一层与门的向量转移概率、开关活动率和输出结果，和，RM逻辑电路的多输入与门的动态功耗；步骤三、计算RM逻辑电路的多输入异或门的动态功耗；步骤四、根据步骤二中所述RM逻辑电路的多输入与门的动态功耗，和，步骤三中所述RM逻辑电路的多输入异或门的动态功耗，计算RM逻辑电路的总动态功耗。该方法可以有效提高RM逻辑电路动态功耗估计的准确性。

Description

一种基于向量转移概率的功耗估计方法及介质
技术领域
本发明涉及一种基于向量转移概率的功耗估计方法及介质，属于集成电路技术领域。
背景技术
随着集成电路设计技术和制造工艺的飞速发展，电路的功耗快速增长。功耗的快速增加可能导致芯片稳定性和可靠性的下降，进而影响芯片的使用寿命。因此，低功耗设计已成为集成电路技术的必然趋势和研究热点。集成电路功耗一般分为两部分：动态功耗和静态功耗。动态功耗主要是由于电路内部节点信号翻转引起的电容充放电造成的。静态功耗，也叫漏电流功耗，是指电路处于稳定状态下由漏电流引起的功耗。目前，动态功耗占据集成电路功耗的很大一部分，成为了制约集成电路发展的一大瓶颈。因此研究集成电路动态功耗估计技术具有重要的意义。
Reed-Muller(即RM)逻辑电路是基于与/异或(即AND/XOR)，或者，或/异或非(即OR/XNOR)的形式实现的。与布尔(即Boolean)逻辑相比，RM逻辑可以用更少的门实现更多的算术运算，众所周知逻辑展开式越精简，电路实现就越简单，故需要的逻辑门个数就越少，从而降低芯片的功耗和面积。因此RM逻辑在功耗、面积、速度和可测性等方面，比传统的Boolean逻辑具有较大的优势。然而，目前集成电路优化设计大多基于Boolean逻辑，基于RM逻辑的优化技术尚未成熟。
在RM逻辑电路低功耗设计中，准确而高效的动态功耗估计模型至关重要。集成电路功耗估计方法主要有基于仿真的方法和基于概率的方法。为了提高功耗估计的效率，本发明选择了基于概率的方法。然而，目前已有的基于概率的功耗估算模型，采用信号概率或者信号转移概率，对于输入信号的时空相关性考虑不足，对动态功耗估计的准确性均较差。
发明内容
本发明要解决的技术问题是：克服现有技术的不足，提供了一种基于向量转移概率的功耗估计方法及介质，该方法更加符合集成电路的实际动态功耗，进而为RM逻辑电路的功耗优化提供一个准确而有效的成本函数。
本发明目的通过以下技术方案予以实现：
一种基于向量转移概率的功耗估计方法，包括如下步骤：
步骤一、根据RM逻辑电路，确定RM逻辑电路工艺分解后的电路形式，根据工艺分解后的电路形式和输入信号，计算分解后第一层逻辑门的向量转移概率；
步骤二、利用步骤一中所述第一层逻辑门的向量转移概率，计算RM逻辑电路的每一层与门的向量转移概率、开关活动率和输出结果，和，RM逻辑电路的多输入与门的动态功耗；
步骤三、根据RM逻辑电路的最后一层与门的向量转移概率、开关活动率和输出结果，计算RM逻辑电路的多输入异或门的动态功耗；
步骤四、根据步骤二中所述RM逻辑电路的多输入与门的动态功耗，和，步骤三中所述RM逻辑电路的多输入异或门的动态功耗，计算RM逻辑电路的总动态功耗。
上述基于向量转移概率的功耗估计方法，步骤一中所述确定RM逻辑电路工艺分解后的电路形式的方法为：
根据RM逻辑电路的输入变量的个数和工艺库中包含逻辑门的种类，采用分层映射的方式：步骤(1a)、对RM逻辑电路中的每一个相与项，根据输入信号的数量，确定RM逻辑电路第一层与门中输入变量数最多的与门所需要的个数，然后根据工艺库中与门输入变量个数从大到小的顺序，依次确定所需其他与门的个数；步骤(1b)、根据RM逻辑电路第一层与门的数量，重复步骤(1a)确定RM逻辑电路其他层与门的种类和数量，直到分解后RM逻辑电路最后一层只有一个与门为止。
上述基于向量转移概率的功耗估计方法，在所述步骤(1b)之后，根据RM逻辑电路中的与项数，将RM逻辑电路的与门阵列的最后一层的输出作为RM逻辑电路第一层的异或门的输入，采用与门工艺分解方式进行分解，确定异或门工艺分解后的形式。
上述基于向量转移概率的功耗估计方法，步骤一中所述计算分解后第一层逻辑门的向量转移概率的具体方法为：
根据所述分解后第一层逻辑门的种类和数量，将每一个逻辑门对应的输入信号作为一个向量，然后分别计算相邻两个时刻所述向量的状态发生变化的概率值，并记录所述向量的输出结果。
上述基于向量转移概率的功耗估计方法，步骤二中所述计算RM逻辑电路的多输入与门的动态功耗的方法为：
利用步骤一中分解后第一层与门的向量转移概率，计算得到第一层与门的开关活动率、输出结果，然后将第一层与门的输出结果作为第二层与门的输入，计算第二层与门的向量转移概率、开关活动率和输出结果，然后将第二层与门的开关活动率与第一层逻辑门中作为该与门输入的与门的开关活动率相加，将累加得到的开关活动率作为第二层与门的开关活动率；
重复以上过程，直到获得RM逻辑电路的最后一层与门的向量转移概率、开关活动率和逻辑门输出结果为止。
上述基于向量转移概率的功耗估计方法，步骤三中所述计算RM逻辑电路的多输入异或门的动态功耗的方法为：
利用步骤二中计算得到的RM逻辑电路的最后一层与门的输出结果，根据工艺分解后得到的异或门形式，获得第一层异或门的向量转移概率、开关活动率、输出结果，然后第一层异或门的输出结果作为第二层异或门的输入，计算第二层异或门的向量转移概率、开关活动率和输出结果，然后将第二层异或门的开关活动率与第一层异或门中作为该逻辑门输入的异或门的开关活动率相加，将累加得到的开关活动率作为第二层异或门的开关活动率；
重复以上过程，直到获得RM逻辑电路的最后一个异或门的开关活动率为止。
上述基于向量转移概率的功耗估计方法，对于一个n输入的逻辑门，将某一时钟周期的输入信号表示为一个n维向量，当n输入的逻辑门为n输入与门时，该与门基于向量转移概率的开关活动率SWAND为：
Figure BDA0001864403970000041
式中，xi，t和xi，t-1分别表示t时刻和t-1时刻的第i个输入信号，P为n输入与门从状态1转换为状态0的概率。
上述基于向量转移概率的功耗估计方法，当n输入的逻辑门为n输入异或门时，该异或门基于向量转移概率的开关活动率SWXOR为：
Figure BDA0001864403970000042
上述基于向量转移概率的功耗估计方法，所述RM逻辑电路的总开关活动率SW为：
Figure BDA0001864403970000043
式中，i，j分别表示与门和异或门的数量，SWAND为与门的开关活动率，SWXOR表示异或门的开关活动率。
一种计算机可读存储介质，其上存储有计算机程序，该程序被处理器执行时实现上述基于向量转移概率的功耗估计方法的步骤。
本发明相比于现有技术具有如下有益效果：
(1)本发明采用基于向量转移概率的功耗估计方法完成对RM逻辑电路动态功耗的估计，可以有效提高RM逻辑电路动态功耗估计的准确性；
(2)本发明采用新的工艺分解技术，通过分析工艺库中所包含逻辑门的种类，使分解后电路所包含逻辑门的数量最小，以实现降低RM逻辑电路总的动态功耗的目标；
(3)本发明通过将电路中基于向量转移概率计算得到的与门和异或门开关活动率的值累加，作为RM逻辑电路的开关活动率，即动态功耗估计值，达到了较高的准确性。
附图说明
图1为本发明提出的工艺分解技术的示意图；
图2是本发明方法的步骤流程图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明的实施方式作进一步详细描述。
一种基于向量转移概率的集成电路功耗估计方法。该方法更加符合集成电路的实际动态功耗，进而为RM逻辑电路的功耗优化提供一个准确而有效的成本函数。集成电路的动态功耗可以总结为：
Figure BDA0001864403970000051
其中，Vdd表示电路的电源电压；fclk表示系统的时钟频率；CLi表示负载电容；SWi为开关活动率，表示一个时钟周期内晶体管平均开关的次数。由于Vdd和fclk在电路系统确定过程中已经固定下来，而CLi在物理设计中调整。因此，在逻辑级进行功耗估计时，我们可以通过累加节点的开关活动率来估计电路的动态功耗。
本发明提出用向量转移概率对节点的开关活动率进行估计，进而估计集成电路的动态功耗。所谓向量转移概率，即对于一个n输入的逻辑门，将某一时钟周期的输入信号表示为一个n维向量，即V-(X1，X2，…，Xn)。我们用向量V在相邻时钟周期状态变化的概率表征电路的开关活动率。
用向量Vn表示输入向量V在时间n的状态，则将{Vn}n≥1模型化为齐次严格平稳的马尔科夫随机过程，即已知系统现在时刻的状态，那么系统将来时刻所处的状态与过去时刻的状态相互独立，用公式(2)表示：
P(Vn＝vn|V1＝v1,V2＝v2,…,Vn-1＝vn-1)＝P(Vn＝vn|Vn-1＝vn-1) (2)
因此，对于一个n输入与门，其基于向量转移概率的开关活动率表示为：
Figure BDA0001864403970000061
其中，xi，t和xi，t-1分别表示t时刻和t-1时刻的第i个输入信号。
对于一个n输入异或门，其基于向量转移概率的开关活动率表示为：
Figure BDA0001864403970000062
其中，xi，t和xi，t-1分别表示t时刻和t-1时刻的第i个输入信号。
因此电路总的开关活动率可以表示为：
Figure BDA0001864403970000063
式中，i，j分别表示与门和异或门的数量，SWAND为与门的开关活动率，SWXOR表示异或门的开关活动率。
本发明提出新的工艺分解方案，以最大限度降低RM逻辑电路的功耗。RM逻辑电路由多输入与门和异或门组成。然而对于输入变量较多的RM逻辑电路，工艺库中可能并不含有那么多输入信号的逻辑门。因此，本发明提出新的工艺映射方法，首先分析工艺库中包含的逻辑门的情况，然后根据工艺库中含有逻辑门的种类，以分解后电路所包含逻辑门数量最少的原则进行工艺分解，确定RM逻辑电路工艺分解后的结构。如图1所示，为九输入的逻辑与门，在工艺库中含有四输入、三输入和二输入与门的情况下进行工艺分解的形式。
对RM逻辑电路动态功耗进行估计时，当电路电源电压、时钟频率和负载电容确定时，电路动态功耗与电路节点的开关活动率成正比。本发明选择基于概率的功耗估算方法，通过累加电路节点开关活动率来估计电路的动态功耗，并按照工艺分解后电路所包含逻辑门数量最小的原则，提出了新的工艺映射的方法。本发明提出的功耗估计方法基于以下假设：
(1)目标电路为组合电路，并且任意信号的逻辑值只能是0或者1；
(2)在零延迟模型下，输入信号在每个时钟周期最多只能改变一次。
一种基于向量转移概率的功耗估计方法，包括如下步骤，如图2所示。步骤101、读入RM逻辑电路，对电路进行工艺分解。根据工艺分解后的电路形式和输入信号，计算分解后第一层逻辑门的向量转移概率。
读入RM逻辑电路，对电路进行工艺分解的具体方法为：
根据RM逻辑电路输入变量的个数和工艺库中包含逻辑门的种类，依照映射后的电路中包含逻辑门数量最少的原则，采用分层映射的方式，确定工艺分解后电路的形式。首先确定与门的工艺分解形式，对RM电路中每一个相与项，根据输入信号的数量，确定第一层与门中输入变量数最多的与门所需要的个数，然后根据工艺库中与门输入变量个数的顺序，依次确定所需其他与门的个数。例如，工艺库中包含四输入、三输入、二输入三种与门，需要首先确定四输入与门数量，再确定三输入与门数量，最后确定二输入与门数量。根据第一层与门的数量，采用相同的方式确定第二层与门的种类和数量，以此类推，直到分解后电路中最后一层只有一个与门为止。之后，再确定异或门工艺分解形式。根据电路中的与项数，将与门阵列最后一层的输出，作为第一层异或门的输入，以与门工艺分解方式进行分解，确定异或门工艺分解后的形式。采用这种工艺分解方式，可以使得分解后的电路贴近于实际电路的形式，并且使电路中所包含的逻辑门数量最少，降低电路的功耗。
上述基于向量转移概率的功耗估计方法，所述步骤101中根据工艺分解后的电路形式和输入信号，计算分解后第一层逻辑门的向量转移概率的具体方法为：按照分解后第一层逻辑门的种类和数量，将每一个逻辑门对应的输入信号当作一个向量，例如对于一个四输入逻辑门，在某一时刻下，其四个输入信号组成一个四维向量。然后分别计算相邻两个时刻向量状态发生变化的概率值，并记录下向量的输出结果。
步骤102、利用步骤101中计算的向量转移概率，根据公式(3)计算RM逻辑电路多输入与门的动态功耗。具体做法为：利用步骤101中计算的工艺分解后第一层与门的向量转移概率，根据公式(3)计算得到第一层与门的开关活动率，然后将第一层与门输出结果作为第二层与门的输入，计算第二层与门的向量转移概率、开关活动率，并将计算得到的第二层与门的开关活动率与第一层逻辑门中作为该与门输入的与门的开关活动率相加，将累加得到的开关活动率作为该与门的开关活动率。以此类推，按层计算，直到得到出最后一层与门的向量转移概率、开关活动率和逻辑门输出结果为止。
步骤103、利用步骤102计算的最后一层与门的向量转移概率、开关活动率和输出结果，根据公式(4)计算RM逻辑电路多输入异或门的动态功耗。具体做法为：利用步骤102中计算得到的最后一层与门的输出结果，根据工艺分解后得到的异或门形式，计算第一层异或门的向量转移概率。根据公式(4)计算得到第一层异或门的开关活动率并记录第一层异或门的输出结果，将其作为第二层异或门的输入，计算第二层异或门的向量转移概率、开关活动率和输出结果。并将计算得到的第二层异或门的开关活动率与第一层异或门中作为该逻辑门输入的异或门的开关活动率相加，将累加得到的开关活动率作为该逻辑门的开关活动率。以此类推，将上一层异或门的输出作为下一层异或门的输入，按层分别计算异或门的向量转移概率、开关活动率，直到计算出电路中最后一个异或门的开关活动率为止。
步骤104：上述利用计算的与门和异或门的动态功耗值，根据公式(5)计算RM逻辑电路总的动态功耗。具体的，将上面计算得到的最后一层与门的开关活动率与最后一个异或门的开关活动率根据公式(5)相加，得到最终RM逻辑电路的开关活动率，即基于向量转移概率计算得到的RM逻辑电路动态功耗的估计值。
一种记录介质，所述记录介质上记录了计算机可读程序，该程序被处理器执行时实现如下步骤：
步骤一、读入RM逻辑电路，确定RM逻辑电路工艺分解后的电路形式。根据工艺分解后的电路形式和输入信号，计算分解后第一层逻辑门的向量转移概率；
步骤二、利用步骤一中计算的向量转移概率，根据公式(3)计算RM逻辑电路多输入与门的动态功耗。
步骤三、利用步骤二计算的最后一层与门的向量转移概率、开关活动率和输出结果，根据公式(4)计算RM逻辑电路多输入异或门的动态功耗。
步骤四、利用步骤二、步骤三中计算的与门和异或门的动态功耗值，根据公式(5)计算RM逻辑电路总的动态功耗。
本发明说明书中未作详细描述的内容属本领域技术人员的公知技术。

Claims (9)

1.一种基于向量转移概率的功耗估计方法，其特征在于：包括如下步骤：
步骤一、根据RM逻辑电路，确定RM逻辑电路工艺分解后的电路形式，根据工艺分解后的电路形式和输入信号，计算分解后第一层逻辑门的向量转移概率；
步骤二、利用步骤一中所述第一层逻辑门的向量转移概率，计算RM逻辑电路的每一层与门的向量转移概率、开关活动率和输出结果，和，RM逻辑电路的多输入与门的动态功耗；
步骤三、根据RM逻辑电路的最后一层与门的向量转移概率、开关活动率和输出结果，计算RM逻辑电路的多输入异或门的动态功耗；
步骤四、根据步骤二中所述RM逻辑电路的多输入与门的动态功耗，和，步骤三中所述RM逻辑电路的多输入异或门的动态功耗，计算RM逻辑电路的总动态功耗；
步骤一中所述确定RM逻辑电路工艺分解后的电路形式的方法为：
根据RM逻辑电路的输入变量的个数和工艺库中包含逻辑门的种类，采用分层映射的方式：步骤(1a)、对RM逻辑电路中的每一个相与项，根据输入信号的数量，确定RM逻辑电路第一层与门中输入变量数最多的与门所需要的个数，然后根据工艺库中与门输入变量个数从大到小的顺序，依次确定所需其他与门的个数；步骤(1b)、根据RM逻辑电路第一层与门的数量，重复步骤(1a)确定RM逻辑电路其他层与门的种类和数量，直到分解后RM逻辑电路最后一层只有一个与门为止。
2.根据权利要求1所述的一种基于向量转移概率的功耗估计方法，其特征在于：在所述步骤(1b)之后，根据RM逻辑电路中的与项数，将RM逻辑电路的与门阵列的最后一层的输出作为RM逻辑电路第一层的异或门的输入，采用与门工艺分解方式进行分解，确定异或门工艺分解后的形式。
3.根据权利要求1或2所述的一种基于向量转移概率的功耗估计方法，其特征在于：步骤一中所述计算分解后第一层逻辑门的向量转移概率的具体方法为：
根据所述分解后第一层逻辑门的种类和数量，将每一个逻辑门对应的输入信号作为一个向量，然后分别计算相邻两个时刻所述向量的状态发生变化的概率值，并记录所述向量的输出结果。
4.根据权利要求1所述的一种基于向量转移概率的功耗估计方法，其特征在于：步骤二中所述计算RM逻辑电路的多输入与门的动态功耗的方法为：
利用步骤一中分解后第一层与门的向量转移概率，计算得到第一层与门的开关活动率、输出结果，然后将第一层与门的输出结果作为第二层与门的输入，计算第二层与门的向量转移概率、开关活动率和输出结果，然后将第二层与门的开关活动率与第一层逻辑门中作为该与门输入的与门的开关活动率相加，将累加得到的开关活动率作为第二层与门的开关活动率；
重复以上过程，直到获得RM逻辑电路的最后一层与门的向量转移概率、开关活动率和逻辑门输出结果为止。
5.根据权利要求1所述的一种基于向量转移概率的功耗估计方法，其特征在于：步骤三中所述计算RM逻辑电路的多输入异或门的动态功耗的方法为：
利用步骤二中计算得到的RM逻辑电路的最后一层与门的输出结果，根据工艺分解后得到的异或门形式，获得第一层异或门的向量转移概率、开关活动率、输出结果，然后第一层异或门的输出结果作为第二层异或门的输入，计算第二层异或门的向量转移概率、开关活动率和输出结果，然后将第二层异或门的开关活动率与第一层异或门中作为该逻辑门输入的异或门的开关活动率相加，将累加得到的开关活动率作为第二层异或门的开关活动率；
重复以上过程，直到获得RM逻辑电路的最后一个异或门的开关活动率为止。
6.根据权利要求1所述的一种基于向量转移概率的功耗估计方法，其特征在于：对于一个n输入的逻辑门，将某一时钟周期的输入信号表示为一个n维向量，当n输入的逻辑门为n输入与门时，该与门基于向量转移概率的开关活动率SWAND为：
Figure FDA0004056635090000031
式中，xi，t和xi，t-1分别表示t时刻和t-1时刻的第i个输入信号，P为n输入与门从状态1转换为状态0的概率。
7.根据权利要求6所述的一种基于向量转移概率的功耗估计方法，其特征在于：当n输入的逻辑门为n输入异或门时，该异或门基于向量转移概率的开关活动率SWXOR为：
Figure FDA0004056635090000032
8.根据权利要求7所述的一种基于向量转移概率的功耗估计方法，其特征在于：所述RM逻辑电路的总开关活动率SW为：
Figure FDA0004056635090000033
式中，i，j分别表示与门和异或门的数量，SWAND为与门的开关活动率，SWXOR表示异或门的开关活动率。
9.一种计算机可读存储介质，其上存储有计算机程序，其特征在于：该程序被处理器执行时实现权利要求1～8之一所述方法的步骤。
CN201811348793.0A 2018-11-13 2018-11-13 一种基于向量转移概率的功耗估计方法及介质 Active CN109583045B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811348793.0A CN109583045B (zh) 2018-11-13 2018-11-13 一种基于向量转移概率的功耗估计方法及介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811348793.0A CN109583045B (zh) 2018-11-13 2018-11-13 一种基于向量转移概率的功耗估计方法及介质

Publications (2)

Publication Number Publication Date
CN109583045A CN109583045A (zh) 2019-04-05
CN109583045B true CN109583045B (zh) 2023-04-18

Family

ID=65922282

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811348793.0A Active CN109583045B (zh) 2018-11-13 2018-11-13 一种基于向量转移概率的功耗估计方法及介质

Country Status (1)

Country Link
CN (1) CN109583045B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112597720B (zh) * 2020-12-28 2023-03-21 海光信息技术股份有限公司 一种功耗数据的收集方法、装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1431771A (zh) * 2003-01-17 2003-07-23 上海复旦微电子股份有限公司 用于降低集成电路振荡器功耗的方法和电路
CN101216865A (zh) * 2008-01-09 2008-07-09 宁波大学 用于数字集成电路设计的最佳极性搜索方法
CN102054102A (zh) * 2010-12-27 2011-05-11 宁波大学 一种与/异或电路的最佳混合极性搜索方法
CN106874555A (zh) * 2017-01-11 2017-06-20 北京航空航天大学 一种Reed‑Muller逻辑电路功耗和面积优化方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7225217B2 (en) * 2001-10-09 2007-05-29 The Regents Of The University Of California Low-power Booth-encoded array multiplier
JP5017604B2 (ja) * 2006-09-27 2012-09-05 国立大学法人九州工業大学 生成装置、生成方法、この方法をコンピュータに実行させることが可能なプログラム、及び、このプログラムを記録した記録媒体

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1431771A (zh) * 2003-01-17 2003-07-23 上海复旦微电子股份有限公司 用于降低集成电路振荡器功耗的方法和电路
CN101216865A (zh) * 2008-01-09 2008-07-09 宁波大学 用于数字集成电路设计的最佳极性搜索方法
CN102054102A (zh) * 2010-12-27 2011-05-11 宁波大学 一种与/异或电路的最佳混合极性搜索方法
CN106874555A (zh) * 2017-01-11 2017-06-20 北京航空航天大学 一种Reed‑Muller逻辑电路功耗和面积优化方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Power Optimization in Logic Synthesis for Mixed Polarity Reed-Muller Logic Circuits;Xiang Wang et.al;《The Computer Journal》;20151231;第58卷(第6期);第1307-1310页 *
Probabilistic Modeling During Power Estimation for Mixed Polarity Reed-Muller Logic Circuits;Xiang Wang et.al;《2013 IEEE International Conference on Green Computing and Communications and IEEE Internet of Things and IEEE Cyber,Physical and Social Computing》;20131231;第1415-1417页 *

Also Published As

Publication number Publication date
CN109583045A (zh) 2019-04-05

Similar Documents

Publication Publication Date Title
Andri et al. Chewbaccann: A flexible 223 tops/w bnn accelerator
US20160049937A1 (en) Activity correlation based optimal clustering for clock gating for ultra-low power vlsi
CN109583045B (zh) 一种基于向量转移概率的功耗估计方法及介质
CN116976530B (zh) 一种电缆设备状态预测方法、装置及存储介质
Yang et al. TIMAQ: A time-domain computing-in-memory-based processor using predictable decomposed convolution for arbitrary quantized DNNs
TWI696129B (zh) 可執行人工智慧運算的記憶體晶片及其運算方法
Kushwaha et al. A 65nm compute-in-memory 7T SRAM macro supporting 4-bit multiply and accumulate operation by employing charge sharing
US11914973B2 (en) Performing multiple bit computation and convolution in memory
Keerthana et al. Implementation of Low Power 1-bit Hybrid Full Adder using 22 nm CMOS Technology
Naser et al. Power Optimization of KNN Algorithm Based on FPGA
US20230244901A1 (en) Compute-in-memory sram using memory-immersed data conversion and multiplication-free operators
US20220318628A1 (en) Hardware noise-aware training for improving accuracy of in-memory computing-based deep neural network hardware
Fuketa Lookup Table-Based Computing-in-Memory Macro Approximating Dot Products Without Multiplications for Energy-Efficient CNN Inference
Golanbari et al. Runtime adjustment of IoT system-on-chips for minimum energy operation
Choi et al. An SRAM-based hybrid computation-in-memory macro using current-reused differential CCO
Clay et al. Energy‐efficient and reliable in‐memory classifier for machine‐learning applications
Angizi et al. Leveraging spintronic devices for efficient approximate logic and stochastic neural networks
Zang et al. 282-to-607 TOPS/W, 7T-SRAM based CiM with reconfigurable column SAR ADC for neural network processing
US11562248B2 (en) Data sparsity monitoring during neural network training
CN114898792A (zh) 多比特存内内积暨异或单元、异或向量及操作方法
Ben-Akka et al. An efficient hardware implementation of the double q-learning algorithm
CN112508174A (zh) 面向权重二值型神经网络的预计算逐列卷积计算单元
US20160217239A1 (en) Method and system for selecting stimulation signals for power estimation
Krishnamoorthy et al. A novel flip-flop based error free, area efficient and low power pipeline architecture for finite impulse recursive system
Xu et al. Accurate energy breakeven time estimation for run-time power gating

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant