JP5015123B2 - 放電加工装置 - Google Patents

放電加工装置 Download PDF

Info

Publication number
JP5015123B2
JP5015123B2 JP2008303634A JP2008303634A JP5015123B2 JP 5015123 B2 JP5015123 B2 JP 5015123B2 JP 2008303634 A JP2008303634 A JP 2008303634A JP 2008303634 A JP2008303634 A JP 2008303634A JP 5015123 B2 JP5015123 B2 JP 5015123B2
Authority
JP
Japan
Prior art keywords
discharge
current
switching circuit
voltage
switching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008303634A
Other languages
English (en)
Other versions
JP2009066756A (ja
Inventor
隆 橋本
佳和 鵜飼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2008303634A priority Critical patent/JP5015123B2/ja
Publication of JP2009066756A publication Critical patent/JP2009066756A/ja
Application granted granted Critical
Publication of JP5015123B2 publication Critical patent/JP5015123B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Electrical Discharge Machining, Electrochemical Machining, And Combined Machining (AREA)

Description

この発明は、電極と被加工物の間隙に放電加工電流を供給して、その被加工物を加工する放電加工装置に関するものである。
従来の放電加工装置は、電極Eと被加工物Wとの間(以下、極間と称する)にパルス電圧を印加して、予備放電電流(=放電開始電流IC+放電維持電流IR)を電極Eと被加工物Wの間隙に供給するスイッチング回路1と、電極Eと被加工物Wの極間にパルス電圧を印加して、スイッチング回路1から供給されている予備放電電流より大きい放電加工電流ISを電極Eと被加工物Wの間隙に供給するスイッチング回路10と、スイッチング回路1,10のスイッチング素子などを制御する駆動制御系とから構成されている。
駆動制御系は、電極Eと被加工物Wの極間が放電や短絡していない状態において、スイッチング回路1のスイッチング素子S2,S3をオフにして、スイッチング素子S1,S4を同時にオンする。
これにより、スイッチング回路1の直流電源V1の電圧が極間に現れると同時に、浮遊容量C1が直流電源V1の電圧まで充電される。
なお、電極Eと被加工物W間の距離は、極間に放電が発生するように、数値制御装置やサーボ駆動制御装置により制御されている。
電極Eと被加工物Wの極間に放電が発生すると、浮遊容量C1に蓄電されている電荷が極間にコンデンサ放電されることにより、電極Eと被加工物Wの間隙に放電開始電流ICが流れ、電極Eと被加工物Wの極間には導電路が形成される。
駆動制御系は、この導電路を維持するためには、浮遊容量C1に蓄電されている電荷の全てが放電された後でも、極間に電流を流し続けておく必要があるので、スイッチング素子S1とS4のオン状態を維持するとともに、スイッチング素子S2,S3のオフ状態を維持する。
これにより、スイッチング回路1の直流電源V1から、抵抗器R1、スイッチング素子S1、インダクタンスL1、被加工物W、電極E、インダクタンスL2、スイッチング素子S4、直流電源V1の経路で放電維持電流IRが流れ、電極Eと被加工物Wの極間に形成された導電路が維持される。このとき、放電維持電流IRは、抵抗器R1を通して流れるので、放電維持電流IRの最大値は抵抗器R1によって、IR(max)=V1/R1に制限される。
したがって、この放電維持電流IRは電流値が比較的小さく、加工エネルギーとしても弱いため、大電流の放電加工電流ISを流すための予備放電電流の役割を担っている。
駆動制御系は、電極Eと被加工物Wの極間に放電が発生することによる極間電圧の低下を検出すると、電極Eと被加工物Wの間隙に大電流の放電加工電流ISを供給するため、スイッチング回路10のスイッチング素子S11,S12を同時にオンする。
ただし、スイッチング回路1のスイッチング素子S1,S4と、スイッチング回路10のスイッチング素子S11,S12がすべてオンになると、電圧の異なる複数の直流電源が接続された回路を形成することになり、サージ電圧を含む電位差によって回路中の素子が破壊に至る危険があるため、駆動制御系は、スイッチング回路10のスイッチング素子S11,S12をオンするときには、スイッチング回路1のスイッチング素子S1,S4をオフする。
上記のようにして、駆動制御系がスイッチング回路10のスイッチング素子S11,S12を同時にオンすると、スイッチング回路10の直流電源V11から、スイッチング素子S11、インダクタンスL11、被加工物W、電極E、インダクタンスL12、スイッチング素子S12、直流電源V11の経路で、大電流の放電加工電流ISが流れる。
これにより、大電流の放電加工電流ISによって被加工物Wが加工される。
しかしながら、従来の放電加工装置では、放電維持電流IRの上限値が抵抗器R1によって制限されており、また、インダクタンスL1,L2によって過渡状態の初期の段階では電流値が低いため、放電発生後に形成された極間の導電路が維持できず、放電加工電流ISの投入に失敗することがある。
特に、大型の放電加工機では、電源装置と機械本体の極間との距離が長くなり、その間を結ぶ給電ケーブルの長さも長くなるため、回路中のインダクタンスが大きくなり、放電開始電流ICが消滅した後も、放電維持電流IRが立ち上がらず、極間に形成されていた導電路が絶たれてしまうことがある。また、抵抗器R1においても、抵抗巻線によるインダクタンス成分が存在し、必要な抵抗値を得るために、結果的に抵抗器のインダクタンスが大きくなる場合には、さらに、放電維持電流IRの立ち上がりを妨げる影響を及ぼす。
また、最初の放電開始電流ICは、コンデンサ放電による電流であり、実際には振動成分を含んでいるので、予め放電維持電流IRの最大値を多少大きくしていても、この振動の負側の成分によって放電維持電流IRが相殺されて、極間に形成されていた導電路が絶たれてしまうこともある。
なお、予備放電のための極間最適電圧により、スイッチング回路1の直流電源V1の電圧が規定されているため、予備電流強化のために電源電圧を増加させることはできない。
このように、放電加工電流ISを投入する以前に放電開始電流ICによって確保された極間の導電路が絶たれてしまうと、予備放電電流による放電加工電流ISの安定供給が不可能になり、放電加工においては様々な障害が発生する。
即ち、極間の導電路が絶たれている状態では、スイッチング回路10の出力が開放状態になるので、放電加工電流ISが流れず、正常な放電加工が行なわれなくなる。このような状態が発生する頻度が高くなると、有効な放電回数が低下して、本来得られるはずの加工速度が得られなくなる。
また、スイッチング回路10の直流電源V11の電圧は、短時間に大電流を供給するために、通常は、スイッチング回路1の直流電源V1の電圧よりも3〜5倍程度高くしてあるが、極間に導電路がなく、開放状態となると、この直流電源V11の高電圧が極間に印加された状態となる。この高電圧によって新たに放電を発生させて、予備放電なく突然大電流が極間に流れると、電極Eがワイヤ電極のような細い電極の場合には、ワイヤ電極が断線してしまうことがある。また、電極に断線が発生しなくても加工面が粗くなって加工精度が悪化する原因となる。
従来の放電加工装置では、上記のように、放電加工電流ISが供給される前に予備放電電流が途切れて、瞬時に、スイッチング回路10の直流電源V11の電圧が極間に印加される現象(以下、「カラ放電」と称する)の発生を防止するため、ダイオードの逆回復電流を利用して、放電開始電流ICと放電維持電流IRの境界付近を強化し、カラ放電の発生を防止するようにしている。
即ち、ダイオードD1,D2、抵抗器R2、直流電源V3及びスイッチング素子S5からなる電源装置をスイッチング回路1の抵抗器R1と並列に設け、スイッチング回路1のスイッチング素子S1,S4をオンして、極間にパルス電圧を印加するときには、電源装置のスイッチング素子S5をオフし、ダイオードD1,D2に常に順方向電流Ifを流すように動作させる。
放電が発生すると同時に、電源装置のスイッチング素子S5をオンすることにより、ダイオードD1,D2の順方向電流Ifの供給が断たれると、ダイオードD1,D2には逆回復電流Irrが流れる。
逆回復電流IrrはダイオードD1,D2、スイッチング素子S5、スイッチング素子S1、インダクタンスL1、被加工物W、電極E、回路インダクタンスL2、スイッチング素子S4、直流電源V1、ダイオードD1,D2の経路で流れる。
このように、逆回復電流Irrは、被加工物Wと電極Eの極間に出力されるため、予備放電電流が強化されることになり、カラ放電発生の防止効果が得られる(例えば、特許文献1参照)。
国際公開 W2001/087526(第1図)
従来の放電加工装置は以上のように構成されているので、スイッチング素子S5を備えている電源装置を追加すれば、カラ放電の発生を防止することができるが、電源装置を追加する分だけ、回路構成が複雑になるとともに、コスト高を招く課題があった。
また、電源装置のスイッチング素子S5は放電を検出してからオンになるため、スイッチング回路10のスイッチング素子S11,S12と同様に、放電の検出処理やスイッチング動作に伴う遅れが存在し、逆回復電流Irrをタイミングよく電極Eと被加工物Wの極間に流すことが困難であり、カラ放電の発生を防止することができない場合がある課題があった。
この発明は上記のような課題を解決するためになされたもので、回路構成の複雑化を招くことなく、カラ放電の発生を防止することができる放電加工装置を得ることを目的とする。
この発明に係る放電加工装置は、電極と被加工物の極間に予備放電パルスを印加する第1のスイッチング回路と、第1のスイッチング回路と並列に接続され、前記電極と前記被加工物の極間に放電加工電流を供給する第2のスイッチング回路とを備え、予備放電パルス印加時に電極と被加工物との間の極間電圧の絶対値が所定の放電検出レベルを下回ったことを検知して、第2のスイッチング回路の動作を開始し、予備放電パルス印加時に極間電圧の絶対値が所定の放電検出レベルを下回った後、再度、極間電圧の絶対値が所定の放電検出レベルを上回ったことを検知して、第2のスイッチング回路の動作を停止するようにしたものである。
この発明によれば、予備放電パルス印加時に電極と被加工物との間の極間電圧の絶対値が所定の放電検出レベルを下回ったことを検知して、第2のスイッチング回路の動作を開始し、予備放電パルス印加時に極間電圧の絶対値が所定の放電検出レベルを下回った後、再度、極間電圧の絶対値が所定の放電検出レベルを上回ったことを検知して、第2のスイッチング回路の動作を停止するようにしたので、回路構成の複雑化を招くことなく、カラ放電の発生を防止することができる効果がある。
実施の形態1.
図1はこの発明の実施の形態1による放電加工装置を示す構成図であり、図において、第1のスイッチング回路であるスイッチング回路1は電極Eと被加工物Wの極間にパルス電圧を印加して、予備放電電流(=放電開始電流IC+放電維持電流IR)を電極Eと被加工物Wの間隙に供給する。
スイッチング回路1は直流電源V1、例えばFETなどの半導体のスイッチング素子S1,S2,S3,S4及び抵抗器R1から構成されている。
第2のスイッチング回路であるスイッチング回路10はスイッチング回路1と並列に接続され、電極Eと被加工物Wの極間にパルス電圧を印加して、スイッチング回路1から供給されている予備放電電流より大きい放電加工電流ISを電極Eと被加工物Wの間隙に供給する。
スイッチング回路10は直流電源V11、例えばFETなどの半導体のスイッチング素子S11,S12及びダイオードD11,D12から構成されている。
スイッチング回路1におけるスイッチング素子S1とスイッチング素子S2の接続点と、スイッチング回路10におけるスイッチング素子S11とダイオードD12の接続点との間には、浮遊インダクタンスL1,L11が接続され、また、スイッチング回路1におけるスイッチング素子S3とスイッチング素子S4の接続点と、スイッチング回路10におけるスイッチング素子S12とダイオードD11の接続点との間には、浮遊インダクタンスL2,L12が接続されている。
また、浮遊容量C1はスイッチング回路1,10と並列に接続され、電圧クランプ素子である抵抗器R3はスイッチング回路1,10と並列に接続されている。
なお、抵抗器R3は図1に示すようにスイッチング回路1に内蔵されていてもよいが、スイッチング回路1の外部に接続されていてもよい。
図2はこの発明の実施の形態1による放電加工装置の駆動制御系を示す構成図であり、図において、駆動制御系の放電検出回路31は電極Eと被加工物Wの極間電圧が低下すると、放電の発生を認定して、大電流の出力指令を発生する。発振制御回路32は放電検出回路31から発生される指令に応じてスイッチング回路1,10のスイッチング素子をオン/オフを制御するためのパルス信号を出力する。なお、スイッチング回路10のスイッチング素子S11,S12に対するパルス信号の時間幅は電極Eと被加工物Wの極間の加工状態に応じて設定する。
ドライブ回路33は発振制御回路32から出力されるパルス信号がHレベルであれば、スイッチング回路1のスイッチング素子S1〜S4をオンし、そのパルス信号がLレベルであれば、スイッチング回路1のスイッチング素子S1〜S4をオフする。
ドライブ回路34は発振制御回路32から出力されるパルス信号がHレベルであれば、スイッチング回路10のスイッチング素子S11,12をオンし、そのパルス信号がLレベルであれば、スイッチング回路10のスイッチング素子S11,S12をオフする。
次に動作について説明する。
この実施の形態1では、スイッチング回路1,10と並列に抵抗器R3を接続して、予備放電に必要な極間の最適電圧をスイッチング回路1の電源電圧V1から分圧して設定することを特徴としている。
この実施の形態1の放電加工装置は、ワイヤ放電加工装置、特に極間溶液として水を使用する装置について説明するが、電源回路の適用範囲としては、この装置形態に限るものではなく、形彫り放電加工装置であってもよいし、ワイヤ放電加工であっても加工溶液に油を使用するものでもよい。
また、加工は、通常、荒加工、中仕上げ加工、仕上げ加工、高仕上げ加工など、何段階もの手順を経て行うことが一般的であるが、この実施の形態1では、特に高速化の要求が高い荒加工について述べるものである。
駆動制御系の発振制御回路32は、電極Eと被加工物Wとの極間が放電や短絡していない状態においては、放電検出回路31から大電流の出力指令が発生されていないので、スイッチング回路1のスイッチング素子S2,S3をオフにして、スイッチング素子S1,S4を同時にオンにするパルス信号をドライブ回路33に出力する。
駆動制御系のドライブ回路33は、発振制御回路32から上記のようなパルス信号を受けると、そのパルス信号にしたがってスイッチング回路1のスイッチング素子S2,S3をオフにして、スイッチング素子S1,S4を同時にオンにする
これにより、スイッチング回路1の直流電源V1は、抵抗器R1,R3及び浮遊容量C1を負荷として動作するので、電極Eと被加工物Wとの極間電圧、即ち、浮遊容量C1に充電される電圧は、抵抗器R1と抵抗器R3で分圧された電圧値になる。
具体的には、直流電源V1の設定電圧を140V、抵抗器R1を8Ω、抵抗器R3を10Ωとすると、浮遊容量C1に充電される電圧は77.8Vとなる。
予備放電に必要な最適電圧は、被加工物Wが鉄、加工液が水である場合、約50V〜100Vの範囲であり、充電電圧77.8Vは適正である。もちろん、この最適な電圧は被加工物Wや加工液等により変化するため、これらの数値に限るものではない。
なお、電極Eと被加工物W間の距離は、極間に放電が発生するように、数値制御装置やサーボ駆動制御装置により制御されている。
電極Eと被加工物Wの極間に放電が発生すると、浮遊容量C1に蓄電されている電荷が極間にコンデンサ放電されることにより、電極Eと被加工物Wの間隙に放電開始電流ICが流れ、電極Eと被加工物Wの極間には導電路が形成される。
駆動制御系の発振制御回路32は、この導電路を維持するためには、浮遊容量C1に蓄電されている電荷の全てが放電された後でも、極間に電流を流し続けておく必要があるので、スイッチング素子S1,S4のオン状態を維持するとともに、スイッチング素子S2,S3のオフ状態を維持する。
これにより、スイッチング回路1の直流電源V1から、抵抗器R1、スイッチング素子S1、インダクタンスL1、被加工物W、電極E、インダクタンスL2、スイッチング素子S4、直流電源V1の経路で放電維持電流IRが流れるとともに、抵抗器R1、スイッチング素子S1、抵抗器R3、スイッチング素子S4、直流電源V1の経路で放電維持電流IRが流れる。
例えば、電極Eと被加工物Wの極間におけるアーク電圧が約20Vである場合、極間に流れる電流は、抵抗器R1で規定されるため、定常的には(140V−20V)/8Ω=15Aとなる。放電中は極間電圧が20Vであるため、抵抗器R3に流れる電流は20V/10Ω=2Aである。即ち、放電電流は15−2=13Aとなる。
これに対して、直流電源V1の電源電圧の設定値を78Vとし、抵抗器R3が接続されていない場合には(特許文献1:国際公開 W2001/087526)、放電電流が(78V−20V)/8Ω=7.3Aとなる。したがって、予備放電電流は、抵抗器R3を並列に接続することにより、約1.8倍強化できたことになる。
なお、上述した動作は、スイッチング素子S1,S4をオフにして、スイッチング素子S2,S3を同時にオンすることにより、極間に対して出力電圧と出力電流の極性を逆転するパターンでも行われる。
駆動制御系の発振制御回路32は、放電検出回路31が電極Eと被加工物Wの極間電圧が低下して放電の発生を認定すると、電極Eと被加工物Wの間隙に大電流の放電加工電流ISを供給するため、スイッチング回路10のスイッチング素子S11,S12を同時にオンするためのパルス信号をドライブ回路34に出力する。
駆動制御系のドライブ回路34は、発振制御回路32から上記のようなパルス信号を受けると、そのパルス信号にしたがってスイッチング回路10のスイッチング素子S11,S12を同時にオンにする。
ただし、スイッチング回路10から出力される放電加工電流ISは、放電の発生を検知してから極間に流そうとするために、最初の放電発生から、ある時間遅れて極間に出力されることになる。即ち、スイッチング素子S11,S12をオン駆動する以前には、加工状態によりオン時間を設定する演算処理や発振制御、スイッチング素子S11,S12自体の駆動にかかる時間などにより遅れ時間が存在する。
また、スイッチング回路1のスイッチング素子S1,S4と、スイッチング回路10のスイッチング素子S11,S12がすべてオンになると、電圧の異なる複数の直流電源が接続された回路を形成することになり、サージ電圧を含む電位差によって回路中の素子が破壊に至る危険があるため、駆動制御系の発振制御回路32は、スイッチング回路10のスイッチング素子S11,S12をオンするときには、スイッチング回路1のスイッチング素子S1,S4をオフする。
上記のようにして、駆動制御系がスイッチング回路10のスイッチング素子S11,S12を同時にオンすると、スイッチング回路10の直流電源V11から、スイッチング素子S11、インダクタンスL11、被加工物W、電極E、インダクタンスL12、スイッチング素子S12、直流電源V11の経路で、大電流の放電加工電流ISが流れるとともに、スイッチング素子S11、インダクタンスL11、インダクタンスL1、抵抗器R3、インダクタンスL2、インダクタンスL12、スイッチング素子S12、直流電源V11の経路で、大電流の放電加工電流ISが流れる
これにより、大電流の放電加工電流ISによって被加工物Wが加工されるが、その放電加工電流ISを十分な大電流とするために、直流電源V11の電圧は、直流電源V1の電圧と比べて十分大きな電圧(例えば300V)に設定される。
任意のオン時間が経過すると、駆動制御系の発振制御回路32がスイッチング回路10のスイッチング素子S11,S12をオフするが、インダクタンスL11,L12の誘導作用により、回路中を流れ続けようとする放電加工電流ISが、ダイオードD12、インダクタンスL11、被加工物W、電極E、インダクタンスL12、ダイオードD11、直流電源V11の経路で帰還されて回生される。
ここで、スイッチング回路10には、スイッチング回路1のような電流制限用の抵抗器R1が実装されていないため、極間電流は(直流電源V11−アーク電圧)/インダクタンス(L11+L12)の傾きで、理想的には無限(実際にはワイヤ及び電源内部の抵抗に規定される)に単調増加することになる。
このとき、一般的にはワイヤがΦ0.3であれば、ピーク電流が1000A程度であり、抵抗器R3に流れる電流が2A程度であることを考えると、無視できる程度のものと考えてよい。もちろん、抵抗器R3に流れる無効電力は抵抗器R3の抵抗値に依存する。
予備放電のための極間電圧を得るためには、スイッチング回路1の直流電源V1の電圧値を規定すれば、抵抗器R1,R3の分圧比で求まるものである。この実施の形態1では、8Ωと10Ωの分圧比を示しているが、0.8Ωと1Ωの分圧比や、8kΩと10kΩの分圧比であっても同一の極間電圧を得ることができる。
このとき、予備放電電流の強化の観点からは、低抵抗値である0.8Ωと1Ωの分圧比がより望ましく、無効電力(加工と関係なく損失する電力)の低減の観点からは高抵抗である8kΩと10kΩの分圧比がより望ましいと言うことができる。また、極間インピーダンスを考えれば、抵抗器R3の抵抗値は、0.1Ω以上、より好ましくは1Ω以上が適しており、無効電力削減の観点からは1kΩ以下、より好ましくは100Ω以下での設計が適している。
なお、非放電時や非短絡時の極間は、浮遊容量C1を持った容量性負荷である。回路の故障等により極間に電圧が残る危険性を回避するため、従来から10kΩ以上の高抵抗を極間に並列に接続する例も存在するが、荒加工時に、この実施の形態1のような低抵抗を並列に接続するものではない。
また、この実施の形態1では、スイッチング素子S1,S4をオン(スイッチング素子S2,S3をオフ)したときに放電を検出して、放電加工電流ISを流すものについて示したが、スイッチング素子S2,S3をオン(スイッチング素子S1,S4をオフ)したときに放電を検出して、放電加工電流ISを流すようにしてもよいことは言うまでもない。あるいは、これらパターンは必ずしも交互である必要もないし、場合によってはスイッチング素子S1,S4(逆動作の場合はスイッチング素子S2,S3)をオンして、パルス電圧を印加するが、放電を検出しても放電加工電流ISを流さないような動作条件があってもかまわない。
以上で明らかなように、この実施の形態1によれば、スイッチング回路1,10と並列に電圧クランプ素子である抵抗器R3を接続して、スイッチング回路1の電源電圧V1を電極Eと被加工物Wの極間に印加するパルス電圧より高めに設定するように構成したので、回路構成の複雑化を招くことなく、カラ放電の発生を防止することができる効果を奏する。即ち、放電維持電流IRが強化されて、カラ放電が起こり難くなるため、安定した加工を行うことができる効果を奏する。
また、電圧クランプ素子である抵抗器R3に電流が流れる前に浮遊容量C1に充電電流が流れ(いわばスピードアップコンデンサとして働くため)、従来より電源電圧V1が高く設定される分だけ充電時間が早くなり、放電周波数が増加して加工速度が向上する効果も得られる。
実施の形態2.
上記実施の形態1では、スイッチング回路1,10と並列に電圧クランプ素子である抵抗器R3を接続することにより、スイッチング回路1の電源電圧V1を電極Eと被加工物Wの極間に印加するパルス電圧より高めに設定するものについて示したが、スイッチング回路1の電源電圧V1を電極Eと被加工物Wの極間に印加するパルス電圧より高めに設定できるように作用するものであれば、電圧クランプ素子は抵抗器に限るものではない。
例えば、ツェナーダイオードZ1、あるいは、ツェナーダイオードZ1と抵抗器R4の直列回路を電圧クランプ素子として接続するようにしてもよい(図3を参照)。
図1の抵抗器R3の代わりに、ツェナーダイオードZ1と抵抗器R4の直列回路を電圧クランプ素子として接続すれば、抵抗における損失分を軽減することができる。
例えば、78VでオンするツェナーダイオードZ1と抵抗器R4の直列回路を接続する場合、直流電源V1の設定を140Vにすれば、78Vまでは浮遊容量C1を充電し、78V以上になると、ツェナーダイオードZ1がオンして抵抗器R4で損失するように働くが、抵抗器R4の損失は78V以上の領域となるため損失が小さくなる。また、ツェナーダイオードZ1により電圧が規定できるため、抵抗器R4の抵抗値は任意に選定することができる。
ただし、スイッチング回路1のスイッチング素子S2,S3を同時にオンし、スイッチング素子S1,S4を同時にオフして出力電流の極性を逆転する場合、ツェナーダイオードZ1の極性が反対であるため、極間には抵抗器R4と抵抗R1との分圧比で決定される電圧が印加される。このとき、極間電圧が最適電圧外に設定されていると不具合が生じる可能性がある。
そこで、このような場合には、放電加工電流ISを流すための放電検出を常にスイッチング素子S1,S4がオンしたときに行うように規定する必要がある。
実施の形態3.
図4はこの発明の実施の形態3による放電加工装置を示す構成図であり、図において、図1と同一符号は同一または相当部分を示すので説明を省略する。
電圧クランプ回路21はスイッチング回路1,10と並列に接続され、電圧クランプ素子である抵抗器R5と、その抵抗器R5と直列に接続されたダイオードD5と、その抵抗器R5と並列に接続されたコンデンサC5とから構成されている。
電圧クランプ回路22はスイッチング回路1,10と並列に接続され、電圧クランプ素子である抵抗器R6と、その抵抗器R6と直列に接続されたダイオードD6(ダイオードD6の極性はダイオードD5の極性と反対向きである)と、その抵抗器R6と並列に接続されたコンデンサC6とから構成されている。
次に動作について説明する。
駆動制御系の発振制御回路32がスイッチング回路1のスイッチング素子S1,S4をオンして、スイッチング素子S2,S3をオフすることにより、電極Eと被加工物Wの極間が放電や短絡以外の状態であれば、スイッチング回路1の直流電源V1の出力電圧は抵抗器R1と抵抗器R6により分圧されて浮遊容量C1に印加される。
これにより、上記実施の形態1同様に、スイッチング回路1の直流電源V1の設定電圧を最適極間電圧以上に設定することができる。
この状態では、ダイオードD5がオフしているため電圧クランプ回路21には電流が流れない。
一方、直流電源V1から抵抗器R1、スイッチング素子S1を通して浮遊容量C1に電流が流れ、浮遊容量C1が充電を開始するが、このとき浮遊容量C1と並列となるコンデンサC6も浮遊容量C1と同様に充電を開始し、抵抗器R6にはダイオードD6を通して常に電流が流れ続ける。即ち、ダイオードD6には電流Ifが流れている。
例えば、上記実施の形態1同様に、抵抗器R1を8Ωに設定し、抵抗器R5,R6を10Ω、電源電圧V1を140V、コンデンサC5,C6を10nFに設定する。コンデンサC5,C6の値が大きければ、パルス電圧の立ち上がりが鈍くなる。
一方、コンデンサC5,C6の値が小さければ、抵抗器R5,R6の時定数が小さくなるため、極間が放電中のときはコンデンサC5,C6の電圧が速く低下することになる。
詳細は後述するが、放電開始から放電加工電流ISが流れ始めるまでの時間が数百nsであることを考えれば、コンデンサC5,C6の値は1nF〜1μFの間、より望ましくは10nF〜100nFに設定すればよい。
極間が放電を開始すると、図5に示すように、瞬時極間電圧Vweはアーク電圧Vaまで低下し、浮遊容量C1から放電開始電流ICが流れる。
コンデンサC6は、ダイオードD6により放電開始前の電圧が保持されており、抵抗器R6とコンデンサC6の時定数で電圧が低下する。
ダイオードD6には、当初は順方向に電流が流れるが、放電開始により、直流電源V1からの電流が放電維持電流IRとなって極間に流れるため、もはや順方向電流としての供給が絶たれる。そのため、ダイオードD6には、逆回復電流IrrがダイオードD6、インダクタンスL1、被加工物W、電極E、インダクタンスL2、コンデンサC6、ダイオードD6の経路で流れる。即ち、逆回復電流rrが極間に出力される。
この間、スイッチング回路1のスイッチング素子S1,S4がオン、スイッチング素子S2,S3がオフであるため、直流電源V1から、抵抗器R1、スイッチング素子S1、インダクタンスL1、被加工物W、電極E、インダクタンスL2、スイッチング素子S4、直流電源V1の経路で放電維持電流IRが流れる。
したがって、スイッチング回路1からは、IR+Irrの電流が極間に出力されることになる。この出力電流IR+Irrにより、放電開始電流ICによって極間に形成された導電路が維持される。
この後、放電加工電流ISは、上記実施の形態1と同様にして、電極Eと被加工物Wの極間に流れるが、放電加工電流ISが極間に現れるまでの遅れ時間は、通常400ns程度であり、放電開始電流ICのコンデンサ放電のパルス幅は350ns程度である。この場合、極間電流が途切れてしまう可能性のある期間が50ns程度存在する。
しかしながら、ダイオードD5,D6の逆回復電流Irrが発生する時間である逆回復時間trrが100ns程度以上あるので、放電開始電流ICが出力された後、放電加工電流ISが現れるまでの遅れ時間の期間中、逆回復電流Irrにより、極間電流が途切れることなく、極間に形成された導電路を維持することができる。
以上で明らかなように、この実施の形態3によれば、上記実施の形態1と同様の効果を奏する他、ダイオードD5,D6の逆回復電流Irrによって、更に予備放電電流を強化することができる。また、従来例のように、スイッチング素子を備えている電源装置を追加することなく、簡単な受動素子であるダイオード等を追加するだけで構成できるため、簡単かつ安価に装置を構築することができる効果を奏する。
なお、この実施の形態3では、2つのダイオードD5,D6を用いてダイオードD5,D6の逆回復電流Irrを発生させるものについて示したが、これに限るものではなく、3つ以上のダイオードを並列、あるいは、直列に接続して逆回復電流Irrを発生させるようにしてもよい。
また、この実施の形態3では、抵抗器R5,R6とダイオードD5,D6をそれぞれ直列に接続しているが、ダイオードD5,D6の代わりにFETを抵抗器R5,R6と直列に接続し、そのFETの内部に存在する既成ダイオードが、ダイオードD5,D6の役割を担うようにしてもよい。
実施の形態4.
上記実施の形態1では、発振制御回路32が放電検出回路31から発生される指令に応じてスイッチング回路1,10のスイッチング素子をオン/オフを制御するためのパルス信号を出力するものについて示している。
しかし、カラ放電検出手段を構成する放電検出回路31がスイッチング回路10から放電加工電流ISが供給される前に、スイッチング回路1から供給されている予備放電電流が途切れると、カラ放電の検出信号を出力し、供給中止手段を構成する発振制御回路32が放電検出回路31からカラ放電の検出信号を受けると、スイッチング回路10による放電加工電流ISの供給を中止させるようにしてもよい。
図6はこの発明の実施の形態4による放電加工装置の駆動制御系の処理内容を示すフローチャートであり、図7は各種の信号波形を示す説明図である。図7において、Vweは極間電圧の波形、Iweは極間電流の波形、Vken+及びVken−は放電検出回路31の出力波形を示している。
この実施の形態4では、カラ放電の発生を検出すると、放電加工電流ISの供給を中止する形態について説明する。
駆動制御系のドライブ回路33が発振制御回路32により生成されたパルス信号にしたがってスイッチング素子S2,S3をオンにして、スイッチング素子S1,S4をオフすることにより、電極Eと被加工物Wの極間にパルス電圧を印加する。
このとき、タイミングAで、極間電圧が放電検出レベルを上回り、放電検出回路31の出力Vken+がHレベルになる。放電を開始したタイミングBでは、放電によって極間電圧が放電検出レベルを下回るため、放電検出回路31の出力Vken+がLレベルになる。
駆動制御系の発振制御回路32は、タイミングBで放電検出回路31から大電流の出力指令を受けると、ドライブ回路34を介して、スイッチング回路10のスイッチング素子S11,S12をオンにすることにより、タイミングCから極間に放電加工電流ISが流れ始める。このとき、放電検出したタイミングBから放電加工電流ISが流れ始めるタイミングCまでに数百ns程度の遅れが存在することは上述した通りである。
次に、駆動制御系の発振制御回路32がタイミングDで、スイッチング素子S11,S12をオフすると、放電加工電流IS(極間電流Iwe)が還流を開始し、タイミングEで放電加工電流ISが途絶える。
次に、駆動制御系の発振制御回路32がスイッチング回路1のスイッチング素子S1,S4をオンして、スイッチング素子S2,S3をオフにすると、逆方向にパルス電圧が印加され、極間電圧が逆側の放電検出レベルを上回るタイミングFで放電検出回路31の出力Vken−がHレベルになる。
タイミングGで駆動制御系の放電検出回路31が放電を検出し、発振制御回路32がスイッチング回路10のスイッチング素子S11,S12をオンにすることにより、タイミングHから極間に放電加工電流ISが流れる。
次に、駆動制御系の発振制御回路32が任意のタイミングIでスイッチング回路10のスイッチング素子S11,S12をオフすることにより、放電加工電流ISが回生して、タイミングJで放電加工電流ISが停止する。
以降同様の動作を繰り返して被加工物Wの加工を行うが、次のサイクルでは、カラ放電が発生するものとして説明を継続する。
タイミングLは、タイミングBと同様に放電を検出するタイミングであり、これをトリガにして、駆動制御系の発振制御回路32がスイッチング回路10のスイッチング素子S11,S12をオンするように動作するが、カラ放電が発生する場合には、放電加工電流ISが実際に流れ出す前に予備放電電流が途切れることになる(タイミングMを参照)。
この場合、極間電圧Vweが浮遊インダクタンスL1,L2によりサージパルスとして跳ね上がる。仮に浮遊インダクタンスL1,L2が接続されていない場合でも、直流電源V1の電圧値まで上昇する。
このため、放電検出レベルを再度上回れば、放電検出回路31の出力Vken+が反応してHレベルになる。アーク放電が持続していないカラ放電状態のとき、タイミングNで駆動制御系の発振制御回路32がスイッチング回路10のスイッチング素子S11,S12をオンすると、スイッチング回路10の直流電源V11の電圧が直接極間に印加されることになる。
このときの直流電源V11の電圧値は、比較的高電圧であり、少なくとも直流電源V1よりも高いため、マイナス側の放電検出レベルを上回り、放電検出回路31の出力Vken−が反応してHレベルになる。
この状態のとき、タイミングOで放電が開始されれば、放電加工電流ISの供給が始まるが、スイッチング回路10のスイッチング素子S11,S12のオン時間が一定である場合、カラ放電が発生している時間分だけ、放電加工電流ISが流れる時間が短くなる。
上述したように、カラ放電の検出は、(1)予備放電により一度放電検出レベルを下回ったVken+がカラ放電により再度、放電検出レベルを上回った状態、(2)放電加工電流ISが流れるべきタイミングでマイナス側の放電検出レベルを上回った状態、のいずれかを検出すればよい。もちろん、カラ放電検出は放電検出回路31を用いているが、それぞれカラ放電検出器を別途設け、最適電圧となるよう調整すれば更によい。
そこで、駆動制御系の発振制御回路32は、スイッチング回路10のスイッチング素子S11,S12をオンしているとき(ステップST1,ST2)、上記のようにして、放電検出回路31がカラ放電の発生を検出すると、即ち、放電検出回路31の出力Vken+がLレベルからHレベルに遷移(ステップST3)、あるいは、放電検出回路31の出力Vken−がLレベルからHレベルに遷移すると(ステップST5)、スイッチング回路10のスイッチング素子S11,S12をオフにする(ステップST4,ST6)。ただし、放電検出回路31がカラ放電の発生を検出しなければ、スイッチング回路10のスイッチング素子S11,S12のオンを維持する(ステップST7)。
このように、カラ放電の発生を検出すると、スイッチング回路10のスイッチング素子S11,S12をオフにすると、カラ放電(異常放電)によるワイヤダメージを最小限に留めることができるため、ワイヤ断線などを回避して、不安定な加工を避けることができる効果を奏する。
また、図6に示すように、仮に最初の放電検出回路31の出力Vken+でカラ放電が検出できなかった場合でも、次の放電検出回路31の出力Vken−でカラ放電を検出することができるため、より正確に対カラ放電制御を行うことができる。
ただし、制御の簡略化を図るため、放電検出回路31の出力Vken+のみ、あるいは放電検出回路31の出力Vken−のみを利用してもよい。あるいは、両方の検出器に同時に反応した場合(Vken+がL→Hで、かつ、Vken−がL→H)のときにスイッチング素子S11,S12を停止させるようにしてもよい。
カラ放電を誤検出(カラ放電でないにもかかわらずカラ放電と判断して、加工エネルギーをさげてしまう)が多く発生する場合は、このようなロジックを使用することにより、加工エネルギーを不用意に落とす不具合の発生を防止することができる。
また、カラ放電の発生タイミングにおいて、加工エネルギー(放電加工電流IS)の縮小以外の何らかの制御を行う場合は、メインON信号と、Vken+又はVken−のうちの少なくとも一方の信号との論理積を求め、その論理結果をカラ放電発生信号として利用するようにしてもよい。
この実施の形態4では、図7のタイミングAからタイミングFの一連の動作中にカラ放電が発生する場合について説明したが、予備放電パルスの極性が反転したタイミングFからタイミングJであっても同様の検出ロジック(Vken−とVken+の役割も反転する)でカラ放電を検出して、対カラ放電制御を行うことができる。
実施の形態5.
上記実施の形態1〜4では、特に言及していないが、カラ放電が発生するタイミングの一つに予備放電パルスの切り替え時がある。
通常、予備放電パルスが印加された後、放電検出を待ってスイッチング回路10が放電加工電流ISを供給するが、一定時間経過しても、放電が検出されない場合は、電蝕の発生を防止するために予備放電パルスの極性を反転させることがある。
このとき、駆動制御系の発振制御回路32がスイッチング回路1のスイッチング素子S1,S4をオンすると同時に、スイッチング素子S2,S3をオフすると(逆に、スイッチング素子S2,S3をオンすると同時に、スイッチング素子S1,S4をオフする)、スイッチング素子S1,S2,S3,S4に対するパルス信号が同時にLレベルになるタイミングが存在しない。
このため、スイッチング素子S1,S2,S3,S4の切り替えタイミング時に、ちょうど放電が発生すると、放電維持電流IRが十分に流れないことにより、カラ放電が発生することがある。
そこで、この実施の形態5では、スイッチング回路1が電極Eと被加工物Wの極間に印加しているパルス電圧の極性を反転させる場合、一旦、そのパルス電圧を略零電位にしてから極性を反転させるようにしている。
具体的には次の通りである。
駆動制御系の発振制御回路32がスイッチング回路1のスイッチング素子S1,S2,S3,S4を独立して制御可能な場合は、図8(a)に示すように、スイッチング素子S1をオンからオフ、スイッチング素子S2をオフからオン(スイッチング素子S4はオン、スイッチング素子S3はオフを維持する)とすることで、被加工物Wと電極Eを同電位とすることができる。
その後、スイッチング素子S3をオン、スイッチング素子S4をオフにすることで、予備放電パルスの極性を切り替えるようにする。このように、還流時間を設けることで極間Vweが一時的にGNDレベルとなり、予備放電パルスの極性切り替えタイミングにゼロ期間を作ることができる。
一方、制御信号の簡略化を図るために、スイッチング素子S1,S4及びスイッチング素子S2,S3が同期して動作するような場合は、図8(b)のような動作とする。
即ち、タイミングAで予備放電パルスの極性が切り替わり、スイッチング素子S1,S4がオンからオフになり、スイッチング素子S2,S3がオフからオンになる。
その後、数十〜数百ns後のタイミングBで、すべてのスイッチング素子を一度オフにする。この短い時間は、浮遊容量C1に蓄積されていた電荷が反転して逆充電されない時間であり、極間電圧Vweが略ゼロ電位となる。
その後、タイミングCで、再度スイッチング素子S2,S3をオンすることにより、予備放電パルスの極性が反転する。逆側に極性を反転させる場合も上記と同様の動作を繰り返すことにより行う。
このような動作を行うことにより、極間Vweが約GNDレベルとなり、予備放電パルスの極性切り替えタイミングに略ゼロ期間を作ることができるため、カラ放電の発生を防止することができる効果を奏する。
例えば、上記実施の形態1のように極間と並列に抵抗器R3を設ける場合は、すべてのスイッチング素子をオフするタイミングを設けるだけでも、CR時定数によりゼロ電位期間を設けることができるし、上記動作と組み合わせるようにしてもよい。
この実施の形態5では、カラ放電が発生する可能性の高い期間は予備放電パルスを印加せず、極間を略ゼロ電位に制御するものについて示している。しかし、上記実施の形態1のように、通常通りに予備放電パルスを印加する場合においても、上記の極性切り替えタイミングで放電検出しても、スイッチング回路10から放電加工電流ISを流さないような制御を設定してもよい。即ち、予備放電は発生するが、これを受けて放電加工電流ISを供給するためのパルス電圧を印加しないようにすることで、極間に高電位が発生(カラ放電が発生)することもない。
この発明の実施の形態1による放電加工装置を示す構成図である。 この発明の実施の形態1による放電加工装置の駆動制御系を示す構成図である。 この発明の実施の形態2による放電加工装置を示す構成図である。 この発明の実施の形態3による放電加工装置を示す構成図である。 各種の信号波形を示す説明図である。 この発明の実施の形態4による放電加工装置の駆動制御系の処理内容を示すフローチャートである。 各種の信号波形を示す説明図である。 スイッチング素子S1,S2,S3,S4のオン/オフ状態を示す説明図である。
符号の説明
1 スイッチング回路(第1のスイッチング回路)、10 スイッチング回路(第2のスイッチング回路)、21 電圧クランプ回路、22 電圧クランプ回路、31 放電検出回路(カラ放電検出手段)、32 発振制御回路(供給中止手段)、33 ドライブ回路、34 ドライブ回路、E 電極、W 被加工物、C1 浮遊容量、C5 コンデンサ、C6 コンデンサ、D5 ダイオード、D6 ダイオード、D11,D12 ダイオード、L1,L11 浮遊インダクタンス、L2,L12 浮遊インダクタンス、R1 抵抗器、R3 抵抗器(電圧クランプ素子)、R4 抵抗器(電圧クランプ素子)、R5 抵抗器(電圧クランプ素子)、R6 抵抗器(電圧クランプ素子)、S1,S2,S3,S4 スイッチング素子、S11,S12 スイッチング素子、V1 直流電源、V11 直流電源、Z1 ツェナーダイオード(電圧クランプ素子)。

Claims (3)

  1. 電極と被加工物の極間に予備放電パルスを印加する第1のスイッチング回路と、
    前記第1のスイッチング回路と並列に接続され、前記電極と前記被加工物の極間に放電加工電流を供給する第2のスイッチング回路とを備え、
    前記予備放電パルス印加時に前記電極と前記被加工物との間の極間電圧の絶対値が所定の放電検出レベルを下回ったことを検知して、前記第2のスイッチング回路の動作を開始し、
    前記予備放電パルス印加時に前記極間電圧の絶対値が前記所定の放電検出レベルを下回った後、
    再度、前記極間電圧の絶対値が前記所定の放電検出レベルを上回ったことを検知して、前記第2のスイッチング回路の動作を停止することを特徴とする放電加工装置。
  2. 電極と被加工物の極間に予備放電パルスを印加する第1のスイッチング回路と、
    前記第1のスイッチング回路と並列に接続され、前記電極と前記被加工物の極間に前記予備放電パルスの極性とは反対極性であって、放電加工電流を供給するための第2のスイッチング回路とを備え、
    前記予備放電パルス印加時に前記電極と前記被加工物との間の極間電圧が第1の放電検出レベルを下回ったことを検知して、前記第2のスイッチング回路の動作を開始し、
    前記予備放電パルス印加時に前記極間電圧が前記第1の放電検出レベルを下回った後、再度、前記極間電圧が前記第1の放電検出レベルを上回ったことを検知して、前記第2のスイッチング回路の動作を停止することを特徴とする放電加工装置。
  3. 電極と被加工物の極間に予備放電パルスを印加する第1のスイッチング回路と、
    前記第1のスイッチング回路と並列に接続され、前記電極と前記被加工物の極間に前記予備放電パルスの極性とは反対極性であって、放電加工電流を供給するための第2のスイッチング回路とを備え、
    前記予備放電パルス印加時に前記極間電圧が第1の放電検出レベルを下回った後、前記極間電圧が第1の放電検出レベルを上回ったことを検知するとともに、
    前記第2のスイッチング回路動作中に前記極間電圧が前記第1の放電検出レベルとは異なる第2の放電検出レベルを上回ったことを検知して前記第2のスイッチング回路の動作を停止することを特徴とする放電加工装置。
JP2008303634A 2008-11-28 2008-11-28 放電加工装置 Expired - Fee Related JP5015123B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008303634A JP5015123B2 (ja) 2008-11-28 2008-11-28 放電加工装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008303634A JP5015123B2 (ja) 2008-11-28 2008-11-28 放電加工装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2004120617A Division JP2005297164A (ja) 2004-04-15 2004-04-15 放電加工装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2011207314A Division JP5372095B2 (ja) 2011-09-22 2011-09-22 放電加工装置

Publications (2)

Publication Number Publication Date
JP2009066756A JP2009066756A (ja) 2009-04-02
JP5015123B2 true JP5015123B2 (ja) 2012-08-29

Family

ID=40603547

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008303634A Expired - Fee Related JP5015123B2 (ja) 2008-11-28 2008-11-28 放電加工装置

Country Status (1)

Country Link
JP (1) JP5015123B2 (ja)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH058121A (ja) * 1991-07-05 1993-01-19 Fanuc Ltd 放電加工装置
DE10084697B4 (de) * 2000-05-15 2005-12-08 Mitsubishi Denki K.K. Einrichtung zur Bearbeitung mit elektrischer Entladung
JP4042485B2 (ja) * 2002-07-16 2008-02-06 三菱電機株式会社 放電加工方法

Also Published As

Publication number Publication date
JP2009066756A (ja) 2009-04-02

Similar Documents

Publication Publication Date Title
JP5264788B2 (ja) 放電加工装置
US8168914B2 (en) Electric-discharge-machining power supply apparatus and electric discharge machining method
EP1806197B1 (en) Electric discharge machining power supply apparatus, and small-hole drilling electric discharge machining
JP4509457B2 (ja) 放電加工用電源装置
JP5220036B2 (ja) 放電加工装置
JP5372095B2 (ja) 放電加工装置
JP3917157B2 (ja) 放電加工用電源装置
EP3566805B1 (en) Machining power supply device for electric discharge machine
JP5409963B1 (ja) 放電加工装置
JP5015123B2 (ja) 放電加工装置
US9126277B2 (en) Power supply device for wire electric discharge machine capable of suppressing wire electrode consumption
US7175752B2 (en) Method and apparatus for electrochemical machining
JP2005297164A (ja) 放電加工装置
JP5013392B2 (ja) ワイヤ放電加工機の加工電源装置
JP2003205426A (ja) 放電加工機用電源
JP6165210B2 (ja) ワイヤ放電加工装置の加工電源装置
JP4437612B2 (ja) 放電加工装置
KR102057827B1 (ko) 와이어 방전 가공기 및 가공 방법
JP5492009B2 (ja) 負荷制御装置
CN1513633A (zh) 用于放电装置的电源设备
JP2000061732A (ja) 放電加工装置
JP3557908B2 (ja) 放電加工装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101202

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110726

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110922

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120529

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120606

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150615

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5015123

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees