JP5010471B2 - データ処理システム - Google Patents

Description

本発明はデータ処理システムに関するものである。

周辺装置相互接続（ＰＣＩ）通信母線を利用しているコンピュータ・システムは中央処理装置（ＣＰＵ）を持ち、該ＣＰＵは、二重の機能を遂行する、すなわち、（１）様々な非通信ソフトウエア・プログラムのための数学的計算を遂行し、且つ（２）ＰＣＩ母線に結合された様々な装置の間での１つ以上のＰＣＩ母線による通信を仲裁し又は許可するためのホスト機能を遂行する。しかしながら、このアーキテクチャによる欠点は、ＣＰＵが動作可能でないとき、ＣＰＵがホストのタスクを遂行できず、従って、ＰＣＩ母線に結合された様々な装置の間での通信が全く行えないことである。
米国特許第６５６０７１２号 欧州特許出願公開第０７１０９１３号

このため、ＰＣＩ母線に結合された１つ以上のＣＰＵがもはや動作可能でない場合でも、ＰＣＩ母線を介しての通信を可能にするシステムが要望されている。

模範的な一実施形態によるデータ処理システムが提供される。このデータ処理システムは、第１のＰＣＩ通信母線に動作可能に結合された第１のホスト装置を含み、該第１のホスト装置は実質的に第１のＰＣＩ通信母線を介しての通信の容易化に関連したタスクを遂行するだけである。データ処理システムは更に、第１のＰＣＩ通信母線に動作可能に結合された第１の処理装置を含む。最後に、データ処理システムは、共に第１のＰＣＩ通信母線に動作可能に結合された第２及び第３の装置を含む。第２の装置は、第１のＰＣＩ通信母線を介して第１のメッセージを送信するために第１のホスト装置からの許可を要求するように構成されており、また第２の装置は、第１の処理装置が動作可能でない場合でも、第１のホスト装置から許可を受けたとき第１のメッセージを第３の装置へ送信するようになっている。

また、別の模範的な実施形態に従ったデータ処理システムが提供される。このデータ処理システムは、第１のＰＣＩ通信母線を介しての通信の容易化に関連したタスクを遂行するだけのために第１のＰＣＩ通信母線に動作可能に結合された第１のホスト装置手段を含む。データ処理システムは更に、計算（演算）タスクを遂行するために第１のＰＣＩ通信母線に動作可能に結合された第１の処理装置手段を含む。データ処理システムは更に、互いと通信するために共に第１のＰＣＩ通信母線に動作可能に結合された第２及び第３の装置手段を含む。第２の装置手段は、第１のＰＣＩ通信母線を介して第１のメッセージを送信するために第１のホスト装置手段からの許可を要求するように構成されており、また第２の装置手段は、たとえ第１の処理装置手段が動作可能でない場合でも、第１のホスト装置手段から許可を受けたとき第１のメッセージを第３の装置手段へ送信するようになっている。

更に、別の模範的な実施形態に従ったデータ処理システムが提供される。このデータ処理システムは、第１のホスト装置と、第１のＰＣＩ通信母線と、第１、第２及び第３の電気コネクタとを持つ第１のバックプレーンを含む。第１のホスト装置は第１のＰＣＩ通信母線に動作可能に結合される。第１のＰＣＩ通信母線は第１、第２及び第３の電気コネクタに動作可能に結合されており、第１のホスト装置は第１のＰＣＩ通信母線を介しての通信の容易化に関連したタスクを遂行するだけである。データ処理システムは更に、第１の電気コネクタを介して第１のＰＣＩ通信母線に動作可能に結合された第１の処理装置を含む。データ処理システムは更に、第２及び第３の電気コネクタを介して第１のＰＣＩ通信母線にそれぞれ動作可能に結合された第２及び第３の装置を含む。第２の装置は、第１のＰＣＩ通信母線を介して第１のメッセージを送信するために第１のホスト装置からの許可を要求するように構成されており、また第２の装置は、たとえ第１の処理装置が動作可能でない場合でも、第１のホスト装置から許可を受けたとき第１のメッセージを第３の装置へ送信するようになっている。

別の模範的な実施形態に従ってデータ処理システムを制御するための方法が提供される。データ処理システムは、第１のＰＣＩ通信母線に動作可能に結合されていて、第１のＰＣＩ通信母線を介しての通信の容易化に関連したタスクを遂行するだけである第１のホスト装置と、第１のＰＣＩ通信母線に動作可能に結合された第１の処理装置と、共に第１のＰＣＩ通信母線に動作可能に結合された第２及び第３の装置とを持つ。本方法は、第１のＰＣＩ通信母線を介して第１のメッセージを送信するための許可を要求する許可要求信号を、第２の装置から第１のホスト装置へ送る段階を含む。本方法は更に、第２の装置が第１のホスト装置から許可を受けたとき、たとえ第１の処理装置が動作可能でない場合でも第２の装置から第３の装置へ第１のメッセージを送信する段階を含む。

別の模範的な実施形態に従った製造物品が提供される。この製造物品はコンピュータ記憶媒体を含み、コンピュータ記憶媒体はデータ処理システムを制御するためにその中に符号化されたコンピュータ・プログラムを持つ。データ処理システムは、第１のＰＣＩ通信母線に動作可能に結合されていて、第１のＰＣＩ通信母線を介しての通信の容易化に関連したタスクを遂行するだけである第１のホスト装置と、第１のＰＣＩ通信母線に動作可能に結合された第１の処理装置と、共に第１のＰＣＩ通信母線に動作可能に結合された第２及び第３の装置とを持つ。コンピュータ記憶媒体は、第１のＰＣＩ通信母線を介して第１のメッセージを送信するための許可を要求する許可要求信号を、第２の装置から第１のホスト装置へ送るためのコードを含む。コンピュータ記憶媒体は更に、第２の装置が第１のホスト装置から許可を受けたとき、第１の処理装置が動作可能でない場合でも第２の装置から第３の装置へ第１のメッセージを送信するためのコードを含む。

図１を参照して説明すると、模範的な一実施形態に従ってＰＣＩ装置間のデータ通信を制御するためのデータ処理システム１０が提供される。データ処理システム１０は、ＰＣＩホスト装置１２と、ＰＣＩ通信母線１４と、電気コネクタ１６，１８，２０，２２，２４と、バックプレーン２６と、モデム２８と、ＣＰＵ３０と、メモリ装置３２と、ＣＰＵ３４と、ビデオ表示装置３６とを含む。本書ではＣＰＵ又は処理装置は、計算タスクを遂行することのできる任意の装置として定義される。電気コネクタもまた、当業者に電気スロットと呼ばれている。例えば、電気コネクタ１６はＰＣＩ母線上の「スロット１」と普通呼ばれている。

バックプレーン２６は、ＰＣＩホスト装置１２と、ＰＣＩ母線１４と、電気コネクタ１６，１８，２０，２２，２４とが取り付けられる基板を有する。ＰＣＩホスト装置１２は、ＰＣＩ通信母線１４を介しての通信の容易化に関連したタスクを実質的に遂行するだけのために設けられる。ＰＣＩホスト装置１２は、母線１４を介して通信する装置の各々について独自のアドレス範囲を割り当てる。更に、ＰＣＩホスト装置１２は、母線１４を介して通信する装置の各々の中にＰＣＩインターフェースを構成して、それらのＰＣＩインターフェースを作動する。更に、ＰＣＩホスト装置１２は、母線１４上で一度に通信するための許可を、母線１４に結合された装置の１つのみに与える。母線１４で通信するために、母線１４に動作可能に結合された装置が、ＰＣＩホスト装置１２へ許可要求信号を送る。その後、ＰＣＩホスト装置１２は、母線１４を介してメッセージを送信することを要求側の装置に許可する許可容認信号を該要求側の装置へ送信することができる。ＰＣＩ通信母線は、ＰＣＩ２．０、ＰＣＩ２．１、ＰＣＩ２．２、ＰＣＩ２．３、及びそれらの任意の等価物の内の１つを有する。代替実施形態では、ＰＣＩ通信母線は、ＰＣＩ−Ｘ母線、コンパクトＰＣＩ母線、ＰＣＩエクスプレス母線、及びそれらの任意の等価物の内の１つを有する。更に、別の代替実施形態では、ＰＣＩ通信母線は任意の他のタイプの並列通信母線又は直列通信母線と置き換えることができる。

ＰＣＩホスト装置１２は母線１４に及び電気コネクタ１６，１８，２０，２２，２４に電気接続される。電気コネクタ１６，１８，２０，２２，２４はまた母線１４に電気接続される。

データ処理システム１０の残りの装置は電気コネクタを介してＰＣＩ通信母線１４に電気的に結合される。具体的に述べると、モデム２８、ＣＰＵ３０、メモリ装置３２、ＣＰＵ３４及びビデオ表示装置３６が電気コネクタ１６，１８，２０，２２，２４にそれぞれ電気的に結合される。

システム１０の重要な利点は、たとえＣＰＵ３０，３４の内の１つが動作可能でなくても、ＰＣＩ通信母線１４を介して装置間の通信を行うことができることである。例えば、ＣＰＵ３０は、ＣＰＵ３４が動作可能でなくても、母線１４を介してメモリ装置３２と通信を行うことができる。

ここで図４を参照して、データ処理システム１０内でデータを送信するための方法を説明する。システム１０の動作を説明するためにＣＰＵ３０とメモリ装置３２との間の通信を利用するが、たとえＣＰＵ３０，３４の内の１つが動作可能でなくても、母線１４上の任意の２つの装置が母線１４を介して互いと通信することができることに留意されたい。

段階１９０で、ＰＣＩホスト装置１２が、ＰＣＩ通信母線１４に動作可能に結合されているＣＰＵ３０、ＣＰＵ３４、モデム２８、メモリ装置３２及びビデオ表示装置３６の内の各々に対するＰＣＩインターフェースを構成して作動するための独自のアドレス範囲を割り当てる。

段階１９２で、ＣＰＵ３０が、メモリ装置３２と通信するための許可を得るために、許可要求信号をＰＣＩホスト装置１２へ送る。

段階１９４で、ＰＣＩホスト装置１２が許可容認信号をＣＰＵ３０へ送る。

段階１９６で、ＣＰＵ３０は、たとえＣＰＵ３４が動作可能でなくても、許可容認信号を受け取ったときにＰＣＩ通信母線１４を介してメモリ装置３２へメッセージを送信する。

次に図２について説明すると、別の模範的な実施形態に従ってＰＣＩ装置間のデータ通信を制御するためのデータ処理システム４８が示されている。データ処理システム４８は、サブシステム４９と、サブシステム５０と、ＰＣＩ−ＰＣＩブリッジ７６とを含む。

サブシステム４９は、ＰＣＩ母線５２と、電気コネクタ５４，５６，５８，６０，６２と、バックプレーン６４と、ＰＣＩホスト装置６６と、メモリ装置６８と、ＣＰＵ７０と、ＣＰＵ７２と、メモリ装置７４とを含む。バックプレーン６４は、ＰＣＩ母線５２及び電気コネクタ５４，５６，５８，６０，６２が取り付けられる基板を有する。バックプレーン６４と前に述べたバックプレーン２６との主な差異は、ＰＣＩホスト装置がバックプレーン６４の基板に直接取り付けられていないことである。その代わりに、ＰＣＩホスト装置６６は電気コネクタ６０に電気的に結合される。ＰＣＩホスト装置６６は、ＰＣＩ通信母線５２を介して通信する装置の各々について独自のアドレス範囲を割り当てる。更に、ＰＣＩホスト装置６６は、母線５２を介して通信する装置の各々にＰＣＩインターフェースを構成し、且つそれらのＰＣＩインターフェースを作動する。更に、ＰＣＩホスト装置６６は、母線５２上で一度に通信するための許可を、母線５２に結合された装置の１つのみに与える。ＰＣＩホスト装置６６は母線５２に及び電気コネクタ５４，５６，５８，６０，６２に電気的に結合される。電気コネクタ５４，５６，５８，６０，６２はまた母線５２に電気的に結合される。

サブシステム４９の残りの装置は電気コネクタを介してＰＣＩ通信母線５２に電気的に結合される。具体的に述べると、メモリ装置６８、ＣＰＵ７０、ＣＰＵ７２及びメモリ装置７４が電気コネクタ５４，５６，５８，６２にそれぞれ電気的に結合される。

サブシステム５０は、ＰＣＩ母線７８と、電気コネクタ８０，８２，８４，８６，８８と、バックプレーン９０と、ＰＣＩホスト装置９２と、メモリ装置９４と、ＣＰＵ９６と、メモリ装置９８と、ＣＰＵ１００とを含む。バックプレーン９０は、ＰＣＩ母線７８及び電気コネクタ８０，８２，８４，８６，８８が取り付けられた基板を有する。ＰＣＩホスト装置９２はバックプレーン９０の基板に直接取り付けられていない。その代わりに、ＰＣＩホスト装置９２は電気コネクタ８４に電気的に結合される。

ＰＣＩホスト装置９２は、ＰＣＩ通信母線７８を介して通信する装置の各々について独自のアドレス範囲を割り当てる。更に、ＰＣＩホスト装置９２は、母線７８を介して通信する装置の各々にＰＣＩインターフェースを構成し、またそれらのＰＣＩインターフェースを作動する。更に、ＰＣＩホスト装置９２は、母線７８上で一度に通信するための許可を、母線７８に結合された装置の１つのみに与える。ＰＣＩホスト装置９２はＰＣＩ通信母線７８に及び電気コネクタ８０，８２，８４，８６，８８に電気的に結合される。電気コネクタ８０，８２，８４，８６，８８はまた母線７８に電気的に結合される。

サブシステム５０の残りの装置は電気コネクタを介してＰＣＩ通信母線７８に電気的に結合される。具体的に述べると、メモリ装置９４、ＣＰＵ９６、メモリ装置９８及びＣＰＵ１００が電気コネクタ８０，８２，８６，８８にそれぞれ電気的に結合される。

データ処理システム４８は更に、サブシステム４９及び５０の間に動作可能に結合されたＰＣＩ−ＰＣＩブリッジ７６を含む。具体的に述べると、ブリッジ７６はＰＣＩ通信母線５２とＰＣＩ通信母線７８との間に電気的に結合される。当業者に認識されるように、ブリッジ７６は複数の既知の結合構成の内の１つを使用して母線５２及び７８に動作可能に結合することができる。ブリッジ７６は、母線５２上の装置を、母線７８に動作可能に結合された装置と通信させ、またその逆に通信させることを可能にする。

データ処理システム４８の利点は、母線５２に結合された装置が、たとえそれに結合された１つ以上のＣＰＵが動作可能でない場合でも、互いと通信できることである。例えば、ＰＣＩホスト装置６６は、たとえＣＰＵ７０が動作可能でない場合でも、母線５２を介してＣＰＵ７２と装置６８及び７４との間で通信を行わせることができる。同様に、母線７８に動作可能に結合された装置は、たとえそれに結合された１つ以上のＣＰＵが動作可能でない場合でも、互いと通信できる。例えば、ＰＣＩホスト装置９２は、たとえＣＰＵ９６が動作可能でない場合でも、母線７８を介してＣＰＵ１００とメモリ装置９４との間で通信を行わせることができる。

データ処理システム４８の更なる利点は、たとえ母線５２及び７８のいずれかの上の１つ以上のＣＰＵが動作可能でない場合でも、母線５２に結合された装置が、母線７８に結合された装置と通信することができることである。例えば、母線５２上のＣＰＵ７０は、たとえＣＰＵ７２、ＣＰＵ９６及びＣＰＵ１００が動作可能ではない場合でも、ブリッジ７６を介して母線７８上のメモリ装置９８と通信することができる。

データ処理システム４８の更なる利点は、ＰＣＩホスト装置６６が動作できなくなった場合にＰＣＩホスト装置６６を容易に交換できることである。具体的に述べると、ＰＣＩホスト装置６６は電気コネクタ６０から取り外すことができ、また新しいＰＣＩホスト装置を電気コネクタ６０に挿入することができる。

次に図３について説明すると、別の模範的な実施形態に従ってＰＣＩ装置間のデータ通信を制御するためのデータ処理システム１１９が示されている。データ処理システム１１９は、サブシステム１２０と、サブシステム１２１と、通信ネットワーク１７６とを含む。

サブシステム１２０は、ＰＣＩホスト装置１２２と、ＰＣＩ母線１２４と、電気コネクタ１２６，１２８，１３０，１３２，１３４と、バックプレーン１３５と、遠隔通信装置１３６と、メモリ装置１３８と、ＣＰＵ１４０と、メモリ装置１４２と、ＣＰＵ１４４とを含む。バックプレーン１３５は、ＰＣＩホスト装置１２２、ＰＣＩ通信母線１２４及び電気コネクタ１２６，１２８，１３０，１３２，１３４が取り付けられている基板を有する。ＰＣＩホスト装置１２２は、ＰＣＩ通信母線１２４を介して通信する装置の各々について独自のアドレス範囲を割り当てる。更に、ＰＣＩホスト装置１２２は、母線１２４を介して通信する装置の各々にＰＣＩインターフェースを構成し、且つそれらのＰＣＩインターフェースを作動する。更に、ＰＣＩホスト装置１２２は、母線１２４上で一度に通信するための許可を、母線１２４に結合された装置の１つのみに与える。

ＰＣＩホスト装置１２２はＰＣＩ通信母線１２４に及び電気コネクタ１２６，１２８，１３０，１３２，１３４に電気的に結合される。電気コネクタ１２６，１２８，１３０，１３２，１３４は母線１２４に電気的に結合される。

サブシステム１２０の残りの装置は、電気コネクタを介してＰＣＩ通信母線１２４に電気的に結合される。具体的に述べると、メモリ装置１３８、ＣＰＵ１４０、遠隔通信装置１３６、メモリ装置１４２及びＣＰＵ１４４が電気コネクタ１２６，１２８，１３０，１３２，１３４にそれぞれ電気的に結合される。

サブシステム１２１は、ＰＣＩホスト装置１５０と、ＰＣＩ母線１５２と、電気コネクタ１５４，１５６，１５８，１６０，１６２と、バックプレーン１６４と、ビデオ表示装置１６８と、ＣＰＵ１７０と、遠隔通信装置１６６と、メモリ装置１７２と、ＣＰＵ１７４とを含む。バックプレーン１６４は、ＰＣＩホスト装置１５０、ＰＣＩ通信母線１５２及び電気コネクタ１５４，１５６，１５８，１６０，１６２が取り付けられる基板を有する。ＰＣＩホスト装置１５０は、ＰＣＩ通信母線１５２を介して通信する装置の各々について独自のアドレス範囲を割り当てる。更に、ＰＣＩホスト装置１５０は、母線１５２を介して通信する装置の各々にＰＣＩインターフェースを構成し、且つそれらのＰＣＩインターフェースを作動する。更に、ＰＣＩホスト装置１５０は、母線１５２上で一度に通信するための許可を、母線１５２に結合された装置の１つのみに与える。ＰＣＩホスト装置１５０は母線１５２に及び電気コネクタ１５４，１５６，１５８，１６０，１６２に電気的に結合される。電気コネクタ１５４，１５６，１５８，１６０，１６２は母線１５２に電気的に結合される。

サブシステム１２１の残りの装置は電気コネクタを介してＰＣＩ通信母線１５２に電気的に結合される。具体的に述べると、ビデオ表示装置１６８、ＣＰＵ１７０、遠隔通信装置１６６、メモリ装置１７２及びＣＰＵ１７４が電気コネクタ１５４，１５６，１５８，１６０，１６２にそれぞれ電気的に結合される。

データ処理システム１１９は更に、サブシステム１２０及び１２１の間に動作可能に結合される通信ネットワーク１７６を含む。具体的に述べると、ネットワーク１７６は遠隔通信装置１３６と遠隔通信装置１６６との間に電気的に結合される。遠隔通信装置１３６，１６６及び通信ネットワーク１７６はＰＣＩ通信母線１２４上の装置をＰＣＩ通信母線１５２上の装置と通信させ、またその逆に通信させることを可能にする。

ここで図５及び図６を参照して、データ処理システム１１９内でデータを送信するための方法を説明する。システム１１９の動作を説明するためにＣＰＵ１４０とメモリ装置１７２との間の通信を利用するが、たとえＣＰＵ１４０、１４４、１７０及び１７４の内の１つ以上が動作可能でなくても、母線１２４及び１５２上の任意の２つの装置が互いと通信することができることに留意されたい。

段階２１０で、ＰＣＩホスト装置１２２は、ＰＣＩ通信母線１２４に動作可能に結合されているＣＰＵ１４０、ＣＰＵ１４４、遠隔通信装置１３６、メモリ装置１３８及びメモリ装置１４２について独自のアドレス範囲を割り当てる。更に、ＰＣＩホスト装置１２２は、ＣＰＵ１４０、ＣＰＵ１４４、遠隔通信装置１３６、メモリ装置１３８及びメモリ装置１４２の各々にＰＣＩインターフェースを構成し、且つそれらのＰＣＩインターフェースを作動する。

段階２１２で、ＰＣＩホスト装置１５０は、ＰＣＩ通信母線１５２に動作可能に結合されているＣＰＵ１７０、ＣＰＵ１７４、遠隔通信装置１６６、メモリ装置１７２及びビデオ表示装置１６８について独自のアドレス範囲を割り当てる。更に、ＰＣＩホスト装置１５０は、遠隔通信装置１６６、メモリ装置１７２及びビデオ表示装置１６８の各々にＰＣＩインターフェースを構成し、且つそれらのＰＣＩインターフェースを作動する。

段階２１４で、遠隔通信装置１３６が通信ネットワーク１７６を介して遠隔通信装置１６６と動作可能に通信する。

段階２１６で、ＣＰＵ１４０が、遠隔通信装置１３６と通信するための許可を得るために、ＰＣＩホスト装置１２２に許可要求信号を送る。

段階２１８で、ＰＣＩホスト装置１２２はＣＰＵ１４０へ許可容認信号を送る。

段階２２０で、ＣＰＵ１４０が、ＰＣＩ通信母線１５２に動作可能に結合されているメモリ装置１７２へ最終的に送信するための第１のメッセージを遠隔通信装置１３６へ送信する。

段階２２４で、遠隔通信装置１３６が、ＣＰＵ１４０から受け取った第１のメッセージを、通信ネットワーク１７６を介して遠隔通信装置１６６へ再送信する。

段階２２６で、遠隔通信装置１６６が、メモリ装置１７２と通信するための許可を得るために、ＰＣＩ通信母線１５２に動作可能に結合されたＰＣＩホスト装置１５０に許可要求信号を送る。

段階２２８で、ＰＣＩホスト装置１５０が遠隔通信装置１６６へ許可容認信号を送る。

段階２３０で、遠隔通信装置１６６は、たとえＣＰＵ１４４、ＣＰＵ１７０又はＣＰＵ１７４が動作可能でないときでも、遠隔通信装置１３６から受け取った第１のメッセージを、ＰＣＩ通信母線１５２を介してメモリ装置１７２へ再送信する。

データ処理システム１１９の利点は、たとえ母線１２４及び１５２母線のいずれかの上にある１つ以上のＣＰＵが動作可能でない場合でも、母線１２４に結合された装置が、母線１５２に結合された装置と通信することができることである。例えば、母線１２４上のＣＰＵ１４０は、たとえＣＰＵ１４４、ＣＰＵ１７０及びＣＰＵ１７４が動作可能でない場合でも、通信ネットワーク１７６を介して母線１５２上のメモリ装置１７２と通信することができる。

このように、データ処理システム１１９は、たとえ母線に結合されたＣＰＵが動作可能でない場合でも、１つ以上のＰＣＩ母線を介して通信を行うことができると云う技術的効果を提供する。

本発明を模範的な実施形態について説明したが、当業者には、本発明の範囲から逸脱することなく、様々な変更を為すことができ、且つ構成要素を等価物と置換することができることが理解されよう。その上、本発明の範囲から逸脱することなく、特定の状況に適合させるように本発明の教示に多数の修正をなすことができる。従って、本発明は、発明を実施するための開示した実施形態に制限されず、本発明は特許請求の範囲内に入る全ての実施形態を含むものである。更に、使用する第１、第２などの用語は重要性の順位を表しているのではなく、むしろ第１、第２などの用語は一要素を別の要素から区別するために使用しているものである。

模範的な実施形態によるデータ処理システムの略図である。 別の模範的な実施形態によるデータ処理システムの略図である。 更に別の模範的な実施形態によるデータ処理システムの略図である。 図１のデータ処理システムにおいて通信を制御するための方法の流れ図である。 図３のデータ処理システムにおいて通信を制御するための方法の流れ図である。 図３のデータ処理システムにおいて通信を制御するための方法の図５に続く流れ図である。

符号の説明

１０ データ処理システム
１４ ＰＣＩ通信母線
１６、１８、２０、２２、２４ 電気コネクタ
２６ バックプレーン
４８ データ処理システム
４９、５０ サブシステム
５２ ＰＣＩ通信母線
５４、５６、５８、６０、６２ 電気コネクタ
６４ バックプレーン
７８ ＰＣＩ通信母線
８０、８２、８４、８６、８８ 電気コネクタ
９０ バックプレーン
１１９ データ処理システム
１２０、１２１ サブシステム
１２４ ＰＣＩ母線
１２６、１２８、１３０、１３２、１３４ 電気コネクタ
１３５ バックプレーン
１５２ ＰＣＩ通信母線
１５４、１５６、１５８、１６０、１６２ 電気コネクタ
１６４ バックプレーン

Claims (10)

1. 第１のＰＣＩ通信母線に動作可能に結合された第１のホスト装置であって、実質的に前記第１のＰＣＩ通信母線を介しての通信の容易化に関連したタスクを遂行するだけである当該第１のホスト装置と、
   前記第１のＰＣＩ通信母線に動作可能に結合された第１のＣＰＵと、
   共に前記第１のＰＣＩ通信母線に動作可能に結合された第２のＣＰＵ及び第３のメモリ装置であって、前記第１及び第２のＣＰＵが、前記第１のＰＣＩ通信母線を介して第１のメッセージを送信するために前記第１のホスト装置からの許可の要求を前記第１のＰＣＩ通信母線を介して前記第１のホスト装置に送信するように構成されており、前記第１のホスト装置は、他のＣＰＵに前記第１のＰＣＩ通信母線を介して通信する許可が与えられていないとき、前記第１のメッセージを送信する許可を前記第１のＰＣＩ通信母線を介して前記第２のＣＰＵ及び前記第３のメモリ装置を含む前記に与えるように構成されており、また該任意の装置は、たとえ前記第１のＣＰＵが動作可能でない場合でも、前記第１のホスト装置から許可を受けたとき前記第１のメッセージを前記第３のメモリ装置を含む前記第１のＰＣＩ通信母線に接続された装置の内の前記第２のＣＰＵ及び前記任意の装置以外の装置へ送信するようになっている、当該第２及び第３の装置と、
   を有しているデータ処理システム。
2. 前記第１のＣＰＵは、たとえ前記第２のＣＰＵが動作可能でない場合でも、前記第１のホスト装置から許可を受けたとき第２のメッセージを前記第３のメモリ装置へ送信するようになっている、請求項１記載のデータ処理システム。
3. 前記第１のホスト装置はＰＣＩホスト装置を有しており、
   前記第１のホスト装置及び前記第１のＰＣＩ通信母線は第１のバックプレーン上に配置されており、
   前記データ処理システムは、前記第１のバックプレーンに結合されていると共に、更に前記第１のＰＣＩ通信母線に動作可能に結合されている第１の電気コネクタを含み、
   前記第１のＣＰＵは前記第１の電気コネクタを介して前記第１のＰＣＩ通信母線に電気接続されている、請求項１または２に記載のデータ処理システム。
4. 前記第１のホスト装置は、前記第１のＣＰＵ、前記第２のＣＰＵ及び前記第３のメモリ装置に第１、第２及び第３のアドレス範囲をそれぞれ割り当て、
   前記第１のホスト装置は、前記第１のメッセージを前記第３のメモリ装置へ送信する要求を前記第２のＣＰＵから受け取る、請求項１記載のデータ処理システム。
5. 前記データ処理システムは更に、第２のＰＣＩ通信母線に動作可能に結合された第２のホスト装置であって、第２のＰＣＩ通信母線を介しての通信の容易化に関連したタスクを遂行するだけである当該第２のホスト装置と、
   前記第２のＰＣＩ通信母線に動作可能に結合された第４のＣＰＵと、
   前記第１及び第２のＰＣＩ通信母線の間の通信を容易にするように動作可能である第１の通信装置とを有しており、
   前記第４のＣＰＵは、たとえ前記第１のＣＰＵが動作可能でない場合でも、前記第１の通信装置を介して前記第２のＣＰＵと通信する、請求項１記載のデータ処理システム。
6. 前記第２のホスト装置はＰＣＩホスト装置を有し、
   前記第２のホスト装置及び前記第２のＰＣＩ通信母線は第２のバックプレーン上に配置されており、
   更に、前記第２のバックプレーンに結合されていると共に、更に前記第２のＰＣＩ通信母線に動作可能に結合されている第２の電気コネクタを含み、
   前記第４のＣＰＵは前記第２の電気コネクタを介して前記第２のＰＣＩ通信母線に電気接続されており、
   前記データ処理システムは更に、前記第２のＰＣＩ通信母線に動作可能に結合されている第５の装置を有し、前記第５の装置は、たとえ前記第１のＰＣＩ通信母線に結合された前記第１のＣＰＵが動作可能でない場合でも、前記第２のＰＣＩ通信母線を介して前記第４のＣＰＵと通信する、請求項５記載のデータ処理システム。
7. 前記第１の通信装置が、ＰＣＩ−ＰＣＩブリッジ（７６）である、請求項５または６に記載のデータ処理システム。
8. 前記第１の通信装置が、ネットワーク（１７６）に電気的に結合された遠隔通信装置（１３６）である、請求項５または６に記載のデータ処理システム。
9. データ処理システムが、第１のＰＣＩ通信母線に動作可能に結合されていて、前記第１のＰＣＩ通信母線を介しての通信の容易化に関連したタスクを遂行するだけである第１のホスト装置と、前記第１のＰＣＩ通信母線に動作可能に結合された第１のＣＰＵと、共に前記第１のＰＣＩ通信母線に動作可能に結合された第２のＣＰＵ及び第３のメモリ装置とを有している場合において、データ処理システムを制御するための方法であって、
   前記第１のＰＣＩ通信母線を介して第１のメッセージを送信するための許可を要求する許可要求信号を、前記第２のＣＰＵから前記第１のホスト装置へ送る段階と、
   前記第１のホスト装置が、他のＣＰＵに前記第１のＰＣＩ通信母線を介して通信する許可を与えられていないとき、前記第１のホスト装置が、前記第１のメッセージを送信する許可を前記第１のＰＣＩ通信母線を介して前記第２のＣＰＵ及び前記第３のメモリ装置を含む前記第１のＰＣＩ通信母線に接続された装置の内の任意の装置に与える段階と、
   前記任意の装置が前記第１のホスト装置から許可を受けたとき、たとえ前記第１の処理ＣＰＵが動作可能でない場合でも前記任意の装置から前記第３のメモリ装置を含む前記第１のＰＣＩ通信母線に接続された装置の内の前記第２のＣＰＵ及び前記任意の装置以外の装置へ前記第１のメッセージを送信する段階と、
   を有している方法。
10. 前記第１のホスト装置はＰＣＩホスト装置を有しており、
    前記第１のホスト装置及び前記第１のＰＣＩ通信母線は第１のバックプレーン上に配置されており、
    前記第１のホスト装置が、前記第１のＣＰＵ、前記第２のＣＰＵ及び前記第３のメモリ装置に第１、第２及び第３のアドレス範囲をそれぞれ割り当てる段階を更に有している、請求項９記載の方法。

Images