JP5005685B2 - ジッターなしのクライアントクロックの復元 - Google Patents
ジッターなしのクライアントクロックの復元 Download PDFInfo
- Publication number
- JP5005685B2 JP5005685B2 JP2008519528A JP2008519528A JP5005685B2 JP 5005685 B2 JP5005685 B2 JP 5005685B2 JP 2008519528 A JP2008519528 A JP 2008519528A JP 2008519528 A JP2008519528 A JP 2008519528A JP 5005685 B2 JP5005685 B2 JP 5005685B2
- Authority
- JP
- Japan
- Prior art keywords
- phase
- frequency
- clock
- signal
- phase shifter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000010363 phase shift Effects 0.000 claims description 29
- 230000005540 biological transmission Effects 0.000 claims description 6
- 230000003287 optical effect Effects 0.000 claims description 3
- 238000012935 Averaging Methods 0.000 claims description 2
- 238000011084 recovery Methods 0.000 description 5
- 230000003247 decreasing effect Effects 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- 238000004891 communication Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000000284 extract Substances 0.000 description 2
- MXRPNYMMDLFYDL-YFKPBYRVSA-N AMCC Chemical compound CNC(=O)SC[C@@H](C(O)=O)NC(C)=O MXRPNYMMDLFYDL-YFKPBYRVSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 238000013507 mapping Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/07—Synchronising arrangements using pulse stuffing for systems with different or fluctuating information rates or bit rates
- H04J3/076—Bit and byte stuffing, e.g. SDH/PDH desynchronisers, bit-leaking
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
- H03L2207/12—Indirect frequency synthesis using a mixer in the phase-locked loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
- H03L7/185—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using a mixer in the loop
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
本発明は、位相ロックループ(「PLL」)システムに関連し、さらに特定すると、PLLシステムにおける特定のクロック信号の合成中にPLL出力におけるジッターを除去することに関連する。
現在、デジタル通信システムは、広く普及しており、これらの送信機/受信機のリンクまたはノードを1つ以上備えるネットワーク上で、情報源からクライアントに伝送されている多数のデータタイプのために、データルートを提供している。伝送されたデータをクライアント側で正確に再構成するためには、クライアントの信号クロックを再作成することが望ましい。これは、伝送リンクの情報源側で、ネットワークに供給された本来のデータクロックである。このようにして、タイムベースのデータは、クライアント側で保存され得る。例えば、音声サービスが送信されている場合、信号は、クライアント側でドロップアウトが発生しないように、抽出されたクライアント信号クロックを使用して、タイムベースの結合方式で接合し直すことができる。受信しているクライアント側で抽出したクライアント信号クロックを利用するデータタイプのその他の送信形式は、圧縮音声技術、ファクシミリ送信、デジタルビデオ通信、およびその他のサービスの品質に基づくデータタイプを含むが、これらに限定されない。
本発明は、クライアント信号クロックの復元を提供するためのシステム、装置、および方法を提供する。本発明は、入力基準クロックにおける突然の変化を補償するために、PLLシステムのフィードバックにおいて位相シフト要素を提供することによって、クロック信号内のジッターをさらに効果的に除去することができる。PLLシステムは、対応する調整カウント数に関係なく、クライアント信号クロックを抽出するので、さまざまなペイロードタイプに対応することができるように、柔軟なクロック復元を提供する。
本発明は、クライアントのクロック信号を復元するためのシステム、装置、および方法を提供する。本発明は、入力基準クロックにおける突然の変化を補償するために、PLLシステムのフィードバックにおいて位相シフト要素を提供することによって、クロック信号内のジッターをさらに効果的に除去することができる。PLLシステムは、対応する調整カウント数に関係なく、クライアントのクロック信号を抽出するので、さまざまなペイロードタイプに適応することができるように、柔軟なクロック復元を提供する。
クライアントデータのデジタルラッパーは、終端ノードの光学式リンクから、所与のキャリア周波数fcarrierで受信される。クライアント信号に関連付けられたタイミング情報は、キャリア周波数を増減して、調整カウント(justification count)、すなわちJCに関連付けられた部分を差し引くことにより、デジタルラッパーから抽出され得る。この概念は、以下のように数学的に表すことができる:
fcarrierはデジタルラッパーから抽出されたキャリア周波数、
Fbytesはデータフレーム内のバイト数、
Obytesはデータフレームにおけるその他のバイト数、
JCavgは平均調整カウントである。
Claims (7)
- 位相ロックループシステムであって、
複数のフレームのデータを受信するノードと、
該ノード内に設けられた位相周波数検出器であって、基準周波数を受信し、該基準周波数をフィードバック周波数と比較し、該比較に基づいてエラー信号を生成するように構成されている位相周波数検出器と、
該エラー信号を受信し、該エラー信号内に存在する閾値を超える周波数を除去し、周波数制御信号を出力するように構成されているフィルタと、
該周波数制御信号を受信し、該基準周波数と該フィードバック周波数との間の第一の位相オフセットを表す出力周波数信号を生成するように構成されている発振器と、
90度位相シフトを使用して同相クロックおよび直交位相クロックを生成するように構成されている位相シフタであって、該位相シフタは、該出力周波数信号を受信し、該複数のフレームのデータにわたる平均位相エラーに関連付けられた第二の位相オフセットに対して該出力周波数信号を調整するようにさらに構成されており、該位相シフタがペイロードのクロックレートのクロック周期よりも小さい最小の位相シフトステップを提供するように、該位相シフタがデジタルアナログ変換器を含む、位相シフタと
を備える、システム。 - 前記位相シフタは、前記出力周波数信号に対する位相シフトを決定するために平均された調整カウント値を受信する、請求項1に記載のシステム。
- 位相シフトが、FIFOの深さが好ましい範囲内に入るように調整され得るように、該FIFOの深さが前記位相シフタに提供される、請求項1に記載のシステム。
- 前記位相ロックループは、光学式長距離伝送システムのノード内に位置する、請求項1に記載のシステム。
- 前記発振器は電圧制御発振器である、請求項1に記載のシステム。
- 調整カウントを受信するための第一の入力と、FIFOの深さを受信するための第二の入力とを有する調整カウントフィルタであって、複数の調整カウント値を累積して、平均調整カウントを計算する調整カウントフィルタと、
該調整カウントフィルタおよび前記位相シフタに結合された位相シフトチック生成器であって、該平均調整カウントに関連付けられた複数の位相シフトイベントをフレーム内で配分する位相シフトチック生成器と
をさらに備える、請求項1に記載のシステム。 - 前記複数の位相シフトイベントは、前記複数のフレームのそれぞれのフレーム内に均一に配分される、請求項6に記載のシステム。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US69538305P | 2005-06-30 | 2005-06-30 | |
US60/695,383 | 2005-06-30 | ||
PCT/US2006/025213 WO2007005475A1 (en) | 2005-06-30 | 2006-06-27 | Recovery of client clock without jitter |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008545341A JP2008545341A (ja) | 2008-12-11 |
JP5005685B2 true JP5005685B2 (ja) | 2012-08-22 |
Family
ID=36972987
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008519528A Expired - Fee Related JP5005685B2 (ja) | 2005-06-30 | 2006-06-27 | ジッターなしのクライアントクロックの復元 |
Country Status (6)
Country | Link |
---|---|
US (1) | US7873133B2 (ja) |
EP (1) | EP1900100B1 (ja) |
JP (1) | JP5005685B2 (ja) |
CN (1) | CN101273528B (ja) |
CA (1) | CA2612431C (ja) |
WO (1) | WO2007005475A1 (ja) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1860808A1 (en) * | 2006-05-25 | 2007-11-28 | STMicroelectronics (Research & Development) Limited | Frame synchronization and clock recovery using preamble data that violates a bi-phase mark coding rule |
US7746972B1 (en) * | 2007-03-22 | 2010-06-29 | Cirrus Logic, Inc. | Numerically-controlled phase-lock loop with input timing reference-dependent ratio adjustment |
US7693365B2 (en) * | 2008-02-04 | 2010-04-06 | Infinera Corporation | Dispersion mapping of transmitted channels in a WDM system |
FR2939689B1 (fr) | 2008-12-15 | 2015-09-04 | Valagro Carbone Renouvelable | Procede d'extraction d'un compose mineur d'un corps gras, notamment d'une huile vegetale ou animale ou de leurs co-produits au moyen de terpene. |
US8081639B2 (en) * | 2009-01-27 | 2011-12-20 | Tellabs Operations, Inc. | Method and apparatus for supporting client data transport with timing transparency |
WO2010097111A1 (en) * | 2009-02-24 | 2010-09-02 | Telefonaktiebolaget Lm Ericsson (Publ) | Clock recovery in a communications network |
TWI424719B (zh) * | 2009-06-03 | 2014-01-21 | Realtek Semiconductor Corp | 載波重建裝置與方法 |
DE102010002800B4 (de) | 2010-03-12 | 2023-02-23 | Robert Bosch Gmbh | Radarsensor und Verfahren zum Betrieb eines Radarsensors |
US10447461B2 (en) * | 2015-12-01 | 2019-10-15 | Infineon Technologies Austria Ag | Accessing data via different clocks |
US11570400B2 (en) * | 2018-06-13 | 2023-01-31 | Analog Devices, Inc. | Systems and methods for asymmetric image splitter clock generation |
TWI691169B (zh) * | 2018-09-19 | 2020-04-11 | 新唐科技股份有限公司 | 可調式鎖相迴路系統及其傳輸系統 |
Family Cites Families (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58182323A (ja) * | 1982-04-20 | 1983-10-25 | Nec Corp | 位相同期回路 |
JPS61189042A (ja) * | 1985-02-15 | 1986-08-22 | Nec Corp | クロツク位相同期装置 |
NL8602819A (nl) * | 1986-11-07 | 1988-06-01 | Philips Nv | Direktmengende synchroonontvanger. |
US5093847A (en) * | 1990-12-21 | 1992-03-03 | Silicon Systems, Inc. | Adaptive phase lock loop |
FI95636C (fi) * | 1992-02-14 | 1996-02-26 | Nokia Telecommunications Oy | Desynkronisaattori ja menetelmä osoitinvärinän vaimentamiseksi desynkronisaattorissa |
JP3294944B2 (ja) * | 1994-08-02 | 2002-06-24 | 松下電器産業株式会社 | Pll回路 |
KR970009688B1 (ko) * | 1994-10-19 | 1997-06-17 | 엘지정보통신 주식회사 | 지터 억압회로 |
US5917351A (en) * | 1997-08-21 | 1999-06-29 | National Science Council | Relay-race FLL/PLL high-speed timing acquisition device |
US6650721B1 (en) * | 1999-08-05 | 2003-11-18 | Agere Systems Inc. | Phase locked loop with numerically controlled oscillator divider in feedback loop |
AU2100301A (en) * | 1999-12-14 | 2001-06-25 | Broadcom Corporation | Frequency division/multiplication with jitter minimization |
US6392457B1 (en) * | 2000-10-02 | 2002-05-21 | Agere Systems Guardian Corp. | Self-aligned clock recovery circuit using a proportional phase detector with an integral frequency detector |
US6738922B1 (en) * | 2000-10-06 | 2004-05-18 | Vitesse Semiconductor Corporation | Clock recovery unit which uses a detected frequency difference signal to help establish phase lock between a transmitted data signal and a recovered clock signal |
WO2002051060A2 (en) * | 2000-12-20 | 2002-06-27 | Primarion, Inc. | Pll/dll dual loop data synchronization utilizing a granular fifo fill level indicator |
US6882662B2 (en) * | 2001-06-07 | 2005-04-19 | Applied Micro Circuits Corporation | Pointer adjustment wander and jitter reduction apparatus for a desynchronizer |
US6538520B1 (en) * | 2001-10-18 | 2003-03-25 | Applied Micro Circuits Corporation | Methods and apparatus for producing a reference frequency signal with use of a reference frequency quadrupler having frequency selection controls |
ATE311040T1 (de) * | 2002-02-01 | 2005-12-15 | Koninkl Philips Electronics Nv | Schwingungsarme phasenregelschleife |
US7162002B2 (en) * | 2002-03-01 | 2007-01-09 | Broadcom Corporation | Phase-interpolator based PLL frequency synthesizer |
US20040052528A1 (en) * | 2002-05-13 | 2004-03-18 | Ross Halgren | Jitter control in optical network |
TWI285999B (en) * | 2002-06-17 | 2007-08-21 | Realtek Semiconductor Corp | Framework of phase-locked loop capable of avoiding from frequency drifting and jiggling, and its method |
US7321612B2 (en) * | 2002-07-22 | 2008-01-22 | Broadcom Corporation | Bit stream conditioning circuit having adjustable PLL bandwidth |
US6650187B1 (en) * | 2002-08-29 | 2003-11-18 | Qualcomm, Incorporated | Decision directed suppressed carrier symbol-rate PLL with programmable phase discriminator and chip-rate phase extrapolation |
US7286568B2 (en) * | 2002-09-03 | 2007-10-23 | Intel Corporation | Techniques to generate a clock signal |
US7170965B2 (en) * | 2003-04-03 | 2007-01-30 | Broadcom Corporation | Low noise divider module for use in a phase locked loop and other applications |
WO2004098120A1 (ja) * | 2003-05-01 | 2004-11-11 | Mitsubishi Denki Kabushiki Kaisha | クロックデータリカバリー回路 |
JP4277205B2 (ja) * | 2003-07-30 | 2009-06-10 | 横河電機株式会社 | ジッタ発生装置 |
US7564875B2 (en) * | 2003-11-11 | 2009-07-21 | Intel Corporation | Techniques to map and de-map signals |
US7496168B2 (en) * | 2005-04-27 | 2009-02-24 | Agere Systems Inc. | Phase-locked loop using multi-phase feedback signals |
-
2006
- 2006-06-26 US US11/426,481 patent/US7873133B2/en active Active
- 2006-06-27 CA CA2612431A patent/CA2612431C/en not_active Expired - Fee Related
- 2006-06-27 WO PCT/US2006/025213 patent/WO2007005475A1/en active Application Filing
- 2006-06-27 EP EP06774214.8A patent/EP1900100B1/en active Active
- 2006-06-27 JP JP2008519528A patent/JP5005685B2/ja not_active Expired - Fee Related
- 2006-06-27 CN CN2006800239158A patent/CN101273528B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN101273528A (zh) | 2008-09-24 |
CA2612431C (en) | 2015-02-17 |
CN101273528B (zh) | 2012-10-03 |
WO2007005475A1 (en) | 2007-01-11 |
EP1900100A1 (en) | 2008-03-19 |
EP1900100B1 (en) | 2019-01-16 |
US7873133B2 (en) | 2011-01-18 |
CA2612431A1 (en) | 2007-01-11 |
JP2008545341A (ja) | 2008-12-11 |
US20070001722A1 (en) | 2007-01-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5005685B2 (ja) | ジッターなしのクライアントクロックの復元 | |
JP3062880B2 (ja) | 位相測定装置及び方法 | |
EP1912361B1 (en) | Method, system and device for clock transmission between sender and receiver | |
US7580494B2 (en) | Low wander timing generation and recovery | |
US10313105B2 (en) | Fractional-N PLL based clock recovery for SerDes | |
US9742549B1 (en) | Apparatus and methods for asynchronous clock mapping | |
US8644349B2 (en) | Clock recovery in a system which transports TDM data over a packet-switched network | |
US7593430B2 (en) | Method and apparatus for generating virtual clock signals | |
CA2462902C (en) | Method and apparatus for digital data synchronization | |
US20070104228A1 (en) | Asymmetric Differential Timing | |
CN110784276A (zh) | 零偏移时钟分配 | |
US6333678B1 (en) | Method and apparatus for agile phase noise filtering using phase locked loops | |
US20080075220A1 (en) | Method and system for providing information for recovering a clock frequency | |
US7945010B2 (en) | Apparatus and method for compensating for phase jump of reference signal in digital phase-locked loop/frequency-locked loop | |
US20040042500A1 (en) | Techniques to generate a clock signal | |
FI97662C (fi) | Menetelmä kantoaallon palauttamiseksi | |
US7136444B2 (en) | Techniques to regenerate a signal | |
WO2007011130A1 (en) | Time synchronizing method and apparatus based on time stamp | |
WO1998028849A1 (en) | A digital phase-locked loop and a method of controlling it, as well as a method and receiver circuit for desynchronization in a digital transmission system |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090602 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110811 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110909 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20111208 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20111215 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20120106 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20120116 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20120208 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20120215 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120309 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120426 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120523 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150601 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5005685 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |