CN101273528A - 无抖动地恢复客户机时钟 - Google Patents

无抖动地恢复客户机时钟 Download PDF

Info

Publication number
CN101273528A
CN101273528A CNA2006800239158A CN200680023915A CN101273528A CN 101273528 A CN101273528 A CN 101273528A CN A2006800239158 A CNA2006800239158 A CN A2006800239158A CN 200680023915 A CN200680023915 A CN 200680023915A CN 101273528 A CN101273528 A CN 101273528A
Authority
CN
China
Prior art keywords
signal
phase
frequency
adjustment
clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006800239158A
Other languages
English (en)
Other versions
CN101273528B (zh
Inventor
S·A·扬恩
T-K·基安
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infinera Corp
Original Assignee
Infinera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infinera Corp filed Critical Infinera Corp
Publication of CN101273528A publication Critical patent/CN101273528A/zh
Application granted granted Critical
Publication of CN101273528B publication Critical patent/CN101273528B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/07—Synchronising arrangements using pulse stuffing for systems with different or fluctuating information rates or bit rates
    • H04J3/076—Bit and byte stuffing, e.g. SDH/PDH desynchronisers, bit-leaking
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
    • H03L2207/12—Indirect frequency synthesis using a mixer in the phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
    • H03L7/185—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using a mixer in the loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

本发明提供了用于恢复客户机信号时钟的系统、装置、和方法。本发明能够通过在PLL系统的反馈中提供移相元件以补偿输入参考时钟的突变来更加有效地去除时钟信号内的抖动。由于独立于相应调整计数量来提取客户机时钟信号，所以该PLL系统提供了灵活的时钟恢复从而使其能够适应各种有效载荷类型。

Description

无抖动地恢复客户机时钟
技术领域
本发明涉及锁相环(“PLL”)系统，尤其涉及去除在合成PLL系统中某些时钟信号的过程中PLL输出中的抖动。
发明背景
数字通信系统现在非常普遍，用于为通过包括发射机/接收机链路或节点中的一个或多个的网络从源发送到客户机的诸多数据类型提供数据通道。为了在客户机端准确重建所发送的数据，需要再现客户机信号时钟；在传输链路的源端提供给网络的原始数据时钟。以这种方式，基于时间的数据将在该客户机端得以保持。例如，如果语音服务被发送，可使用提取的客户机信号时钟以基于时间的内聚方式将该信号接合在一起以使得在客户机端不发生信号丢失。在接收客户机端利用提取的客户机信号时钟的其它发送的数据类型形式包括但并不限于，压缩语音技术、传真传输、数字视频传输、以及其它基于服务质量的数据类型。
在现有技术中，锁相环(“PLL”)系统被用来提取所需的客户机信号时钟。转到图1，示出了常规PLL系统100。PLL系统100的用途在于提供与输入参考时钟频率110成比例的输出时钟频率160。随着输入参考时钟频率110的变化，PLL100将跟踪该变化从而使输出时钟频率160与该输入参考时钟110成比例地变化。
二阶常规PLL系统包括相位检测器120、环路滤波器130以及压控振荡器140(“VCO”)。VCO 140的输出fout向相位频率检测器120或作为PLL系统的部分的比较器提供反馈，并通过检相器120与输入参考信号fref 110相比较，产生误差信号。该误差信号表示fout和fref这两个信号之间的相位或频率差异。该误差信号随后通过+fvco或-fvco这两个信号中的一个被馈送给环路滤波器130。例如，如果输出信号fout的比例频率落后于该输入参考信号fref，则误差信号+fvco被提供给VCO140以命令VCO 140增大fout的输出频率以跟踪该输入参考信号fref或关于其成比例地变化。环路滤波器130是过滤掉较高频率并在其输出处向VCO 140提供频率控制信号的低通滤波器。
在许多应用中，并不希望输入参考信号fref和输出信号fout在相同频率上，因此信号经过了缩放。如所示出的，反馈信号fout按因子M150比例缩放，而输入参考信号fref按因子N 115比例缩放。这导致输出信号fout与输入信号fref之间的以下关系：
f out = M N · f ref - - - ( 1 )
常规PLL系统中使用以上关系(1)抽取末端客户机信号时钟的问题在于它们易受到输入参考信号fref巨大变化的影响。这里所述的常规PLL对参考信号fref的突变较为敏感，从而产生会导致末端客户机接收机漏失比特(slip bit)的过度频率和相位变化。这种快速变化不能被完全过滤掉从而在输出信号fout上产生抖动或漂移。在严重时，这种抖动或漂移会导致末端接收机失去对该客户机信号的锁定，从而导致信号丢失，例如这在语音服务的中间可听喀哒(audible click)上比较明显。
在一定情况下，递送特定类型的有效载荷，可以使用有效载荷数字包封的调整计数(“JC”)来纠正过度的频率和相位变化。例如AMCC或G.709规范将JC值约束为+/-1，因为这些系统仅支持+/-1JC。这不会导致不理想的抖动问题。在客户机接收末端节点，JC值所表示的正负一个时钟可被内插在整个帧上。由于数据的每一帧是数千字节的长度，所以PLL系统在整个帧上一个时钟周期的频移将产生最小的抖动。
然而，上述方案的一个问题在于所得到的该系统在使用上是受限的，即能够足以发送某些配制的有效载荷，例如在JC为+/-1的情形，但不适于传输其它有效载荷。此外，上述方案对较新网络配置提供了很小的升级性，这些配置依赖于可能要求调整计数值在三十几或更高的新数据帧格式。
发明概要
本发明提供了用于恢复客户机信号时钟的系统、装置、和方法。本发明能够通过在PLL系统的反馈中提供移相元件以补偿输入参考时钟的突变来更加有效地去除时钟信号内的抖动。由于独立于相应调整计数量来提取客户机时钟信号，所以该PLL系统提供了灵活的时钟恢复从而使其能够适应各种有效载荷类型。
在本发明的各种实施例中，从作为网络数据流的部分的数字包封恢复客户机信号时钟。在接收调整计数和缓冲器深度的PLL的反馈内提供移相元件以补偿输入该PLL的输入参考时钟的突变。该调整计数被用来生成可被施加到该数字包封的载波频率从而恢复与该包封相关联的客户机信号时钟的频率偏移。具体而言，输入参考时钟的突变会阻止PLL的准确时钟恢复；然而，该频率偏移的施加被用来补偿这些突变并允许更加准确的时钟恢复。
在本发明的各个实施例中，在信号末端节点以与所接收到的该数据相关联的调整计数值无关的方式从作为网络数据流的部分的数字包封恢复客户机信号时钟。因此，客户机信号时钟的质量与该调整计数的值无关。
根据附图以及以下具体描述，本发明的其它目的、特征和优点将是显而易见的。
附图简述
将参照其示例在附图中示出的本发明的实施例。这些附图旨在为说明性的，而非限制性的。虽然本发明是在这些实施例的上下文中概述的，应该理解的是，这无意将本发明的范围限制到这些特定实施例。
图1示出了二阶锁相环系统。
图2示出了根据本发明的各个实施例的具有移相器的锁相环。
图3示出了根据本发明的各个实施例的移相器系统。
优选实施例的具体描述
本发明提供了一种用于恢复客户机信号时钟的系统、装置、和方法。本发明能够通过在PLL系统的反馈中提供移相元件以补偿输入参考时钟的突变来更加有效地去除时钟信号内的抖动。由于独立于相应调整计数量来提取客户机时钟信号，所以该PLL系统提供了灵活的时钟恢复从而使其能够适应各种有效载荷类型。
出于解释目的对以下描述进行阐述从而提供对本发明的理解。然而，本领域的技术人员将认识到，其部分在以下被描述的本发明的实施例可被结合到许多不同的计算系统和设备中。本发明的各实施例可以呈现为硬件、软件或固件。以下在框图中示出的结构和设备是对本发明的示例性实施例的说明，并意在避免使本发明含糊不清。此外，附图中各组件之间的连接无意被限于直接连接。而是可通过中间组件来修改、重新格式化、或改变这些组件之间的数据。
说明书中对“一个实施例”、“在一个实施例中”或“一实施例”等表示结合该实施例描述的一特定特征、结构、特性或功能被包括在本发明的至少一个实施例中。在本说明书中的各个位置出现短语“在一个实施例中”并不一定全部都指一相同实施例。
概览
从末端节点的光链路，客户机数据的数字包封在给定载波频率fcarrier上被接收。与该客户机信号相关联的定时信息可通过对载波频率进行缩放并随后减去与调整计数或JC相关联的那部分来从该数字包封提取。该思想在数学上可被表示如下：
f payload = f carrier ( F bytes - O bytes - JC avg F bytes ) - - - ( 2 )
其中，fpayload是客户机信号的频率；
fcarrier是从数字包封提取的载波频率；
Fbytes是数据帧内的字节数；
Obytes是该数据帧内的其它字节数；以及
JCavg是平均调整计数。
式(2)中的其它字节(Obytes)包括开销(OH)、前向纠错(FEC)信息和用以创建所需的帧大小的帧填充或者也被称为填料字节。关于在此所述的该数字包封帧结构的更详细的信息，参见提交于2003年11月18日、题为“Optical TransmissionNetwork with Asynchronous Mapping and Demapping and Digital Wrapper Frame forthe Same(使用异步映射和去映射的光学传输网络以及用于该网络的数字包封帧)”的美国专利申请10/715,947，以及提交于2005年6月16日、题为“Universal DigitalFramer Architecture for Transport of Client Signals of Any Client Payload and FormatType(用于传输任意客户机有效载荷和格式类型的客户机信号的通用数字成帧器架构)”的美国专利申请11/154,455，这两者都通过援引被包括于此。
由于载波频率、帧字节和其它字节是常量，所以该等式可被重写如下：
f payload = f carrier ( F bytes - O bytes F bytes ) - f carrier ( JC avg F bytes ) - - - ( 3 )
由此从上式(3)可以看出，客户机或有效载荷频率由两项的差来表示，第一项等于按与存在的OH/FEC/填料字节的量和该帧中总字节数相关的因子缩放的载波频率。第二项是与该帧的JC相关联的载波频率的那部分并且表示为了恢复原始客户机或有效载荷频率必须存在的相移量。上式中的第一项提供了对载波频率的粗略调节以达到接近所需有效载荷频率的值，而第二项提供了对粗略时钟的精细调节以获得客户机或有效载荷时钟频率的真实值。
在常规的PPL系统上添加移相器以将其施加在系统输出Vout上并由PLL缩放载波频率同时移相器考虑该帧的JC因素，上式可通过使用这样的常规PLL系统来实施。然而，所恢复的时钟会由于该移相器而可能具有较高的抖动发生率，所以这种系统并不理想。
根据本发明，该移相器被操作地放置于常规PLL电路的反馈回路中以从数字包封帧恢复该客户机信号时钟，同时消除与移相器本身相关联的抖动。
现在转到图2，将更加具体地讨论根据本发明的新的PLL系统200。如图所示，移相器260被插入在PLL系统200的反馈回路中。如所讨论的，被恢复的客户机时钟根据调整计数信息280被移相以表示在该数字包封内传输的有效载荷的时钟速率。在该配置中，移相器输出被馈送到该PLL的检相器，所以PLL起到抖动滤波器的作用从而在客户机信号时钟中仅产生非常小的抖动。
如上所述，该PLL锁定到载波频率的缩放因子上。虽然该缩放因子是作为已知或常量、或者可编程来讨论的，但应该注意的是这些值可通过各种控制体而不时地改变以支持新的帧定义。例如，填料字节可适当地增加或减少以应付新的帧大小限制。因此，根据本发明，图2的PLL系统200处理载波频率与客户机信号频率之间的频率转换，并过滤或抑制移相器260所生成的抖动。为了充分抑制抖动，PLL系统200应具有非常低的环路带宽和非常低的由PLL本身产生的抖动。
JC的每个增大或减小根据移相器260的分辨率与一定数目的相移事件相关联。如图2中所示，JC被JC滤波器270过滤从而使帧与帧之间的JC 280的波动被平均。帧与帧之间的相移事件的数目被低通地过滤。相移节拍(phase shift tick)生成器265随后将相移事件均匀地分布在每个帧内，从而使可能导致输出fout255抖动或漂移的任何突发相移事件最小化。这两个块被用来使得移相尽可能的平滑从而使通过PLL 200的残余抖动最小化。
在优选实施例中，移相器260自身是正交移相器，它利用内90度移相器生成同相时钟(I时钟)和正交相位时钟(Q时钟)。优选地，移相器260包括12位数模(DAC)转换器，提供小于1/1024或时钟周期的最小相位阶跃，虽然可使用满足在此所讨论的要求的任何合适的DAC分辨率。例如，如果该时钟频率是155MHz，则得到的12位DAC的最小相移阶跃将在6ps左右。在任何速率下，该相移阶跃都应相对于主PLL的稳定操作足够小，从而不会有过度抖动或漂移。
虽然该移相器260被描述为正交移相器，但只要相移阶跃足够小以使抖动最小化，可利用任何合适的移相器。例如，基于PLL的移相器通常能够生成1/16或1/32个时钟周期的相位阶跃。如果该时钟频率是155MHz，则得到的最小相位阶跃将在200ps左右。该相位阶跃对于主PLL系统可能会太大以致不能处理抖动。如果工作频率足够高从而使得能够最小化抖动，则基于PLL的移相器将是可接受的。
如上所讨论的，JC值被平均。调整计数滤波器270被用于平均或平滑掉帧与帧之间JC的波动。JC滤波器270在内部累计K个不同帧的JC信息280，其被定义为“超帧”的JC。例如，在帧速率为21.26kHz时，提供了约47.04μs的帧周期，超帧时间周期被定义为47.04*Kμs。前L个超帧的累加被用于确定该超帧周期所需的相移事件的总数。
超帧大小K应被选为使得超帧周期至少长于主PLL系统的时间常数。平均时所使用的超帧的数目L应等于将使时钟偏移等于每帧数据两个字节的有效载荷数据的量的相移阶跃的数目。例如，如果PLL环路带宽是50Hz左右，则超帧大小K应至少为512。为了保持相位阶跃接近6ps，相位阶跃数目L必须至少为1024。使L甚至大于1024是优选的。
虽然在使用调整值来确定和提供对主PLL输出的相移以恢复客户机时钟信号方面公开了本发明，但在该确定中也可包括其它帧信息。以这种方式，数字包封获取系统可对其“总体系统健康”作出反应并操纵移相器在PLL 200的输出fout255上工作的速率。例如，在某些情况下，漂移可能会在系统中积聚，并最终必须被去映射成帧器FIFO(未示出)所吸收。为了消除与FIFO上溢或下溢状况相关联的差错，FIFO深度信息275可如图所示地被施加用作调整计数滤波器的输入。以这种方式，如果FIFO深度275在可编程或所需工作范围之外，可加速移相以使FIFO深度275落在工作范围之内。
现在转到图3，更加具体地描述了根据本发明的一个实施例的移相器系统300。图3描绘了该移相器的系统功能框图，其包括对两个输入信号的接口及相关联的重新映射电子器件、多路复用器325、数控振荡器(“NCO”)335以及IQ调制器340。如上所讨论的，正交移相器获取来自主PLL的输出并根据正交的余弦和正弦输入来对该信号进行移相，并将得到的信号馈送回所示的PLL的相位频率检测器或比较器。
这两个输入信号中第一信号的源是得自集成电路(IC)310并基于载波频率和作为数字包封的一部分的当前帧的JC计数。为了标准化系统内的时钟域，该信号被JC重新映射器315重新映射为一新的JC值JCnew，并被馈送到多路复用器325。取决于系统的具体时钟配置要求，这种标准化可能是不需要的。JCnew表示被施加到PLL输出以恢复客户机时钟的相移量。
这两个信号中的第二信号的源是板上参考时钟305，它随后被使用REF重新映射器320重新映射为一新的参考信号Refnew，该参考信号与以上刚讨论的新映射的JC信号在特性上相近但不一定精确相同，并随后作为第二输入被馈送至多路复用器325。多路复用器325随后被用于选择这两个信号中的一个以递送至数字滤波器330，该数字滤波器的输出控制NCO 335正弦输出，并最终由该正弦输出来控制IQ调制器340。
在正常工作中，信号通过多路复用器325被切换至数字滤波器330。如上所述，经过重新映射的JCnew值被馈送至起消除抖动和漂移的移动平均滤波器作用的数字滤波器330，从而产生随后被用来驱动NCO 335的平均JC值JCaverage。更具体地，JCaverage信号被馈送至NCO 335，随后由NCO 335向IQ调制器340输出正弦信号以实现所需相移。即，NCO输出的频率将按NCO输出频率对输入时钟fout进行偏移。因此，调整计数被用来计算偏移频率而移相器旋转fout时钟信号以获得对应于该偏移频率的频移。该信号随后被反馈至将VCO输出驱往所需客户机信号时钟频率的相位频率检测器。
然而，如果出于某些原因使得由于提供JCnew的源的集成电路3 10所用的一个或多个参数的退化而不能准确地产生JCnew信号，或者发生了当前数据帧的同步失败，则该系统可将多路复用器输入切换至参考信号Refnew，从而允许系统继续获取数据并同时对JCnew计算作出反应和进行纠正。应当注意的是该参考信号Ref是在数字包封获取系统中导出的，因此是一直现存的并能够在任何需要的时候代替JCnew。由于该参考信号处于备用模式并且只在JCnew信号不可得时使用，所以该参考信号可被表示为JCstandby。
对于本领域的技术人员显而易见的是，虽然在于PLL的反馈回路中利用移相元件方面描述了本发明，但也可采用执行与该移相元件具有相同的最终结果的其它合适的元件。例如，可在PLL的反馈回路内操作地放置一可调信号发生器，该可编程发生器向相位频率检测器提供表示所需频率偏移的输出，该频率偏移也是由在此所述的帧的JC所表示的，从而在PLL的输出处得到客户机信号时钟。
在又一实施例中，为JC平均部分、即等式的变量部分的以上导出的所需的频率偏移可被提供给可变频率发生器，由其根据该偏移部分加作为等式的常数部分的其它字节部分来直接生成客户机信号以直接产生客户机信号频率。与本申请中先前讨论的原理性实施例相比，该实施例将显著减少准确重建客户机时钟信号所需的电路量。无抖动地恢复客户机时钟的该方法是下一代实现。
出于简明和理解的目的对本发明的以上描述进行了说明。它无意将本发明限制在所公开的具体形式。在所附权利要求的范围和等效方案内各种修改都是可能的的。
权利要求书(按照条约第19条的修改)
1. 一种锁相环系统，包括：
相位频率检测器，被耦合用以接收参考频率，所述相位频率检测器将所述参考频率与反馈频率相比较并基于所述比较生成误差信号；
环路滤波器，被耦合用以接收所述误差信号，所述环路滤波器移除所述误差信号上出现的高于一阈值的频率并输出频率控制信号；
振荡器，被耦合用以接收所述频率控制信号，所述振荡器基于所述频率控制信号，生成表示第一相位偏移的输出频率信号；以及
移相器，被耦合至所述相位频率检测器以接收所述输出频率信号，所述移相器相对于第二频率偏移来调节所述输出频率信号，所述第二频率偏移是根据多个帧上的平均相位误差推导出的。
2. 如权利要求1所述的系统，其特征在于，所述移相器是使用内90度相移以生成同相时钟和正交相位时钟的正交移相器。
3. 如权利要求2所述的系统，其特征在于，所述移相器包括提供小于所述有效载荷的时钟速率的时钟周期的最小阶跃的数模转换器。
4. 如权利要求3所述的系统，其特征在于，所述数模转换器是12位转换器。
5. 如权利要求1所述的系统，其特征在于，所述移相器接收经过平均的调整计数值以确定对所述输出频率信号的相移。
6. 如权利要求1所述的系统，其特征在于，FIFO深度被提供给所述移相器从而使得可调节相移以使所述FIFO深度落在优选范围内。
7. 如权利要求1所述的系统，其特征在于，所述锁相环位于光长途传输系统中的节点内。
8. 如权利要求1所述的系统，其特征在于，所述振荡器是压控振荡器。
9. 如权利要求1所述的系统，其特征在于，还包括：
调整计数滤波器，具有用于接收调整计数的第一输入和用于接收FIFO深度的第二输入，所述调整计数滤波器累计多个调整计数值并计算平均调整计数；
相移节拍生成器，被耦合至所述调整计数滤波器和所述移相器，所述相移节拍生成器将与所述平均调整计数相关联的多个相移事件分布在一帧内。
10. 如权利要求9所述的系统，其特征在于，所述多个相移事件被均匀地分布在所述帧内。
11. 一种用于恢复时钟信号的方法，包括：
将参考频率与反馈频率相比较；
基于所述参考频率与所述反馈频率的比较生成误差信号；
去除所述误差信号内高于阈值的频率并生成频率控制信号；
基于所述频率控制信号生成输出频率信号；
将所述频率控制信号偏移一相位，所述相位是根据粗略相位偏移以及从多个帧和存储来自所述多个帧的信息的缓冲区深度导出的平均相位误差所确定的；以及
提供所述已被偏移所述粗略相位偏移和所述平均相位误差的反馈信号，以使得能够进行所述参考频率与所述反馈信号的比较。
12. 如权利要求11所述的方法，其特征在于，还包括接收被用于根据其来调节所述输出频率的FIFO深度。
13. 如权利要求11所述的方法，其特征在于，压控振荡器生成所述输出频率信号。
14. 如权利要求11所述的方法，其特征在于，还包括：
接收与所述有效载荷相关联的多个调整计数；
平均所述多个调整计数以计算所述平均调整计数值；以及
将从所述平均调整计数值导出的多个相移事件分布在与所述有效载荷相关的帧上。
15. 如权利要求14所述的方法，其特征在于，所述相移事件被均匀地分布在所述帧上。
16. 反馈回路内的一种移相装置，包括：
第一输入，接收与有效载荷相关联的调整计数信号；
调整计数重新映射器，被耦合用以接收所述调整计数信号，所述调整计数重新映射器将所述调整计数信号重新映射到所述装置的标准化时钟域；
数字滤波器，被耦合至所述调整计数重新映射器，所述数字滤波器将所述调整计数信号内的多个调整计数进行平均，并将抖动和漂移从所述调整计数信号中去除；
振荡器，被耦合至所述数字滤波器，所述振荡器提供与经过平均的调整计数相关的频率输出；以及
调制器，被耦合至所述振荡器，所述调制器提供对锁相环内的反馈信号的相移。
17. 如权利要求16所述的移相装置，其特征在于，还包括：
第二输入，用于接收参考时钟；
参考时钟重新映射器，被耦合以接收所述参考时钟，所述参考时钟重新映射器与所述调整计数信号相关地重新映射所述参考信号；以及
多路复用器，被耦合至所述调整计数重新映射器和所述参考时钟重新映射器，所述多路复用器对经过映射的参考时钟和经过映射的调整计数信号进行多路复用。
18. 如权利要求17所述的移相装置，其特征在于，所述多路复用器选择所述参考时钟或所述调整计数信号。
19. 如权利要求16所述的移相装置，其特征在于，所述调制器是IQ调制器。
20. 如权利要求16所述的移相装置，其特征在于，所述振荡器是数控振荡器。
21. 如权利要求16所述的移相装置，其特征在于，所述调制器接收在第一频率上的第一信号，并输出基于所述经过平均的调整计数进行了频移的第二信号。

Claims (21)

1. 一种锁相环系统，包括：
相位频率检测器，被耦合用以接收参考频率，所述相位频率检测器将所述参考频率与反馈频率相比较并基于所述比较生成误差信号；
环路滤波器，被耦合用以接收所述误差信号，所述环路滤波器移除所述误差信号上出现的高于一阈值的频率并输出频率控制信号；
振荡器，被耦合用以接收所述频率控制信号，所述振荡器基于所述频率控制信号生成输出频率信号；以及
反馈回路，被耦合至所述相位频率检测器并用以接收所述输出频率信号，所述反馈回路具有将所述输出频率信号调节至表示正被传输的有效载荷的时钟速率的移相器。
2. 如权利要求1所述的系统，其特征在于，所述移相器是使用内90度相移以生成同相时钟和正交相位时钟的正交移相器。
3. 如权利要求2所述的系统，其特征在于，所述移相器包括提供小于所述有效载荷的时钟速率的时钟周期的最小阶跃的数模转换器。
4. 如权利要求3所述的系统，其特征在于，所述数模转换器是12位转换器。
5. 如权利要求1所述的系统，其特征在于，所述移相器接收经过平均的调整计数值以确定对所述输出频率信号的相移。
6. 如权利要求1所述的系统，其特征在于，FIFO深度被提供给所述移相器从而使得可调节相移以使所述FIFO深度落在优选范围内。
7. 如权利要求1所述的系统，其特征在于，所述锁相环位于光长途传输系统中的节点内。
8. 如权利要求1所述的系统，其特征在于，所述振荡器是压控振荡器。
9. 如权利要求1所述的系统，其特征在于，还包括：
调整计数滤波器，具有用于接收调整计数的第一输入和用于接收FIFO深度的第二输入，所述调整计数滤波器累计多个调整计数值并计算平均调整计数；
相移节拍生成器，被耦合至所述调整计数滤波器和所述移相器，所述相移节拍生成器将与所述平均调整计数相关联的多个相移事件分布在一帧内。
10. 如权利要求9所述的系统，其特征在于，所述多个相移事件被均匀地分布在所述帧内。
11. 一种用于恢复时钟信号的方法，包括：
将参考频率与反馈频率相比较；
基于所述参考频率与所述反馈频率的比较生成误差信号；
去除所述误差信号内高于阈值的频率并生成频率控制信号；
基于所述频率控制信号生成输出频率信号；
将所述频率控制信号偏移根据从有效载荷导出的平均调整计数值确定的相位；以及
提供所述已被偏移所述相位的反馈信号，从而执行所述参考频率与所述反馈信号的比较。
12. 如权利要求11所述的方法，其特征在于，还包括接收被用于根据其来调节所述输出频率的FIFO深度。
13. 如权利要求11所述的方法，其特征在于，压控振荡器生成所述输出频率信号。
14. 如权利要求11所述的方法，其特征在于，还包括：
接收与所述有效载荷相关联的多个调整计数；
平均所述多个调整计数以计算所述平均调整计数值；以及
将从所述平均调整计数值导出的多个相移事件分布在与所述有效载荷相关的帧上。
15. 如权利要求14所述的方法，其特征在于，所述相移事件被均匀地分布在所述帧上。
16. 反馈回路内的一种移相装置，包括：
第一输入，接收与有效载荷相关联的调整计数信号；
调整计数重新映射器，被耦合用以接收所述调整计数信号，所述调整计数重新映射器将所述调整计数信号重新映射到所述装置的标准化时钟域；
数字滤波器，被耦合至所述调整计数重新映射器，所述数字滤波器平均所述调整计数信号内的多个调整计数，并将抖动和漂移从所述调整计数信号中去除；
振荡器，被耦合至所述数字滤波器，所述振荡器提供与经过平均的调整计数相关的频率输出；以及
调制器，被耦合至所述振荡器，所述调制器提供对锁相环内的反馈信号的相移。
17. 如权利要求16所述的移相装置，其特征在于，还包括：
第二输入，用于接收参考时钟；
参考时钟重新映射器，被耦合以接收所述参考时钟，所述参考时钟重新映射器与所述调整计数信号相关地重新映射所述参考信号；以及
多路复用器，被耦合至所述调整计数重新映射器和所述参考时钟重新映射器，所述多路复用器对经过映射的参考时钟和经过映射的调整计数信号进行多路复用。
18. 如权利要求17所述的移相装置，其特征在于，所述多路复用器选择所述参考时钟或所述调整计数信号。
19. 如权利要求16所述的移相装置，其特征在于，所述调制器是IQ调制器。
20. 如权利要求16所述的移相装置，其特征在于，所述振荡器是数控振荡器。
21. 如权利要求16所述的移相装置，其特征在于，所述调制器接收在第一频率上的第一信号，并输出基于所述经过平均的调整计数进行了频移的第二信号。
CN2006800239158A 2005-06-30 2006-06-27 无抖动地恢复客户机时钟 Active CN101273528B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US69538305P 2005-06-30 2005-06-30
US60/695,383 2005-06-30
PCT/US2006/025213 WO2007005475A1 (en) 2005-06-30 2006-06-27 Recovery of client clock without jitter

Publications (2)

Publication Number Publication Date
CN101273528A true CN101273528A (zh) 2008-09-24
CN101273528B CN101273528B (zh) 2012-10-03

Family

ID=36972987

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006800239158A Active CN101273528B (zh) 2005-06-30 2006-06-27 无抖动地恢复客户机时钟

Country Status (6)

Country Link
US (1) US7873133B2 (zh)
EP (1) EP1900100B1 (zh)
JP (1) JP5005685B2 (zh)
CN (1) CN101273528B (zh)
CA (1) CA2612431C (zh)
WO (1) WO2007005475A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112564701A (zh) * 2011-11-21 2021-03-26 思睿逻辑国际半导体有限公司 集成电路芯片以及包括集成电路芯片的设备

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1860808A1 (en) * 2006-05-25 2007-11-28 STMicroelectronics (Research & Development) Limited Frame synchronization and clock recovery using preamble data that violates a bi-phase mark coding rule
US7746972B1 (en) * 2007-03-22 2010-06-29 Cirrus Logic, Inc. Numerically-controlled phase-lock loop with input timing reference-dependent ratio adjustment
US7693365B2 (en) * 2008-02-04 2010-04-06 Infinera Corporation Dispersion mapping of transmitted channels in a WDM system
FR2939689B1 (fr) 2008-12-15 2015-09-04 Valagro Carbone Renouvelable Procede d'extraction d'un compose mineur d'un corps gras, notamment d'une huile vegetale ou animale ou de leurs co-produits au moyen de terpene.
US8081639B2 (en) * 2009-01-27 2011-12-20 Tellabs Operations, Inc. Method and apparatus for supporting client data transport with timing transparency
WO2010097111A1 (en) * 2009-02-24 2010-09-02 Telefonaktiebolaget Lm Ericsson (Publ) Clock recovery in a communications network
TWI424719B (zh) * 2009-06-03 2014-01-21 Realtek Semiconductor Corp 載波重建裝置與方法
DE102010002800B4 (de) 2010-03-12 2023-02-23 Robert Bosch Gmbh Radarsensor und Verfahren zum Betrieb eines Radarsensors
US10447461B2 (en) * 2015-12-01 2019-10-15 Infineon Technologies Austria Ag Accessing data via different clocks
US11570400B2 (en) * 2018-06-13 2023-01-31 Analog Devices, Inc. Systems and methods for asymmetric image splitter clock generation
TWI691169B (zh) * 2018-09-19 2020-04-11 新唐科技股份有限公司 可調式鎖相迴路系統及其傳輸系統

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58182323A (ja) 1982-04-20 1983-10-25 Nec Corp 位相同期回路
JPS61189042A (ja) * 1985-02-15 1986-08-22 Nec Corp クロツク位相同期装置
NL8602819A (nl) * 1986-11-07 1988-06-01 Philips Nv Direktmengende synchroonontvanger.
US5093847A (en) 1990-12-21 1992-03-03 Silicon Systems, Inc. Adaptive phase lock loop
FI95636C (fi) 1992-02-14 1996-02-26 Nokia Telecommunications Oy Desynkronisaattori ja menetelmä osoitinvärinän vaimentamiseksi desynkronisaattorissa
JP3294944B2 (ja) * 1994-08-02 2002-06-24 松下電器産業株式会社 Ｐｌｌ回路
KR970009688B1 (ko) 1994-10-19 1997-06-17 엘지정보통신 주식회사 지터 억압회로
US5917351A (en) * 1997-08-21 1999-06-29 National Science Council Relay-race FLL/PLL high-speed timing acquisition device
US6650721B1 (en) 1999-08-05 2003-11-18 Agere Systems Inc. Phase locked loop with numerically controlled oscillator divider in feedback loop
WO2001045263A1 (en) 1999-12-14 2001-06-21 Broadcom Corporation Frequency division/multiplication with jitter minimization
US6392457B1 (en) 2000-10-02 2002-05-21 Agere Systems Guardian Corp. Self-aligned clock recovery circuit using a proportional phase detector with an integral frequency detector
US6738922B1 (en) 2000-10-06 2004-05-18 Vitesse Semiconductor Corporation Clock recovery unit which uses a detected frequency difference signal to help establish phase lock between a transmitted data signal and a recovered clock signal
US7366270B2 (en) 2000-12-20 2008-04-29 Primarion, Inc. PLL/DLL dual loop data synchronization utilizing a granular FIFO fill level indicator
US6882662B2 (en) 2001-06-07 2005-04-19 Applied Micro Circuits Corporation Pointer adjustment wander and jitter reduction apparatus for a desynchronizer
US6538520B1 (en) 2001-10-18 2003-03-25 Applied Micro Circuits Corporation Methods and apparatus for producing a reference frequency signal with use of a reference frequency quadrupler having frequency selection controls
CN1332508C (zh) 2002-02-01 2007-08-15 皇家飞利浦电子股份有限公司 具有降低的时钟抖动的锁相环
US7162002B2 (en) * 2002-03-01 2007-01-09 Broadcom Corporation Phase-interpolator based PLL frequency synthesizer
US20040052528A1 (en) 2002-05-13 2004-03-18 Ross Halgren Jitter control in optical network
TWI285999B (en) 2002-06-17 2007-08-21 Realtek Semiconductor Corp Framework of phase-locked loop capable of avoiding from frequency drifting and jiggling, and its method
US7321612B2 (en) 2002-07-22 2008-01-22 Broadcom Corporation Bit stream conditioning circuit having adjustable PLL bandwidth
US6650187B1 (en) 2002-08-29 2003-11-18 Qualcomm, Incorporated Decision directed suppressed carrier symbol-rate PLL with programmable phase discriminator and chip-rate phase extrapolation
US7286568B2 (en) 2002-09-03 2007-10-23 Intel Corporation Techniques to generate a clock signal
US7170965B2 (en) 2003-04-03 2007-01-30 Broadcom Corporation Low noise divider module for use in a phase locked loop and other applications
US7489757B2 (en) * 2003-05-01 2009-02-10 Mitsubishi Denki Kabushiki Kaisha Clock data recovery circuit
JP4277205B2 (ja) * 2003-07-30 2009-06-10 横河電機株式会社 ジッタ発生装置
US7564875B2 (en) 2003-11-11 2009-07-21 Intel Corporation Techniques to map and de-map signals
US7496168B2 (en) * 2005-04-27 2009-02-24 Agere Systems Inc. Phase-locked loop using multi-phase feedback signals

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112564701A (zh) * 2011-11-21 2021-03-26 思睿逻辑国际半导体有限公司 集成电路芯片以及包括集成电路芯片的设备

Also Published As

Publication number Publication date
CN101273528B (zh) 2012-10-03
CA2612431A1 (en) 2007-01-11
WO2007005475A1 (en) 2007-01-11
CA2612431C (en) 2015-02-17
EP1900100B1 (en) 2019-01-16
US20070001722A1 (en) 2007-01-04
JP2008545341A (ja) 2008-12-11
JP5005685B2 (ja) 2012-08-22
EP1900100A1 (en) 2008-03-19
US7873133B2 (en) 2011-01-18

Similar Documents

Publication Publication Date Title
CN101273528B (zh) 无抖动地恢复客户机时钟
US8239579B2 (en) PLL/DLL dual loop data synchronization
US6801591B1 (en) Clock recovery
US8861669B2 (en) Stream clock recovery in high definition multimedia digital system
KR101419892B1 (ko) 수신기 및 이를 포함하는 통신 시스템
US7580494B2 (en) Low wander timing generation and recovery
CN103001652A (zh) 数据多路复用传送系统、多路复用传送信号接收装置及多路复用传送信号发送装置
US20100098421A1 (en) Optical interface method and apparatus
US8923347B2 (en) Data transmission involving multiplexing and demultiplexing of embedded clock signals
JPH0738545A (ja) 平滑出力クロック信号抽出方法
US20070025397A1 (en) Method and apparatus for generating virtual clock signals
CN111641892B (zh) 一种otn中高精度业务时钟映射和恢复方法
EP1436923A2 (en) Method and apparatus for digital data synchronization
US6333678B1 (en) Method and apparatus for agile phase noise filtering using phase locked loops
US6819725B1 (en) Jitter frequency shifting Δ-Σ modulated signal synchronization mapper
CN110784276A (zh) 零偏移时钟分配
JP4173693B2 (ja) 多重個別信号を送受信する方法および装置
EP1547284A1 (en) Techniques to reduce transmitted jitter in communication system
JP5461222B2 (ja) クライアントクロック再生装置およびクライアントクロック再生方法
JP3869431B2 (ja) 時分割多重化された映像信号の使用者クロックコードを用いたクロック復元方法及びその方法に使用される送／受信装置
JP3123511B2 (ja) 位相制御装置
EP2063560B1 (en) Method for reconstructing client clocks

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant