JP5005427B2 - Manufacturing method of multilayer printed wiring board - Google Patents

Manufacturing method of multilayer printed wiring board Download PDF

Info

Publication number
JP5005427B2
JP5005427B2 JP2007139044A JP2007139044A JP5005427B2 JP 5005427 B2 JP5005427 B2 JP 5005427B2 JP 2007139044 A JP2007139044 A JP 2007139044A JP 2007139044 A JP2007139044 A JP 2007139044A JP 5005427 B2 JP5005427 B2 JP 5005427B2
Authority
JP
Japan
Prior art keywords
wiring board
printed wiring
coil
wiring pattern
inductance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007139044A
Other languages
Japanese (ja)
Other versions
JP2008294285A (en
Inventor
原 慶 延 石
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Mektron KK
Original Assignee
Nippon Mektron KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Mektron KK filed Critical Nippon Mektron KK
Priority to JP2007139044A priority Critical patent/JP5005427B2/en
Priority to TW97106619A priority patent/TWI403243B/en
Priority to CN 200810107857 priority patent/CN101312615B/en
Publication of JP2008294285A publication Critical patent/JP2008294285A/en
Application granted granted Critical
Publication of JP5005427B2 publication Critical patent/JP5005427B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Description

本発明は、プリント配線板およびその製造方法に関し、特にインダクタンスを持つコイルが内部に形成された多層プリント配線板の製造方法に関する。 The present invention relates to a printed wiring board and a manufacturing method thereof, and more particularly to a manufacturing method of a multilayer printed wiring board in which a coil having an inductance is formed.

近年、プリント配線板の小型化、高密度化への要求から、回路素子の搭載面積の低減が求められている。一つのプリント配線板に実装される回路素子の数は年々増加の一途を辿っており、これら回路素子の搭載面積が、プリント配線板の小型化への大きな障害となっている。   In recent years, a reduction in the mounting area of circuit elements has been demanded from the demand for miniaturization and higher density of printed wiring boards. The number of circuit elements mounted on one printed wiring board is increasing year by year, and the mounting area of these circuit elements is a major obstacle to downsizing of the printed wiring board.

プリント配線板に実装される回路素子は、IC、LSI等の半導体集積回路、それに併設されるチップコンデンサやチップコイル、チップ抵抗等多岐にわたる。従来のチップコイルを例に取ると、最も小型な物でも0.6mm×0.3mm程度のサイズであり、実装に用いる半田ペーストの印刷サイズ、部品実装用ランドのサイズ、隣接する部品実装用ランドと電気的に絶縁するためのパターンギャップ等を考慮すると、上記素子一つ当たりの搭載面積は1.1mm×0.6mm程にもなってしまう。   Circuit elements mounted on the printed wiring board are diverse, such as semiconductor integrated circuits such as IC and LSI, chip capacitors and chip coils, chip resistors, and the like. Taking a conventional chip coil as an example, the smallest size is about 0.6 mm x 0.3 mm. The printed size of the solder paste used for mounting, the size of the component mounting land, and the adjacent component mounting land In consideration of a pattern gap for electrically insulating with each other, the mounting area per element is about 1.1 mm × 0.6 mm.

回路素子単体の大きさを小さくしても、半田による実装、プリント配線板表層のソルダーレジスト層の形成精度、回路パターンの形成性等に限界があることから、回路素子の搭載面積をこれ以上小さくすることは困難であった。また、小型の回路素子では得られる機能に制約があり、例えばより大きいインダクタンスが必要である場合には、より大型のチップコイルが必要となる。これらのことから、コイル等の受動素子をプリント配線板に内蔵し、回路素子の搭載面積を削減することが望まれている。   Even if the size of the circuit element is reduced, the mounting area of the circuit element is further reduced due to limitations in solder mounting, solder resist layer formation accuracy on the surface of the printed wiring board, and circuit pattern formability. It was difficult to do. In addition, there are restrictions on the functions that can be obtained with a small circuit element. For example, when a larger inductance is required, a larger chip coil is required. For these reasons, it is desired to incorporate a passive element such as a coil in a printed wiring board to reduce the mounting area of the circuit element.

図3(1)は、従来のプリント配線板に実装された半導体集積回路への電力供給を行う部分の回路図の一例である。この例では、インダクタンスを持つコイル素子が電源レイヤへの接続部分に用いられている。これは、半導体集積回路から発される高周波ノイズが電源レイヤへ流れ込むのを防止し、効率よくGNDレイヤへバイパスさせるためである。   FIG. 3A is an example of a circuit diagram of a portion that supplies power to a semiconductor integrated circuit mounted on a conventional printed wiring board. In this example, a coil element having inductance is used for a connection portion to the power supply layer. This is to prevent high-frequency noise generated from the semiconductor integrated circuit from flowing into the power supply layer and efficiently bypass it to the GND layer.

このようなプリント配線板は、通常、以下の工程により作製される。すなわち、まず図4(1)に示すように、ポリイミド等の絶縁ベース材71の両面に配線パターン72,73を有し、ビアフィルめっきで充填した有底ビアホール74,75により層間接続した両面プリント配線板76を用意する。   Such a printed wiring board is usually produced by the following steps. That is, first, as shown in FIG. 4A, double-sided printed wiring having wiring patterns 72 and 73 on both surfaces of an insulating base material 71 such as polyimide, and interlayer connection by bottomed via holes 74 and 75 filled with via fill plating. A plate 76 is prepared.

次に、図4(2)に示すように、ポリイミド等の絶縁ベース材77の片面に厚さ18μmの銅箔78を有する片面銅張積層板79を、厚さ80μmの層間接着剤シート80を介して、両面プリント配線板76の両側へ真空プレス等で積層する。   Next, as shown in FIG. 4 (2), a single-sided copper-clad laminate 79 having a copper foil 78 with a thickness of 18 μm on one side of an insulating base material 77 such as polyimide, and an interlayer adhesive sheet 80 with a thickness of 80 μm. Then, the both sides of the double-sided printed wiring board 76 are laminated by a vacuum press or the like.

次いで、図4(3)に示すように、片面銅張積層板79の銅箔78面にレーザ加工の際のコンフォーマルマスクを通常のフォトファブリケーション手法により形成し、これを用いてレーザ加工を行い、直径100〜150μm程度の導通用孔を形成する。続いて、電解めっきにより層間接続を取るための前処理として、デスミア処理、導電化処理を行った後、電解めっきを行うことで、ビアホール81,82,83を形成して層間導通を取る。   Next, as shown in FIG. 4 (3), a conformal mask for laser processing is formed on the copper foil 78 surface of the single-sided copper-clad laminate 79 by a normal photofabrication technique, and laser processing is performed using this. And conducting holes having a diameter of about 100 to 150 μm are formed. Subsequently, as pre-processing for obtaining interlayer connection by electrolytic plating, desmear processing and conductive processing are performed, and then electrolytic plating is performed to form via holes 81, 82, and 83 to achieve interlayer conduction.

続いて、図4(4)に示すように、表層の銅箔78およびめっき銅に対し、通常のフォトファブリケーション手法によるエッチング手法により配線回路78a,78bを形成し、ソルダーレジスト層84を形成する。必要に応じて部品実装用ランドやコネクタ等の端子表面に半田めっき、ニッケルめっき、金めっき等の表面処理を施す。   Subsequently, as shown in FIG. 4 (4), wiring circuits 78a and 78b are formed on the surface copper foil 78 and plated copper by an etching method using a normal photofabrication method, and a solder resist layer 84 is formed. . If necessary, surface treatments such as solder plating, nickel plating, and gold plating are applied to the terminal surfaces of component mounting lands and connectors.

このとき、内層の有底ビアホール74およびそれに接続するビアホール81を電源レイヤとし、内層の有底ビアホール75およびそれに接続するビアホール82をGNDレイヤとする。このとき、配線回路78aは以下のような配線パターンを形成する。   At this time, the inner-layer bottomed via hole 74 and the via hole 81 connected thereto are used as a power supply layer, and the inner-layer bottomed via hole 75 and the via hole 82 connected thereto are used as a GND layer. At this time, the wiring circuit 78a forms the following wiring pattern.

図4(5)は、配線回路78aの概念的平面図であって、そのC−C’断面が図4(4)に相当する。配線回路78aには、部品実装用ランド91〜96が形成されており、部品実装用ランド91,92に対しチップコイル97を、部品実装用ランド93,94に対しチップコンデンサ98をそれぞれ半田実装する。また、部品実装用ランド95,96に対しては、半導体集積回路99を実装することで、図3(1)に示したような回路を形成することができる。   FIG. 4 (5) is a conceptual plan view of the wiring circuit 78a, and its C-C ′ cross section corresponds to FIG. 4 (4). Component wiring lands 91 to 96 are formed in the wiring circuit 78a. The chip coil 97 is solder-mounted on the component mounting lands 91 and 92, and the chip capacitor 98 is solder-mounted on the component mounting lands 93 and 94, respectively. . In addition, by mounting the semiconductor integrated circuit 99 on the component mounting lands 95 and 96, a circuit as shown in FIG. 3A can be formed.

このようにそれぞれの電力供給端子に対し、チップコンデンサ、チップコイル等を実装することで、回路素子の搭載面積は膨大となり、その結果、プリント配線板の小型化が困難である上、半導体集積回路の周囲における配線の引き回しが煩雑となり、さらにはこの煩雑な配線自体が、プリント配線板上の面積を占有するという悪循環をもたらしている。   By mounting chip capacitors, chip coils, etc. on each power supply terminal in this way, the circuit element mounting area becomes enormous, and as a result, it is difficult to reduce the size of the printed wiring board, and the semiconductor integrated circuit Wiring around the circuit board becomes complicated, and the complicated wiring itself occupies an area on the printed wiring board.

これに対し、コイルのような受動素子をプリント配線板の内部に形成する方法として、つづら折りや渦状の配線パターンを利用する方法がある(特許文献1)。そして、このような配線パターンを形成することで、回路にインダクタンスを付加することができるとしている。   On the other hand, as a method of forming a passive element such as a coil inside a printed wiring board, there is a method of using a zigzag or spiral wiring pattern (Patent Document 1). And it is said that inductance can be added to a circuit by forming such a wiring pattern.

しかしながら、このような配線パターンで得られるインダクタンスは僅かなものであり、また占有するプリント配線板上の面積が大きく、小型化、高密度化とは相反している。   However, the inductance obtained by such a wiring pattern is very small, and the occupied area on the printed wiring board is large, which is contrary to miniaturization and high density.

また、より大きなインダクタンスが得られる配線パターンをプリント配線板内部に形成する方法として、特許文献2には、多層プリント配線板の各層にわたって渦状の配線パターンを形成し、その中心に渦状の配線パターンと電気的に分離されたスルーホールもしくは磁性体を形成する方法が記載されている。   Further, as a method of forming a wiring pattern capable of obtaining a larger inductance inside the printed wiring board, Patent Document 2 discloses that a spiral wiring pattern is formed over each layer of the multilayer printed wiring board, and a spiral wiring pattern is formed at the center. A method of forming electrically isolated through holes or magnetic materials is described.

しかしながら、このような方法においても、内蔵するコイル素子一つ当たりの占有面積は大きく、小型化、高密度化とは相反しており、課題の解決には至らない。
特開平9−139573号公報 特開2005−340577号公報
However, even in such a method, the area occupied by each built-in coil element is large, which is contrary to miniaturization and high density, and does not solve the problem.
JP-A-9-139573 JP 2005-340777 A

上述のように、プリント配線板の小型化、高密度化の障害となっているのが回路素子の搭載面積であり、回路素子の小型化を行っても、半田による実装、プリント配線板の表層へのソルダーレジスト層の形成精度、回路パターンの形成性等に限界があることから、回路素子の搭載面積をこれ以上小さくすることは困難である。   As described above, the mounting area of the circuit element is an obstacle to the miniaturization and high density of the printed wiring board. Even if the circuit element is reduced in size, it is mounted by soldering and the surface layer of the printed wiring board. Therefore, it is difficult to reduce the mounting area of the circuit element any more because there is a limit to the formation accuracy of the solder resist layer, the formability of the circuit pattern, and the like.

また、小型のチップコイルでは得られるインダクタンスに制限があり、より大きいインダクタンスを得る必要がある場合には、より大型のチップコイルが必要となる。これらのことから、コイル等の受動素子をプリント配線板に内蔵し、部品搭載面積を削減することが望まれている。   In addition, there is a limit to the inductance that can be obtained with a small chip coil, and when a larger inductance needs to be obtained, a larger chip coil is required. For these reasons, it is desired to incorporate a passive element such as a coil in a printed wiring board to reduce the component mounting area.

本発明は上述の点を考慮してなされたもので、十分なインダクタンスを持つコイル素子をプリント配線板の内部に形成することで、部品搭載面積を大幅に削減し小型で高密度な多層プリント配線板を安価かつ安定的に製造する方法を提供することを目的とする。 The present invention has been made in consideration of the above-mentioned points, and by forming a coil element having sufficient inductance inside the printed wiring board, the component mounting area can be greatly reduced, and a small and high-density multilayer printed wiring. An object is to provide a method for producing a plate inexpensively and stably .

上記目的達成のため、本願では、
インダクタンスを持つコイルが形成されたプリント配線板の製造方法であって、a)渦状の配線パターン、および前記配線パターンの中心に電気的に接続されたランド部を形成する工程、b)前記ランド部と電気的に接続する導電性磁性体部を形成するための孔を形成する工程、c)前記孔内に、前記ランド部と電気的に接続する導電性磁性体部を形成する工程、をそなえることを特徴とするプリント配線板の製造方法において、
前記導電性磁性体部を形成する工程では、
前記孔内部に電解ニッケルめっき処理を用いてニッケル体を形成する際に、内層電極層に形成された渦状の配線パターンからも給電を行う
ことを特徴とする多層プリント配線板の製造方法、
を提供する。
In order to achieve the above object,
A method of manufacturing a printed wiring board in which a coil having inductance is formed, comprising: a) forming a spiral wiring pattern and a land portion electrically connected to a center of the wiring pattern; b) the land portion Forming a hole for forming a conductive magnetic body portion electrically connected to the land, and c) forming a conductive magnetic body portion electrically connected to the land portion in the hole. In the method of manufacturing a printed wiring board characterized by:
In the step of forming the conductive magnetic part,
When forming a nickel body using electrolytic nickel plating inside the hole, power is also supplied from a spiral wiring pattern formed on the inner electrode layer, a method for producing a multilayer printed wiring board ,
I will provide a.

本発明によれば、十分なインダクタンスを確保しながら表層占有面積が直径僅か350μmであるコイル素子をプリント配線板の内部に形成し、部品搭載面積が大幅に削減されて高密度で小型化が可能な多層プリント配線板を提供する。   According to the present invention, a coil element having a surface layer occupation area of only 350 μm in diameter is formed inside a printed wiring board while ensuring a sufficient inductance, and the component mounting area is greatly reduced, enabling high density and downsizing. A multilayer printed wiring board is provided.

また、このように高密度で小型化が可能な多層プリント配線板を安価かつ安定的に製造することができる。   In addition, a multilayer printed wiring board that can be miniaturized at a high density can be manufactured inexpensively and stably.

以下、添付図面を参照して本発明の実施の形態を説明する。   Embodiments of the present invention will be described below with reference to the accompanying drawings.

図1(1)ないし(4)は、平面コイルの基本構造およびその電磁気的作用を示す説明図である。そのうち図1(1)は、渦状に配線パターンを形成した平面コイルの概念図である。コイルに電流Iが流れると、渦状の電流が磁場を形成し、電流Iに比例した磁束Φがコイル中心を貫く。コイルを貫く磁束Φが時間変化する場合、それに伴って渦状の配線パターンにはコイルの巻き数Nに比例した逆向きの起電力Vが生じる(下記式1)。

Figure 0005005427
1 (1) to (4) are explanatory views showing the basic structure of a planar coil and its electromagnetic action. Of these, FIG. 1A is a conceptual diagram of a planar coil in which a wiring pattern is formed in a spiral shape. When a current I flows through the coil, a vortex current forms a magnetic field, and a magnetic flux Φ proportional to the current I passes through the center of the coil. When the magnetic flux Φ passing through the coil changes with time, an electromotive force V in the reverse direction proportional to the number of turns N of the coil is generated in the spiral wiring pattern (Formula 1 below).
Figure 0005005427

磁束Φは電流Iに比例するので、上記式1は比例定数Lを用いて下記式2のように表される。

Figure 0005005427
Since the magnetic flux Φ is proportional to the current I, the above equation 1 is expressed as the following equation 2 using the proportionality constant L.
Figure 0005005427

この比例定数Lは、コイルの自己インダクタンス(以下、インダクタンスと表記)と呼ばれ、交流電流に対しては、周波数ωに比例した抵抗のように作用する。中心に磁性体のコアを形成した場合、同じ電流Iに対して大きな磁束Φが得られるため、コイルのインダクタンスを増加し得ることが一般に知られている。   This proportional constant L is called a self-inductance of the coil (hereinafter referred to as inductance), and acts on the alternating current like a resistance proportional to the frequency ω. It is generally known that when a magnetic core is formed at the center, a large magnetic flux Φ can be obtained for the same current I, so that the inductance of the coil can be increased.

渦状の配線パターンを持つ平面コイルのインダクタンスを計算する場合、渦状の配線パターンを複数の円周状の配線パターンで近似するのが望ましい。   When calculating the inductance of a planar coil having a spiral wiring pattern, it is desirable to approximate the spiral wiring pattern with a plurality of circumferential wiring patterns.

半径Rの円周上に電流Iが流れる場合、その電流Iが中心付近に発生させる磁場の強さHは、下記式3によって表され、コイルの中心面積をS、真空の透磁率をμとすれば、コイル中心を貫く磁束Φは下記式4のように表される。

Figure 0005005427
When the current I flows on the circumference of the radius R, the strength H of the magnetic field generated near the center by the current I is expressed by the following formula 3, where the center area of the coil is S and the vacuum permeability is μ 0. Then, the magnetic flux Φ penetrating through the center of the coil is expressed by the following formula 4.
Figure 0005005427

渦状の配線パターンをN回巻きに形成した場合、k番目の円電流の半径Rはコイル中心の半径Rと配線ピッチ:Pによって表すことができるから、コイル中心を貫く磁束はそれぞれの円電流が作る磁束の総和として表せる(下記式5)。

Figure 0005005427
When the spiral wiring pattern is formed N times, the radius R k of the k-th circular current can be expressed by the coil center radius R 0 and the wiring pitch: P. It can be expressed as the sum of the magnetic fluxes produced by the current (Formula 5 below).
Figure 0005005427

この磁束の総和と上記式1とから、N回巻きのコイルのインダクタンスLは、下記式6のように計算される。

Figure 0005005427
From the sum of the magnetic fluxes and the above equation 1, the inductance L of the N-turn coil is calculated as in the following equation 6.
Figure 0005005427

ここで、この実施例1の設計値(下記式7)を上記式6に代入し、具体的なインダクタンスを計算すると、25.7[nH]となる。

Figure 0005005427
Here, when the design value of the first embodiment (the following formula 7) is substituted into the above formula 6 and a specific inductance is calculated, 25.7 [nH] is obtained.
Figure 0005005427

図1(2)は、渦状の配線パターンの中心に磁性体を形成した場合の概念図である。磁性体内部の磁束密度Bは、磁場の強さをH、磁性体の比透磁率をμとして下記式9のように表され、磁性体の形成半径をRとすれば、半径Rの円電流Iがコイル中心を貫く磁束Φは、下記式10のように表される。

Figure 0005005427
FIG. 1B is a conceptual diagram when a magnetic material is formed at the center of a spiral wiring pattern. The magnetic flux density B of the magnetic body portion, the strength of the magnetic field H, is expressed relative permeability of the magnetic material as shown in Equation 9 as mu, if the formation radius of the magnetic body and the R B, a circle of radius R The magnetic flux Φ through which the current I passes through the center of the coil is expressed by the following formula 10.
Figure 0005005427

これを用いれば、上記N回巻きコイルの中心に磁性体を形成した場合のインダクタンスは、下記式11のように計算される。

Figure 0005005427
If this is used, the inductance when the magnetic body is formed at the center of the N-turn coil is calculated as in the following equation (11).
Figure 0005005427

この実施例1では磁性体としてニッケル体を用いており、その比透磁率をμ≒600とし、コイル設計値(下記式12)を代入すれば、コイルのインダクタンスは1217[nH]と計算される。

Figure 0005005427
In the first embodiment, a nickel body is used as the magnetic body. When the relative permeability is μ≈600 and the coil design value (the following formula 12) is substituted, the coil inductance is calculated to be 1217 [nH]. .
Figure 0005005427

一般に、プリント配線板に使用されるチップコイルのインダクタンスは、1〜300[nH]程度であることから考えると、この程度の設計値(コイルの大きさ)で実用上は十分対応可能であり、徒に磁性体の大きさを増やしたり、多層プリント配線板の各層にわたって渦状の配線パターンを形成したりする必要はない。   In general, considering that the inductance of the chip coil used for the printed wiring board is about 1 to 300 [nH], this design value (the size of the coil) can sufficiently handle practically, There is no need to increase the size of the magnetic material or form a spiral wiring pattern over each layer of the multilayer printed wiring board.

このように、渦状の配線パターンの中心に磁性体を形成することで、コイルのインダクタンスを大幅に増加させることができる。また、本発明では、この磁性体に導電性の材料を用いることにより、層間の電気的接続も行う。このため、従来は別途に設けていた層間接続要素が不要となり、実用上必要なインダクタンスを確保するために要したコイル素子の占有面積を大幅に削減することができた。   Thus, by forming a magnetic body at the center of the spiral wiring pattern, the inductance of the coil can be greatly increased. Further, in the present invention, electrical connection between layers is also performed by using a conductive material for the magnetic material. This eliminates the need for an interlayer connection element that has been separately provided in the prior art, and can significantly reduce the area occupied by the coil elements required to ensure practically required inductance.

図2A、図2Bは、本発明におけるプリント配線板の製造工程を示す概念的断面図である。このプリント配線板は、以下の工程により作製されるものである。すなわち、まず、図2A(1)に示すように、エポキシ、ポリイミド等からなる厚さ50μm程度の絶縁ベース材1の両面に、6μm程度の厚さを持つ銅箔2,3を有する両面銅張積層板4を用意する。   2A and 2B are conceptual cross-sectional views showing the manufacturing process of the printed wiring board according to the present invention. This printed wiring board is manufactured by the following steps. That is, first, as shown in FIG. 2A (1), double-sided copper-clad having copper foils 2 and 3 having a thickness of about 6 μm on both surfaces of an insulating base material 1 made of epoxy, polyimide, etc. and having a thickness of about 50 μm. A laminated plate 4 is prepared.

絶縁ベース材1の材質は、エポキシ、ポリイミドに限定される訳ではなく、用途に応じて使い分けることができる。例えば、高速信号伝送時の誘電体損失を低減させる必要があるようなアプリケーションにおいては、低誘電正接材料として液晶ポリマー等をベースとした両面銅張積層板を用いることもできる。なお、この両面銅張積層板4は、多層プリント配線板の内層コアに相当する基材である。   The material of the insulating base material 1 is not limited to epoxy and polyimide, and can be used properly according to the application. For example, in an application where it is necessary to reduce dielectric loss during high-speed signal transmission, a double-sided copper-clad laminate based on a liquid crystal polymer or the like can be used as a low dielectric loss tangent material. The double-sided copper-clad laminate 4 is a base material corresponding to the inner layer core of the multilayer printed wiring board.

次に、図2A(2)に示すように、両面銅張積層板4に対し、UV−YAGレーザ等によるダイレクトレーザ加工法を用いて直径50〜100μm程度の導通用孔を形成し、次いで導電化処理、ビアフィルめっきを行うことで層間接続部5を形成し、層間の電気的接続を行う。   Next, as shown in FIG. 2A (2), a conductive hole having a diameter of about 50 to 100 μm is formed on the double-sided copper-clad laminate 4 using a direct laser processing method such as a UV-YAG laser, and then conductive. The interlayer connection portion 5 is formed by performing the chemical treatment and via fill plating, and the electrical connection between the layers is performed.

このレーザ加工は、ダイレクトレーザ加工法に限らず、コンフォーマルレーザ加工法等で代用することもできる。このめっき処理においては、片側にマスキングを行ったり、片側からのみ通電を行ったりすることで、両面銅張積層板4の片側の銅箔(ここでは、銅箔2側)をめっきレスにする。これは、後のコイルの形成において、微細な渦状の配線パターンを形成する際に有利となるためである。   This laser processing is not limited to the direct laser processing method, but can be replaced by a conformal laser processing method or the like. In this plating process, the copper foil on one side of the double-sided copper-clad laminate 4 (here, the copper foil 2 side) is made plating-free by masking on one side or energizing only from one side. This is because it becomes advantageous when forming a fine vortex wiring pattern in the later coil formation.

なお、層間接続部5は、ビアフィルめっきで充填した有底ビアホールに限定される訳ではなく、通常の電解めっきによる有底ビアホールや一般的なスルーホールによる接続を用いることもできる。以上の工程により、層間接続が施された両面銅張積層板6を得る。   The interlayer connection portion 5 is not limited to a bottomed via hole filled with via fill plating, and a connection with a bottomed via hole by ordinary electrolytic plating or a general through hole can also be used. Through the above steps, the double-sided copper-clad laminate 6 with the interlayer connection is obtained.

次に、図2A(3)に示すように、通常のフォトファブリケーション手法によるエッチング手法により、配線パターン2a,3aを形成する。   Next, as shown in FIG. 2A (3), wiring patterns 2a and 3a are formed by an etching method using a normal photofabrication method.

図2A(4)は、両面銅張積層板6の銅箔2側に形成された配線パターン2aの概念的平面図であって、A−A’断面が図2A(3)に相当する。回路にインダクタンスを付加するためには、このように渦状の配線パターン7を形成するのが望ましく、この渦状の配線パターン7の中心には、後に層間接続を行うための直径300μm程度のランド8を設ける。   FIG. 2A (4) is a conceptual plan view of the wiring pattern 2a formed on the copper foil 2 side of the double-sided copper clad laminate 6, and the A-A ′ cross section corresponds to FIG. 2A (3). In order to add inductance to the circuit, it is desirable to form the spiral wiring pattern 7 as described above. A land 8 having a diameter of about 300 μm for interlayer connection later is formed at the center of the spiral wiring pattern 7. Provide.

回路に付加されるインダクタンスは、定性的には渦状の配線パターン7の巻き数Nの2乗に比例することから、大きなインダクタンスを得るためには巻き数Nを増やすのが望ましい。   Since the inductance added to the circuit is qualitatively proportional to the square of the number of turns N of the spiral wiring pattern 7, it is desirable to increase the number of turns N in order to obtain a large inductance.

このような渦状の配線パターンは、プリント配線板表層の部品搭載面積を低減するため、多層プリント配線板の内層電極層に形成することが望ましく、また巻き数Nを増加させるには、微細な配線が形成可能となるめっきレス構造が有利である。   Such a spiral wiring pattern is preferably formed on the inner electrode layer of the multilayer printed wiring board in order to reduce the component mounting area on the surface layer of the printed wiring board. A plating-less structure in which can be formed is advantageous.

この実施例1においては、層間接続部5は、ビアフィルめっきによるビアホールであるから、ドライフィルムレジストのテント性を考慮する必要がなく、高解像度の薄型ドライフィルムレジストが使用可能であり、また、銅箔2側はめっきレスであることから厚み6μmと薄いことと組み合わせて、ピッチ30μmの微細配線が形成可能である。これにより、巻き数N=11として直径960μmの渦状の配線パターン7を形成した。これにより、配線パターン2aのレイヤにコイルが占める面積は、直径1000μm以下と非常に小さくなる。   In Example 1, since the interlayer connection portion 5 is a via hole formed by via fill plating, it is not necessary to consider the tent property of the dry film resist, and a high-resolution thin dry film resist can be used. Since the foil 2 side is plating-free, a fine wiring with a pitch of 30 μm can be formed in combination with a thin thickness of 6 μm. As a result, a spiral wiring pattern 7 having a diameter of 960 μm was formed with the number of turns N = 11. Thereby, the area which a coil occupies for the layer of the wiring pattern 2a becomes very small with a diameter of 1000 micrometers or less.

また、渦状の配線パターン7と対向する配線パターン3aは、ランド8に対向する部分3bのパターンをエッチングにより除去しておくだけでよく、この場合、配線パターン3aのレイヤにコイルが占める面積は直径僅か300μmの領域である。以上の工程により、配線パターンが形成された両面プリント配線板9を得る。   Further, the wiring pattern 3a facing the spiral wiring pattern 7 only needs to be removed by etching the pattern of the portion 3b facing the land 8, and in this case, the area occupied by the coil in the layer of the wiring pattern 3a is the diameter. The region is only 300 μm. Through the above steps, the double-sided printed wiring board 9 on which the wiring pattern is formed is obtained.

次に、図2A(5)に示すように配線パターンが形成された両面プリント配線板9の両面に、層間接着剤シート21、片面銅張積層板22を積層し、加熱および加圧を行うことにより、両面銅張積層板9と片面銅張積層板22とを張り合わせる。このとき、積層する片面銅張積層板22には配線パターンを形成していないから、積層による位置合わせは不要である。   Next, as shown in FIG. 2A (5), an interlayer adhesive sheet 21 and a single-sided copper-clad laminate 22 are laminated on both sides of a double-sided printed wiring board 9 on which a wiring pattern is formed, and heating and pressing are performed. Thus, the double-sided copper-clad laminate 9 and the single-sided copper-clad laminate 22 are bonded together. At this time, since no wiring pattern is formed on the single-sided copper-clad laminate 22 to be laminated, alignment by lamination is unnecessary.

層間接着剤シート21としては、例えば80μm厚のアクリル、エポキシ等の接着剤シートを使用することができる。片面銅張積層板22としては、エポキシ、ポリイミド等の厚さ50μm程度の絶縁ベース材23の片面に、厚さ18μmの銅箔24を有するものを使用することができる。   As the interlayer adhesive sheet 21, for example, an adhesive sheet such as acrylic and epoxy having a thickness of 80 μm can be used. As the single-sided copper-clad laminate 22, one having a copper foil 24 with a thickness of 18 μm on one side of an insulating base material 23 with a thickness of about 50 μm such as epoxy or polyimide can be used.

なお、絶縁ベース材23の材質は、エポキシ、ポリイミドに限定される訳ではなく、用途に応じて使い分けることができる。例えば、低誘電正接材料として、液晶ポリマー等をベースとした銅張積層板を用いることもできる。   In addition, the material of the insulating base material 23 is not necessarily limited to epoxy and polyimide, and can be properly used according to the application. For example, a copper-clad laminate based on a liquid crystal polymer or the like can be used as the low dielectric loss tangent material.

また、可撓性のケーブル部を同時に作製する場合には、両面銅張積層板9と片面銅張積層板22との間に接着剤シート21等を介して可撓性のポリイミドカバーフィルム等を挟み、各基材の必要な箇所に予め外形加工を行い、位置合わせを行って積層することもできる。   When a flexible cable portion is manufactured at the same time, a flexible polyimide cover film or the like is interposed between the double-sided copper-clad laminate 9 and the single-sided copper-clad laminate 22 with an adhesive sheet 21 or the like. It is also possible to perform lamination in advance on the necessary portions of the respective base materials by sandwiching them, aligning them and stacking them.

さらに、片面銅張積層板22の代わりに、両面銅張積層板を用いることもできる。その場合には、両面銅張積層板の接着剤により張り合わされる面に予め配線パターンを形成しておく必要がある。以上の工程により、多層配線基材25を得る。   Furthermore, a double-sided copper-clad laminate can be used in place of the single-sided copper-clad laminate 22. In that case, it is necessary to form a wiring pattern in advance on the surface of the double-sided copper-clad laminate that is to be bonded with the adhesive. The multilayer wiring substrate 25 is obtained through the above steps.

次に、図2A(6)に示すように、多層配線基材25の銅箔24に対し、通常のフォトファブリケーション手法によるエッチング手法により、コンフォーマルレーザ加工を行うためのコンフォーマルマスクを形成し、続いてコンフォーマルマスクに対して炭酸ガスレーザ加工を行うことにより、直径100〜150μm程度の導通用孔26を形成する。また、内層のランド8に対応する部分に、ドリル加工により直径100μm程度の貫通孔27を形成する。   Next, as shown in FIG. 2A (6), a conformal mask for performing conformal laser processing is formed on the copper foil 24 of the multilayer wiring substrate 25 by an etching method using a normal photofabrication method. Subsequently, carbon dioxide laser processing is performed on the conformal mask to form a conduction hole 26 having a diameter of about 100 to 150 μm. A through hole 27 having a diameter of about 100 μm is formed by drilling in a portion corresponding to the land 8 of the inner layer.

この貫通孔27は、後にニッケル等の導電性磁性体部を充填することにより、回路に付加されるインダクタンスを増加させると同時に、層間の電気的接続を取るための導通用孔である。   The through hole 27 is a conduction hole for increasing the inductance added to the circuit by filling a conductive magnetic part such as nickel later, and at the same time making an electrical connection between the layers.

このような導電性磁性体部を充填するための孔としては、コイル素子のインダクタンスを増加させる目的があることから、多層プリント配線板の3層以上にわたる孔を形成するのが望ましい。また、このような孔は、内層のみに形成するよりも、積層後に表層から孔を形成した方が、後に充填する導電性磁性体部の体積が多くなるため、有利である。   Such a hole for filling the conductive magnetic body part has a purpose of increasing the inductance of the coil element. Therefore, it is desirable to form a hole extending over three layers of the multilayer printed wiring board. In addition, it is advantageous to form the holes from the surface layer after stacking because the volume of the conductive magnetic part to be filled later is larger than the formation of such holes only in the inner layer.

なお、上記一連の孔形成はドリル加工に限定されるものではなく、要求されるスループットおよび加工精度、品質を考慮して、炭酸ガスレーザ加工やUV−YAGレーザ加工等を単独でまたは組み合わせて使用することができる。以上の工程により、導通用孔が形成された多層配線基材28を得る。   The series of hole formation is not limited to drilling, and carbon dioxide laser processing, UV-YAG laser processing, or the like is used alone or in combination in consideration of required throughput, processing accuracy, and quality. be able to. Through the above steps, the multilayer wiring substrate 28 in which the holes for conduction are formed is obtained.

次に、図2B(7)に示すように導通用孔の形成された多層配線基材28に対し、レーザ処理により発生したスミアを除去するためのデスミア処理を行い、続いて導電化処理を行った後、基材両面にドライフィルムレジスト29をラミネートし、次いで露光、現像を行うことで、貫通孔27以外の部分をドライフィルムレジスト29によってマスクする。   Next, as shown in FIG. 2B (7), a desmear process for removing smear generated by the laser process is performed on the multilayer wiring substrate 28 in which the holes for conduction are formed, followed by a conductive process. After that, a dry film resist 29 is laminated on both surfaces of the substrate, and then exposure and development are performed, so that portions other than the through holes 27 are masked by the dry film resist 29.

このときには、露光位置ずれを考慮し、直径100μm程度の貫通孔27に対し、ドライフィルムレジスト29の開口部は直径250μm程度(片側75μmのズレを許容)とした。この程度のズレを許容できる構造であれば、汎用露光機で十分対応可能であり、高価な高精度露光機は必要ではない。   At this time, considering the exposure position deviation, the opening of the dry film resist 29 is about 250 μm in diameter with respect to the through hole 27 having a diameter of about 100 μm (a deviation of 75 μm on one side is allowed). A structure that can tolerate this degree of deviation can be adequately handled by a general-purpose exposure machine, and an expensive high-precision exposure machine is not necessary.

これにより、プリント配線板の表層にコイルが占める面積は直径250μmの大きさであって非常に小さく、隣接するパターンとのギャップを考慮しても、占有面積は直径僅か350μm程度となる。   As a result, the area occupied by the coil on the surface layer of the printed wiring board is very small with a diameter of 250 μm, and the occupied area is only about 350 μm in diameter even when a gap with an adjacent pattern is taken into consideration.

なお、画像処理による加工位置の認識、直描露光装置によるダイレクト露光等を組み合わせることで、この精度は片側10μm程度まで抑えることが技術的に可能であり、隣接するパターンギャップもさらに狭ギャップにすれば、コイルの占有面積は直径200μm以下まで抑えることが可能である。   It is technically possible to reduce this accuracy to about 10 μm on one side by combining processing position recognition by image processing, direct exposure by a direct drawing exposure apparatus, etc., and adjacent pattern gaps can be narrowed further. For example, the area occupied by the coil can be suppressed to a diameter of 200 μm or less.

続いて、導電性磁性体部であるニッケル体を、電解ニッケルめっき処理により30μm程度析出させることで、貫通孔27の内部をニッケル体30で充填する。このとき、銅箔24からの給電に加えて、内層配線パターン2aからも給電を行うことにより、貫通孔27の内層部分に先にニッケルめっきを析出させることで、貫通孔27の内部にボイド等を発生することなく安定して充填させることができる。   Then, the inside of the through-hole 27 is filled with the nickel body 30 by depositing about 30 μm of nickel body, which is a conductive magnetic body portion, by electrolytic nickel plating. At this time, in addition to feeding from the copper foil 24, feeding is also performed from the inner layer wiring pattern 2a, so that nickel plating is first deposited on the inner layer portion of the through hole 27, whereby a void or the like is formed inside the through hole 27 It can be filled stably without generating.

なお、この導電性磁性体部の素材は、ニッケル体の他に、例えば鉄やコバルト、またはそれらの合金等の様々な導電性磁性材を用途によって使い分けることができる。   In addition to the nickel body, for example, various conductive magnetic materials such as iron, cobalt, or alloys thereof can be used for the material of the conductive magnetic body portion depending on the application.

次に、図2B(8)に示すように、ドライフィルムレジスト29を剥離し、必要があれば再度導電化処理を行い、続いて電解銅めっきを15〜20μm程度行うことでビアホール31を形成する。このとき、ニッケル体30の直上に他の部品が跨いで実装される場合等においては、ニッケル体30の突出部が問題となることがある。   Next, as shown in FIG. 2B (8), the dry film resist 29 is peeled off, and if necessary, conductive treatment is performed again, followed by electrolytic copper plating of about 15 to 20 μm to form a via hole 31. . At this time, in the case where other parts are mounted across the nickel body 30, the protruding portion of the nickel body 30 may be a problem.

その場合には、ドライフィルムレジスト29の剥離直後に別途研磨処理等を行うことで、プリント配線板の平坦度を確保することが可能である。この研磨処理としては、銅に対する腐食性が低く、ニッケルを選択的にエッチングするエッチング液、たとえば過酸化水素や硝酸を含むエッチング液を用いたCMP処理が望ましく、これによりニッケル体30の突出部のみを選択的に除去可能である。   In that case, it is possible to ensure the flatness of the printed wiring board by performing a separate polishing process or the like immediately after the dry film resist 29 is peeled off. As this polishing process, a CMP process using an etchant that has low corrosiveness to copper and that selectively etches nickel, such as an etchant containing hydrogen peroxide or nitric acid, is desirable. Can be selectively removed.

次に、図2B(9)に示すように、通常のフォトファブリケーション手法によるエッチングを行って配線回路24a,24bを形成し、次いでソルダーレジスト層32を形成した。このエッチング時には、ニッケルに対する腐食性が低く、銅を選択的にエッチングするエッチング液、たとえばアンモニアを含むアルカリ性のエッチング液を用いることが望ましく、これによりニッケル体30の上に銅のランド24cを形成できる。   Next, as shown in FIG. 2B (9), etching by a normal photofabrication method was performed to form wiring circuits 24a and 24b, and then a solder resist layer 32 was formed. In this etching, it is desirable to use an etchant that has low corrosiveness to nickel and that selectively etches copper, for example, an alkaline etchant containing ammonia, so that the copper land 24c can be formed on the nickel body 30. .

このとき、プリント配線板の内部に形成されたコイルは、ニッケル体30の部分しかプリント配線板の表層を占有しておらず、隣接するパターンとのギャップを考慮しても、その占有面積は僅か直径350μm程度の大きさである。   At this time, the coil formed inside the printed wiring board only occupies the surface layer of the printed wiring board only at the portion of the nickel body 30, and even if the gap with the adjacent pattern is taken into consideration, the occupied area is slight. The diameter is about 350 μm.

また、上記エッチング工程で通常の銅のエッチング工程で用いられるエッチング液、たとえば塩化第二銅を含むエッチング液等を用いる場合には、ニッケル体30が除去されないように、銅のランド24cをニッケル体30の全面を覆う大きさまで広げる必要がある。   Further, in the case where an etching solution used in a normal copper etching step, such as an etching solution containing cupric chloride, is used in the above etching step, the copper land 24c is removed from the nickel body so that the nickel body 30 is not removed. It is necessary to expand to a size that covers the entire surface of 30.

図3(1)のような回路を実現するには、例えば、配線回路24aを以下のような形状にする。以下では、内層の配線パターン2aおよびニッケル体30と接続しているパターンを電源レイヤ、内層の層間接続部5およびビアホール31と接続しているパターンをGNDレイヤとする。   In order to realize the circuit as shown in FIG. 3A, for example, the wiring circuit 24a is shaped as follows. Hereinafter, a pattern connected to the inner layer wiring pattern 2a and the nickel body 30 is referred to as a power supply layer, and a pattern connected to the inner layer interlayer connection portion 5 and the via hole 31 is referred to as a GND layer.

図2B(10)は、配線回路24aの概念的平面図であって、B−B’断面が図2B(9)に相当する。配線回路24aには、部品実装用ランド51〜54が形成されている。   FIG. 2B (10) is a conceptual plan view of the wiring circuit 24a, and a B-B ′ cross section corresponds to FIG. 2B (9). Component wiring lands 51 to 54 are formed in the wiring circuit 24a.

部品実装用ランド53および54の上には、IC等の半導体集積回路55を実装し、この半導体集積回路55を駆動する電力を供給する。また、部品実装用ランド51および52の上には、チップコンデンサ56を半田実装する。   A semiconductor integrated circuit 55 such as an IC is mounted on the component mounting lands 53 and 54, and power for driving the semiconductor integrated circuit 55 is supplied. A chip capacitor 56 is solder mounted on the component mounting lands 51 and 52.

このチップコンデンサ56は、半導体集積回路55が発する高周波ノイズをGNDへバイパスさせるとともに、半導体集積回路55のスイッチング動作に伴う電源電圧降下を抑制する意味を持つ。また、部品実装用ランド51は、ニッケル体30を介して内層の渦状の配線パターン7を通じて電源層2aと接続しており、これにより図3(1)に示される回路構成を実現した。   The chip capacitor 56 has a meaning of bypassing high-frequency noise generated by the semiconductor integrated circuit 55 to the GND and suppressing a power supply voltage drop caused by the switching operation of the semiconductor integrated circuit 55. Further, the component mounting land 51 is connected to the power supply layer 2a through the nickel body 30 through the inner spiral wiring pattern 7, thereby realizing the circuit configuration shown in FIG.

以上の工程により、プリント配線板の表層占有面積が直径僅か350μmの大きさとなるコイル素子をプリント配線板の内部に形成し、部品搭載面積が大幅に削減されて高密度で小型化が可能なプリント配線板を安価かつ安定的に製造することができた。   Through the above process, a coil element whose surface layer occupation area of the printed wiring board is only 350 μm in diameter is formed inside the printed wiring board, and the component mounting area is greatly reduced, enabling high density and downsizing. The wiring board could be manufactured inexpensively and stably.

このようにして作製されたコイル内蔵プリント配線板の、コイル部分のインダクタンスを測定し、その効果の確認を行った。渦状の配線パターンの中心部にニッケルを形成した場合と、通常の電解銅めっきを用いてスルーホール接続を行った場合とで、それぞれn=50サンプルの測定結果を図3(2)に示す。なお、測定電圧は5[v]とし、測定周波数を100 [kHz]とした。   The inductance of the coil portion of the printed wiring board with a built-in coil was measured and the effect was confirmed. FIG. 3B shows the measurement results of n = 50 samples in the case where nickel is formed at the center of the spiral wiring pattern and in the case where through-hole connection is performed using normal electrolytic copper plating. The measurement voltage was 5 [v] and the measurement frequency was 100 [kHz].

図3(2)に示すように、渦状の配線パターンの中心をCuのスルーホールで接続した場合、コイルのインダクタンスは20〜50[nH]程度であるが、導電性磁性体部であるニッケル体で接続した場合、インダクタンスは200〜500[nH]程度まで増加していることが判る。その増加幅は、上記式6および上記式11から予想された増加幅と比較すると小さいが、ばらつきを考慮しても少なくともインダクタンスを3倍以上に増加させることができた。   As shown in FIG. 3 (2), when the center of the spiral wiring pattern is connected by a Cu through hole, the inductance of the coil is about 20 to 50 [nH], but the nickel body which is a conductive magnetic part. It can be seen that the inductance increases to about 200 to 500 [nH]. The increase width is small compared with the increase width predicted from the above formula 6 and the above formula 11, but the inductance can be increased at least three times even if the variation is taken into consideration.

上記式11による計算では、磁性体の高さによる影響を無視しているが、これを考慮した場合を以下に記す。   In the calculation according to the above equation 11, the influence of the height of the magnetic material is ignored, but the case where this is taken into account is described below.

そこで再び図1に戻ると、図1(3)は、半径Rの円周状に電流Iが流れた場合に形成される磁場の強さHが、円周中心を垂直に通るZ軸に対してどのような依存性を示すのかを表した概念図である。中心のZ軸上の磁場の強さHは、下記式13により計算できる。

Figure 0005005427
Therefore, returning to FIG. 1 again, FIG. 1 (3) shows that the strength H of the magnetic field formed when the current I flows in a circular shape with a radius R is relative to the Z axis passing perpendicularly through the center of the circumference. It is a conceptual diagram showing what kind of dependency is shown. The magnetic field strength H on the central Z-axis can be calculated by the following equation (13).
Figure 0005005427

これは、Z=0で最大となる山形の依存性を示しており、その最大値を1とし、Z/R(コイル半径Rに対する高さZのアスペクト比)に対してプロットしたのが、図1(4)である。有限高さの磁性体を形成した場合の効果は、磁性体を形成した部分の磁場の強さHに比例すると考えられることから、図1(4)の中で磁性体が形成された部分の面積を求める必要がある。上記式13は、Z/R=tanθと変数変換することで、下記式14のように積分可能である。

Figure 0005005427
This shows the dependence of the chevron that becomes maximum when Z = 0, and the maximum value is set to 1 and plotted against Z / R (the aspect ratio of the height Z to the coil radius R). 1 (4). Since the effect of forming a magnetic body of finite height is considered to be proportional to the magnetic field strength H of the portion where the magnetic body is formed, the portion of the portion where the magnetic body is formed in FIG. It is necessary to find the area. The above equation 13 can be integrated as the following equation 14 by variable conversion with Z / R = tan θ.
Figure 0005005427

これによって無限高さの磁性体を形成した場合に対する、有限高さhの磁性体を形成した場合の影響比は、下記式15のように計算できる(磁性体は、−h/2 < Z < h/2の範囲に形成される。)。

Figure 0005005427
As a result, the influence ratio when a magnetic body having a finite height h is formed with respect to the case where a magnetic body having an infinite height is formed can be calculated as shown in the following formula 15 (the magnetic body is -h / 2 <Z <. h / 2 range).
Figure 0005005427

この影響比を上記式10に代入して、有限高さの磁性体を形成した場合に半径Rの円電流Iがコイル中心を貫く磁束Φを求めたものが、下記式16である。

Figure 0005005427
By substituting this influence ratio into the above equation 10, the following equation 16 is obtained by obtaining the magnetic flux Φ through which the circular current I having the radius R passes through the center of the coil when a magnetic material having a finite height is formed.
Figure 0005005427

これを用いれば、前述のようなN回巻きコイルの中心に有限高さの磁性体を形成した場合のインダクタンスが、下記式17のように計算される。

Figure 0005005427
If this is used, the inductance in the case where a magnetic material having a finite height is formed at the center of the N-turn coil as described above is calculated as shown in Equation 17 below.
Figure 0005005427

この実施例1における磁性体の高さは400μm程度であるから、それらのコイル設計値(下記式18)を代入すれば、コイルのインダクタンスは708[nH]と計算される。

Figure 0005005427
Since the height of the magnetic body in Example 1 is about 400 μm, the coil inductance is calculated as 708 [nH] by substituting those coil design values (the following formula 18).
Figure 0005005427

このように有限の高さを持つ磁性体を形成した場合には、得られるインダクタンスは計算上においても減少しており、実施例1の測定結果を支持するものである。   Thus, when a magnetic body having a finite height is formed, the obtained inductance is reduced in calculation, and supports the measurement result of Example 1.

計算値および実測値は、他の部分に用いた近似による差や、上記設計値の工程上のばらつき、電解めっきにより形成したニッケル体の透磁率、その周波数依存性等、他の様々な要因によって、その絶対値には差が残るものと考えられる。   Calculated and measured values depend on various other factors such as differences due to approximation used in other parts, process variations of the above design values, permeability of nickel bodies formed by electrolytic plating, frequency dependence, etc. The absolute value is considered to remain a difference.

図1(1)ないし(4)は、渦状の配線パターンによる平面コイルの概念図、および磁場HのZ方向依存性の概念図。FIGS. 1A to 1D are a conceptual diagram of a planar coil using a spiral wiring pattern, and a conceptual diagram of the dependence of a magnetic field H on the Z direction. 図2A(1)ないし(6)は、本発明のプリント配線板の構造および製造方法の、概念的断面図および平面図。2A (1) to (6) are a conceptual cross-sectional view and a plan view of the structure and manufacturing method of the printed wiring board of the present invention. 図2B(7)ないし(10)は、本発明のプリント配線板の構造および製造方法の、概念的断面図および平面図。2B (7) to (10) are a conceptual cross-sectional view and a plan view of the structure and manufacturing method of the printed wiring board of the present invention. 図3(1)および(2)は、半導体集積回路への電源供給を行う回路の一例を示す回路図、および本発明の実施例により得られた測定データを示す特性図。FIGS. 3A and 3B are a circuit diagram showing an example of a circuit for supplying power to a semiconductor integrated circuit, and a characteristic diagram showing measurement data obtained by an embodiment of the present invention. 図4(1)ないし(4)は、従来の多層プリント配線板の構造および製造方法の、概念的断面図および平面図。4 (1) to (4) are a conceptual cross-sectional view and a plan view of a conventional multilayer printed wiring board structure and manufacturing method.

符号の説明Explanation of symbols

1 厚さ50μm程度の絶縁ベース材
2 厚さ6μm程度の銅箔
2a 配線パターン
3 厚さ6μm程度の銅箔
3a 配線パターン
3b ランドに対向する配線パターン除去部
4 両面銅張積層板
5 層間接続部
6 層間接続の施された両面銅張積層板
7 渦状の配線パターン
8 ランド
9 配線パターンの形成された両面プリント配線板
21 層間接着剤シート
22 片面銅張積層板
23 厚さ50μm程度の絶縁ベース材
24 厚さ18μm程度の銅箔
24a,24b 配線回路
24c 銅のランド
25 多層配線基材
26 導通用孔
27 貫通孔
28 導通用孔の形成された多層配線基材
29 ドライフィルムレジスト
30 ニッケル体
31 ビアホール
32 ソルダーレジスト層
51〜54 部品実装用ランド
55 半導体集積回路
56 チップコンデンサ
71 絶縁ベース材
72,73 配線パターン
74,75 有底ビアホール
77 絶縁ベース材
78 厚さ18μmの銅箔
79 片面銅張積層板
80 層間接着剤シート
81,82,83 ビアホール
84 ソルダーレジスト層
91〜96 部品実装用ランド
97 チップコイル
98 チップコンデンサ
99 半導体集積回路
DESCRIPTION OF SYMBOLS 1 Insulation base material about 50 micrometers 2 Copper foil 2a about 6 micrometers thick Wiring pattern 3 Copper foil 3a about 6 micrometers thick Wiring pattern 3b Wiring pattern removal part facing a land 4 Double-sided copper clad laminated board 5 Interlayer connection part 6 Double-sided copper-clad laminate with interlayer connection 7 Spiral wiring pattern 8 Land 9 Double-sided printed wiring board 21 with wiring pattern formed Interlayer adhesive sheet 22 Single-sided copper-clad laminate 23 Insulation base material with a thickness of about 50 μm 24 Copper foils 24a and 24b having a thickness of about 18 μm Wiring circuit 24c Copper land 25 Multilayer wiring substrate 26 Conductive hole 27 Through hole 28 Multilayer wiring substrate 29 having a conductive hole formed Dry film resist 30 Nickel body 31 Via hole 32 Solder resist layers 51 to 54 Component mounting lands 55 Semiconductor integrated circuit 56 Chip capacitor 71 Insulating base material 72 , 73 Wiring pattern 74, 75 Bottomed via hole 77 Insulating base material 78 Copper foil 79 having a thickness of 18 μm Single-sided copper-clad laminate 80 Interlayer adhesive sheet 81, 82, 83 Via hole 84 Solder resist layers 91-96 Land 97 for component mounting Chip coil 98 Chip capacitor 99 Semiconductor integrated circuit

Claims (2)

インダクタンスを持つコイルが形成されたプリント配線板の製造方法であって、a)渦状の配線パターン、および前記配線パターンの中心に電気的に接続されたランド部を形成する工程、b)前記ランド部と電気的に接続する導電性磁性体部を形成するための孔を形成する工程、c)前記孔内に、前記ランド部と電気的に接続する導電性磁性体部を形成する工程、
をそなえることを特徴とするプリント配線板の製造方法において、
前記導電性磁性体部を形成する工程では、
前記孔内部に電解ニッケルめっき処理を用いてニッケル体を形成する際に、内層電極層に形成された渦状の配線パターンからも給電を行う
ことを特徴とする多層プリント配線板の製造方法
A method of manufacturing a printed wiring board in which a coil having inductance is formed, comprising: a) forming a spiral wiring pattern and a land portion electrically connected to a center of the wiring pattern; b) the land portion A step of forming a hole for forming a conductive magnetic body portion electrically connected to the land, c) a step of forming a conductive magnetic body portion electrically connected to the land portion in the hole,
In a method for manufacturing a printed wiring board characterized by comprising:
In the step of forming the conductive magnetic part,
A method for producing a multilayer printed wiring board , wherein power is also supplied from a spiral wiring pattern formed on an inner electrode layer when a nickel body is formed inside the hole using electrolytic nickel plating .
請求項記載の多層プリント配線板の製造方法において、
前記導電性磁性体部を形成する工程では、
前記孔内部に、電解ニッケルめっき処理を用いて多層プリント配線板の表層を含む少なくとも3層以上にわたりニッケル体を形成し、同時にそのニッケル体により層間の電気的接続を行うことを特徴とする多層プリント配線板の製造方法。
In the manufacturing method of the multilayer printed wiring board of Claim 1 ,
In the step of forming the conductive magnetic part,
In the hole, a nickel body is formed over at least three layers including the surface layer of the multilayer printed wiring board by using electrolytic nickel plating, and at the same time, an electrical connection between the layers is performed by the nickel body. A method for manufacturing a wiring board.
JP2007139044A 2007-05-25 2007-05-25 Manufacturing method of multilayer printed wiring board Expired - Fee Related JP5005427B2 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2007139044A JP5005427B2 (en) 2007-05-25 2007-05-25 Manufacturing method of multilayer printed wiring board
TW97106619A TWI403243B (en) 2007-05-25 2008-02-26 Printed circuit board manufacturing method
CN 200810107857 CN101312615B (en) 2007-05-25 2008-05-23 Printed circuit board and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007139044A JP5005427B2 (en) 2007-05-25 2007-05-25 Manufacturing method of multilayer printed wiring board

Publications (2)

Publication Number Publication Date
JP2008294285A JP2008294285A (en) 2008-12-04
JP5005427B2 true JP5005427B2 (en) 2012-08-22

Family

ID=40100988

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007139044A Expired - Fee Related JP5005427B2 (en) 2007-05-25 2007-05-25 Manufacturing method of multilayer printed wiring board

Country Status (3)

Country Link
JP (1) JP5005427B2 (en)
CN (1) CN101312615B (en)
TW (1) TWI403243B (en)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11476566B2 (en) 2009-03-09 2022-10-18 Nucurrent, Inc. Multi-layer-multi-turn structure for high efficiency wireless communication
DE102010039156A1 (en) * 2010-08-10 2012-02-16 Robert Bosch Gmbh Method for producing an electrical circuit and electrical circuit
CN101980589B (en) * 2010-10-27 2012-10-17 华为技术有限公司 Method for manufacturing power module circuit board, power module and magnetic core of power module
CN102186311B (en) * 2011-04-29 2013-04-10 深南电路有限公司 Circuit board and processing method thereof
US8921703B2 (en) 2012-02-17 2014-12-30 Htc Corporation Circuit board, structural unit thereof and manufacturing method thereof
TWI481322B (en) * 2012-02-17 2015-04-11 Htc Corp Circuit board, structural unit thereof and manufacturing method thereof
JP6285638B2 (en) 2013-04-25 2018-02-28 日本メクトロン株式会社 Printed wiring board and printed wiring board manufacturing method
US9521751B2 (en) * 2013-11-20 2016-12-13 Intel Corporation Weaved electrical components in a substrate package core
CN103747627A (en) * 2013-12-24 2014-04-23 延锋伟世通电子科技(上海)有限公司 Method for manufacturing inductance device by using printed circuit board
US10658847B2 (en) 2015-08-07 2020-05-19 Nucurrent, Inc. Method of providing a single structure multi mode antenna for wireless power transmission using magnetic field coupling
US10063100B2 (en) 2015-08-07 2018-08-28 Nucurrent, Inc. Electrical system incorporating a single structure multimode antenna for wireless power transmission using magnetic field coupling
US10636563B2 (en) 2015-08-07 2020-04-28 Nucurrent, Inc. Method of fabricating a single structure multi mode antenna for wireless power transmission using magnetic field coupling
US11205848B2 (en) 2015-08-07 2021-12-21 Nucurrent, Inc. Method of providing a single structure multi mode antenna having a unitary body construction for wireless power transmission using magnetic field coupling
WO2017031348A1 (en) 2015-08-19 2017-02-23 Nucurrent, Inc. Multi-mode wireless antenna configurations
KR20190038587A (en) 2016-08-26 2019-04-08 누커런트, 인코포레이티드 Wireless connector system
US10892646B2 (en) 2016-12-09 2021-01-12 Nucurrent, Inc. Method of fabricating an antenna having a substrate configured to facilitate through-metal energy transfer via near field magnetic coupling
US11177695B2 (en) 2017-02-13 2021-11-16 Nucurrent, Inc. Transmitting base with magnetic shielding and flexible transmitting antenna
CN108696801B (en) * 2017-04-05 2020-09-22 鹏鼎控股(深圳)股份有限公司 Circuit board, method of manufacturing the same, and speaker including the same
US11283296B2 (en) 2017-05-26 2022-03-22 Nucurrent, Inc. Crossover inductor coil and assembly for wireless transmission
JP7188101B2 (en) * 2019-01-15 2022-12-13 凸版印刷株式会社 Electronic substrate for high frequency module
US11227712B2 (en) 2019-07-19 2022-01-18 Nucurrent, Inc. Preemptive thermal mitigation for wireless power systems
US11271430B2 (en) 2019-07-19 2022-03-08 Nucurrent, Inc. Wireless power transfer system with extended wireless charging range
US11056922B1 (en) 2020-01-03 2021-07-06 Nucurrent, Inc. Wireless power transfer system for simultaneous transfer to multiple devices
US11283303B2 (en) 2020-07-24 2022-03-22 Nucurrent, Inc. Area-apportioned wireless power antenna for maximized charging volume
US11876386B2 (en) 2020-12-22 2024-01-16 Nucurrent, Inc. Detection of foreign objects in large charging volume applications
US11881716B2 (en) 2020-12-22 2024-01-23 Nucurrent, Inc. Ruggedized communication for wireless power systems in multi-device environments
US11695302B2 (en) 2021-02-01 2023-07-04 Nucurrent, Inc. Segmented shielding for wide area wireless power transmitter
US11831174B2 (en) 2022-03-01 2023-11-28 Nucurrent, Inc. Cross talk and interference mitigation in dual wireless power transmitter

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01216590A (en) * 1988-02-25 1989-08-30 Yokogawa Electric Corp Printed board
JP2898814B2 (en) * 1992-02-25 1999-06-02 株式会社日立製作所 Multilayer wiring board with printed inductor
JPH06177500A (en) * 1992-12-08 1994-06-24 Nippon Telegr & Teleph Corp <Ntt> Flexible wiring board
JPH06283863A (en) * 1993-03-30 1994-10-07 Mitsubishi Electric Corp Manufacture of multilayer circuit board
JPH09326556A (en) * 1996-06-06 1997-12-16 Kyocera Corp Multilayer wiring board and manufacture thereof
JP3545245B2 (en) * 1999-02-24 2004-07-21 三洋電機株式会社 Common mode filter
JP3848131B2 (en) * 2001-10-31 2006-11-22 日本ビクター株式会社 Printed circuit board having coil element
JP2003273519A (en) * 2002-03-13 2003-09-26 Sohwa Corporation Multilayer circuit board
JP2005340577A (en) * 2004-05-28 2005-12-08 Matsushita Electric Ind Co Ltd Multilayer printed substrate

Also Published As

Publication number Publication date
CN101312615B (en) 2011-07-06
TWI403243B (en) 2013-07-21
CN101312615A (en) 2008-11-26
TW200847885A (en) 2008-12-01
JP2008294285A (en) 2008-12-04

Similar Documents

Publication Publication Date Title
JP5005427B2 (en) Manufacturing method of multilayer printed wiring board
US9514876B2 (en) Inductor device, method for manufacturing the same and printed wiring board
KR101598295B1 (en) Multiple layer seed pattern inductor, manufacturing method thereof and board having the same mounted thereon
US8586875B2 (en) Wiring board and method for manufacturing the same
US9119322B2 (en) Wiring board and method for manufacturing the same
US7676921B2 (en) Method of manufacturing printed circuit board including embedded capacitors
US9478343B2 (en) Printed wiring board
US20150213946A1 (en) Printed wiring board
US10388451B2 (en) Inductor component and method for manufacturing inductor component
JPWO2004103039A1 (en) Double-sided wiring board and method for manufacturing double-sided wiring board
JP2014090080A (en) Printed wiring board, printed wiring board manufacturing method ane electronic component
US20080250634A1 (en) Multi-layer board manufacturing method thereof
CN106024763B (en) Coil embedded integrated circuit substrate and manufacturing method thereof
US9307645B2 (en) Printed wiring board and method for manufacturing printed wiring board
JP2008270532A (en) Substrate with built-in inductor and manufacturing method thereof
KR20160111153A (en) Inductor and method of maufacturing the same
US20090260868A1 (en) Printed circuit board and method of manufacturing the same
US20130126215A1 (en) Printed circuit board and method for manufacturing the same
WO2009131182A1 (en) Flex-rigid wiring board and method for manufacturing the same
JP2005236067A (en) Wiring substrate, its manufacturing method and semiconductor package
WO2003100853A1 (en) Multilayer substrate with built-in coil, semiconductor chip, methods for manufacturing them
JP2005236220A (en) Wiring substrate and its manufacturing method, and semiconductor package
JP4529614B2 (en) Method for manufacturing printed wiring board
CN117812827A (en) Printed circuit board and preparation method thereof
JP2004193319A (en) Wiring circuit board with built-in toroidal coil and its manufacturing method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091126

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110913

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110916

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111018

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120427

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120523

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150601

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees