JP5003937B2

JP5003937B2 - 磁気メモリ

Info

Publication number: JP5003937B2
Application number: JP2006514533A
Authority: JP
Inventors: 哲広鈴木
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 2004-06-10
Filing date: 2005-06-08
Publication date: 2012-08-22
Anticipated expiration: 2025-06-08
Also published as: JPWO2005122259A1; WO2005122259A1

Description

本発明は、磁気メモリに関し、特に、磁気トンネル接合素子（以下、「ＭＴＪ素子」という。）にデータを保持する磁気メモリに関する。

ＭＴＪ素子にデータを保存するＭＲＡＭ（magnetic random access memory）は、有力な不揮発性メモリの一つである。ＭＴＪ素子は、典型的には、２つの強磁性層と、その間に介設された非磁性の絶縁層とを含んで構成される。２つの強磁性層のうちの一方の磁化は固定され、他方の磁化が反転可能である。磁化が固定された強磁性層は、固定層と呼ばれ、磁化が反転可能な強磁性層は、フリー層と呼ばれる。１つのＭＴＪ素子は、フリー層の磁化の向きによって１ビットのデータを不揮発的に保持することができる。

ＭＴＪ素子からのデータの読み出しは、ＴＭＲ効果（tunneling magnetoresistance effect）を利用して行われる。ＴＭＲ効果により、ＭＴＪ素子の抵抗は２つの強磁性層の磁化の相対方向によって変化する。ＭＲＡＭは、この抵抗の変化を利用してＭＴＪ素子のデータの検知を行う。

一方、ＭＴＪ素子へのデータの書き込みは、ＭＴＪ素子の近傍に設けられる配線に書き込み電流を流すことによって行われる。書き込み電流を流すことにより、ＭＴＪ素子に磁場が作用される。その磁場によってフリー層の磁化が所望の向きに反転され、これにより、所望のデータの書き込みが達成される。

ＭＲＡＭは、その集積度の向上が望まれているが、ＭＲＡＭの集積度の向上は、下記の２つの要因によって妨げられている。一つは書き込み電流の増大であり、もう一つは熱擾乱によるデータエラーの発生である。ＭＲＡＭの高集積化は、フリー層のサイズの縮小を必要とする。しかし、フリー層のサイズの縮小は、フリー層の反転磁場の増大を招き、従って、書き込み電流を増大させる原因になる。加えて、フリー層のサイズの縮小は、熱擾乱によるデータエラーの発生を一層に促進する。

書き込み電流の低減と熱擾乱によるデータエラーの抑制とは、一般的には、相反すると考えられている。書き込み電流の低減は、反転磁場を小さくすることによって達成可能である。例えば、特開２００４−３１６９４号公報は、フリー層をＣｏＦｅＢ又はＣｏＦｅＮｉＢで形成することにより、反転磁場を小さくする技術を開示している。しかし、反転磁場を減少させると、磁化の反転を妨げるエネルギーバリアの高さが小さくなり、熱擾乱によるデータエラーの発生を促進する。

書き込み電流を抑制するための一つの方法は、配線を強磁性体のクラッド層（又はヨーク層）で被覆することである。配線をクラッド層で被覆することにより、書き込み電流によって発生される磁場をＭＴＪ素子に集中することができる。これは、少ない書き込み電流でＭＴＪ素子にデータを書き込むことを可能にする。このような技術は、例えば、米国特許第５、９５６、２６７号公報、特開２００２−２４６５６６号公報、特開２００２−３３４９７３号公報、特開２００３−３０９２５１号公報、特開２００３−３１８３６５号公報、特開２００３−３１８３６６号公報、特開２００３−３１８３６７号公報、特開２００４−６７２９号公報、特開２００４−３１６４０号公報に開示されている。しかしながら、これらの文献は、熱擾乱によるデータエラーを抑制する技術について言及していない。

このような背景から、書き込み電流の低減と熱擾乱によるデータエラーの抑制とを同時に実現するための技術の提供が望まれている。

したがって、本発明の目的は、書き込み電流の低減と熱擾乱によるデータエラーの抑制とを同時に実現する磁気メモリを提供することにある。

本発明の一の観点において、磁気メモリは、固定層と、フリー層と、前記固定層と前記フリー層との間に介設された非磁性の絶縁層とを備えた複数のＭＴＪ素子と、ＭＴＪ素子へのデータの書き込みに使用される書き込み電流が流される配線と、強磁性体で形成され、配線を被覆する複数のクラッド層とを備えている。前記複数のクラッド層は、複数のＭＴＪ素子のそれぞれに対して一つずつ設けられている。

このような構成を有する本発明による磁気メモリは、書き込み電流の低減と熱擾乱によるデータエラーの抑制とを同時に実現することができる。クラッド層は、書き込み電流によって発生される磁場をＭＴＪ素子に集中させ、書き込み電流を低減させるために有効である。加えて、複数のクラッド層が複数のＭＴＪ素子のそれぞれに対して一つずつ設けられている構造は、ＭＴＪ素子のそれぞれの磁化を、対応するクラッド層の磁化に静磁的に結合させることを可能にする。クラッド層とＭＴＪ素子の磁化を静磁的に結合させることは、ＭＴＪ素子の磁化の熱擾乱による反転を妨げるエネルギーバリアの高さを増大させ、熱擾乱によるデータエラーを有効に抑制する。このように、本発明によれば、書き込み電流の低減と熱擾乱によるデータエラーの抑制とを同時に実現することができる。

クラッド層とＭＴＪ素子の磁化を静磁的に有効に結合させるために、複数のクラッド層のそれぞれは、その平面形状がより等方的になるように形成されることが好適である。具体的には、クラッド層のそれぞれは、配線が延設される方向である第１方向の長さＬと、前記第１方向に垂直な第２方向の幅ｗとが下記式：
０．５≦Ｌ／ｗ≦３、
を満足するように形成されることが好適である。

加えて、クラッド層とＭＴＪ素子の磁化を静磁的に有効に結合させるためには、クラッド層とフリー層とは、前記クラッド層の厚さｔ_１と前記フリー層の厚さｔ_２とが下記式：
１≦ｔ_１／ｔ_２≦６、
を満足するように形成されることが好適である。また、配線の厚さは、２０ｎｍ以下であることが好適である。

当該磁気メモリは、配線が複数のＭＴＪ素子のそれぞれに対して一本ずつ設けられ、クラッド層が配線の上面の全体を被複する構造を有することが好適である。

クラッド層は、配線の下面を被覆するように形成され、前記ＭＴＪ素子は、配線の上方に形成されてもよい。この場合、フリー層は、配線の上方、且つ、固定層の下方に形成されることが好適である。

フリー層の磁気異方性は、配線が延設される第１方向と実質的に４５°の角度をなす方向に向けられることが好適である。

当該磁気メモリは、配線と異なる方向に延設され、ＭＴＪ素子へのデータの書き込みに使用される他の書き込み電流が流される他の配線と、該他の配線を被覆する、複数の他のクラッド層とを備える場合がある。この場合、クラッド層は、複数のＭＴＪ素子のそれぞれに対して一つずつ設けられることが好適である。

本発明の他の観点において、磁気メモリ製造方法は、
固定層と、フリー層と、固定層とフリー層との間に介設された非磁性の絶縁層とを備えた複数のＭＴＪ素子を形成する工程と、
導電膜と強磁性体膜とを順次に形成して積層体を形成する工程と、
積層体をパターニングして、ＭＴＪ素子へのデータの書き込みに使用される書き込み電流が流される配線を形成する工程と、
配線の上に残されている前記強磁性膜をパターニングすることにより、複数のＭＴＪ素子のそれぞれに対して一つずつクラッド層を形成する工程
とを備えている。当該磁気メモリ製造方法は、上述の磁気メモリの製造を可能にする方法の一つである。

製造工程の簡素化のためには、他の磁気メモリ製造方法も採用され得る。具体的には、他の磁気メモリ製造方法は、
固定層と、フリー層と、固定層とフリー層との間に介設された非磁性の絶縁層とを備えた複数のＭＴＪ素子を形成する工程と、
導電膜と強磁性体膜とを順次に形成して積層体を形成する工程と、
前記積層体をパターニングして、ＭＴＪ素子へのデータの書き込みに使用される書き込み電流が流される複数の書き込み配線と複数のクラッド層とを同時に形成する工程
とを備えている。前記複数のクラッド層と前記複数の書き込み配線とは、いずれも、複数のＭＴＪ素子のそれぞれに対して一つずつ設けられている。かかる磁気メモリ製造方法は、書き込み配線とクラッド層と
を同時に形成可能であり、製造工程の簡素化のために有効である。

図１は、本発明の実施の第１形態に係る磁気メモリの構成を示す断面図である。図２は、ＭＴＪ素子とクラッド層の形状を示す上面図である。図３Ａは、クラッド層の長さが短いときのフリー層とクラッド層の磁化の配置を示す平面図である。図３Ｂは、クラッド層の長さが長いときのフリー層とクラッド層の磁化の配置を示す平面図である。図４は、規格化エネルギーバリアの大きさの、クラッド層の縦横比による変化を示すグラフである。図５は、クラッド層の膜厚ｔ_１のフリー層の膜厚ｔ_２に対する比ｔ_１／ｔ_２による、規格化エネルギーバリアの大きさの変化を示すグラフである。図６は、ビット線の膜厚による、規格化エネルギーバリアの大きさの変化を示すグラフである。図７は、本実施の形態における磁気メモリの他の構造を示す断面図である。図８Ａは、本実施の形態における磁気メモリの好適な構造を示す断面図である。図８Ｂは、本実施の形態における磁気メモリの好適な構造を示す断面図である。図９は、本発明の実施の第２形態に係る磁気メモリの構成を示す断面図である。図１０は、ＭＴＪ素子とクラッド層の形状を示す上面図である。図１１は、ＭＴＪ素子とクラッド層の好適な配置を示す上面図である。図１２は、本実施の形態における磁気メモリの他な構造を示す断面図である。図１３は、本実施の形態における磁気メモリの更に他の構造を示す断面図である。

（実施の第１形態）
図１は、本発明の実施の第１形態の磁気メモリ１０の断面図である。磁気メモリ１０は、概略的には、メモリセル部分１と、下地回路部分２とを備えている。メモリセル部分１は、メモリセルと、そのメモリセルにアクセスするための配線とで構成され、下地回路部分２は、メモリセルへの書き込み、及び読み出しを行うための回路で構成されている。

メモリセル部分１は、メモリセルとして機能するＭＴＪ素子１１と、下地電極１２と、ビット線１３と、書き込みワード線１４とを備えている。ビット線１３はｙ方向に、書き込みワード線１４はｘ方向に延伸するように設けられている。ＭＴＪ素子１１と下地電極１２とは、ビット線１３と書き込みワード線１４とが交差する位置に対応して設けられている。図１には、ビット線１３、及び書き込みワード線１４は、一つずつしか図示されていないが、これらの数は複数であると理解されるべきである。更に、ＭＴＪ素子１１、及び下地電極１２は、ビット線１３と書き込みワード線１４とが交差する位置のそれぞれに対応して行列に配置されていると理解されるべきである。

ＭＴＪ素子１１は、下地電極１２の上に形成された反強磁性層１１ａと、反強磁性層１１ａの上に形成された固定層１１ｂと、固定層１１ｂの上に形成されたバリア層１１ｃと、バリア層１１ｃの上に形成されたフリー層１１ｄと、フリー層１１ｄの上に形成されているキャップ層１１ｅとを備えている。反強磁性層１１ａは、例えばＭｎＩｒ等の反強磁性体で形成されている。固定層１１ｂ、フリー層１１ｄは、いずれも強磁性体、例えば、ＣｏＦｅ、ＮｉＦｅで形成されている。バリア層１１ｃは、非磁性の絶縁体、例えば、ＡｌＯ_ｘで形成されている。キャップ層１１ｅは、製造過程において固定層１１ｂ、バリア層１１ｃ、フリー層１１ｄにダメージが加えられることを防止するための膜であり、導電性の金属、例えば、Ｔａで形成されている。キャップ層１１ｅは、ビット線１３に接続されている。図２に示されているように、ＭＴＪ素子１１は、ｘ方向に長くなるように形成され、従って、固定層１１ｂとフリー層１１ｄの容易軸の方向は、いずれもｘ方向に平行である。

図１に戻り、下地電極１２と、ビット線１３と、書き込みワード線１４とは、ＭＴＪ素子１１にアクセスするための配線である。あるＭＴＪ素子１１へのデータの書き込みは、対応するビット線１３と書き込みワード線１４とに書き込み電流を流すことによって行われる。ｙ軸方向に延設されているビット線１３に書き込み電流が流されると、ｘ軸方向に書き込み磁場が発生する。同様に、ｘ軸方向に延設されている書き込みワード線１４に書き込み電流が流されると、ｙ軸方向に書き込み磁場が発生する。これらの書き込み磁場の合成磁場により、所望のＭＴＪ素子１１のフリー層１１ｄの磁化が所望の方向に選択的に反転され、データ書き込みが行われる。一方、あるＭＴＪ素子１１からのデータの読み込みは、典型的には、対応するビット線１３と下地電極１２との間に所定の電圧を印加し、ＭＴＪ素子１１を流れる電流、即ちＭＴＪ素子１１の抵抗を検知することによって行われる。この代りに、ビット線１３と下地電極１２を介してＭＴＪ素子１１に所定の電流を流し、この電流によってＭＴＪ素子１１に発生する電圧からＭＴＪ素子１１の抵抗、即ち、ＭＴＪ素子１１データを検知することも可能である。

ビット線１３の上面の一部は、クラッド層１５によって被覆されている。クラッド層１５は、ＭＴＪ素子１１の上方に位置している。クラッド層１５は、強磁性体、典型的には、Ｃｏ、Ｆｅ、Ｎｉ、及びこれらの合金で形成されている。クラッド層１５は、書き込み電流によって発生される磁場を、ＭＴＪ素子１１に集中させる役割を有している。クラッド層１５の使用は、書き込み電流の低減に有効である。

図１にはクラッド層１５が一つしか図示されていないが、一つのＭＴＪ素子１１に対して、クラッド層１５が一つずつ設けられていると理解されるべきである。後述されるように、一つのＭＴＪ素子１１に対してクラッド層１５が一つずつ設けられていることは、ＭＴＪ素子１１のフリー層１１ｄの磁化とクラッド層１５の磁化とを静磁的に結合し、もってフリー層１１ｄの熱擾乱による不所望な反転を防止するために重要である。

一つのＭＴＪ素子１１あたりに一つのクラッド層１５を独立して設けるために、クラッド層１５は、ビット線１３の上に形成された強磁性膜をパターニングすることによって形成されている。より具体的には、ビット線１３となる導電膜と、クラッド層１５となる強磁性膜とを順次に形成して積層体を形成した後、該積層体を一括してパターニングすることによってビット線１３が形成される。ビット線１３の形成の後、ビット線１３の上に残されている強磁性膜がパターニングされて、クラッド層１５が、一つのＭＴＪ素子１１あたりに一つずつ形成される。

クラッド層１５はＭＴＪ素子１１の上方に位置しており、ＭＴＪ素子１１とクラッド層１５とは、図２に示されているように、ビット線１３に垂直なある対称面Ｓに対して鏡面対称になるように位置している。

図１に戻って、下地回路部分２は、ＮＭＯＳトランジスタ２２が形成された半導体基板２１と、接地配線２３とを備えている。ＮＭＯＳトランジスタ２２は、ＭＴＪ素子１１に一対一に対応して設けられている。ＮＭＯＳトランジスタ２２のドレイン２２ａは、ビア２６ａ〜２６ｃとランド２７ａ、２７ｂとからなるコンタクト２４を介して下地電極１２に接続され、ソース２２ｂはビア２５を介して接地配線２３に接続されている。ＭＯＳトランジスタ２２のゲート２２ｃは、読み出しワード線として使用される；読み出し動作時には、所望のＭＴＪ素子１１に対応するＭＯＳトランジスタ２２のゲート２２ｃは活性化され、これにより、当該ＭＴＪ素子１１が接地配線２３に接続される。当該ＭＴＪ素子１１が接地配線２３に接続されることにより、データの読み出しに使用される電圧又は電流をＭＴＪ素子１１に印加することが可能になる。

本実施の形態では、一つのＭＴＪ素子１１に対してクラッド層１５が一つずつ設けられ、これにより、ＭＴＪ素子１１のフリー層１１ｄの磁化とクラッド層１５の磁化とが静磁的に結合されている；公知のクラッド層のように、単に書き込み配線を被覆するだけでは、フリー層１１ｄの磁化とクラッド層１５の磁化との間の、有効な静磁的結合は得られない。フリー層１１ｄの磁化とクラッド層１５の磁化との静磁的な結合は、フリー層１１ｄの磁化の反転を妨げるエネルギーバリアの高さを増加させる。エネルギーバリアの高さの増大は、熱擾乱によるフリー層１１ｄの磁化の反転を抑制し、従って、データエラーの発生を有効に抑制する。

図３Ａ、図３Ｂを参照して、フリー層１１ｄの磁化とクラッド層１５の磁化とを静磁的に結合させるためには、クラッド層１５は、そのｙ軸方向（即ち、ビット線１３に書き込み電流が流される方向）の長さＬが積極的に短くされることが重要である。図３Ｂに示されているように、クラッド層１５がｙ軸方向に長いと、クラッド層１５の端面に生じる磁極とフリー層１１ｄの端面に生じる磁極との距離が離れ、クラッド層１５とフリー層１１ｄの磁化とは静磁的に結合しない。一方、図３Ａに示されているように、クラッド層１５の長さＬをｙ軸方向に短くすることにより、クラッド層１５とフリー層１１ｄの磁化を、静磁的に結合することができる。クラッド層１５とフリー層１１ｄの磁化の静磁的な結合は、クラッド層１５の磁化の方向がｙ軸方向に対して平行でなくなるという現象に現れる。

具体的には、クラッド層１５は、その縦横比が、０．５以上３以下であるように形成されることが好適である。ここでクラッド層１５の縦横比とは、クラッド層１５のｙ軸方向の長さＬと、幅方向（即ち、ｘ軸方向）の幅ｗとを用いて、Ｌ／ｗで定義される値である。クラッド層１５の縦横比が大きいことは、クラッド層１５が、ｙ軸方向に長いことを意味している。クラッド層１５を、その縦横比が０．５以上３以下であるように形成することにより、クラッド層１５の磁化とフリー層１１ｄの磁化との間の静磁的な結合を有効に増強する。

以下では、クラッド層１５の縦横比の制御の有効性が議論される。
図４は、クラッド層１５の縦横比に対する、規格化エネルギーバリア（Ｅ_ｂ／ｋＴ）／Ｈ_ＳＷの変化を示すグラフである。規格化エネルギーバリアとは、熱エネルギーｋＴ及び反転磁場Ｈ_ＳＷによって規格化された、フリー層１１ｄの磁化のエネルギーバリアＥ_ｂの大きさである。反転磁場Ｈ_ＳＷとは、フリー層１１ｄの磁化が反転するときにフリー層１１ｄに外部から印加されている磁場の強さである。規格化エネルギーバリア（Ｅ_ｂ／ｋＴ）／Ｈ_ＳＷの大きさは、エネルギーバリアの高さが大きいほど大きく、且つ、反転磁界Ｈ_ＳＷが小さいほど大きい。言い換えれば、規格化エネルギーバリア（Ｅ_ｂ／ｋＴ）／Ｈ_ＳＷの大きさは、熱擾乱による磁化の反転の発生確率が低いほど大きく、且つ、反転磁場Ｈ_ＳＷが小さいほど大きい。ゆえに、規格化エネルギーバリア（Ｅ_ｂ／ｋＴ）／Ｈ_ｋは、総合的には、熱擾乱によるデータエラーの発生率及び書き込み電流の低減の観点からみた、ＭＴＪ素子１１の特性の良さの指標となる。

図４の規格化エネルギーバリア（Ｅ_ｂ／ｋＴ）／Ｈ_ＳＷは、フリー層１１ｄとクラッド層１５との磁化からなる系が有するエネルギーＥに基づいて得られている。フリー層１１ｄとクラッド層１５との磁化からなる系が有するエネルギーＥは、下記式（１）で表現される：
Ｅ＝（１／２）Ｈ_ｋ１Ｍ_１Ｖ_１ｓｉｎ^２φ_１−Ｈ_ｋ２Ｍ_２Ｖ_２ｓｉｎ^２φ_２
−Ｈ_ｅｘｔＭ_１Ｖ_１ｃｏｓ（θ_ｅｘｔ−φ_１）＋Ｈ_ｅｘｔＭ_２Ｖ_２ｃｏｓ（θ_ｅｘｔ−φ_１）
＋Ｍ_１Ｖ_１Ｍ_２Ｖ_２（Ｄ_ｘｘｃｏｓφ_１ｃｏｓφ_２＋Ｄ_ｙｙｓｉｎφ_１ｓｉｎφ_２）．
・・・（１）
ここで、Ｈ_ｋ１、Ｈ_ｋ２は、それぞれ、フリー層１１ｄとクラッド層１５の異方性磁界を示しており、Ｍ_１、Ｍ_２は、それぞれ、フリー層１１ｄとクラッド層１５の磁化を示している；Ｖ_１、Ｖ_２は、フリー層１１ｄとクラッド層１５の体積を示しており、φ_１、φ_２は、それぞれ、フリー層１１ｄとクラッド層１５の磁化の＋ｘ方向に対する角度である；Ｈ_ｅｘｔは、書き込み電流によって発生される書き込み磁場の大きさであり、θ_ｅｘｔは、書き込み磁場の方向の＋ｙ方向に対する角度である；ここで、フリー層１１ｄとクラッド層１５には、書き込み磁場が反平行に書き込まれることに留意されたい；加えて、Ｄ_ｘｘ、Ｄ_ｙｙは、それぞれ、ｘ軸方向、ｙ軸方向におけるフリー層１１ｄとクラッド層１５との静磁結合定数である。エネルギーＥは、フリー層１１ｄとクラッド層１５とが有する磁区が単一であるという仮定の下で算出されている。

上述のエネルギーバリアＥ_ｂとは、書き込み磁場Ｈ_ｅｘｔが０であるときのエネルギーＥの極大値と極小値との差である。一方、反転磁場Ｈ_ＳＷとは、下記のヤコビアンＪ：

を０にするような書き込み磁場Ｈ_ｅｘｔである；式（２）のヤコビアンＪが０であることは、フリー層１１ｄとクラッド層１５との磁化からなる系のポテンシャルが不安定な形状になることを意味していることに留意されたい。

図４に示されているように、クラッド層１５の縦横比を０．５以上３以下に調節することにより、規格化エネルギーバリア（Ｅ_ｂ／ｋＴ）／Ｈ_ＳＷが顕著に増大される。これは、クラッド層１５の縦横比を０．５以上３以下に設定することにより、熱擾乱によるデータエラーの発生の抑制及び書き込み電流の低減との両方を実現できることを意味している。クラッド層１５の縦横比は、１前後に設定されることが好適である。クラッド層１５の縦横比を１前後に設定することにより、規格化エネルギーバリア（Ｅ_ｂ／ｋＴ）／Ｈ_ＳＷを最大にし、もって、熱擾乱によるデータエラーの発生の抑制及び書き込み電流の低減の両方を好適に実現することができる。

クラッド層１５とフリー層１１ｄの膜厚の制御は、クラッド層１５とフリー層１１ｄの間の静磁的結合の強さに影響を及ぼすため重要である。図５は、規格化エネルギーバリア（Ｅ_ｂ／ｋＴ）／Ｈ_ＳＷの、クラッド層１５の膜厚ｔ_１のフリー層１１ｄの膜厚ｔ_２に対する比ｔ_１／ｔ_２による変化を示すグラフである。クラッド層１５がフリー層１１ｄと比較して薄すぎると、クラッド層１５とフリー層１１ｄとの間の静磁的結合が弱くなるため、大きな規格化エネルギーバリア（Ｅ_ｂ／ｋＴ）／Ｈ_ＳＷは得られない。一方、クラッド層１５がフリー層１１ｄと比較して厚すぎると、クラッド層１５の磁化が傾きにくくなるため静磁的結合が弱くなり、従って、大きな規格化エネルギーバリア（Ｅ_ｂ／ｋＴ）／Ｈ_ＳＷは得られない。

具体的には、図５に示されているように、クラッド層１５の膜厚ｔ_１の、フリー層１１ｄの膜厚ｔ_２に対する比ｔ_１／ｔ_２は、１以上６以下であることが好適である。比ｔ_１／ｔ_２を、１以上６以下に設定することにより、大きな規格化エネルギーバリア（Ｅ_ｂ／ｋＴ）／Ｈ_ＳＷを得ることができる。

加えて、ビット線１３の膜厚の制御も、クラッド層１５とフリー層１１ｄの間の静磁的結合の強さに影響を及ぼすため重要である。ビット線１３の膜厚が厚くなると、クラッド層１５とフリー層１１ｄの間の距離が増大し、静磁的結合が弱くなる。静磁的結合が弱くなることは、規格化エネルギーバリア（Ｅ_ｂ／ｋＴ）／Ｈ_ＳＷの減少を招くため好ましくない。具体的には、ビット線１３の膜厚に対する規格化エネルギーバリア（Ｅ_ｂ／ｋＴ）／Ｈ_ＳＷの変化を示す図６から理解されるように、ビット線１３の膜厚は２０ｎｍ以下に抑制されることが好適である。ビット線１３の膜厚を２０ｎｍ以下にすることにより、規格化エネルギーバリア（Ｅ_ｂ／ｋＴ）／Ｈ_ＳＷを顕著に増大させることができる。

図７に示されているように、クラッド層１５に加え、書き込みワード線１４にクラッド層１６が設けられることは一層に好適である。クラッド層１６は、書き込みワード線１４の下面を被覆するように形成される。この場合、クラッド層１６は、クラッド層１５と同様に、その縦横比が、０．５以上３以下であるように形成されることが好適である。ここでクラッド層１６の縦横比とは、クラッド層１６のｘ軸方向の長さＬ’と、幅方向（即ち、ｙ軸方向）の幅ｗ’とを用いて、Ｌ’／ｗ’で定義される。クラッド層１６の縦横比を０．５以上３以下に調節することにより、クラッド層１６の磁化とフリー層１１ｄの磁化とを、積極的に静磁的に結合させることができる。これは、フリー層１１ｄの磁化のエネルギーバリアの高さを一層に増加させ、熱擾乱によるデータエラーの発生を一層に抑制することを可能にする。

また、図８Ａに示されているように、クラッド層１５は、ビット線１３の上面のみならず側面も被覆するように形成されていることが好適である。このような構造は、書き込み磁場を一層にフリー層１１ｄに集中させることを可能にし、書き込み電流を一層に低減する事を可能にする。書き込みワード線１４にクラッド層１６が設けられる場合には、図８Ｂに示されているように、クラッド層１６も書き込みワード線１４の側面を被覆するように形成されていることが好適である。

（実施の第２形態）
図９は、本発明の実施の第２形態の磁気メモリ１０’の構造を示している。実施の第２形態では、書き込み電流が流される配線がＭＴＪ素子のそれぞれについて一本ずつ用意される構造を採用する磁気メモリ１０’に、本発明が適用されている；本実施の形態では、書き込み電流は、複数の配線に流されるのではない。本実施の形態の磁気メモリ１０’の構造が以下に詳細に説明される。

実施の第２形態の磁気メモリ１０’のメモリセル部分１’は、ＭＴＪ素子１１と、読み出し配線層３１と、書き込み配線層３２と、クラッド層３３とを備えている。ＭＴＪ素子１１は、読み出し配線層３１の上に形成されている。ＭＴＪ素子１１の構造は実施の第１形態と同様であり、ＭＴＪ素子１１は、反強磁性層１１ａ、固定層１１ｂ、バリア層１１ｃ、フリー層１１ｄと、キャップ層１１ｅとを含んで構成されている。図１０に示されているように、ＭＴＪ素子１１は、ｘ軸方向に長く形成され、固定層１１ｂ、フリー層１１ｄの容易軸は、ｘ軸方向に平行である。図９に示されているように、書き込み配線層３２は、キャップ層１１ｅの上面に接合され、更に、クラッド層３３が書き込み配線層３２の上面の全体に形成されている。書き込み配線層３２は、典型的にはＡｌ、Ｃｕ、及びこれらの合金で形成され、クラッド層３３は、強磁性体で形成されている。書き込み配線層３
２は、ｙ軸方向に延設されており、書き込み電流は、書き込み配線層３２にｙ軸方向に流される。

図９には、ＭＴＪ素子１１は一つしか図示されていないが、ＭＴＪ素子１１は、行列に配置されていると理解されなくてはならない。加えて、書き込み配線層３２、クラッド層３３は、一のＭＴＪ素子１１に対して一つずつ設けられていると解釈されなくてはならない。実施の第１形態で説明されているように、一のＭＴＪ素子１１に対してクラッド層３３が一つずつ設けられていることは、クラッド層３３の磁化とＭＴＪ素子１１の磁化とを静磁的に結合させ、熱擾乱によるデータエラーの発生を抑制するために有効である。

図１０を参照して、クラッド層３３は、実施の第１形態のクラッド層１５と同様に、その縦横比が、０．５以上３以下であるように形成されることが好ましい。クラッド層３３の縦横比は、クラッド層３３のｙ軸方向の長さＬと、幅方向（即ち、ｘ軸方向）の幅ｗとを用いて、Ｌ／ｗで定義される値である。クラッド層３３の縦横比が、０．５以上３以下であることは、ＭＴＪ素子１１のフリー層１１ｄの磁化とクラッド層３３の磁化とを静磁的に結合させ、熱擾乱によるデータエラーの発生を有効に抑制する。

実施の第２形態の磁気メモリ１０’の下地回路部分２’は、ＮＭＯＳトランジスタ４２が形成された基板４１と、第１ビット線４３と、第２ビット線４４とを備えている。ＮＭＯＳトランジスタ４２は、ＭＴＪ素子１１に一対一に対応して設けられており、読み出し動作、及び書き込み動作の両方において、アクセスされるＭＴＪ素子１１を選択するために使用される；アクセスされるＭＴＪ素子１１に対応するＮＭＯＳトランジスタ４２がターンオンされ、ＮＭＯＳトランジスタ４２を介してＭＴＪ素子１１がアクセスされる。ＮＭＯＳトランジスタ４２のソース４２ａはビア４５を介して第１ビット線４３に接続され、ドレイン４２ｂは、ビア４５ａ、４５ｂとランド４５ｃとからなるコンタクト４５を介して書き込み配線層３２の一端に接続されている。第２ビット線４４は、ビア４６を介して書き込み配線３２の他端に接続されている。

実施の第２形態の磁気メモリ１０’の読み出し動作及び書き込み動作は、以下のようにして行われる。書き込み動作は、データの書き込み先のＭＴＪ素子１１に対応するＮＭＯＳトランジスタ４２を活性化し、第１ビット線４３から第２ビット線４４に、又は、第２ビット線４４から第１ビット線４３に書き込み電流を供給することによって行われる。書き込み電流が供給されると、書き込み配線層３２にｙ軸方向に書き込み電流が流され、ｘ軸方向に書き込み磁場が発生する。この書き込み磁場により、所望のデータが、ＭＴＪ素子１１に書き込まれる。一方、読み出し動作は、データの読み出し元のＭＴＪ素子１１に対応するＮＭＯＳトランジスタ４２を活性化し、書き込み配線層３１と第１ビット線４３との間に、所定の電流、又は所定の電圧を印加することによって行われる。ＭＴＪ素子１１に発生する電圧、又は、ＭＴＪ素子１１に流れる電流から、ＭＴＪ素子１１の抵抗、即ち、ＭＴＪ素子１１に保持されているデータが識別可能である。

クラッド層３３が書き込み配線層３２の上面の全体に形成されている図９の磁気メモリ１０’の構造の利点は、書き込み配線層３２とクラッド層３３とを別々にパターンニングする必要がない点にある。本実施の書き込み配線層３２となる導電膜と、クラッド層３２となる強磁性層とが順次に形成された後、その導電膜と強磁性層とが同時にパターニングされる。かかる構造及び工程は、磁気メモリ１０’の製造工程の簡略化の点で好適である。実施の第１形態のように、一のビット線１３が複数のＭＴＪ素子１１へのデータの書き込みに使用される構造では、クラッド層１５を分離する必要があるためにビット線１３とクラッド層１５とを同時にパターニングすることはできないことに留意されたい。ただし、本実施の形態において、クラッド層３３が書き込み配線層３２の上面の全体に形成されることは必須であると解釈されてはならない。クラッド層３２の縦横比を小さくする場合には、導電膜をパターニングすることによって書き込み配線層３２が形成された後、強磁性層がパターニングされてクラッド層３２が形成されることが好適である。

図１１を参照して、ＭＪＴ素子１１がｙ軸方向と４５°の角をなす方向に長く形成され、これにより、フリー層１１ｄ（及び固定層１１ｂ）の容易軸がｙ軸方向と４５°をなす角度に向けられることが好適である。容易軸と４５°をなす方向は、磁化を反転させる磁場が最小となる方向であるから、図１１のようなＭＴＪ素子１１の配置は、書き込み電流の一層の低減に有効である。

図１２に示されているように、書き込み配線層３２は、ＭＴＪ素子１１の下に形成されることも可能である。この場合、クラッド層３３は、書き込み配線層３２の下面を被覆するように形成され、読み出し配線層３１は、ＭＴＪ素子１１のキャップ層１１ｅの上面に接合される。

書き込み配線層３２がＭＴＪ素子１１の下に形成される場合、図１３に示されているように、ＭＴＪ素子１１を構成する層が積層される順番が上下反対にされることが好適である。この場合、フリー層１１ｄは、書き込み配線層３２の上に直接に、又は、薄いシード層（図示されない）を間に挟んで形成される。書き込み配線層３２がＭＴＪ素子１１の下に形成され、且つ、フリー層１１ｄが固定層１１ｂより下に位置する図１３の構成は、フリー層１１ｄと書き込み配線層３２との間に厚いキャップ層を形成する必要をなくし、フリー層１１ｄと書き込み配線層３２との間の距離を近づけることを可能にする。これは、フリー層１１ｄとクラッド層３３との間の静磁的結合の強さを強めるために好適である。

Claims

固定層と、フリー層と、前記固定層と前記フリー層との間に介設された非磁性の絶縁層とを備えた複数の磁気トンネル接合素子と、
前記磁気トンネル接合素子へのデータの書き込みに使用される書き込み電流が流される配線と、
強磁性体で形成され、前記配線を被覆する複数のクラッド層
とを含み、
前記複数のクラッド層は、前記複数の磁気トンネル接合素子のそれぞれに対して一つずつ設けられ、
前記配線は、第１方向に延設され、
前記複数のクラッド層のそれぞれは、前記第１方向の長さＬと、前記第１方向に垂直な第２方向の幅ｗとが下記式：
０．５≦Ｌ／ｗ≦３、
を満足するように形成された
磁気メモリ。
請求項１に記載の磁気メモリであって、
前記複数のクラッド層のそれぞれは、それぞれの磁化が対応する前記磁気トンネル接合素子の磁化と静磁的に結合するような形状を有するように形成されている
磁気メモリ。
請求項１に記載の磁気メモリであって、
前記クラッド層と前記フリー層とは、前記クラッド層の厚さｔ_１と前記フリー層の厚さｔ_２とが下記式：
１≦ｔ_１／ｔ_２≦６、
を満足するように形成された
磁気メモリ。
請求項１に記載の磁気メモリであって、
前記配線の厚さは、２０ｎｍ以下である
磁気メモリ。
請求項１に記載の磁気メモリであって、
前記配線は、前記複数の磁気トンネル接合素子のそれぞれに対して一本ずつ設けられ、
前記クラッド層は、前記配線の上面の全体を被複する
磁気メモリ。
請求項１に記載の磁気メモリであって、
前記クラッド層は、前記配線の下面を被覆するように形成され、
前記磁気トンネル接合素子は、前記配線の上方に形成された
磁気メモリ。
請求項６に記載の磁気メモリであって、
前記フリー層は、前記配線の上方、且つ、前記固定層の下方に形成された
磁気メモリ。
請求項１に記載の磁気メモリであって、
前記フリー層の磁気異方性は、前記配線が延設される前記第１方向と実質的に４５°の角度をなす方向に向けられた
磁気メモリ。
請求項１に記載の磁気メモリであって、
更に、
前記配線と異なる方向に延設され、前記磁気トンネル接合素子へのデータの書き込みに使用される他の書き込み電流が流される他の配線と、
前記他の配線を被覆する、複数の他のクラッド層とを備え、
前記他のクラッド層は、前記複数の磁気トンネル接合素子のそれぞれに対して一つずつ設けられている
磁気メモリ。
固定層と、フリー層と、前記固定層と前記フリー層との間に介設された非磁性の絶縁層とを備えた複数の磁気トンネル接合素子を形成する工程と、
導電膜と強磁性体膜とを順次に形成して積層体を形成する工程と、
前記積層体をパターニングして、前記磁気トンネル接合素子へのデータの書き込みに使用される書き込み電流が流される配線を形成する工程と、
前記配線の上に残されている前記強磁性体膜をパターニングすることにより、前記複数の磁気トンネル接合素子のそれぞれに対して一つずつクラッド層を形成する工程
とを備え、
前記配線は、第１方向に延設され、
前記複数のクラッド層のそれぞれは、前記第１方向の長さＬと、前記第１方向に垂直な第２方向の幅ｗとが下記式：
０．５≦Ｌ／ｗ≦３
を満足するように形成された
磁気メモリ製造方法。
固定層と、フリー層と、前記固定層と前記フリー層との間に介設された非磁性の絶縁層とを備えた複数の磁気トンネル接合素子を形成する工程と、
導電膜と強磁性体膜とを順次に形成して積層体を形成する工程と、
前記積層体をパターニングして、前記磁気トンネル接合素子へのデータの書き込みに使用される書き込み電流が流される複数の書き込み配線と複数のクラッド層とを同時に形成する工程
とを備え、
前記複数のクラッド層と前記複数の書き込み配線とは、いずれも、前記複数の磁気トンネル接合素子のそれぞれに対して一つずつ設けられ、
前記複数の書き込み配線は、第１方向に延設され、
前記複数のクラッド層のそれぞれは、前記第１方向の長さＬと、前記第１方向に垂直な第２方向の幅ｗとが下記式：
０．５≦Ｌ／ｗ≦３
を満足するように形成された
磁気メモリ製造方法。