JP5002783B2 - デュアル・タイマ・ユニットを含む通信装置 - Google Patents

Description

この特許文書は、一般には、無線周波数（ＲＦ）回路を含む通信装置に関し、より詳細には、通信装置内のタイマ・ユニットに関する。

ＲＦ受信機、ＲＦ送信機、ＲＦトランシーバなど、高性能の無線通信装置は一般に、送信または受信されるＲＦ信号に作用するＲＦフロントエンド回路を含む。たとえば、フロントエンド回路は、受信されたＲＦ信号をベースバンドにダウンコンバートし、かつ／またはＲＦ送信のためベースバンド信号をアップコンバートする。

ＲＦフロントエンド回路は一般に、ノイズや干渉に対して比較的に高感度である低雑音増幅器とミキサなどのアナログ回路を含む。ＲＦ回路は、移動通信セルラ・ハンドセットなどの一部の応用例では、振幅が数マイクロボルト以下という小さい信号を検出することが必要とされる。したがって、通信装置の外部、さらには内部のソースからのノイズや干渉を最小限に抑えることがしばしば重要である。

ＲＦフロントエンド回路に加えて、一般的な無線通信装置は、たとえば低レベル・ベースバンド信号処理、通信プロトコル・スタックの実装、様々なユーザ・インターフェース機能を含めて、様々なデジタル機能を実施するデジタル処理回路をも含む。デジタル処理回路は、数ある特定ハードウェア・デバイスの中でも特に挙げると、ＤＳＰ（ｄｉｇｉｔａｌ ｓｉｇｎａｌ ｐｒｏｃｅｓｓｏｒ：デジタル信号プロセッサ）、ＭＣＵ（ｍｉｃｒｏｃｏｎｔｒｏｌｌｅｒ ｕｎｉｔ：マイクロコントローラ・ユニット）、ハードウェア・アクセラレータ、メモリおよび／またはＩ／Ｏインターフェースなど、様々な特定ハードウェアを含む。

残念ながら、一般的な通信装置のデジタル処理回路は、有害なノイズや干渉の重大な源である。より具体的には、一般的な高性能通信装置内のデジタル処理回路は、比較的に小さい立上りと立下り時間、あるいは速い遷移または鋭いエッジを伴うデジタル信号を生成する。さらに、それらの信号はしばしば、比較的に高い周波数を有する。結果として、それらのフーリエ級数または変換は、豊富な高周波成分を有する。調和すなわち高周波フーリエ級数の成分はスプリアス放射を引き起こし、このスプリアス放射は、ＲＦフロントエンド回路の性能に干渉することがあり、またそれに悪影響をおよぼす。したがって、多くのシステムでは、ＲＦフロントエンド回路は、デジタル処理回路が実装された集積回路ダイとは別個の集積回路ダイに実装される。さらに、ＲＦフロントエンド回路とデジタル処理回路はしばしば別個の電気的な空洞内に置かれ、この空洞内では、空洞による遮蔽が電気結合や磁気結合を分離する。

しかし、ＲＦフロントエンド回路とデジタル処理回路を別個のダイに実装することには、部品数、サイズ、総コストが増加し、また信頼性が低下し、製造の失敗が増加する潜在性が高まるなど、いくつかの欠点がある。したがって、干渉による重大な劣化と性能低下なしに、ＲＦフロントエンド回路とデジタル処理回路を単一の集積回路ダイ上に統合できるようにすることが望ましい。

デュアル・タイマ・ユニットを使用した通信装置および方法の様々な実施態様が開示される。一実施態様では、通信装置が、無線周波数信号に作用する無線周波数回路と、無線周波数回路に結合されたデジタル処理回路とを含む。デジタル処理回路は、デジタル処理回路のアクティブ動作モードの間、システム動作のタイミングを制御するための時報信号を供給する第１のタイミング回路と、無線周波数回路のアクティブ動作モードの間、システム動作のタイミングを制御するための時報信号を供給する第２のタイミング回路とを含む。

特定の一実施態様では、第１のタイミング回路の少なくとも一部が、無線周波数回路がアクティブ（受信中または送信中）のときにディセーブルされる。無線アクティビティの間、デジタル処理回路の他の様々な部分がシャットダウン・モードに置かれることもある。第１のタイミング回路は、デジタル処理回路のアクティブ動作モードから無線周波数回路のアクティブ動作モードへの変更を知らせる信号を第２のタイミング回路に送信するように構成される。第２のタイミング回路は、無線周波数回路のアクティブ動作モードの間、第１のタイミング回路の少なくとも一部をディセーブルさせる信号を送信するように構成される。

別の実施態様では、携帯電話が、無線周波数信号に作用する無線周波数トランシーバと、無線周波数トランシーバに結合されたデジタル処理回路とを含む。デジタル処理回路は、デジタル処理回路のアクティブ動作モードの間、システム動作のタイミングを制御する時報信号を供給するように構成された第１のタイミング回路と、無線周波数トランシーバのアクティブ動作モードの間、システム動作のタイミングを制御する時報信号を供給するように構成された第２のタイミング回路とを含む。

さらに別の実施態様では、通信装置が、無線周波数信号に作用するように構成された無線周波数回路と、無線周波数回路に結合されたデジタル処理回路とを含む。デジタル処理回路は、ＲＦ回路のシャットダウン動作モードの間、システム動作のタイミングを制御する時報信号を供給するように構成された第１のタイミング回路と、無線周波数回路のアクティブ動作モードの間、システム動作のタイミングを制御する時報信号を供給するように構成された第２のタイミング回路とを含む。

さらなる実施態様では、携帯電話が、無線周波数信号に作用する無線周波数トランシーバと、無線周波数トランシーバに結合されたデジタル処理回路とを含む。無線周波数トランシーバとデジタル処理回路は、単一の集積回路チップ上に製造される。デジタル処理回路は、無線周波数トランシーバのシャットダウン動作モードの間、システム動作のタイミングを制御する時報信号を供給するように構成された第１のタイミング回路と、無線周波数トランシーバのアクティブ動作モードの間、システム動作のタイミングを制御する時報信号を供給するように構成された第２のタイミング回路とを含む。

上述の機能を達成するための方法も開示される。

本発明は、様々な修正および代替の形が可能であるが、例示するため特定の実施形態が図面に示されており、また本明細書で詳細に述べられている。しかし、図面およびそれへの詳細な説明は、開示される特定の形に本発明を限定するものではないが、それとは逆に本発明は、添付の特許請求の範囲によって定められる本発明の精神および範囲内に含まれるすべての修正物、均等物および代替物を網羅するものであることを理解されたい。

図１は、デジタル処理回路１２０に結合されたＲＦフロントエンド回路１１０を含む通信装置１００の一般化されたブロック図を示している。図示するように、ディスプレイ１２２、キーパッド１２４、マイク１２６、スピーカ１２８を含めて様々なユーザ・インターフェースが、通信装置１００の特定の応用例とその所望の機能に応じてデジタル処理回路１２０に結合される。ＲＦフロントエンド回路１１０に結合されたアンテナ１３０も示されている。デジタル処理回路１２０は、様々なシステム・イベントのタイミングを制御するためのリアルタイム・イベント・コントローラ（ＲＴＥＣ：ｒｅａｌ ｔｉｍｅ ｅｖｅｎｔ ｃｏｎｔｒｏｌｌｅｒ）１５０を含む。

通信装置１００は、たとえばモバイルやセルラの電話ハンドセット、マシン間（Ｍ２Ｍ：ｍａｃｈｉｎｅ−ｔｏ−ｍａｃｈｉｎｅ）通信ネットワーク（自動販売機用の無線通信など）、いわゆる「９１１電話」（９１１緊急応答サービス呼出し用に構成されたモバイル・ハンドセット）、さらには３Ｇ、衛星通信などの新たな応用例において使用されるデバイスなどを含めて、様々な無線デバイスを例示するものである。したがって、通信装置１００は、ＲＦ受信機能、ＲＦ送信機能またはその両方（すなわちＲＦトランシーバ機能）を提供する。

通信装置１００は、要望に応じて、１つまたは複数の特定の通信プロトコルまたは規格を実装するように構成される。たとえば、様々な実施形態において通信装置１００は、特に挙げると、モバイル通信用グローバル・システム（ＧＳＭ：Ｇｌｏｂａｌ Ｓｙｓｔｅｍ ｆｏｒ Ｍｏｂｉｌｅ Ｃｏｍｍｕｎｉｃａｔｉｏｎｓ）規格、パーソナル通信サービス（ＰＣＳ：Ｐｅｒｓｏｎａｌ Ｃｏｍｍｕｎｉｃａｔｉｏｎｓ Ｓｅｒｖｉｃｅ）規格、デジタル・セルラ・システム（ＤＣＳ：Ｄｉｇｉｔａｌ Ｃｅｌｌｕｌａｒ Ｓｙｓｔｅｍ）規格、汎用パケット無線サービス（ＧＰＲＳ：Ｇｅｎｅｒａｌ Ｐａｃｋｅｔ Ｒａｄｉｏ Ｓｅｒｖｉｃｅ）規格、および／またはＧＳＭ進化型拡張データ（ＥＤＧＥ：Ｅｎｈａｎｃｅｄ Ｄａｔａ ｆｏｒ ＧＳＭ Ｅｖｏｌｕｔｉｏｎ）規格とも称される拡張型汎用パケット無線サービス（Ｅ−ＧＰＲＳ：Ｅｎｈａｎｃｅｄ Ｇｅｎｅｒａｌ Ｐａｃｋｅｔ Ｒａｄｉｏ Ｓｅｒｖｉｃｅ）規格などを実装する。

したがって、ＲＦフロントエンド回路１１０は、ＲＦ受信能力および／またはＲＦ送信能力を提供するための回路を含む。一実施形態では、フロントエンド回路１１０は、受信されたＲＦ信号をベースバンドにダウンコンバートし、かつ／またはＲＦ送信のためベースバンド信号をアップコンバートする。ＲＦフロントエンド回路１１０は、要望に応じて、たとえば低ＩＦ受信機回路、直接変換受信機回路、直接アップコンバージョン送信機回路および／またはオフセット・フェーズ・ロックド・ループ（ＯＰＬＬ：ｏｆｆｓｅｔ−ｐｈａｓｅ ｌｏｃｋｅｄ ｌｏｏｐ）送信機回路など、様々なアーキテクチュアや回路構成のいずれかを使用する。ＲＦフロントエンド回路１１０はさらに、アンテナ１３０で受信されるＲＦ信号を増幅するための低雑音増幅器（ＬＮＡ：ｌｏｗ ｎｏｉｓｅ ａｍｐｌｉｆｉｅｒ）および／またはアンテナ１３０から送信される信号を振幅するための電力増幅器を使用できる。代替の実施形態では、電力増幅器は、ＲＦフロントエンド回路１１０の外部に設けられる。

デジタル処理回路１２０は、ベースバンド機能を含めて、要望に応じて様々な信号処理機能を提供する。たとえば、デジタル処理回路１２０は、フィルタリング、デシメーション、変調、復調、符号化、復号、相関および／または信号スケーリングを実施するように構成される。さらに、デジタル処理回路１２０は、通信プロトコル・スタックの実装、ならびに／またはユーザ入出力操作とアプリケーション制御など、他のデジタル処理機能を実施する。こうした機能を実施するためにデジタル処理回路１２０は、ソフトウェア・プログラマブルＭＣＵおよび／またはＤＳＰなどの様々な特定回路、さらにメモリ・コントローラ、直接メモリ・アクセス（ＤＭＡ）コントローラ、ハードウェア・アクセラレータ、音声コーダ・デコーダ（ＣＯＤＥＣ）、ＵＡＲＴ（ｕｎｉｖｅｒｓａｌ ａｓｙｎｃｈｒｏｎｏｕｓ ｒｅｃｅｉｖｅｒ ｔｒａｎｓｍｉｔｔｅｒ：万能非同期受信送信機）、ユーザ・インターフェース回路などの様々な特定周辺回路を含む。デジタル処理ハードウェア（また、含まれる場合にはファームウェア／ソフトウェア）の選択は、所与の所望の実装についての設計や性能仕様に依存し、また実施形態によって異なる。

一実施形態では、ＲＦフロントエンド回路１１０とデジタル処理回路１２０は、同じ集積回路ダイ１４０内に組み込まれている。干渉を低減させ、したがって高性能機能に対処するために、通信装置１００は、時間領域分離、すなわちＴＤＩと称される技術を実装する。図２は、時間領域分離に従って通信装置１００内で発生する１組のイベントを示している。大まかに述べると、２つの代替のイベントがこうしたシステム内で発生する。ＲＦの受信または送信と信号処理。システムは、ＲＦフロントエンド回路１１０とデジタル処理回路１２０の間の干渉を回避しまたは低減させるために、ＲＦ受信またはＲＦ送信アクティビティと信号処理アクティビティを時間順に配列する。

図２に示すように、通信装置１００は、複数のタイムスロット２１０Ａ〜２１０Ｆなどを使用する。ＲＦフロントエンド回路１１０は、ＲＦタイムスロット２１０Ａ、２１０Ｃ、２１０Ｅの間にＲＦ信号を受信し、受信された信号を処理し、結果を格納する。それに引き続いて、それぞれ信号処理タイムスロット２１０Ｂ、２１０Ｄ、２１０Ｆの間、デジタル処理回路１２０は、格納された結果に対して信号処理タスクを実施する。

あるいは、ＲＦタイムスロット２１０Ａ、２１０Ｃ、２１０Ｅの間、ＲＦフロントエンド回路１１０は、ＲＦ信号を送信する。したがって、この動作モードでは、信号処理タイムスロット２１０Ｂ、２１０Ｄの間、デジタル処理回路１２０は、入力データ（音声、データなど）に対して信号処理タスクを実施し、結果を格納する。それに引き続いて、それぞれＲＦタイムスロット２１０Ｃ、２１０Ｅの間、ＲＦフロントエンド回路１１０は、格納された結果に対してＲＦ操作（たとえばアップコンバージョン）を実施し、ＲＦ信号を送信する。以下でさらに述べるように、一実施形態では、ＲＴＥＣ１５０は、タイムスロット間の移行を制御するために厳密にタイミングがとられた信号を生成するように構成される。

使用される特定のプロトコル、アーキテクチュア、回路によって、通信装置は、要望に応じて送信と受信を同時に行うことができることに留意されたい。しかし、より一般には、このシステムは、ＲＦタイムスロット２１０Ａ、２１０Ｃ、２１０Ｅなどのうちのいずれか１つの間に信号を送信しまたは信号を受信する。たとえば、ＧＳＭ仕様に準拠した携帯電話などのＧＳＭ準拠のシステムまたは装置は、ＲＦタイムスロット２１０Ａ、２１０Ｃ、２１０Ｅなどのそれぞれの間、アクティビティの１つまたは複数のバーストでＲＦ信号を受信しまたは送信する。

ＲＦタイムスロットは、要望に応じて、同じ継続時間を有することも、異なる継続時間を有することもあることにさらに留意されたい。ＲＦタイムスロットは、要望に応じて、多種多様な回路、システム、プロトコル、仕様に対処するために、それぞれ異なる長さを有する。

同様に信号処理タイムスロットは、要望に応じて、類似の継続時間を有することも、異なる継続時間を有することもある。信号処理タイムスロット２１０Ｂ、２１０Ｄ、２１０Ｆなどはそれぞれ、特定の通信プロトコルおよび／または信号処理技術、および使用される特定の回路と技術に応じて、他の複数のタイムスロットまたは時間分割を含む。たとえば、信号処理タイムスロットは複数のタイムスロットを含むことができ、デジタル処理回路１２０の一部または特定の回路がタイムスロットのうちの１つまたは複数の間、信号をアクティブに処理する。

時間領域分離を実装するために、デジタル処理回路１２０は、ＲＦタイムスロットが開始するとき（すなわち無線がアクティブなとき）、シャットダウン動作モードに置かれる。一実施形態では、シャットダウン動作モードの間、デジタル処理回路１２０内の１つまたは複数のクロック信号がディセーブルされまたは抑制される。より具体的には、たとえばスタティック金属酸化膜半導体（ＭＯＳ）回路を使用することによってデジタル処理回路１２０内の１つまたは複数のクロック信号は、その回路内に存在するデータを失うことなくシャットダウンされる。したがって、デジタル処理回路１２０は、ＲＦフロントエンド回路１１０がアクティブな間、その中のデータを保存することができる。ＲＦフロントエンド回路１１０がその受信または送信を完了（たとえばＲＦタイムスロットが終了）すると、デジタル処理回路１２０のシャットダウン・モードは、１つまたは複数のクロック信号を再びイネーブルすることによって中断される。次いで、データに対するデジタル処理操作が、継続しまたは開始する。ＲＦフロントエンド回路１１０がアクティブである（すなわち受信または送信している）間、デジタル処理回路１２０内の１つまたは複数のクロックをディセーブルすることによって、対象となるＲＦ帯のデジタル・ノイズ、したがってスプリアス信号の量が減少し、したがって高性能に対処することができる。

図２はＲＦフロントエンド回路１１０とデジタル処理回路１２０の動作を代替のイベントとして示しているが、これらの動作は相互排他的である必要はないことに留意されたい。一般に、ＲＦフロントエンド回路１１０とデジタル処理回路１２０の動作間の重複量を減らしまたは最小限に抑えることが望ましいであろう。しかし、複数の要因に応じて、ＲＦフロントエンド回路１１０のアクティブ動作とデジタル処理回路１２０の信号処理動作は、ある程度重複する。

一部の代替実施形態では、デジタル処理回路１２０のシャットダウン・モードが、他の技術（すなわちクロック信号のディセーブル以外）を使用することによってその回路の少なくとも一部を非アクティブに保持させるか、または別の方法で抑制させることによって実施されることにも留意されたい。たとえば、電力が、デジタル処理回路１２０内の特定の回路から取り除かれる。同様に、フリップ・フロップまたは他の回路が（たとえばイネーブル入力によって）ディセーブルされる。さらに、ダイナミック・メモリなどデジタル処理回路１２０のいくらかの部分は、シャットダウン・モードの間、アクティブ状態にとどまる（すなわちデジタル処理回路１２０の回路は、シャットダウン・モードの間、部分的に電源が切られ、ディセーブルされまたは抑制される）ことに留意されたい。

デジタル信号処理回路１２０の他の要素に加えて、ＲＴＥＣ１５０は、ＲＦフロントエンド回路１１０の性能に悪影響をおよぼす干渉源でもある。したがって、ＲＦフロントエンド回路１１０がアクティブな間、干渉をさらに低減させるために、一実施形態ではＲＦアクティビティ期間の間、ＲＴＥＣ１５０の一部がシャットダウン動作モードに置かれてもよい。より具体的には、一実施形態ではＲＴＥＣ１５０は、システム・イベントのタイミングを制御するために合わせて使用される主要タイマ・ユニットと別個のＲＦタイマ・ユニットとを含む。ＲＦアクティビティ期間の間、ＲＦタイマ・ユニットは、主要タイマ・ユニットがシャットダウン・モードに置かれている間、選択されたシステム・イベントのタイミング制御のために使用される。ＲＴＥＣ１５０の特定の実施形態の態様に関するさらなる詳細を以下に示す。

図３は、デジタル処理回路１２０の特定の一実施形態内の回路実装の一例を示している。図３の実施形態では、デジタル処理回路１２０は、ＤＳＰサブセクション３１０とＭＣＵセクション３５０とＲＴＥＣ１５０とを含む。

図示するように、ＤＳＰサブセクション３１０は、関連メモリ３１４に結合されたＤＳＰコア３１２を含む。様々なＤＳＰ周辺デバイス３１７が、１つまたは複数のバス３１６を介してＤＳＰコア３１２に結合される。一実施形態では、ＤＳＰ周辺デバイス３１７は、ハードウェア・アクセラレータとオーディオＣＯＤＥＣと受信バッファと送信バッファとを含む。ＤＳＰサブセクション３１０内に設けられた特定の数とタイプの周辺デバイスは、応用例や、所望の機能と性能に応じて変化することに留意されたい。

ＭＣＵサブセクション３５０は、関連メモリ３５４に結合されたＭＣＵコア３５２を含む。ＤＭＡコントローラ３５６と外部メモリ・コントローラ３５８を含めて、１つまたは複数のバス３６０を介してＭＣＵ３５２に結合された様々な周辺デバイスが示されている。バス３６０に結合された追加のＭＣＵ周辺デバイス３６３がさらに示されている。一実施形態では、周辺デバイス３６３は、ユニバーサル非同期送受信機（ＵＡＲＴ）、リアルタイムクロック、キーパッドＩ／Ｆ、割込みコントローラを含む。所望の機能によって、要望に応じて様々な代替の周辺デバイスが設けられることに留意されたい。一部の実施形態では、たとえば、ＲＴＥＣ１５０自体が、ＭＣＵ周辺デバイスとして実装される。

ＤＳＰサブセクション３１０とＭＣＵサブセクション３５０の間の通信に対処するためのホスト・インターフェース３７２がさらに示されている。外部メモリ・コントローラ３５８に結合された外部メモリ３８０が示されている。外部メモリ３８０には、たとえばＳＲＡＭ、フラッシュ、ＥＥＰＲＯＭおよび／または他のタイプのメモリが含まれる。たとえばキーパッド、ディスプレイ、ＳＩＭカードなどのインターフェース・カードなどを含めて、様々な追加の外部構成要素（図３に図示せず）が、デジタル処理回路１２０に結合されることに留意されたい。

動作中、ＤＳＰサブセクション３１０は、ＤＳＰ周辺デバイス３１７中に含まれる受信バッファを介してＲＦフロントエンド回路１１０から受信されるデータを処理する。同様にＤＳＰサブセクション３１０は、処理されたデータを、ＤＳＰ周辺デバイス３１７中に含まれる送信バッファに供給することができ、次いでこの処理済データは、デジタル・アナログ変換器（ＤＡＣ）を介してＲＦフロントエンド回路１１０に伝達される。オーディオＣＯＤＥＣなど、別のＤＳＰ周辺デバイスは、外部マイクからオーディオ信号を受信し、またはオーディオ信号をスピーカに供給する。一部の実装では、ハードウェア・アクセラレータなどの他のＤＳＰ周辺デバイスは、要望に応じて、たとえばフィルタリング、デシメーション、変調、復調、符号化、復号、相関および／または信号スケーリングなど、様々な低レベル信号処理機能を実施する。

一実施形態では、ＭＣＵサブセクション３５０が、より高いレベルの処理機能を実施するために設けられる。たとえば、一実装では、ＭＣＵサブセクション３５０は、上述したように、通信プロトコル・スタックとハウスキーピング・タスクをサポートするための機能を提供する。ＭＣＵサブセクション３５０はさらに、ＭＭＩ（マン・マシン・インターフェース）などのインターフェースを実装することができ、またシステム内で実行されるアプリケーション用の実行環境を提供することができる。図３の構成は、たとえば携帯電話および／またはモデムのベースバンド回路を実現する。一実施形態では、デジタル処理回路１２０は、ＧＳＭ通信規格とＧＰＲＳ規格の両方を実装する。

図３のＲＴＥＣ１５０は、主要タイマ・ユニット３０２とＲＦタイマ・ユニット３０３を含む。動作中、ＲＴＥＣ１５０は、通信システム１００が通信する基地局に同期されるシステム時間値を維持する。主要タイマ・ユニット３０２は信号処理タイムスロット（図２の２１０Ｂ、２１０Ｄ、２１０Ｆなど）の間、システム・イベントのタイミングを制御するように構成され、ＲＦタイマ・ユニット３０３はＲＦタイムスロット（２１０Ａ、２１０Ｃ、２１０Ｅなど）の間、システム・イベントのタイミングを制御するように構成される。以下でより詳しく述べるように、タイムスロット２１０Ａ〜Ｆの開始と終了の厳密なタイミングは、主要タイマ・ユニット３０２とＲＦタイマ・ユニット３０３によって生成される信号によって制御される。上述のＴＤＩ技術に従ってＲＦ回路とデジタル処理回路の間の干渉を低減させるために、図３に示す実施形態では、主要タイマ・ユニット３０２内に含まれる回路の少なくとも一部が、ＲＦタイムスロットの間、ディセーブルされる。（上述したように、デジタル処理回路１２０内の他の回路もまた、ＲＦタイムスロットの間、ディセーブルされる。）主要タイマ３０２がディセーブルされるこうした期間の間、ＲＦタイマ・ユニット３０３は、システム・イベントのタイミング制御のために使用される時報信号を提供する役割を担う。

図４は、信号処理とＲＦアクティビティの連続した期間の間の主要タイマ・ユニット３０２とＲＦタイマ・ユニット３０３の動作シーケンスを示している。主要タイマ・ユニット３０２は、信号処理期間の間、システム・イベントのタイミングを管理する。図４に示すように、ＲＦフロントエンド回路１１０が非アクティブである信号処理期間（４１０）が完了すると、制御は主要タイマ・ユニット３０２からＲＦタイマ・ユニット３０３に移り、主要タイマ・ユニット３０２がディセーブルされる。ＲＦフロントエンド回路１１０がアクティブである期間の間（４２０）、主要タイマ・ユニット３０２はディセーブル状態のままであり、一方ＲＦタイマ・ユニット３０３は特定のシステム・イベントのタイミングを管理する。ＲＦアクティビティ期間の最後に、主要タイマ・ユニット３０２は、再びイネーブルされ、システム・イベントのタイミングをとるための制御は、連続した信号処理期間（４３０）のため主要タイマ・ユニット３０２に戻される。主要タイマ・ユニット３０２とＲＦタイマ・ユニット３０３によるシステム・イベントのタイミングの制御に関するさらなる詳細を以下に示す。

それぞれ異なる実施形態において、デジタル処理回路１２０の他の構成要素をディセーブルするための上述の技術に類似の様々な実装技術が、主要タイマ・ユニット３０２をディセーブルするために使用できることに留意されたい。たとえば、一部の実施形態では、主要タイマ・ユニット３０２によって使用されるクロック信号がディセーブルされる。さらに、主要タイマ・ユニットを備える回路のすべてが、ＲＦアクティビティ期間の間ディセーブルされまたは抑制される必要はなく、すなわち、主要タイマ・ユニット３０２の回路はこうした期間の間、部分的に電源が切られ、ディセーブルされまたは抑制されることにも留意されたい。

主要タイマ・ユニット３０２とＲＦタイマ・ユニット３０３は、それぞれ異なる実施形態において様々なやり方で実装される。図５に示す一実施形態では、主要タイマ・ユニット３０２は、実行ユニット５２０、命令ストア５３０、時間ベース・カウンタ５４０を含む。ＲＦタイマ・ユニット３０３は、第２の実行ユニット５６０、第２の命令ストア５７０、第２の時間ベース・カウンタ５８０を含む。この実施形態では、主要タイマ・ユニット３０２とＲＦタイマ・ユニット３０３は、命令の実行に応答して、システム・イベントのタイミングを制御する信号を生成する。実行ユニット５２０は第１の命令セットからの命令を実行可能とすることができ、実行ユニット５６０は第２の命令セットからの命令を実行可能である。主要タイマ・ユニット３０２とＲＦタイマ・ユニット３０３の動作を制御するためのプログラマブル命令のこうした使用は、それぞれ異なる通信デバイスにおいて幅広い機能をサポートするための柔軟な機構を提供する。一部の実施形態では、第１と第２の命令セットは、たとえば他の構成要素が部分的にまたは完全にディセーブルされる差し迫ったＲＦタイムスロットに備えて他の構成要素を準備するために、たとえばＭＣＵやＤＳＰなど、デジタル処理回路の他の構成要素に割込みを送信するための特定の命令を含む。一部の実施形態では、第１の命令セットは第２の命令セットとは異なってもよいことに留意されたい。ＲＦタイマ・ユニット３０３によって実行可能なそれぞれ異なる命令の数が比較的に小さく、したがって、（たとえば実行ユニット５２０の回路実装と比べて）比較的に小さい回路実装が可能となることにも留意されたい。さらに、動作中にＲＦタイマ・ユニット３０３によって実際に実行される命令の総数は比較的に小さいものとすることができ、したがって、命令ストア５７０は、命令ストア５３０より全体的なサイズが小さいことがある。したがって、ＲＦタイマ・ユニット３０３は、主要タイマ・ユニット３０２よりも複雑でないことがあり、ＲＦタイマ・ユニット３０３を実装するのに必要な回路の総量は、主要タイマ・ユニット３０２に必要な回路の量より少ないことがある。

一実施形態では。ＭＣＵ３５２（図３）は、（たとえばメモリ３５４に格納された）命令シーケンスを命令ストア５３０に定期的にダウンロードする。ＭＣＵ３５２が命令をダウンロードするときは、それぞれ異なる通信プロトコルおよび／または実装によって変化する。たとえば、通信装置１００がＧＳＭ規格を実装する一実施形態では、ＭＣＵ３５２は、各ＧＳＭフレームの最初に命令をダウンロードする。時間ベース・カウンタ５４０内に維持されるシステム時間値が、実行ユニット５２０による命令実行をスケジューリングするために使用される。こうした命令には、たとえば、デジタル処理回路のアクティブ・モードからデジタル処理回路のシャットダウン・モードへの差し迫った変更を示す、ＭＣＵ３５２および／またはＤＳＰ３１２への割込み信号の生成がそれを実行することによりもたらされる命令が含まれる。こうした割込み信号に応答して、ＭＣＵ３５２および／またはＤＳＰ３１２は、デジタル処理回路のシャットダウン動作モードに備えて準備するための動作を実施する。一部の実施形態では、主要タイマ・ユニット３０２は、主要タイマ・ユニット３０２によってサポートされる命令セットを使用して、第２の命令シーケンスを命令ストア５７０に移行するようにプログラムされる。ＲＦタイマ・ユニット３０３は、実行ユニット５６０による第２の命令シーケンスの実行に応答して時報信号を供給するように構成される。こうした実施形態では、実行ユニット５６０は、時間ベース・カウンタ５８０内で維持されるシステム時間の値を使用して、または後述するデルタ時間技術など、他の何らかの機構を使用して命令実行をスケジューリングする。一部の実施形態では、第２の命令シーケンスは、ＭＣＵ３５２によって命令ストア５３０にダウンロードされた命令シーケンスのサブセットである。

上述したように、主要タイマ３０２は、ＲＦ回路との干渉を低減させるためにＲＦフロントエンド回路１１０のアクティブ動作モードの間ディセーブルされる。したがって、こうした実施形態では、システム・イベントのタイミングをとるための時報信号生成の制御は、主要タイマ・ユニット３０２がディセーブルされる前に、主要タイマ・ユニット３０２からＲＦタイマ・ユニット３０３に渡される。システム時間の維持の制御はさらに、同期的に主要タイマ・ユニット３０２からＲＦタイマ・ユニット３０３に移行される。一実施形態では、これは、時間ベース・カウンタ５４０の内容を時間ベース・カウンタ５８０にロードすることによって達成される。ＲＦフロントエンド回路１１０のアクティブ動作モードが完了すると、システム・タイミングの制御は、主要タイマ・ユニット３０２に戻される。特定の一実施形態では、これらの制御の移行は、主要タイマ・ユニット３０２とＲＦタイマ・ユニット３０３によってサポートされる命令セット内の２つの特定の命令、ＲＦユニットへの移行命令、主要ユニットへの移行命令を使用して実装される。

図６は、主要タイマ・ユニット３０２とＲＦタイマ・ユニット３０３の特定の一実施形態について、ＲＦフロントエンド回路１１０のシャットダウン動作モードからアクティブ・モード、およびアクティブ・モードからシャットダウン・モードへの移行に関する追加の詳細を示している。一般に、ＭＣＵ３５２によって命令ストア５３０にダウンロードされる命令は、所望の機能を達成するように設計されたシーケンス配列された様々な命令を含む。こうしたシーケンスでは、ＲＦユニットへの移行命令の後に１つまたは複数の他の命令が続き、次いで、この１つまたは複数の他の命令の後に、主要ユニットへの移行命令が続く。特定の一実施形態では、ＲＦユニットへの移行命令の実行によって信号が生成され、この信号は（図６の時刻６１０で）主要タイマ・ユニット３０２に（主要ユニットへの移行命令を含めて）ＲＦユニットへの移行命令と後続の主要ユニットへの移行命令の間の命令ストリーム内の命令シーケンスを命令ストア５７０にダウンロードさせる。さらに、ダウンロードが完了すると、ＲＦユニットへの移行命令の実行により、時間ベース・カウンタ５４０内に格納された値を時間ベース・カウンタ５８０にロードさせることもできる（図６の時刻６２０）。ＲＦユニットへの移行命令の実行に応答して実施されるこれらの２つの動作、すなわち命令ストア５７０への命令のダウンロードと、時間ベース・カウンタ５８０のロードが、図７に示されている。他の実施形態では、実行ユニット５６０によって実行される命令は、命令ストア５３０を介して非直接的にではなく、ソース（ＭＣＵ３５２など）から直接に供給されることに留意されたい。

上述したように時間ベース・カウンタ５８０に時間ベース・カウンタ５４０からの値がロードされた後に、時間ベース・カウンタ５８０は、システム時間の正確な値を維持するのに必要なレートで増分し続ける。実行ユニット５６０は、命令ストア５７０内にダウンロードされた命令を実行し始める。命令ストア５７０内の命令はＴＤＩクロック・ゲート命令など特定の命令を含み、この特定の命令を実行すると、図６の時刻６３０で示されるように、主要タイマ・ユニット３０２の少なくとも一部をディセーブルする信号が生じる。デジタル処理回路１２０の他の構成要素は、信号に応答して時刻６３０でディセーブルされる。上述したように、クロック・ゲートを含めて様々な技術が、デジタル処理回路１２０の主要タイマ・ユニット３０２や他の構成要素をディセーブルするために使用できる。主要タイマ・ユニット３０２がディセーブルされた後、実行ユニット５６０は、ＲＦタイムスロットの間のシステム・イベントのタイミングを管理するために、命令ストア５７０にダウンロードされた命令を実行し続ける。実行ユニット５６０によってこうした命令を実行すると、たとえば、ＲＦ動作を開始するためにアンテナ・スイッチがイネーブルされ（図６の時刻６４０）、ＲＦデータの格納のための受信バッファが進められ、様々な回路で利得変更が行われるようになる。ＲＦフロントエンド回路１１０は、図６に示すように、所与のタイムスロットの間のＲＦ信号の受信、ＲＦ信号の送信、またはＲＦ信号の受信と送信の両方を行うために動作している。

実行ユニット５６０による命令実行のタイミングは、それぞれ異なる実装形態において様々なやり方で制御される。たとえば、一実装形態では命令が、時間ベース・カウンタ５８０が特定の時間値に達するときに実行されるようにタイミングがとられる。他の実装形態では、デルタ時間（前の命令が実行された時間に対する時間値）を維持するための第２のカウンタがＲＦタイマ・ユニット３０３内で維持され、こうしたデルタ時間を使用して命令は、命令エンジン５６０による実行のためにタイミングがとられる。こうした一実装形態では、命令実行ユニット５６０によってサポートされる命令セット内の各命令は、前の命令の実行に対してその命令が実行されるべき所望のデルタ時間を符号化するフィールドを含む。

一部の実施形態では、１つまたは複数のグローバル・クロックが、カウンタ５４０、５８０内の高精度の時間ベース値の維持をサポートするために使用されることに留意されたい。一実装形態では、カウンタ５４０は、より精密なグローバル・クロックのクロック・レートに比例したレートで増分するように構成され、たとえばカウンタ５４０はグローバル・クロックの４クロックごとに１度増分される。こうした実装形態では、５４０から時間ベース・カウンタ５８０の内容の移行は、ＲＦタイマ・ユニット３０３内の追加のカウンタへのグローバル・クロック値の対応する移行に付随して行われる。この移行は、高い精度を有するシステム時間を維持するために、グローバル・クロックに対して同期されるように（すなわちグローバル・クロックの１サイクル内で）達成される。さらに、移行は、時間ベース・カウンタ５４０を増分するのに要する時間内でグローバル・クロックの任意のサイクルで生じることができ、たとえば、時間ベース・カウンタ５４０がグローバル・クロックの４クロックごとに１度増分される場合、移行は、時間ベース・カウンタ５４０がシステム時間の特定の値を含む間に生じる４つのグローバル・クロック移行のいずれか１つで生じ得る。

ＲＦタイムスロットの受信および／または送信動作が完了するときに、ＲＦタイマ・ユニットは、一部の実施形態においてＲＦフロントエンドをディセーブルする（図６の時刻６５０）１つまたは複数の信号を（たとえば特定の命令に応答して）生成する。実行ユニット５６０は、ＴＤＩクロック・イネーブル命令など、特定の命令をさらに実行することができ、この命令によって、ＲＦタイムスロットの間ディセーブルされていた主要タイマ・ユニット３０２を含めたデジタル処理回路１２０の一部をイネーブルする信号を生成することになる（図６の時刻６６０）。デジタル処理回路１２０のイネーブルは、一部の実施形態では、上述したように、クロック信号をイネーブルすることによって達成される。一部の実施形態では上述したように、次いで主要ユニットへの移行命令が、実行ユニット５６０によって、システム動作のタイミング制御を主要タイマ・ユニット３０２に戻すために実行される（図６の時刻６７０）。主要ユニットへの移行命令の実行によって、こうした実施形態では、時間ベース・カウンタ５４０に時間ベース・カウンタ５８０内の現在の値がロードされ、制御が主要タイマ・ユニット３０２に戻されることになる。したがって、主要タイマ・ユニット３０２は、ＲＦユニットへの移行命令を超えて、命令ストア５３０内に残る任意の命令の実行を再び開始する。

図８は、特定の一実施形態におけるＲＦユニット移行命令の実行に応答した主要タイマ・ユニット３０２からＲＦタイマ・ユニット３０３への時間ベース・カウンタ値の移行のタイミング図を示している。この実施形態では、時間ベース・カウンタ５４０から時間ベース・カウンタ５８０への、および時間ベース・カウンタ５８０から時間ベース・カウンタ５４０へのシステム時間値のロードは、タイミングのずれを伴わずに、すなわちグローバル・システム・クロックの単一サイクル内で生じる。主要時間ベース・カウンタ値「１００」で、ＲＦユニットへの移行命令が実行ユニット５２０によって実行され、主要タイマ・ユニット３０２からＲＦタイマ・ユニット３０３への命令のダウンロードが開始される。ダウンロードは、図示する例では主要時間ベース・カウンタが値「１０３」に到達するときに完了され、この時点で、値「１０３」が、ＲＦタイマ・ユニットの時間ベース・カウンタ５８０内にロードされる。命令のダウンロードに必要な時間は、それぞれ異なる実施形態において変化することがあり、たとえば、それは、命令ストア５７０のサイズに基づいて、すなわち特定の一実装形態においてＲＦタイマ・ユニットにダウンロードされる命令の最大数に基づいて決定される。次いで、時間ベース・カウンタ５８０はシステム時間を維持し、一方主要タイマ・ユニットはディセーブルされる、すなわち、所与の時間に時間ベース・カウンタ５８０は、時間ベース・カウンタ５４０がディセーブルされていないならば、時間ベース・カウンタ５４０が有していたのと同じ値を有する。図８に示す実装形態では、ＲＦタイマ・ユニット３０３の命令実行のタイミングが、上述したようにデルタ時間カウンタを使用して制御される。図８に示すように、デルタ時間カウンタは時間ベース・カウンタ５８０がロードされるときに再設定され、ここで、デルタ時間カウンタは、時間ベース・カウンタ５８０が「１０３」に設定されるときに「０」に設定される。デルタ時間カウンタは、命令が実行ユニット５６０によって実行されるときに再設定されることもある。

アクティブＲＦ動作モードが完了すると、制御とタイミングは、上述の主要ユニットへの移行命令を使用してＲＦタイマ・ユニット３０３から主要タイマ・ユニット３０２に戻される。一実施形態についてこうした移行のタイミングが、図９に示されている。一部の実施形態では、命令ストア５３０は、主要タイマ・ユニット３０２によって実行される必要がある任意の残りの命令を既に含むことがあり、したがって、命令は、ＲＦタイマ・ユニット３０３から主要タイマ・ユニット３０２に戻されることは不要である。図９に示すように、時間ベース・カウンタ値（「１０７」）は、主要ユニットへの移行命令が実行ユニット５６０によって実行された後の第１のクロック信号で、時間ベース・カウンタ５８０から時間ベース・カウンタ５４０に移行される。図９は、主要ユニットへの移行命令が実行されるときにデルタ時間カウンタが「０」に再設定されることをも示している。

主要タイマ・ユニット３０２とＲＦタイマ・ユニット３０３の態様は、それぞれ異なる実施形態において変化することに留意されたい。一実施形態では、上述した主要タイマ・ユニット３０２の動作の一部を実施するために使用される回路のサブセットが、ＲＦタイマ・ユニット３０３の動作の一部を実施するために使用されることもあり、すなわち、２つのタイマ・ユニットの特定の機能は、共通の回路を使用して実装される。別の実施形態では、ＲＦタイマ・ユニット３０３を形成する回路の一部（またはすべて）は、主要タイマ・ユニット３０２の一部がＲＦタイムスロット中にディセーブルされるように、信号処理タイムスロット中にディセーブルされる。

フロントエンドＲＦ回路１１０の動作のシャットダウン・モードからアクティブ動作モードへの変更を示す信号が様々なやり方で、たとえば第３のタイマ・ユニットまたは周辺デバイスを使用して、あるいはＭＣＵによる構成レジスタの値に行われる変更に応答して生成されることにも留意されたい。さらに、一部の実施形態では、主要タイマ・ユニット３０２とＲＦタイマ・ユニット３０３の両方が、共通の宛先に制御信号を送信するように構成されてもよく、たとえば両方のタイマ・ユニットが、アンテナ構成の設定と再設定のための信号を供給するように構成される。主要タイマ・ユニット３０２とＲＦタイマ・ユニット３０３内の構成要素は、様々な技術を使用して実装される。たとえば、命令ストア５３０、５７０はそれぞれ、ランダム・アクセス・メモリ、先入れ先出し（ＦＩＦＯ）メモリ、または特定のシステム要件に適する他の任意の種類のメモリとして実装される。主要タイマ・ユニット３０２とＲＦタイマ・ユニット３０３は、（たとえばＲＴＥＣ時間を基地局時間に一致するように進ませまたは遅らせるのに）必要とされる他の機能をサポートするために、他の要素、たとえばタイミング調整レジスタと時間ベース調整レジスタをさらに含む。時間ベース・カウンタ５４０の構成と同期は、一部の実装形態では他のレジスタを使用して制御される。一部の実装形態では、命令ストア５３０および／または５７０にロードされる命令は、（たとえばＭＣＵ３５２によって、）符号化された相対実行時間に基づいてソートされる必要がある。

主要タイマ・ユニット３０２および／またはＲＦタイマ・ユニット３０３の様々な特定の代替実装形態が、他の実施形態においても可能である。一部の実施形態では、主要タイマ・ユニット３０２および／またはＲＦタイマ・ユニット３０３は、命令を実行せずにシステム・タイミングを制御する。たとえば、主要タイマ・ユニット３０２および／またはＲＦタイマ・ユニット３０３の一部の実装形態は、システム・タイミングを制御する（たとえば要望に応じて様々な特定の回路を使用して実装される）ハードウェア状態マシンを使用する。さらに、一部の代替実施形態では、主要タイマ・ユニット３０２とＲＦタイマ・ユニット３０３の動作は、ＭＣＵ３５２など、デジタル処理回路１２０の他の構成要素とは独立したものである。

最後に、図３の実施形態はＤＳＰ５１２とＭＣＵ３５２とを含むが、他のデジタル処理回路を使用する実施形態もある。たとえば、一部の実施形態は、ＭＣＵ３５２の代わりに１つまたは複数のＤＳＰを使用する。同様に、ＤＳＰなしに１つまたは複数のＭＣＵ（またはＣＰＵ）を使用する実施形態もある。さらなる実施形態は、ＭＣＵ３５２の代わりに、プログラマブル論理デバイス（ＰＬＤ：ｐｒｏｇｒａｍｍａｂｌｅ ｌｏｇｉｃ ｄｅｖｉｃｅ）または他のハードウェア回路を使用する。

さらに、一部の代替実施形態では、ＲＦフロントエンド回路１１０は、連続的に送信しかつ／または受信することに留意されたい。こうした実施形態では、上述のデュアル・タイマが、ＲＦアクティビティの特定の期間の間の干渉を低減させるために使用されることもある（たとえば、主要タイマ・ユニットは、ＲＦタイマ・ユニットがシステム・タイミングを制御する間ディセーブルされる）。

上記の諸実施形態についてかなり詳細に述べたが、上述の開示を十分に理解すると、多くの追加の変形形態や修正形態が当業者には明らかになろう。添付の特許請求の範囲は、すべてのこうした変形形態や修正形態を包含すると解釈すべきものである。

ＲＦフロントエンド回路とデジタル処理回路とを含む通信装置の一般化されたブロック図である。 時間領域分離に従って通信装置内で生じる１組のイベントを示す図である。 デジタル処理回路内の回路実装の一例のブロック図である。 主要タイマ・ユニットとＲＦタイマ・ユニットの動作シーケンスを示す図である。 主要タイマ・ユニットとＲＦタイミング・ユニットの一実施形態の詳細を示す図である。 ＲＦ回路のシャットダウン・モードとＲＦ回路のアクティブ・モードの間の遷移の詳細を示す図である。 一実施形態においてＲＦユニットへの移行命令の実行に応答して実施される操作を示す図である。 主要タイマ・ユニットからＲＦタイマ・ユニットへの制御の移行のタイミングを示す図である。 ＲＦタイマ・ユニットから主要タイマ・ユニットへの制御の移行のタイミングを示す図である。

Claims (54)

1. 無線周波数信号に作用するように構成された無線周波数（ＲＦ）回路と、
   前記ＲＦ回路に結合されており、第１のタイミング回路と第２のタイミング回路とを含むデジタル処理回路とを備える通信装置であって、
   前記第１のタイミング回路は、前記デジタル処理回路のアクティブ動作モードの間、システム動作のタイミングを制御する時報信号を供給するように構成され、
   前記第２のタイミング回路は、前記ＲＦ回路のアクティブ動作モードの間、システム動作のタイミングを制御する時報信号を供給するように構成され、
   前記第１のタイミング回路の少なくとも一部が、前記ＲＦ回路の前記アクティブ動作モードの間ディセーブルされ、
   前記第１のタイミング回路がシステム時間維持のための第１のカウンタを含み、前記第２のタイミング回路が前記システム時間維持のための第２のカウンタを含み、
   前記第１のカウンタの内容が、前記デジタル処理回路の前記アクティブ動作モードから前記ＲＦ回路の前記アクティブ動作モードへの変更を知らせる信号に応答して前記第２のカウンタにロードされ、
   前記第２のカウンタの内容が、前記ＲＦ回路の前記アクティブ動作モードから前記デジタル処理回路の前記アクティブ動作モードへの変更を知らせる信号に応答して前記第１のカウンタにロードされる通信装置。
2. 前記第１のタイミング回路に加えて前記デジタル処理回路の一部が、前記ＲＦ回路の前記アクティブ動作モードの間ディセーブルされる請求項１に記載の通信装置。
3. 前記デジタル処理回路の前記一部が、前記第２のタイミング回路によって生成される信号に応答してディセーブルされる請求項２に記載の通信装置。
4. 前記第１のタイミング回路の前記少なくとも一部が、前記第２のタイミング回路によって生成される信号に応答してディセーブルされる請求項１に記載の通信装置。
5. 前記第１のタイミング回路の前記少なくとも一部が、前記第１のタイミング回路をクロックする１つまたは複数のクロックをディセーブルする信号によってディセーブルされる請求項１に記載の通信装置。
6. 前記ＲＦ回路の前記アクティブ動作モードが送信動作モードである請求項１に記載の通信装置。
7. 前記ＲＦ回路の前記アクティブ動作モードが受信動作モードである請求項１に記載の通信装置。
8. 前記ＲＦ回路の前記アクティブ動作モードの間ディセーブルされた前記第１のタイミング回路の前記少なくとも一部が、前記デジタル処理回路の前記アクティブ動作モードの間イネーブルされる請求項１に記載の通信装置。
9. 前記第１のタイミング回路の前記少なくとも一部が、前記第２のタイミング回路によって生成される信号に応答してイネーブルされる請求項８に記載の通信装置。
10. 前記第１のタイミング回路の少なくとも一部が、前記デジタル処理回路の前記アクティブ動作モードの間、前記第１のタイミング回路をクロックする１つまたは複数のクロックをイネーブルする信号によってイネーブルされる請求項８に記載の通信装置。
11. 前記デジタル処理回路の前記アクティブ動作モードから前記ＲＦ回路の前記アクティブ動作モードへの前記変更を知らせる前記信号が、前記第１のタイミング回路によって供給される請求項１に記載の通信装置。
12. 前記第１のカウンタの前記内容が前記第２のカウンタにタイミングのずれを伴わずにロードされ、前記第２のカウンタの前記内容が前記第１のカウンタにタイミングのずれを伴わずにロードされる請求項１に記載の通信装置。
13. 前記第１のタイミング回路が、第１の命令セットからの命令を実行するための第１の命令実行ユニットをさらに含み、前記第２のタイミング回路が、第２の命令セットからの命令を実行するための第２の命令実行ユニットをさらに含む請求項１に記載の通信装置。
14. 前記第１のタイミング回路が、前記第１の命令実行ユニットによる命令の実行に応答して前記デジタル処理回路の前記アクティブ動作モードの間、システム動作のタイミングを制御する前記時報信号を供給するようにさらに構成され、前記第２のタイミング回路が、前記第２の命令実行ユニットによる命令の実行に応答して前記ＲＦ回路の前記アクティブ動作モードの間、システム動作のタイミングを制御する前記時報信号を供給するようにさらに構成される請求項１３に記載の通信装置。
15. 前記第１のタイミング回路が第１の命令ストア・ユニットをさらに含み、前記第２のタイミング回路が第２の命令ストア・ユニットをさらに含む請求項１４に記載の通信装置。
16. 前記デジタル処理回路がさらに、前記第１の命令実行ユニットによる実行のために前記第１の命令ストア・ユニット内に命令をダウンロードするように構成されたマイクロコントローラ・ユニット（ＭＣＵ）をさらに含む請求項１５に記載の通信装置。
17. 前記第１のタイミング回路が、前記第２の命令実行ユニットによる実行のために前記第２の命令ストア・ユニット内に命令をダウンロードするようにさらに構成される請求項１５に記載の通信装置。
18. 前記第１のタイミング回路が、前記デジタル処理回路のアクティブ動作モードから前記デジタル処理回路のシャットダウン動作モードへの変更を示す前記ＭＣＵへの割込み信号を送信するようにさらに構成される請求項１６に記載の通信装置。
19. 前記デジタル処理回路がデジタル信号プロセッサ（ＤＳＰ）をさらに含み、前記第１のタイミング回路が、前記デジタル処理回路のアクティブ動作モードから前記デジタル処理回路のシャットダウン動作モードへの変更を示す前記ＤＳＰへの割込み信号を送信するようにさらに構成される請求項１６に記載の通信装置。
20. 前記割込み信号が、前記第１の命令実行ユニットによる命令の実行に応答して生成される請求項１８に記載の通信装置。
21. 前記割込み信号が、前記第１の命令実行ユニットによる命令の実行に応答して生成される請求項１９に記載の通信装置。
22. 無線周波数（ＲＦ）回路とデジタル処理回路とを含む通信装置を動作させる方法であって、
    前記デジタル処理回路のアクティブ動作モードの間、システム動作のタイミングを制御する時報信号を第１のタイミング回路から供給するステップと、
    前記デジタル処理回路の前記アクティブ動作モードから前記ＲＦ回路のアクティブ動作モードへの変更を示す信号を第２のタイミング回路で受信するステップと、
    前記第１のタイミング回路の少なくとも一部を、前記ＲＦ回路の前記アクティブ動作モードの間ディセーブルするステップと、
    前記ＲＦ回路の前記アクティブ動作モードの間、システム動作のタイミングを制御する時報信号を前記第２のタイミング回路から供給するステップとを備え、
    前記第１のタイミング回路がシステム時間維持のための第１のカウンタを含み、前記第２のタイミング回路が前記システム時間維持のための第２のカウンタを含み、
    前記第１のカウンタの内容が、前記デジタル処理回路の前記アクティブ動作モードから前記ＲＦ回路の前記アクティブ動作モードへの変更を知らせる前記信号に応答して前記第２のカウンタにロードされ、
    前記第２のカウンタの内容が、前記ＲＦ回路の前記アクティブ動作モードから前記ＲＦ回路の前記シャットダウン動作モードへの変更を知らせる信号に応答して前記第１のカウンタにロードされることを特徴とする方法。
23. 無線周波数（ＲＦ）回路とデジタル処理回路とを含む通信装置を動作させる方法であって、
    前記デジタル処理回路のアクティブ動作モードの間、システム動作のタイミングを制御する時報信号を第１のタイミング回路から供給するステップと、
    前記デジタル処理回路の前記アクティブ動作モードから前記ＲＦ回路のアクティブ動作モードへの変更を示す第１の信号を第２のタイミング回路で受信するステップと、
    前記第１のタイミング回路の少なくとも一部をディセーブルするステップと、
    前記ＲＦ回路の前記アクティブ動作モードの間、システム動作のタイミングを制御する時報信号を前記第２のタイミング回路から供給するステップと、
    前記第１のタイミング回路の前記一部をイネーブルするステップと、
    前記ＲＦ回路の前記アクティブ動作モードから前記デジタル処理回路の前記アクティブ動作モードへの変更を示す第２の信号を、前記第１のタイミング回路で受信するステップと、
    前記第２の信号に応答して、システム動作のタイミングを制御する時報信号を前記第１のタイミング回路から再び供給し始めるステップとを備え、
    前記第１のタイミング回路がシステム時間維持のための第１のカウンタを含み、前記第２のタイミング回路が前記システム時間維持のための第２のカウンタを含み、
    前記第１のカウンタの内容が、前記第１の信号に応答して前記第２のカウンタにロードされ、
    前記第２のカウンタの内容が、前記第２の信号に応答して前記第１のカウンタにロードされる方法。
24. 前記第１の信号が前記第１のタイミング回路によって生成される請求項２３に記載の方法。
25. 前記第２の信号が前記第２のタイミング回路によって生成される請求項２３に記載の方法。
26. 無線周波数信号に作用するように構成された無線周波数（ＲＦ）回路と、
    前記ＲＦ回路に結合されており、第１のタイミング回路と第２のタイミング回路とを含むデジタル処理回路とを備え、
    前記第１のタイミング回路が前記ＲＦ回路のシャットダウン動作モードの間、システム動作のタイミングを制御する時報信号を供給するように構成され、該第１のタイミング回路の少なくとも一部が、前記ＲＦ回路の前記アクティブ動作モードの間ディセーブルされ、前記第２のタイミング回路が前記ＲＦ回路のアクティブ動作モードの間、システム動作のタイミングを制御する時報信号を供給するように構成され、
    前記第１のタイミング回路がシステム時間維持のための第１のカウンタを含み、前記第２のタイミング回路が前記システム時間維持のための第２のカウンタを含み、
    前記第１のカウンタの内容が、前記ＲＦ回路の前記シャットダウン動作モードから前記ＲＦ回路の前記アクティブ動作モードへの変更を知らせる信号に応答して前記第２のカウンタにロードされ、
    前記第２のカウンタの内容が、前記ＲＦ回路の前記アクティブ動作モードから前記ＲＦ回路の前記シャットダウン動作モードへの変更を知らせる信号に応答して前記第１のカウンタにロードされる通信装置。
27. 前記第１のタイミング回路に加えて前記デジタル処理回路の一部が、前記ＲＦ回路の前記アクティブ動作モードの間ディセーブルされる請求項２６に記載の通信装置。
28. 前記デジタル処理回路の前記一部が、前記第２のタイミング回路によって生成される信号に応答してディセーブルされる請求項２７に記載の通信装置。
29. 前記第１のタイミング回路の前記少なくとも一部が、前記第２のタイミング回路によって生成される信号に応答してディセーブルされる請求項２６に記載の通信装置。
30. 前記第１のタイミング回路の前記少なくとも一部が、前記第１のタイミング回路をクロックする１つまたは複数のクロックをディセーブルする信号によってディセーブルされる請求項２６に記載の通信装置。
31. 前記ＲＦ回路の前記アクティブ動作モードの間ディセーブルされた前記第１のタイミング回路の前記少なくとも一部が、前記ＲＦ回路の前記シャットダウン動作モードの間イネーブルされる請求項２６に記載の通信装置。
32. 前記第１のタイミング回路の前記少なくとも一部が、前記第２のタイミング回路によって生成される信号に応答してイネーブルされる請求項３１に記載の通信装置。
33. 前記第２のタイミング回路が、前記ＲＦ回路の前記シャットダウン動作モードから前記ＲＦ回路の前記アクティブ動作モードへの変更を知らせる信号に応答して、前記ＲＦ回路の前記アクティブ動作モードの間、前記時報信号を供給するように構成される請求項２６に記載の通信装置。
34. 前記ＲＦ回路の前記シャットダウン動作モードから前記ＲＦ回路の前記アクティブ動作モードへの前記変更を知らせる前記信号が、前記第１のタイミング回路によって供給される請求項３３に記載の通信装置。
35. 無線周波数（ＲＦ）回路とデジタル処理回路とを含む通信装置を動作させる方法であって、
    前記ＲＦ回路のシャットダウン動作モードの間、システム動作のタイミングを制御する時報信号を第１のタイミング回路から供給するステップと、
    前記ＲＦ回路の前記シャットダウン動作モードから前記ＲＦ回路のアクティブ動作モードへの変更を示す信号を第２のタイミング回路で受信するステップと、
    前記ＲＦ回路の前記アクティブ動作モードの間、前記第１のタイミング回路の少なくとも一部がディセーブルされ、システム動作のタイミングを制御する時報信号を前記第２のタイミング回路から供給するステップとを備え、
    前記第１のタイミング回路がシステム時間維持のための第１のカウンタを含み、前記第２のタイミング回路が前記システム時間維持のための第２のカウンタを含み、
    前記第１のカウンタの内容が、前記ＲＦ回路の前記シャットダウン動作モードから前記ＲＦ回路の前記アクティブ動作モードへの変更を知らせる前記信号に応答して前記第２のカウンタにロードされ、
    前記第２のカウンタの内容が、前記ＲＦ回路の前記アクティブ動作モードから前記ＲＦ回路の前記シャットダウン動作モードへの変更を知らせる信号に応答して前記第１のカウンタにロードされる方法。
36. 無線周波数信号に作用するように構成された無線周波数（ＲＦ）トランシーバと、
    前記ＲＦトランシーバに結合されており、第１のタイミング回路と第２のタイミング回路とを含むデジタル処理回路とを備える携帯電話であって、
    前記第１のタイミング回路が、前記デジタル処理回路のアクティブ動作モードの間、システム動作のタイミングを制御する時報信号を供給するように構成され、前記第２のタイミング回路が前記ＲＦトランシーバのアクティブ動作モードの間、システム動作のタイミングを制御する時報信号を供給し、前記ＲＦ回路の前記アクティブ動作モードの間、前記第１のタイミング回路の少なくとも一部がディセーブルされ、
    前記第１のタイミング回路がシステム時間維持のための第１のカウンタを含み、前記第２のタイミング回路が前記システム時間維持のための第２のカウンタを含み、
    前記第１のカウンタの内容が、前記デジタル処理回路の前記アクティブ動作モードから前記ＲＦトランシーバの前記アクティブ動作モードへの変更を知らせる信号に応答して前記第２のカウンタにロードされ、
    前記第２のカウンタの内容が、前記ＲＦトランシーバの前記アクティブ動作モードから前記デジタル処理回路の前記アクティブ動作モードへの変更を知らせる信号に応答して前記第１のカウンタにロードされるように構成される携帯電話。
37. 前記第１のタイミング回路に加えて前記デジタル処理回路の一部が、前記ＲＦトランシーバの前記アクティブ動作モードの間ディセーブルされる請求項３６に記載の携帯電話。
38. 前記デジタル処理回路の前記一部が、前記第２のタイミング回路によって生成される信号に応答してディセーブルされる請求項３７に記載の携帯電話。
39. 前記第１のタイミング回路の前記少なくとも一部が、前記第２のタイミング回路によって生成される信号に応答してディセーブルされる請求項３６に記載の携帯電話。
40. 前記第１のタイミング回路の前記少なくとも一部が、前記第１のタイミング回路をクロックする１つまたは複数のクロックをディセーブルする信号によってディセーブルされる請求項３６に記載の携帯電話。
41. 前記ＲＦトランシーバの前記アクティブ動作モードの間ディセーブルされた前記第１のタイミング回路の前記少なくとも一部が、前記デジタル処理回路の前記アクティブ動作モードの間イネーブルされる請求項３６に記載の携帯電話。
42. 前記第１のタイミング回路の前記少なくとも一部が、前記第２のタイミング回路によって生成される信号に応答してイネーブルされる請求項４１に記載の携帯電話。
43. 前記第２のタイミング回路が、前記デジタル処理回路の前記アクティブ動作モードから前記ＲＦトランシーバの前記アクティブ動作モードへの変更を知らせる信号に応答して、前記ＲＦトランシーバの前記アクティブ動作モードの間、前記時報信号を供給するように構成される請求項３６に記載の携帯電話。
44. 前記デジタル処理回路の前記アクティブ動作モードから前記ＲＦトランシーバの前記アクティブ動作モードへの前記変更を知らせる前記信号が、前記第１のタイミング回路によって供給される請求項４３に記載の携帯電話。
45. 無線周波数（ＲＦ）トランシーバとデジタル処理回路とを含む携帯電話を動作させる方法であって、
    前記デジタル処理回路のアクティブ動作モードの間、システム動作のタイミングを制御する時報信号を第１のタイミング回路から供給するステップと、
    前記デジタル処理回路の前記アクティブ動作モードから前記ＲＦトランシーバのアクティブ動作モードへの変更を示す信号を第２のタイミング回路で受信するステップと、
    前記ＲＦトランシーバの前記アクティブ動作モードの間、前記第１のタイミング回路の少なくとも一部がディセーブルされ、システム動作のタイミングを制御する時報信号を前記第２のタイミング回路から供給するステップとを備え、
    前記第１のタイミング回路がシステム時間維持のための第１のカウンタを含み、前記第２のタイミング回路が前記システム時間維持のための第２のカウンタを含み、
    前記第１のカウンタの内容が、前記デジタル処理回路の前記アクティブ動作モードから前記ＲＦトランシーバの前記アクティブ動作モードへの変更を知らせる信号に応答して前記第２のカウンタにロードされ、
    前記第２のカウンタの内容が、前記ＲＦトランシーバの前記アクティブ動作モードから前記デジタル処理回路の前記アクティブ動作モードへの変更を知らせる信号に応答して前記第１のカウンタにロードされる方法。
46. 無線周波数信号に作用するように構成された無線周波数（ＲＦ）トランシーバと、
    前記ＲＦトランシーバに結合されており、第１のタイミング回路と第２のタイミング回路とを含むデジタル処理回路とを備える携帯電話であって、
    前記第１のタイミング回路が、前記ＲＦトランシーバのシャットダウン動作モードの間、システム動作のタイミングを制御する時報信号を供給するように構成され、
    前記第２のタイミング回路が、前記ＲＦトランシーバのアクティブ動作モードの間、システム動作のタイミングを制御する時報信号を供給するように構成され、
    前記ＲＦ回路の前記アクティブ動作モードの間、前記第１のタイミング回路の少なくとも一部がディセーブルされ、
    前記第１のタイミング回路がシステム時間維持のための第１のカウンタを含み、前記第２のタイミング回路が前記システム時間維持のための第２のカウンタを含み、
    前記第１のカウンタの内容が、前記ＲＦトランシーバの前記シャットダウン動作モードから前記ＲＦトランシーバの前記アクティブ動作モードへの変更を知らせる信号に応答して前記第２のカウンタにロードされ、
    前記第２のカウンタの内容が、前記ＲＦトランシーバの前記アクティブ動作モードから前記ＲＦトランシーバの前記シャットダウン動作モードへの変更を知らせる信号に応答して前記第１のカウンタにロードされ、
    前記ＲＦトランシーバと前記デジタル処理回路が単一の集積回路チップ上に製造される携帯電話。
47. 前記第１のタイミング回路に加えて前記デジタル処理回路の一部が、前記ＲＦトランシーバの前記アクティブ動作モードの間ディセーブルされる請求項４６に記載の携帯電話。
48. 前記デジタル処理回路の前記一部が、前記第２のタイミング回路によって生成される信号に応答してディセーブルされる請求項４７に記載の携帯電話。
49. 前記第１のタイミング回路の前記少なくとも一部が、前記第２のタイミング回路によって生成される信号に応答してディセーブルされる請求項４６に記載の携帯電話。
50. 前記第１のタイミング回路の前記少なくとも一部が、前記第１のタイミング回路をクロックする１つまたは複数のクロックをディセーブルする信号によってディセーブルされる請求項４６に記載の携帯電話。
51. 前記ＲＦトランシーバの前記アクティブ動作モードの間ディセーブルされた前記第１のタイミング回路の前記少なくとも一部が、前記ＲＦトランシーバの前記シャットダウン動作モードの間イネーブルされる請求項４６に記載の携帯電話。
52. 前記第１のタイミング回路の前記少なくとも一部が、前記第２のタイミング回路によって生成される信号に応答してイネーブルされる請求項５１に記載の携帯電話。
53. 前記第２のタイミング回路が、前記ＲＦトランシーバの前記シャットダウン動作モードから前記ＲＦトランシーバの前記アクティブ動作モードへの変更を知らせる信号に応答して、前記ＲＦトランシーバの前記アクティブ動作モードの間、前記時報信号を供給するように構成される請求項４６に記載の携帯電話。
54. 前記ＲＦトランシーバの前記シャットダウン動作モードから前記ＲＦトランシーバの前記アクティブ動作モードへの前記変更を知らせる前記信号が前記第１のタイミング回路によって供給される請求項５３に記載の携帯電話。

Images