JP4993627B2 - Iii族窒化物半導体層の製造方法 - Google Patents

Iii族窒化物半導体層の製造方法 Download PDF

Info

Publication number
JP4993627B2
JP4993627B2 JP2009071636A JP2009071636A JP4993627B2 JP 4993627 B2 JP4993627 B2 JP 4993627B2 JP 2009071636 A JP2009071636 A JP 2009071636A JP 2009071636 A JP2009071636 A JP 2009071636A JP 4993627 B2 JP4993627 B2 JP 4993627B2
Authority
JP
Japan
Prior art keywords
layer
group iii
nitride semiconductor
iii nitride
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009071636A
Other languages
English (en)
Other versions
JP2010222188A (ja
Inventor
晴夫 砂川
紀彦 鷲見
一富 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Furukawa Co Ltd
Original Assignee
Furukawa Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Furukawa Co Ltd filed Critical Furukawa Co Ltd
Priority to JP2009071636A priority Critical patent/JP4993627B2/ja
Publication of JP2010222188A publication Critical patent/JP2010222188A/ja
Application granted granted Critical
Publication of JP4993627B2 publication Critical patent/JP4993627B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Crystals, And After-Treatments Of Crystals (AREA)

Description

本発明は、III族窒化物半導体層の製造方法に関する。
近年、窒化ガリウム(GaN)結晶を窒化物系光デバイスや電子デバイス作製用基板として用いることが提案されており、この基板を得るためにバルク結晶を作製する試みが多くの研究機関で行われている。しかしながら、GaNの解離圧が高いために、GaAsのように融液から大きなバルク結晶を得ることが難しく、GaN基板として利用できるGaNバルク結晶の作製は非常に困難である。
このため、GaN基板を作製する方法として、サファイア(Al)等の異種材料基板にHVPE(Hydride Vapor Phase Epitaxy)法によってGaN基板となるGaN層を成長させた後、異種材料基板を分離除去することにより、GaN基板を得る方法が広く採用されている。このようなGaN基板の作製方法に関連する従来技術として、特許文献1には、HVPE法を用いたGaN半導体基板の製造方法が開示されている。この方法は、いわゆるFIELO(Facet-Initiated Epitaxial Lateral Overgrowth)法である。
まず、サファイア(Al23)基板上に、ストライプ状に配置された断面矩形形状の被覆部および被覆部間に形成された開口部を有するマスクを形成する。
マスク形成後、その開口部からGaN層を成長させ、ファセット構造を形成させながらIII族窒化物半導体を選択横方向成長させる。そして、前記マスクの被覆部の上面を完全には覆わない状態で成長を止める。これにより、マスクの被覆部上面の一部が露出した露出部が形成される。次に、マスクをドライエッチングにより除去して空隙を形成し、さらにGaN層を成長させる。その後、サファイア基板を剥離し、GaN層を有するGaN半導体基板を得る。
特開平10−312971号公報
近年、GaN半導体基板の反りのさらなる低減が求められているが、特許文献1に記載された方法でGaN半導体基板を製造した場合には、このような反り低減に対する要求に応えることが難しかった。
本発明は、反りの発生を低減させることができるIII族窒化物半導体層の製造方法を提供するものである。
本発明者は、鋭意検討を行った結果、特許文献1に記載された方法でGaN半導体基板を製造した場合には、以下のような問題があることがわかった。
FIELO法により、III族窒化物半導体を形成する場合、GaN層の成長の初期段階にてファセットが形成される。ファセットの出現により転位がファセットに向かって進み、下地基板に対し垂直に伸びていた転位が垂直な方向へ伸びることができなくなる。転位はファセットの成長とともに横方向に曲げられ、その後のGaN層の成長領域では膜厚増加とともに転位が減少していくこととなる。
そのため、GaN層の下地基板側では格子歪が多く、GaN層の表面側では格子歪が少なくなる。このようなGaN層の厚み方向における格子歪量の違いがGaN層の反りの発生を招くこととなる。
本発明は、このような課題を解決すべく発案されたものである。
本発明によれば、下地基板上に、炭化チタン、炭化ジルコニウム、炭化ハフニウム、炭化バナジウムまたは炭化タンタルから選択されるいずれかの炭化物層を形成する工程と、前記炭化物層の上部にIII族窒化物半導体層を成長させる工程と、前記炭化物層の上部で成長した前記III族窒化物半導体層中で亀裂を生じさせて、前記亀裂から、前記下地基板側に位置する一部のIII族窒化物半導体層とともに前記下地基板を剥離して、前記下地基板が除去されたIII族窒化物半導体層を得る工程とを含み、III族窒化物半導体層を成長させる前記工程は、前記炭化物層の上部にファセット構造を形成しながら、3次元成長により第一のIII族窒化物半導体層を成長させる工程と、前記第一のIII族窒化物半導体層上に2次元成長により第二のIII族窒化物半導体層を形成するIII族窒化物半導体層の製造方法が提供される。
この発明によれば、下地基板上に、炭化チタン、炭化ジルコニウム、炭化ハフニウム、炭化バナジウムまたは炭化タンタルから選択されるいずれかの炭化物層を形成している。
このような炭化物層を形成することで、III族窒化物半導体層の成長初期段階において、転位密度を低減させることができる。そのため、III族窒化物半導体層の厚み方向で格子歪量の変化が小さくなり、III族窒化物半導体層の反りの発生を低減させることができる。
炭化チタン、炭化ジルコニウム、炭化ハフニウム、炭化バナジウム、炭化タンタルは、いずれも面心立方構造の炭化物で(111)面がIII族窒化物半導体と良好な格子整合性を有するため、格子不整合に起因した欠陥を低減したIII族窒化物半導体層を成膜できる。
なお、これら炭化物表面は水分または酸素の存在する雰囲気中に暴露すると酸化皮膜を形成する。この酸化皮膜は、炭化物と結晶構造が異なるため炭化物から結晶情報の引き継ぎが難しく、多結晶の皮膜となる。酸化皮膜上ではIII族窒化物半導体層の成長は抑制されてしまうが、酸化皮膜がIII族窒化物半導体層の成長時に高温に加熱され、さらに還元性ガスと接触することによって酸化皮膜中に微細な空隙が形成され、その空隙を通して下部の炭化物層からIII族窒化物半導体層が選択的に成長すると考えられる。いずれの炭化物層を使用しても、III族窒化物半導体層の成長初期段階から、転位密度を低減させることができる。
なお、炭化チタン、炭化ジルコニウム、炭化ハフニウム、炭化バナジウム、炭化タンタルは、一般的に非化学量論組成であることが知られており、C/Mモル比は1/1以下である(以下、Mは、Ti、Zr、Hf、V、Ta)。C/Mモル比が1/1を超えると、Cが遊離するため炭化物層はMCと、炭素とが混合した膜となる。
また、本発明では、第一のIII族窒化物半導体層を成長させる工程において、ファセット構造を形成しながら、3次元成長によりIII族窒化物半導体層を形成している。3次元成長により形成されるIII族窒化物半導体層では、前記炭化物層上に成長したIII族窒化物半導体層に含まれる転位が3次元成長で現れるファセットで横方向に折り曲げられる。3次元成長で構成されるIII族窒化物半導体層を成長し、その後、2次元成長を行うと、格子歪量が減少したIII族窒化物半導体層が成長する。
前記3次元成長で構成される層と2次元成長で構成される層では、格子歪量の違いに起因して、弾性率や硬さが異なるため、III族窒化物半導体層と下地基板を冷却する際に、III族窒化物半導体層中で亀裂が生じやすくなり、III族窒化物半導体層を容易に分離できる。
ここで、3次元成長とは、下地基板表面に沿った水平方向の成長よりも、下地基板表面と垂直な空間に向かって、優先的に結晶核が成長するこという。
また、2次元成長とは、下地基板表面に沿って、水平方向に成長していくことをいう。2次元成長の場合には、水平方向の成長が基板垂直方向の成長よりも非常に速い。
ここで、本発明は、前記下地基板上に、開口部からIII族窒化物半導体層を成長させるためのマスクを形成する工程を含まない。
このようにすることで、III族窒化物半導体層の製造コストを低減させることができる。
なお、第二のIII族窒化物半導体層の2次元成長領域は、(0002)のX線ロッキングカーブ半値幅が第一のIII族窒化物半導体層の3次元成長領域の(0002)のX線ロッキングカーブ半値幅に対して50%以下である。第二のIII族窒化物半導体層の2次元成長領域の(0002)のX線ロッキングカーブ半値幅が、第一のIII族窒化物半導体層の3次元成長領域に対して50%より高いときには、第一のIII族窒化物半導体層と第二のIII族窒化物半導体層の弾性率や硬さの差が、剥離に影響するほど十分な違いとなって現れにくい。
これに対し、第二のIII族窒化物半導体層の(0002)のX線ロッキングカーブ半値幅を、第一のIII族窒化物半導体層に対して50%以下とすれば、第一のIII族窒化物半導体層と、第二のIII族窒化物半導体層との弾性率や硬さの差を十分に確保することができ、第一のIII族窒化物半導体層と、第二のIII族窒化物半導体層との界面や界面近傍で剥離が生じやすくなる。これにより、III族窒化物半導体層の製造の歩留まりの低下を抑制できる。


また、第二のIII族窒化物半導体層の2次元成長領域は、(10−12)のX線ロッキングカーブ半値幅が、第一のIII族窒化物半導体層の3次元成長領域の(10−12)のX線ロッキングカーブ半値幅に対して30%以下であることが好ましい。第二のIII族窒化物半導体層は、(10−12)のX線ロッキングカーブ半値幅が、第一のIII族窒化物半導体層に対して30%よりたかいときには、第一のIII族窒化物半導体層と第二のIII族窒化物半導体層の弾性率や硬さの差が、剥離に十分な違いとなって現れにくい。
これに対し、第二のIII族窒化物半導体層の2次元成長領域の(10−12)のX線ロッキングカーブ半値幅を、第一のIII族窒化物半導体層の3次元成長領域に対して30%以下とすることで、第一のIII族窒化物半導体層と、第二のIII族窒化物半導体層との弾性率や硬さの差を十分に確保することができ、第一のIII族窒化物半導体層と、第二のIII族窒化物半導体層との界面や界面近傍で剥離が生じやすくなる。これにより、III族窒化物半導体層の製造の歩留まりの低下を抑制できる。
また、前記炭化物層は、炭化チタンの層であることが好ましい。
炭化チタンは、下地基板(たとえば、サファイア)やIII族窒化物との格子整合性や下地基板(たとえば、サファイア)と熱膨張係数がほぼ同じであることから格子不整合に起因した欠陥を低減したIII族窒化物半導体層を成膜できる。このようにすることで、III族窒化物半導体層の成長初期段階から、格子歪を確実に低減させることができる。
また、前記炭化物層が炭化チタンの層であり、前記炭化物層の上部に第一のIII族窒化物半導体層を成長させる前記工程の前段で、前記炭化物層上に、炭化チタンと炭素を含む層を形成する工程を実施することが好ましい。
まず、下地基板の上部に炭化チタンからなる炭化物層を形成すると、III族窒化物との格子整合性が高いことから、III族窒化物半導体層中における格子不整合に起因した欠陥の発生を抑制できる。
次に炭化チタンと炭素を含む層を形成する。この層は、炭化チタンからなる炭化物層の酸化を抑制する作用がある。
また、前記炭化物層の厚みは、20nm以上、500nm以下であり、前記炭化チタンと炭素とを含む層の厚みは、40nm以下であることが好ましい。
炭化物層の厚みを20nm以上とすることで、炭化物層は良好な結晶性が得られ、III族窒化物半導体層の結晶性向上という効果を奏することができる。また、炭化物層の厚みを500nmより厚くしても成膜に長時間を費やすため生産性が低下する課題が発生するので、500nm以下とすることで良好な結晶性を有する炭化物層を生産性の低下なく成膜できるという効果がある。
炭化チタンと炭素とを含む層の厚みを40nm以下とすることで、結晶性改善効果が高くなる。
さらには、第二のIII族窒化物半導体層を成長させる前記工程では、格子歪量が前記第一のIII族窒化物半導体層より少ない第二のIII族窒化物半導体層を形成する工程を含むことが好ましい。
炭化物層上に第一のIII族窒化物半導体層を形成し、その上に格子歪量が第一のIII族窒化物半導体層より少ない第二のIII族窒化物半導体層を形成することで、第一のIII族窒化物半導体層および第二のIII族窒化物半導体層を含むIII族窒化物半導体層中に弾性率や硬さなど機械的性質の異なる領域が形成されることとなる。これにより、III族窒化物半導体層と下地基板を冷却するときにはIII族窒化物半導体層内で亀裂が入り、下地基板から、III族窒化物半導体層を分離できる。このようにすることで、III族窒化物半導体層の表面側に比べ比較的転位が多く存在する下地基板側の領域を下地基板とともに除去することができる。そのため、III族窒化物半導体層の厚み方向において格子歪量の変化を一層小さくすることができ、III族窒化物半導体層の反りの発生を低減させることができる。
本発明によれば、反りを低減させることができるIII族窒化物半導体層の製造方法が提供される。
本発明の一実施形態にかかるGaN層の製造工程を示す図である。 本発明の一実施形態にかかるGaN層の製造工程を示す図である。 本発明の一実施形態にかかるGaN層の製造工程を示す図である。 本発明の実施例1で剥離したGaN層とサファイア基板に残留したGaN層の写真である。 本発明の実施例1の剥離したGaN層とGaN層剥離後のサファイア基板の蛍光顕微鏡写真である。 本発明の実施例9〜17にかかるTiC層膜厚とGaN層の転位密度の関係を示す図である。
以下、本発明の実施形態を図面に基づいて説明する。
はじめに、本実施形態のIII族窒化物半導体層の製造方法の概要について説明する。本実施形態では、III族窒化物半導体層はGaN層である。
本実施形態のIII族窒化物半導体層の製造方法は、下地基板上に、炭化チタン、炭化ジルコニウム、炭化ハフニウム、炭化バナジウムまたは炭化タンタルから選択されるいずれかの炭化物層を形成する工程と、
前記炭化物層の上部にIII族窒化物半導体層を成長させる工程と、
前記炭化物層の上部の前記III族窒化物半導体層中で亀裂を生じさせて、前記下地基板を除去し、III族窒化物半導体層を得る工程とを含む。
III族窒化物半導体層を成長させる前記工程は、
前記炭化物層の上部にファセット構造を形成しながら、3次元成長により第一のIII族窒化物半導体層を成長させる工程と、
前記第一のIII族窒化物半導体層上に2次元成長により第二のIII族窒化物半導体層を形成する工程とを含む。
次に、本実施形態のGaN層の製造方法について詳細に説明する。
(炭化物層を形成する工程)
はじめに、図1(A)に示すように、下地基板10を用意する。下地基板10としては、たとえば、厚さ550μmの3インチφのサファイア(Al)基板10を用意する。
次に、このサファイア基板10上に炭化物層として炭化チタン層11を形成する。
(炭化物層)
炭化チタン層11の成膜条件は、たとえば、以下のようにする。
成膜方法:反応性スパッタリング
成膜温度:500〜1000℃
成膜時間:4.5〜114分
圧力:0.3Pa〜0.5Pa
スパッタガス:Arガス
反応性ガス:CH
反応性ガス流量:1.9sccm
ターゲット:Ti
膜厚 :20nm〜500nm
成膜温度は、500℃以上、1000℃以下であることが好ましいが、600℃以上であることがより好ましく、800℃以下であることがより好ましい。
また、炭化チタン層11の厚みは、20nm以上、500nm以下であることが好ましいが、なかでも、結晶性を向上するという観点から、40nm以上とすることがより好ましい。また、炭化チタン層11の形成に長時間を費やさないという観点から、200nm以下とすることがより好ましい。
炭化チタン層11の上に炭化チタンと、炭素とを含む層13を形成する。
(層13)
層13の成膜条件は、例えば、以下のようにする。
成膜方法:反応性スパッタリング
成膜温度:25〜1000℃
成膜時間:4〜40分
圧力:0.2Pa〜0.5Pa
スパッタガス:Arガス
反応性ガス:CH
反応性ガス流量:7.4sccm
ターゲット:Ti
膜厚 :5nm〜40nm
ここで、層13は、炭化チタンと炭素とを含む層であり、本実施形態では、炭素膜中に炭化チタンが分散した層である。具体的には、層13は、Cを主成分とした膜であり、炭素膜を母材とし、この母材中にTiCを含む。たとえば、炭素が海状(マトリクス)であり、TiCがこのマトリクス中に分散した形態である。
層13の成膜温度は、25℃以上、1000℃以下であることが好ましいが、600℃以上であることがより好ましく、800℃以下であることがより好ましい。
また、層13の厚みは、40nm以下であることが好ましいが、なかでも、ピット形成に伴うGaN層の3次元成長を再現性良く生じさせるという観点から、10nm以上20nm以下とすることがより好ましい。
(GaN層の成膜)
次に、層13上に、GaN層12(図2(B)参照)をエピタキシャル成長させる。ここでは、FIELO法等のようにGaN層を成長させるためのマスクは使用しない。また、層13や、炭化チタン層11を窒化させる工程を設けることなく、GaN層12を形成する。GaN層12は、第一のIII族窒化物半導体層であるGaN層121と、第二のIII族窒化物半導体層であるGaN層122とを有する。GaN層121と、GaN層122とは歪格子量が異なっており、GaN層121の歪格子量は、GaN層122よりも多い。
なお、ここでは、III族窒化物半導体層をGaN層としたが、これに限られるものではない。
はじめに、図1(C)、図2(A)に示すように、炭化チタン層11上にピットPを形成しながら、3次元成長を行うことで、GaN層121をさせる。
GaN層121の成長条件は、たとえば、以下のようにすることができる。
(GaN層121)
GaN層121は、GaNバッファ層(3次元成長)、3次元成長初期層および3次元成長制御層とで構成する。
(GaNバッファ層)
成膜方法:HVPE(hydride vapor phase epitaxy)法
成膜温度:970℃
成膜ガス:GaClガス 180cc/min、NHガス 3300cc/min(V/III比=10)
厚み:5μm
(3次元初期層)
成膜方法:HVPE(hydride vapor phase epitaxy)法
成膜温度:1040℃
成膜ガス:GaClガス 80cc/min、NHガス 2400cc/min(V/III比=10)
厚み:10μm
この3次元初期層は、GaN結晶核が、3次元成長して、ファセットを形成することで得られる。ここでは、サファイア基板表面に沿った水平方向の成長よりも、サファイア基板表面と垂直な空間に向かって、優先的に結晶核が成長する。
ここでは、成長に伴い、ファセット同士が合体し、表面に凹凸が形成されたGaN層となる。
(3次元成長制御層)
成膜方法:HVPE(hydride vapor phase epitaxy)法
成膜温度:1040℃
成膜ガス:GaClガス 180cc/min、NHガス 1800cc/min(V/III比=10)
厚み:250μm
3次元成長制御層は、3次元成長を止めるために設けられた層であり、結晶の成長は、3次元成長から2次元成長に移行する。3次元成長制御層は、平坦膜となったものである。
(GaN層122)
GaN層122は、ピット形成を抑制し、2次元成長(横方向成長)となるような条件で形成される。GaN層122のピット密度は、GaN層121のピット密度よりも低い。
また、GaN層122は、GaN層121と不純物濃度が異なる。
成長条件は以下のようである。
成膜方法:HVPE(hydride vapor phase epitaxy)法
成膜温度:1040℃
成膜ガス:GaClガス 180cc/min、NHガス 1800cc/min(V/III比=10)
ドーピング:Siドープ(含有量3000ppmのジクロロシラン(SiCl)3cc/minにHCl3cc/minを混合し、HVPE装置に導入する。)
厚み:1100μm
2次元成長とは、サファイア基板表面に沿って、水平方向に成長していくことをいう。2次元成長の場合には、水平方向の成長がサファイア基板垂直方向の成長よりも非常に速い。
なお、GaNの3次元成長、2次元成長は、GaNの成長速度を調整することで、コントロールすることができる。成長速度が速くなることで、3次元成長しやすくなり、この際、ピットが形成されやすくなる。成長速度を遅くすることで、2次元成長しやすくなり、ピット形成は抑制される。成長速度は、原料ガスのV/III比、原料ガス濃度、キャリアガス流量により調整できる。
また、ここでは、3次元成長したGaN層121上に、2次元成長したGaN層122が直接形成されることとなる。
GaN層121の厚みは、100〜400μmであることが好ましいが、なかでも、200μm以上、300μm以下であることが特に好ましい。このようにすることで炭化チタン層11上に成長したGaN層121とGaN層122の境界あるいは、境界近傍で亀裂を生じさせ、反りを低減したGaN層122を高い歩留まりで分離できるという効果がある。
また、GaN層122の厚みは、600〜1300μmであることが好ましいが、なかでも、800μm以上、1100μm以下であることが特に好ましい。このような膜厚にすることでGaN層121との境界に適度な引張り応力が働き、GaN層121とGaN層122の境界あるいは、境界近傍で亀裂が入り易いという効果がある。
ここで、GaN層122へのドーピング方法としては、たとえば、ジクロロシランを用いてSiをドーピングすることができる。不純物濃度は0.5×10186cm−3以上、3×1018cm−3以下であることが好ましい。不純物濃度を0.5×1018cm−3以上とすることでn型GaN基板として必要な導電性を確保できる。また、不純物濃度を3×1018cm−3以下とすることでGaNの結晶性低下を抑制できる。
また、格子歪量の少ないGaN層122(2次元成長部分)は、(0002)のX線ロッキングカーブ半値幅がGaN層121の3次元成長部分に対して50%以下であることが好ましい。なかでも、36%以下であることが好ましい。
さらに、格子歪量の少ないGaN層122は、(10−12)のX線ロッキングカーブ半値幅が、GaN層121の3次元成長部分に対し30%以下であることが好ましい。なかでも、22%以下であることが好ましい。
(サファイア基板の剥離工程)
次に、第一のGaN層121と第二のGaN層122との境界あるいは、境界近傍で亀裂を生じさせ、サファイア基板10を除去する。具体的には、GaN層12を形成したHVPE装置の温度を降温し、前記GaN層12を常温まで、冷却する。
GaN層12を冷却する過程で、サファイア基板10と、GaN層12との熱膨張係数の違いによりGaN層12に凸状の反りが発生する。この反りの影響と、第一のGaN層121と第二のGaN層122の弾性率との差により、第一のGaN層121と第二のGaN層122との境界近傍で亀裂が生じる。
これにより、GaN層12中で亀裂が生じ、図3に示すように、サファイア基板10が除去されることとなる。
その後、サファイア基板10から剥離したGaN層12’の表面および裏面を研磨することで、平坦化した自立基板であるGaN基板を作製することができる。
なお、第一のGaN層121と第二のGaN層122との境界近傍とは、第一のGaN層121と第二のGaN層122との界面から第一のGaN層121側に第一のGaN層121の厚みの75%までの領域、および第一のGaN層121と第二のGaN層122との界面から第二のGaN層122側に、第二のGaN層122の厚みの20%までの領域である。
以上のようなGaN層12’の製造工程においては、サファイア基板10上に、開口部からGaN層を成長させるためのマスクを形成する工程を含まない。
次に、本実施形態の作用効果について説明する。
本実施形態では、下地基板であるサファイア基板10上に、炭化チタン層11を形成している。
このような炭化物層11を形成することで、GaN層12の成長初期段階で、転位密度を低減させることができる。そのため、GaN層12の厚み方向での格子歪の変化が小さくなり、GaN層12’の反りの発生を低減させることができる。
第一のGaN層121を成長させる工程において、ファセット構造を形成しながら、3次元成長させている。3次元成長により形成されるGaN層では、転位が3次元成長で現れるファセットで横方向に折り曲げられる。3次元成長を行い、その後、2次元成長を行うと、格子歪量が減少した第二のGaN層122が得られる。
3次元成長で構成される層と2次元成長で構成される層では、格子歪量の違いに起因して、弾性率や硬さが異なるため、GaN層12とサファイア基板10を冷却する際に、GaN層12中で亀裂が生じやすくなり、GaN層を容易に分離できる。
また、本実施形態では、GaN層12の厚み方向で格子歪量の変化を小さくしながらも、格子歪量の異なるGaN層121と、GaN層122とを形成している。具体的には、第一のGaN層121を形成し、第一のGaN層121の上に格子歪量が第一のGaN層121より小さな第二のGaN層122を形成し、これらの各層の弾性率を異なるものとしている。
GaN層12を冷却する過程で、サファイア基板10と、GaN層12との熱膨張係数の違いによりGaN層12に凸状の反りが発生する。この反りの影響と、第一のGaN層121と第二のGaN層122の弾性率との境界近傍に亀裂が生じる。これによりサファイア基板10とともに、GaN層12のサファイア基板10側の領域を容易に除去することができる。
さらに、本実施形態では、GaN層12中で亀裂を生じさせて、サファイア基板10を除去している。このようにすることで、GaN層12の表面側に比べ転位が多く存在するサファイア基板10側の領域をサファイア基板10とともに除去することができる。そのため、サファイア基板10から分離したGaN層12’の厚み方向における格子歪量の変化をより一層小さくすることができ、GaN層12’の反りの発生を低減させることができる。
また、炭化チタン層11は、GaN層12を形成する工程にて、表面が窒素を含むガスにより窒化されることとなる。すなわち、炭化チタン層11の表面にTiNが形成され、このTiNは、TiCと同じ面心立方晶で格子定数も近似していることから、GaN層12をエピタキシャル成長するのに適している。
さらに、本実施形態では、炭化チタン層11上に、層13を設けている。この層13はピット形成を伴ったGaNの3次元成長を促進する作用がある。すなわち、層13に含まれる炭素はGaN層12の成長時に窒化ガス雰囲気中の水素と反応してメタンとなって気化する。層13に含まれている炭化チタンは、結晶方位がランダムな炭化チタン粒子であり、GaNの成長時には炭化チタン層11上で島状に分布することとなる。第一のGaN層121は、結晶方位がランダムな島状の炭化チタン部分で成長が抑制され、結晶性が良好で結晶配向を有する炭化チタン層11が露出した部分で成長が優位に進む。これにより、3次元成長が促進され、ファセットによる転位の折り曲げ作用により、GaN層122に比べ、多くの格子歪を含むGaN層121が形成される。
これにより冷却時に、格子歪量の異なるGaN層121とGaN層122との境界あるいは境界近傍で亀裂が入りやすくなり、高い製造歩留まりでIII族窒化物半導体層を下地基板と分離できる。
また、GaN層121をファセットを形成して成長させることで、ファセットによる転位の折り曲げ作用により、GaN層122の結晶性を向上することが可能となる。
さらに、本実施形態では、炭化チタン層11の厚みを、20nm以上、500nm以下としている。炭化チタン層11の厚みを20nm以上とすることで、炭化チタン層の結晶性を向上させることができるという効果がある。また、炭化チタン層11の厚みを500nm以下とすることで、炭化チタン層11の形成に長時間を費やさないという効果がある。また、本実施形態では、層13の厚みを、40nm以下としている。層13の厚みを40nm以下とすることでピット形成を伴ったGaN層121の3次元成長を再現性良く生じさせるという効果がある。
本実施形態では、GaN層122の(0002)のX線ロッキングカーブ半値幅が、GaN層121に対して50%以下である。これにより、GaN層122と、GaN層121との弾性率や硬さの差を十分に確保することができ、GaN層12’の製造の歩留まりの低下を抑制できる。
本実施形態では、GaN層122の(10−12)のX線ロッキングカーブ半値幅が、GaN層121に対して30%以下である。これにより、GaN層122と、GaN層121との弾性率や硬さの差を十分に確保することができ、GaN層12’の製造の歩留まりの低下を抑制できる。
従来のFIELO法により、GaN層を形成する場合には、サファイア基板を被覆するマスクを形成する必要がある。このようにマスクを使用するとコストがかかるという問題がある。また、マスクを形成する際には、一般にSiO膜を形成し、この膜をエッチングにより選択的に除去して開口を形成する。そのため、マスクの形成に手間を要する。
これに対し、本実施形態では、マスクを必要とせず、炭化チタン層を形成すればよいので、コストの低減を図ることができるとともに、マスクを形成するためエッチング等の手間を省くことができる。
また、開口部からGaN層を成長させるためのマスクを形成した場合には、GaN層のうち、マスク直上の領域と、開口部直上の領域とで転位密度にばらつきが生じたりする可能性がある。
これに対し、本実施形態では、マスクを使用しないため、GaN層12の面方向における転位密度のばらつきを抑制することができる。
なお、前記実施形態では、炭化チタン層11、GaN層12等を特定の製造条件で製造したが、特に限定する趣旨ではない。すなわち、上記の膜厚、製造条件は単なる例示に過ぎず、形成する半導体層の組成、構造に応じて適宜変更可能である。
さらに、本発明は前述の実施形態に限定されるものではなく、本発明の目的を達成できる範囲での変形、改良等は本発明に含まれるものである。
例えば、下地基板上に薄い炭素膜を成膜し、その炭素膜の上に炭化物層を形成しても良い。この炭素膜は、好ましくは島状、あるはドット状であると良い。このような炭素膜状に炭化物層を形成すると、炭化物層には良好な結晶性を有する部分と結晶方位がランダムな多結晶部分が分布した構造となり、良好な結晶性を有する部分からGaN層が優位に成長し、結晶方位がランダムな多結晶部分でGaN層の成長が抑制されるため、ピット形成に伴う3次元成長が再現性よく実現できる。
さらに、上記各実施形態では、下地基板としてサファイア基板10を使用したが、スピネル基板、SiC基板、ZnO基板、シリコン基板、GaAs基板、GaP基板等を用いてもよい。
また、前記実施形態では、炭化物層として炭化チタン層を形成したが、これに限らず、炭化ジルコニウム、炭化ハフニウム、炭化バナジウムまたは炭化タンタルであってもよい。
これらの炭化物層は面心立方構造で、窒化後によって結晶構造が変化せず、炭化物および窒化した炭化物の(111)面がIII族窒化物半導体層と格子整合に優れるという共通点を有し、GaN層12のエピタキシャル成長が可能であるという観点から、いずれも炭化チタン層と同様の効果を奏することができる。
また、前記実施形態のサファイア基板10を剥離する工程では、サファイア基板10、GaN層12等を冷却することで、サファイア基板10が分離されるとしたが、これに限らず、GaN層12にダメージが加わらない程度の力を加えることで、サファイア基板10を剥離してもよい。
ただし、前記実施形態のように、冷却することにより、ほとんど外力を加えずに、サファイア基板10が分離除去されれば、前記GaN層に加わるダメージを確実に抑制することができる。このため、損傷の少ない高品質のGaN半導体基板が安定的に得られる。
このようなIII族窒化物半導体基板上にIII族窒化物系素子構造を作製すれば、上下にアップダウン電極構造を有する発光ダイオードまたはレーザーダイオード等の発光素子を作ることが可能であり、高性能トランジスタ等の電子デバイスへの適用も可能である。III族窒化物半導体基板は、鏡面に研摩し、ドライエッチングまたはケミカルメカニカルポリッシング(CMP)を施した後に発光ダイオードまたはレーザーダイオード等の発光素子、さらにはトランジスタ等の電子デバイスを作製するのが最良である。また、III族窒化物半導体基板を種結晶として、HVPE法、フラックス法、アモノサーマル法などにより高品質GaN結晶を成長させることが可能である。
さらに、前記実施形態では、炭化物層をスパッタリングにより成膜したがこれに限らず、他の方法にて成膜してもよい。
たとえば、真空蒸着により炭化物層を成膜してもよい。さらには、たとえば、下地基板を加熱しながら、金属膜と、カーボン膜とを重ねて成膜することで炭化物層を形成してもよい。また、金属塩化物と炭化水素を原料に用いてCVD(Chemical Vapor Deposition)で成膜することも可能である。
次に、本発明の実施例について説明する。
(実施例1)
前記実施形態と同様の方法でGaN半導体基板を製造した。なお、下地基板としては、サファイア基板を使用した。
次に、このサファイア基板10上に炭化チタン層11を形成する。
炭化チタン層11の成膜条件は、以下のようにした。
(炭化チタン層を形成する工程)
(炭化チタン層)
成膜方法:反応性スパッタリング
成膜温度:800℃
圧力:0.4Pa
スパッタガス:Arガス
反応性ガス:CH
反応性ガス流量:1.9sccm
ターゲット:Ti
膜厚 :120nm
膜質 :TiC
(層13を形成する工程)
層13を形成した。
成膜方法:反応性スパッタリング
成膜温度:800℃
圧力:0.4Pa
スパッタガス:Arガス
反応性ガス:CH
反応性ガス流量:7.4sccm
ターゲット:Ti
膜厚 :20nm
膜質 :TiC分散C膜
(GaN層を形成する工程)
(第一のGaN層121)
第一のGaN層は、GaNバッファ層(3次元成長)、3次元成長初期層および3次元成長制御層とから構成した。
(GaNバッファ層)
成膜方法:HVPE(hydride vapor phase epitaxy)法
成膜温度:970℃
成膜ガス:GaClガス 180cc/min、NHガス 3300cc/min(V/III比=10)
厚み:5μm
(3次元成長初期層)
成膜方法:HVPE(hydride vapor phase epitaxy)法
成膜温度:1040℃
成膜ガス:GaClガス 80cc/min、NHガス 2400cc/min(V/III比=10)
厚み:10μm
(3次元成長制御層)
成膜方法:HVPE(hydride vapor phase epitaxy)法
成膜温度:1040℃
成膜ガス:GaClガス 180cc/min、NHガス 1800cc/min(V/III比=10)
厚み:250μm
(第二のGaN層122)
第二のGaN層は、3次元成長を抑制し、平坦な成長となるような条件で成長を実施した。
成膜方法:HVPE(hydride vapor phase epitaxy)法
成膜温度:1040℃
成膜ガス:GaClガス 180cc/min、NHガス 1800cc/min(V/III比=10)
ドーピング:Siドープ
含有量3000ppmのジクロロシラン(SiCl)3cc/minにHCl3cc/minを混合し、HVPE装置に導入する。
厚み:1100μm
なお、エッチピット密度の測定から見積もられた転位密度により、第一のGaN層121の格子歪量は、第二のGaN層122の格子歪量よりも大きいことがわかっている。
(剥離方法)
GaN層を形成したHVPE装置中の温度を降温させて、サファイア基板、炭化物層、GaN層を、常温まで冷却した。
(実施例2)
実施例1において、炭化チタンを炭化ジルコニウムに変更した。
その他は、実施例1と同じにした。
形成条件は、以下の通りである。
(炭化ジルコニウム層を形成する工程)
成膜方法:反応性スパッタリング
成膜温度:800℃
圧力:0.4Pa
スパッタガス:Arガス
反応性ガス:CH
反応性ガス流量:1.9sccm
ターゲット:Zr
膜厚 :120nm
膜質 :ZrC
(層13を形成する工程)
成膜方法:反応性スパッタリング
成膜温度:800℃
圧力:0.4Pa
スパッタガス:Arガス
反応性ガス:CH
反応性ガス流量:7.4sccm
ターゲット:Zr
膜厚 :20nm
膜質 :ZrC分散C膜
(実施例3)
実施例1において、炭化チタンを炭化ハフニウムに変更した。
その他は、実施例1と同じにした。
形成条件は、以下の通りである。
(炭化ハフニウム層を形成する工程)
成膜方法:反応性スパッタリング
成膜温度:800℃
圧力:0.4Pa
スパッタガス:Arガス
反応性ガス:CH
反応性ガス流量:1.9sccm
ターゲット:Hf
膜厚 :120nm
膜質 :HfC
(層13を形成する工程)
成膜方法:反応性スパッタリング
成膜温度:800℃
圧力:0.4Pa
スパッタガス:Arガス
反応性ガス:CH
反応性ガス流量:7.4sccm
ターゲット:Hf
膜厚 :20nm
膜質 :HfC分散C膜
(実施例4)
実施例1において、炭化チタンを炭化バナジウムに変更した。
その他は、実施例1と同じにした。
形成条件は、以下の通りである。
(炭化バナジウム層を形成する工程)
成膜方法:反応性スパッタリング
成膜温度:800℃
圧力:0.4Pa
スパッタガス:Arガス
反応性ガス:CH
反応性ガス流量:1.9sccm
ターゲット:V
膜厚 :120nm
膜質 :VC
(層13を形成する工程)
成膜方法:反応性スパッタリング
成膜温度:800℃
圧力:0.4Pa
スパッタガス:Arガス
反応性ガス:CH
反応性ガス流量:7.4sccm
ターゲット:V
膜厚 :20nm
膜質 :VC分散C膜
(実施例5)
実施例1において、炭化チタンを炭化タンタルに変更した。
その他は、実施例1と同じにした。
形成条件は、以下の通りである。
(炭化タンタル層を形成する工程)
成膜方法:反応性スパッタリング
成膜温度:800℃
圧力:0.4Pa
スパッタガス:Arガス
反応性ガス:CH
反応性ガス流量:1.9sccm
ターゲット:Ta
膜厚 :120nm
膜質 :TaC
(層13を形成する工程)
成膜方法:反応性スパッタリング
成膜温度:800℃
圧力:0.4Pa
スパッタガス:Arガス
反応性ガス:CH
反応性ガス流量:7.4sccm
ターゲット:Ta
膜厚 :20nm
膜質 :TaC分散C膜
(実施例1〜5の結果)
実施例1〜5では、HVPE装置での冷却中に第一のGaN層と、第二のGaN層の境界近傍で亀裂が生じ、サファイア基板と、GaN層とが分離された。
表1に、実施例1〜5について10回の製造に対してクラックの発生なしで剥離した場合を製造歩留まりとし、その結果を示した。
Figure 0004993627
実施例1〜5で得られたGaN層の製造歩留まりは、90%以上を示した。
表2に、実施例1〜5の転位密度と曲率半径の結果を示した。
転位密度は、カソードルミネッセンス(CL)法で単位観察面積当たりの暗点数を観察する方法で調べた。日立製作所製走査型電子顕微鏡S-3000Nに取り付けた堀場製作所製カソードルミネッセンス測定システムMP-10を使用し、電子線を照射したGaN層から発せられる362nmの発光像から10μm四方に存在する暗点数を調べ、その暗点密度を転位密度(cm−2)とした。
また、曲率半径は、4軸X線回折装置(フィリップス製X'Pert MRD)を使用し測定した。GaN結晶のc面において中心と、中心から20mm離れた位置でチルト角(c軸の傾き)の変化を計測し、曲率半径を算出した。
Figure 0004993627
実施例1〜5で得られたGaN層の転位密度は、8×10cm−2以下であり、曲率半径は8m以上を示した。
図4は、実施例1で剥離したGaN層とGaN層が残留したサファイア基板の写真である。サファイア基板に残留したGaN層はTiC層の色調を受け、黒色を示している。
図5は、実施例1の剥離したGaN層とサファイア基板側に残留したGaN層の断面の蛍光顕微鏡写真である。サファイア基板側に残留したGaN層は暗領域で示されるようにピット形成による3次元成長で占められており、剥離したGaN層は暗領域の末端部を含む状態で亀裂が入り、剥離に至ったと判断される。
表3は、図5に示されるサファイア基板側に残留したGaN層の暗領域(3次元成長部分、第一のGaN層121)と剥離したGaN層の明領域(第二のGaN層122の2次元成長部分)の任意の5箇所について(0002)および(10−12)のX線ロッキングカーブ半値幅を測定した結果を示す。なお、3次元成長部分は、剥離したGaN層側にも残存しているが、剥離したGaN層側の3次元成長部分も同様の半値幅を示すと考えられる。
Figure 0004993627
剥離したGaN層の2次元成長部分の(0002)のX線ロッキングカーブ半値幅は、3次元成長部分のX線ロッキングカーブ半値幅に対し、48%以下に低下しており、平均で39%に低下していた。一方、剥離したGaN層の2次元成長部分の(10−12)のX線ロッキングカーブ半値幅は、3次元成長部分のX線ロッキングカーブ半値幅に対し、30%以下に低下しており、平均で21%に低下していた。
表4には、実施例1の3次元成長部分と2次元成長部分の弾性率及びダイナミック硬さを示した。弾性率は、ナノインデーテンション法により測定した。また、測定点は任意の10箇所を測定し、その平均値を表4に示した。
弾性率及びダイナミック硬さは、島津製作所製ダイナミック微小硬度計(DUH−W201)を使用し、115°三角錐の圧子を用いて一定の試験力P(mN)による負荷−除荷試験から求めた。ダイナミック硬さ(DH)はDH=α・P/D2で与えられ、また弾性率(ヤング率E)はE=σ/εで求められる。αは圧子固有の係数で3.8584、Dは圧子の押し込み深さ(μm)、σは単位面積当りの力(Pa)、εは長さの変化の割合を指す。試験条件は、試験力250mN、負荷速度71mN/秒、負荷保持時間2秒とした。
Figure 0004993627
3次元成長部分は、2次元成長部分に比べて弾性率が1/10以下に低下し、ダイナミック硬さは1.6倍増加した。表3からも明らかなように3次元成長部分と2次元成長部分は、結晶欠陥密度が高いことによって弾性率およびダイナミック硬さが変化し、これら物理的性質の相違がGaN層内で水平方向への亀裂を誘発し、良好な剥離に至ったと推測される。
(実施例6)
実施例1において、炭化チタン層の厚みを20nmとした。その他は実施例1と同じにした。
(実施例7)
実施例1において、炭化チタン層の厚みを500nmとした。その他は実施例1と同じにした。
(実施例6〜7の結果)
実施例6〜7では、HVPE装置での冷却中に第一のGaN層と、第二のGaN層の境界近傍で亀裂が生じ、サファイア基板と、GaN層とが分離された。
表5に、実施例6〜7について10回の製造に対してクラックの発生なしで剥離した場合を製造歩留まりとし、結果を実施例1と比較し示した。
Figure 0004993627
実施例6〜7で得られたGaN層の製造歩留まりは、100%を示した。
表6に、実施例6〜7の転位密度と曲率半径の結果を実施例1と比較し示した。
転移密度、曲率半径の測定方法は、前述したものと同様である。
Figure 0004993627
実施例6〜7で得られたGaN層の転位密度は、5×10cm−2以下であり、曲率半径は10mを示した。
(比較例1)
FIELO法によりGaN層を形成し、サファイア基板とGaN層を冷却することによりGaN層中に亀裂を発生させ、サファイア基板の分離を実施した。なお下地基板として、(0001)面サファイア基板を用意した。
具体的には、以下のようにしてGaN層を得た。
まず、サファイア基板上に、1.5μmのGaN膜を形成した。
次に、このGaN膜上に、SiO2膜を形成し、フォトリソグラフィー法とウエットエッチングにより開口を有するマスクを形成した。マスクは幅3μmのストライプ状であり、ストライプの延在方向は<11−20>方向とした。また、開口の幅(短辺)は4μmとした。
次に、以下のHVPE法により、ファセット構造を成長させた。
具体的には、III族原料にガリウム(Ga)と塩化水素(HCl)の反応生成物である塩化ガリウム(GaCl)とV族原料にアンモニア(NH3 )ガスを用いた。
サファイア基板をハイドライドの成長装置にセットし、水素雰囲気で成長温度1040℃に昇温する。成長温度が安定してから、HCl流量を200cc/毎分で供給し、NH3流量2000cc/毎分で5分供給することで、{1−101}面からなるGaNのファセット構造を成長させた。さらに、エピタキシャル成長を続け、マスクの表面が一部露出した状態で成長を一旦止めた。そして、エッチャント(10%HF水溶液)により、マスクの除去を行った。その後、再度、ハイドライドの成長装置にセットし、水素雰囲気で成長温度1040℃に昇温する。成長温度が安定してから、HCl流量を180cc/毎分、NH3流量1800cc/毎分で300分供給することでGaN層のエピタキシャル成長を行った。GaN層の厚みは1100μmであった。
(剥離方法)
GaN層を形成したHVPE装置中の温度を降温させて、サファイア基板を含むGaN層を、常温まで冷却した。
(比較例1の結果)
比較例1では、HVPE装置での冷却中にGaN層中で亀裂が生じ、サファイア基板と、GaN層とが分離された。
表7に、比較例1について10回の製造に対してクラックの発生なしで剥離した場合を製造歩留まりとし、その結果を示した。
Figure 0004993627
比較例1で得られたGaN層の製造歩留まりは、40%以下であった。
表8に、比較例1の転位密度と曲率半径の結果を示した。
Figure 0004993627
比較例1で得られたGaN層の転位密度は、1×10cm−2以上であり、曲率半径は2m以下であった。転移密度、曲率半径の測定方法は、前述したものと同様である。
(実施例8)
実施例8では、層13を形成せずに、炭化チタン層一層を形成した。この点以外は、実施例1と同じにした。炭化チタン層の形成条件は、以下の通りである。
(炭化物層を形成する工程)
成膜方法:反応性スパッタリング
成膜温度:800℃
圧力:0.4Pa
スパッタガス:Arガス
反応性ガス:CH
反応性ガス流量:1.9sccm
ターゲット:Ti
膜厚 :120nm
膜質 :TiC
(実施例8の結果)
実施例8では、HVPE装置での冷却中に第一のGaN層と、第二のGaN層との境界近傍で亀裂が生じ、サファイア基板と、GaN層とが分離された。
表9に、実施例8について10回の製造に対してクラックの発生なしで剥離した場合を製造歩留まりとし、その結果を実施例1と比較し示した。
Figure 0004993627
実施例8で得られたGaN層の製造歩留まりは、100%であり、実施例1と同等であった。
表10に、実施例8の転位密度と曲率半径の結果を実施例1と比較し示した。転移密度、曲率半径の測定方法は、前述したものと同様である。
Figure 0004993627
実施例8で得られたGaN層の転位密度は、5×10cm−2で実施例1とほほ同等の値であり、曲率半径は実施例1と同じ10mを示した。
(実施例9)
実施例1において、炭化チタン層の膜厚を20nmとした。
その他は、実施例1と同じにした。
(実施例10)
実施例1において、炭化チタン層の膜厚を40nmとした。
その他は、実施例1と同じにした。
(実施例11)
実施例1において、炭化チタン層の膜厚を60nmとした。
その他は、実施例1と同じにした。
(実施例12)
実施例1において、炭化チタン層の膜厚を100nmとした。
その他は、実施例1と同じにした。
(実施例13)
実施例1において、炭化チタン層の膜厚を150nmとした。
その他は、実施例1と同じにした。
(実施例14)
実施例1において、炭化チタン層の膜厚を200nmとした。
その他は、実施例1と同じにした。
(実施例15)
実施例1において、炭化チタン層の膜厚を300nmとした。
その他は、実施例1と同じにした。
(実施例16)
実施例1において、炭化チタン層の膜厚を500nmとした。
その他は、実施例1と同じにした。
(実施例17)
実施例1において、炭化チタン層の膜厚を10nmとした。
その他は、実施例1と同じにした。
(実施例9〜17の結果)
実施例9〜17では、HVPE装置での冷却中に第一のGaN層と、第二のGaN層との境界近傍で亀裂が生じ、サファイア基板と、GaN層とが分離された。
表11に、実施例9〜17の転位密度と曲率半径の結果を示した。図6には、実施例9〜17の転位密度と、炭化チタン層の膜厚との関係をしめした。転移密度、曲率半径の測定方法は、前述したものと同様である。
Figure 0004993627
(実施例18)
実施例1において、層13の膜厚を5nmとした。
その他は、実施例1と同じにした。
(実施例19)
実施例1において、層13の膜厚を40nmとした。
その他は、実施例1と同じにした。
(実施例20)
実施例1において、層13の膜厚を50nmとした。
その他は、実施例1と同じにした。
(実施例18〜20の結果)
実施例18〜20では、HVPE装置での冷却中に第一のGaN層と、第二のGaN層との境界近傍で亀裂が生じ、サファイア基板と、GaN層とが分離された。
表12に、実施例18〜20について10回の製造に対してクラックの発生なしで剥離した場合を製造歩留まりとし、その結果を実施例1および実施例8と比較し示した。
Figure 0004993627
実施例18、19、実施例1および実施例8で得られたGaN層の製造歩留まりは、100%を示した。それに対し実施例20で得られたGaN層の製造歩留まりは70%であった。
表13に、実施例18〜20の転位密度と曲率半径の結果を実施例1および実施例8と比較し示した。転移密度、曲率半径の測定方法は、前述したものと同様である。
Figure 0004993627
実施例18〜19、実施例1および実施例8で得られたGaN層の転位密度は、6×10cm−2以下であり、曲率半径は10m以上を示した。それに対し、実施例20で得られたGaN層の転位密度は、1×10cm−2であり、曲率半径は5mであった。
10 下地基板(サファイア基板)
11 炭化チタン層(炭化物層)
12 GaN層(III族窒化物半導体層)
12’GaN層(III族窒化物半導体層)
13 層(炭化チタンと炭素を含む層)
121 第一のGaN層
122 第二のGaN層
P ピット

Claims (7)

  1. 下地基板上に、開口部からIII族窒化物半導体層を成長させるためのマスクを形成する工程を含まないIII族窒化物半導体層の製造方法であって、
    下地基板上に、炭化チタン、炭化ジルコニウム、炭化ハフニウム、炭化バナジウムまたは炭化タンタルから選択されるいずれかの炭化物層を形成する工程と、
    前記炭化物層の上部にIII族窒化物半導体層を成長させる工程と、
    前記炭化物層の上部で成長した前記III族窒化物半導体層中で亀裂を生じさせて、前記亀裂から、前記下地基板側に位置する一部のIII族窒化物半導体層とともに前記下地基板を剥離して、前記下地基板が除去されたIII族窒化物半導体層を得る工程とを含み、
    III族窒化物半導体層を成長させる前記工程は、
    前記炭化物層の上部にファセット構造を形成しながら、3次元成長により第一のIII族窒化物半導体層を成長させる工程と、
    前記第一のIII族窒化物半導体層上に2次元成長により第二のIII族窒化物半導体層を形成し、
    前記第二のIII族窒化物半導体層の2次元成長領域の(0002)のX線ロッキングカーブ半値幅が、前記第一のIII族窒化物半導体層の3次元成長領域の(0002)のX線ロッキングカーブ半値幅に対して50%以下であるIII族窒化物半導体層の製造方法。
  2. 請求項1に記載のIII族窒化物半導体層の製造方法において、
    前記第二のIII族窒化物半導体層の2次元成長領域の(10−12)のX線ロッキングカーブ半値幅が、前記第一のIII族窒化物半導体層の3次元成長領域の(10−12)のX線ロッキングカーブ半値幅に対して30%以下であるIII族窒化物半導体層の製造方法。
  3. 請求項1または2に記載のIII族窒化物半導体層の製造方法において、
    前記炭化物層は、炭化チタンの層であるIII族窒化物半導体層の製造方法。
  4. 請求項に記載のIII族窒化物半導体層の製造方法において、
    前記炭化物層が炭化チタンの層であり、
    前記炭化物層の上部に第一のIII族窒化物半導体層を成長させる前記工程の前段で、
    前記炭化物層上に、炭化チタンと炭素を含む層を形成する工程を実施するIII族窒化物半導体層の製造方法。
  5. 請求項に記載のIII族窒化物半導体層の製造方法において、
    前記炭化物層の厚みは、20nm以上、500nm以下であり、
    前記炭化チタンと、炭素とを含む層の厚みは、40nm以下であるIII族窒化物半導体層の製造方法。
  6. 請求項1に記載のIII族窒化物半導体層の製造方法において、
    第二のIII族窒化物半導体層を成長させる前記工程では、
    格子歪量が前記第一のIII族窒化物半導体層より少ない前記第二のIII族窒化物半導体層を形成する工程を含むIII族窒化物半導体層の製造方法。
  7. 請求項1または2に記載のIII族窒化物半導体層の製造方法において、
    前記炭化物層の上部に第一のIII族窒化物半導体層を成長させる前記工程の前段で、前記炭化物層上に、前記炭化物層に含まれる前記炭化チタン、前記炭化ジルコニウム、前記炭化ハフニウム、前記炭化バナジウムまたは前記炭化タンタルのいずれかと同種の炭化物が分散した炭素膜を形成するIII族窒化物半導体層の製造方法。
JP2009071636A 2009-03-24 2009-03-24 Iii族窒化物半導体層の製造方法 Active JP4993627B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009071636A JP4993627B2 (ja) 2009-03-24 2009-03-24 Iii族窒化物半導体層の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009071636A JP4993627B2 (ja) 2009-03-24 2009-03-24 Iii族窒化物半導体層の製造方法

Publications (2)

Publication Number Publication Date
JP2010222188A JP2010222188A (ja) 2010-10-07
JP4993627B2 true JP4993627B2 (ja) 2012-08-08

Family

ID=43039794

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009071636A Active JP4993627B2 (ja) 2009-03-24 2009-03-24 Iii族窒化物半導体層の製造方法

Country Status (1)

Country Link
JP (1) JP4993627B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5129186B2 (ja) * 2009-03-24 2013-01-23 古河機械金属株式会社 Iii族窒化物半導体層の製造方法
EP2633103B1 (en) * 2010-10-29 2015-07-29 The Regents of The University of California Ammonothermal growth of group-iii nitride crystals on seeds with at least two surfaces making an acute, right or obtuse angle with each other

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4158760B2 (ja) * 1997-03-13 2008-10-01 日本電気株式会社 GaN系半導体膜およびその製造方法
JP3927218B2 (ja) * 2000-09-18 2007-06-06 三菱電線工業株式会社 半導体基材
JP3656606B2 (ja) * 2002-02-15 2005-06-08 昭和電工株式会社 Iii族窒化物半導体結晶の製造方法
JP2004002081A (ja) * 2002-05-30 2004-01-08 Namiki Precision Jewel Co Ltd パターニングサファイヤ基板
JP5133578B2 (ja) * 2007-02-27 2013-01-30 株式会社オートネットワーク技術研究所 絶縁電線およびワイヤーハーネス
JP2008303136A (ja) * 2007-05-08 2008-12-18 Sumitomo Chemical Co Ltd 化合物半導体基板の製造方法

Also Published As

Publication number Publication date
JP2010222188A (ja) 2010-10-07

Similar Documents

Publication Publication Date Title
JP5586233B2 (ja) ナノ構造テンプレートを使用した単結晶半導体材料の製造
JP6067801B2 (ja) 高品質ホモエピタキシ用微傾斜窒化ガリウム基板
JP4696935B2 (ja) Iii−v族窒化物系半導体基板及びiii−v族窒化物系発光素子
US9142723B2 (en) Semiconductor wafer comprising gallium nitride layer having one or more silicon nitride interlayer therein
JP5212283B2 (ja) Iii族窒化物半導体自立基板の製造方法、iii族窒化物半導体自立基板、iii族窒化物半導体デバイスの製造方法及びiii族窒化物半導体デバイス
JP6328557B2 (ja) 窒化アルミニウム基板およびiii族窒化物積層体
TW200419652A (en) Growth of reduced dislocation density non-polar gallium nitride by hydride vapor phase epitaxy
JP2003077847A (ja) 3−5族化合物半導体の製造方法
JP2009524251A (ja) 有機金属化学気相成長を介して半極性(Al,In,Ga,B)Nの成長を促進させるための方法
JP4838766B2 (ja) Iii族窒化物半導体基板の製造方法およびiii族窒化物半導体基板
JP5051455B2 (ja) エピタキシャル成長用窒化物半導体基板の製造方法
JP5665463B2 (ja) Iii族窒化物半導体素子製造用基板およびiii族窒化物半導体自立基板またはiii族窒化物半導体素子の製造方法
WO2020158571A1 (ja) 窒化物半導体基板、積層構造体、および窒化物半導体基板の製造方法
JP2010280562A (ja) Iii族窒化物結晶の製造方法、iii族窒化物結晶基板およびiii族窒化物半導体デバイス
JP2011042542A (ja) Iii族窒化物基板の製造方法およびiii族窒化物基板
JP6404655B2 (ja) AlNテンプレート基板およびその製造方法
JP2024071763A (ja) 窒化物結晶基板および半導体積層物
JP2005306680A (ja) 半導体基板、自立基板及びそれらの製造方法、並びに基板の研磨方法
JP5129186B2 (ja) Iii族窒化物半導体層の製造方法
JP4993627B2 (ja) Iii族窒化物半導体層の製造方法
US8466471B2 (en) Nitride semiconductor free-standing substrate and method for making same
JP4768759B2 (ja) Iii族窒化物半導体基板
JP4451222B2 (ja) エピタキシャル基板、半導体積層構造、およびエピタキシャル基板の製造方法
JP6693618B2 (ja) エピタキシャル基板の製造方法
JP5743928B2 (ja) 窒化ガリウム系半導体エピタキシャルウェハ及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110121

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111202

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111206

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120201

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120501

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120502

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150518

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4993627

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250