JP4992870B2 - デジタルアナログコンバータ - Google Patents
デジタルアナログコンバータ Download PDFInfo
- Publication number
- JP4992870B2 JP4992870B2 JP2008225815A JP2008225815A JP4992870B2 JP 4992870 B2 JP4992870 B2 JP 4992870B2 JP 2008225815 A JP2008225815 A JP 2008225815A JP 2008225815 A JP2008225815 A JP 2008225815A JP 4992870 B2 JP4992870 B2 JP 4992870B2
- Authority
- JP
- Japan
- Prior art keywords
- switch
- coupled
- capacitor
- node
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
- H03M1/1009—Calibration
- H03M1/1014—Calibration at one point of the transfer characteristic, i.e. by adjusting a single reference value, e.g. bias or gain error
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/74—Simultaneous conversion
- H03M1/78—Simultaneous conversion using ladder network
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
112〜等価キャパシタ
110、210、610〜キャパシタ型デジタルアナログコンバータ
120、220〜アナログバッファ
122〜アクティブロード
124〜ストレージキャパシタ
212、214、216〜入力回路
240、242、244、246〜模式スイッチ
262、264、266〜ビットスイッチ
400〜ディスプレイパネル
500〜電源サプライ
700〜電子装置
C1-C6、CC〜キャパシタ
D0、D1、D2〜ビット信号
M 1、M2〜トランジスタ
N1、N2、N3〜ノード
S1、S2〜アナログ信号
S52-S56〜曲線
Senable〜イネーブル信号
Sout〜アナログ出力信号
Sreset〜リセット信号
SW1、SW2、SW3〜スイッチ
Vbias〜バイアス信号
VDD〜供給電圧
Vref1、Vref2〜参考電圧
VSS〜接地電圧
Claims (10)
- 画像表示システムであって、
Nビットデータを有するデジタル信号をアナログ出力信号に転換するデジタルアナログ変換回路と、
第一ノードと第二ノード間に結合され、複数のキャパシタと複数のスイッチを有し、前記デジタル信号、第一参考電圧、及び、第二参考電圧に基づいて、第一アナログ信号を生成するキャパシタ型デジタルアナログコンバータと、
第二ノードと第三ノード間に結合され、前記第一アナログ信号、及び、バイアス信号に基づいて、第二アナログ信号を生成するアナログバッファと、
所定電圧と第三ノード間に接続され、前記第二ノードに接続される第一ゲートを有する第一トランジスタと、
接地端と前記第三ノード間に結合され、前記バイアス信号に結合される第二ゲートを有する第二トランジスタと、
前記所定電圧と前記第二ノード間に結合される第一スイッチと、
前記第一ノードと前記第三ノード間に結合される第二スイッチと、
前記第三ノードと前記アナログ出力信号間に結合され、導通時、前記第二アナログ信号を伝送して、前記アナログ出力信号とする第三スイッチと、
からなり、
前記第一スイッチが導通する時、前記第二スイッチが導通し、前記第三スイッチが不通になり、前記第三スイッチが導通する時、前記第一スイッチと前記第二スイッチが不通になることを特徴とする画像表示システム。 - 前記キャパシタ型デジタルアナログコンバータは、更に、
N個の入力回路を有し、それぞれ、前記デジタル信号の各ビットデータに対応するキャパシタスイッチネットワークからなり、前記入力回路は、それぞれ、
対応する前記ビットデータに基づいて、前記第一参考電圧、及び、前記第二参考電圧の一者に選択的に結合されるビットスイッチと、
リセット信号に基づいて、前記ビットスイッチ、及び、前記第一ノードの一者に選択的に結合される第一模式スイッチと、
前記第一模式スイッチと前記第二ノード間に結合される第一キャパシタと、
前記リセット信号に基づいて、前記第一参考電圧と前記第一ノードの一者に選択的に結合される第二模式スイッチと、
前記第二模式スイッチと前記第二ノード間に結合される第二キャパシタと、
からなることを特徴とする請求項1に記載の画像表示システム。 - 前記リセット信号が第一ロジックレベルの時、前記第一スイッチは不通で、前記第一模式スイッチは前記第一ノードに結合され、前記第二模式スイッチが前記第一ノードに結合されることを特徴とする請求項2に記載の画像表示システム。
- 前記リセット信号が第二ロジックレベルである時、前記第一スイッチは不通で、前記第一模式スイッチは前記ビットスイッチに結合され、前記第二模式は、前記第一参考電圧に結合されることを特徴とする請求項3に記載の画像表示システム。
- 前記ビットデータが高ロジックレベルの時、前記ビットスイッチは前記第一参考電圧に結合され、前記第二ビットデータが低ロジックレベルの時、前記ビットスイッチは前記第二参考電圧に結合され、前記第一参考電圧は前記第二参考電圧より大きいことを特徴とする請求項2に記載の画像表示システム。
- 前記キャパシタスイッチネットワークは、更に、N-1個の第三キャパシタを有し、それぞれ、相隣する二入力回路の間に結合されることを特徴とする請求項2に記載の画像表示システム。
- 前記第一キャパシタと前記第二キャパシタのキャパシタ値の比例は1:1で、前記第一キャパシタと前記第三キャパシタ値の比例は1:2であることを特徴とする請求項6に記載の画像表示システム。
- 前記第一キャパシタのキャパシタ値は、前記デジタル信号に対応する最上位ビットから最下位ビットの順序に従って、2の累乗で増加し、前記第一キャパシタと前記第二キャパシタのキャパシタ値の比例は1:2(N-1)であることを特徴とする請求項1に記載の画像表示システム。
- 更に、ディスプレイパネルを有し、前記デジタルアナログ回路は前記ディスプレイパネルの一部分であることを特徴とする請求項1に記載の画像表示システム。
- 更に、電子装置を含み、前記電子装置は、
ディスプレイパネルと
前記ディスプレイパネルに結合されて、前記電気エネルギーをディスプレイパネルに提供する電源サプライと、
からなることを特徴とする請求項1に記載の画像表示システム。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW096134229 | 2007-09-13 | ||
TW096134229A TWI341092B (en) | 2007-09-13 | 2007-09-13 | System for displaying image |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009071814A JP2009071814A (ja) | 2009-04-02 |
JP4992870B2 true JP4992870B2 (ja) | 2012-08-08 |
Family
ID=40453884
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008225815A Expired - Fee Related JP4992870B2 (ja) | 2007-09-13 | 2008-09-03 | デジタルアナログコンバータ |
Country Status (3)
Country | Link |
---|---|
US (1) | US7683816B2 (ja) |
JP (1) | JP4992870B2 (ja) |
TW (1) | TWI341092B (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI543022B (zh) | 2015-04-28 | 2016-07-21 | 賴俊穎 | 互動式影像裝置及其互動方法 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2743683B2 (ja) * | 1991-04-26 | 1998-04-22 | 松下電器産業株式会社 | 液晶駆動装置 |
JP4046811B2 (ja) * | 1997-08-29 | 2008-02-13 | ソニー株式会社 | 液晶表示装置 |
GB9724739D0 (en) * | 1997-11-25 | 1998-01-21 | Philips Electronics Nv | Digital to analogue converter and method of operating the same |
JP3403097B2 (ja) * | 1998-11-24 | 2003-05-06 | 株式会社東芝 | D/a変換回路および液晶表示装置 |
US6486812B1 (en) * | 1999-08-16 | 2002-11-26 | Semiconductor Energy Laboratory Co., Ltd. | D/A conversion circuit having n switches, n capacitors and a coupling capacitor |
JP2001189658A (ja) * | 1999-12-28 | 2001-07-10 | Fuji Electric Co Ltd | D/a変換回路 |
KR100696266B1 (ko) * | 2000-08-11 | 2007-03-19 | 엘지.필립스 엘시디 주식회사 | 아날로그 버퍼 및 그의 구동방법 |
JP3479506B2 (ja) * | 2000-10-18 | 2003-12-15 | 有限会社リニアセル・デザイン | 加重平均値演算回路 |
JP4168668B2 (ja) * | 2002-05-31 | 2008-10-22 | ソニー株式会社 | アナログバッファ回路、表示装置および携帯端末 |
KR100546710B1 (ko) * | 2003-07-02 | 2006-01-26 | 엘지.필립스 엘시디 주식회사 | 액정표시장치의 아날로그 버퍼회로 |
KR100637060B1 (ko) * | 2003-07-08 | 2006-10-20 | 엘지.필립스 엘시디 주식회사 | 아날로그 버퍼 및 그 구동 방법과, 그를 이용한 액정 표시장치 및 그 구동 방법 |
KR101022581B1 (ko) * | 2003-12-30 | 2011-03-16 | 엘지디스플레이 주식회사 | 아날로그 버퍼 및 그를 이용한 액정 표시 장치 및 그 구동방법 |
KR101097914B1 (ko) * | 2004-05-11 | 2011-12-23 | 삼성전자주식회사 | 아날로그 버퍼 및 이를 갖는 표시 장치, 아날로그 버퍼의구동방법 |
KR100814255B1 (ko) * | 2006-12-22 | 2008-03-17 | 매그나칩 반도체 유한회사 | 디지털-아날로그 변환기 |
US7714758B2 (en) * | 2007-05-30 | 2010-05-11 | Samsung Electronics Co., Ltd. | Digital-to-analog converter and method thereof |
-
2007
- 2007-09-13 TW TW096134229A patent/TWI341092B/zh not_active IP Right Cessation
-
2008
- 2008-08-21 US US12/229,360 patent/US7683816B2/en active Active
- 2008-09-03 JP JP2008225815A patent/JP4992870B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20090073015A1 (en) | 2009-03-19 |
TWI341092B (en) | 2011-04-21 |
US7683816B2 (en) | 2010-03-23 |
TW200913504A (en) | 2009-03-16 |
JP2009071814A (ja) | 2009-04-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4952941B2 (ja) | デジタル・アナログ変換器及びデジタル・アナログ変換方法 | |
US9991900B1 (en) | Digital to analog (DAC) converter with current calibration | |
JP5946443B2 (ja) | 積分非直線性補正を備えた逐次比較レジスタアナログ・デジタル・コンバータ | |
US8970639B2 (en) | Two-stage DAC architecture for LCD source driver utilizing one-bit serial charge redistribution DAC | |
US20120154194A1 (en) | Successive approximation analog-to-digital converter having auxiliary prediction circuit and method thereof | |
TW200904013A (en) | Digital-to-analog converter and method thereof | |
CN101290743B (zh) | 具有伽马校正的有源式矩阵有机发光二极管的驱动电路 | |
US11133818B2 (en) | Interpolation digital-to-analog converter (DAC) | |
JP2009005051A (ja) | Da変換回路 | |
WO2008055139A3 (en) | Digital-to-analog converter architecture and method having low switch count and small output impedance | |
KR20110126044A (ko) | 드라이버 및 n-비트 드라이버 시스템과 연산증폭기 버퍼 | |
KR20180122235A (ko) | 연속적인 근사 레지스터 아날로그 디지털 변환 장치 | |
US7639165B2 (en) | Calibrating replica digital-to-analog converters | |
US20060119739A1 (en) | Gamma correction apparatus and methods thereof | |
JP2001136069A (ja) | デジタルアナログ変換回路 | |
CN108540135B (zh) | 一种数模转换器及转换电路 | |
JP4992870B2 (ja) | デジタルアナログコンバータ | |
Youn et al. | 12-bit 20M-S/s SAR ADC using CR DAC and capacitor calibration | |
US7633415B2 (en) | System and method for calibrating digital-to-analog convertors | |
US7535397B1 (en) | Digital-to-analog converter and the method thereof | |
CN101393728B (zh) | 图像显示系统 | |
CN107809250B (zh) | 数模转换器电路 | |
JP2005010697A (ja) | 表示装置 | |
JP4926761B2 (ja) | デジタルアナログ変換回路 | |
US7864092B2 (en) | Thermo-decoder circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110818 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120315 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120327 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20120423 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120423 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150518 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4992870 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |