JP4987723B2 - 増幅段出力に結合の負荷ラインを備えるデバイス - Google Patents

Description

この発明は増幅段［an amplifier stage］出力に結合された負荷ライン［load line］に関し、さらに被制御整合段［a controlled matching stage］に関し、付加被制御整合段［a further controlled matching stage］に関し、その方法に関し、そのプロセッサプログラム製品に関する。

このような装置の例は、移動電話、無線インターフェース、さらに送信機および／または受信機である。

先行技術デバイスは、国際特許公開０２／０６３７８２Ａ２より既知とされ、これは、その図２においてスイッチを介してアンテナに結合された電力増幅器（増幅段）を備えるセルラ電話（デバイス）を開示する。電力増幅器の出力とスイッチとの間の結合は、負荷ラインと呼ばれる。その図６〜図８で、国際特許公開０２／０６３７８２Ａ２は、可変整合ネットワーク（被制御整合段）を開示する。これらの可変整合ネットワークは、アンテナをスイッチまたは電力増幅器に整合させる。

既知のデバイスは、とりわけ、その可変整合ネットワークがアンテナの不整合を補償するだけであるという事実により、不利である。既知のデバイスは、アンテナ不整合とは別の付加不整合［further mismatch］を、相対的に低い帯域に対して補償する。

この発明の目的は、とりわけ、アンテナ不整合とは別の付加不整合を、より高い帯域に対して補償するデバイスを提供することである。

この発明のさらなる目的は、とりわけ、被制御整合段、付加被制御整合手段、アンテナ不整合とは別の付加不整合を、より高い帯域に対して補償する方法およびプロセッサプログラム製品を提供することである。

この発明に係るデバイスは、増幅段の出力に結合された負荷ラインを備え、前記増幅段に対して前記負荷ラインを整合するための被制御整合段を備える。

前記増幅段に対して前記負荷ラインを整合するための被制御整合段を導入することにより、この発明に係るデバイスは、負荷ラインと増幅段の出力との間の不整合の形態での付加不整合を、より高い帯域に対して補償する。

この発明に係るデバイスは、被制御整合段が増幅段の線形性と効率を向上させるであろうし、サイズおよび／またはコストのさらなる低減に対して相殺（トレードオフ）できる信頼性の要求を和らげるであろうし、この装置のユーザが以前よりも興奮しない場合のユーザの親しみを向上させるという点でさらに有利である。

アティア・ゾロミー（Attila Zolomy）、フェレンク・メンエィ（Ferenc Mernyei）、ヤノス・エーデリ（Janos Erdelyi）、マチス・パルドン（Matthijs Pardoen）、ゲボ・トス（Gabor Toth）らによる、統合ハンガリ株式会社（Integration Hungary Ltd.）、ザホニー・ユー．７．１０３１、ブダペスト、ハンガリ（Zahony u.7.1031 Budapest, Hungary）および統合組合有限会社、１１０パイオニア・ウェイ、ユニット・エル、マウンテン・ビュー、カルフォルニア９４０４１、ＵＳＡ、０−７８０３−８３３３−８／０４／＄２０．００（Ｃ）２００４，ＩＥＥＥ（Integration Associates Inc., 110 Pioneer Way, Unit L, Mountain View, California 94041 USA, 0-7803-8333-8/04/$20.00(C)2004 IEEE）の文献「高Ｑアンテナを適用するＲＦ送信機ＩＣ用自動アンテナ同調（”Automatic Antenna Tuning for RF Transmitter IC Applying High Q Antenna”）」は、その図３でアンテナ不整合を補償するためのアンテナ同調回路（被制御整合段）を開示する。この文献は、負荷ラインを増幅段に整合させるための被制御整合段を示していない。

さらに、このデバイスのモードおよび／または出力電力のインピーダンスにおける増幅段の出力でのインピーダンスに適合する増幅段の出力での被制御インピーダンスネットワークを用いることが一般的な常識であることは注意されるべきである。より高い（より低い）出力電力は負荷ラインのより低い（より高い）インピーダンスを選び、より高い（より低い）電圧源は負荷ラインのより高い（より低い）インピーダンスを選ぶ。これは、負荷ラインの増幅段への最適な整合を自動制御することとは完全に異なっている。この発明によれば、負荷ラインの増幅段への整合の制御がモード依存であっても良いが、例えば出力電力または供給電圧に依存して、１つおよび同一のモード内で行なわれても良い。

被制御整合段は、例えば、オープンループ（前方制御）またはクローズドループ（後方制御）のようなループを介して、（自動で）制御される整合段である。

この発明によるデバイスの実施形態は、アンテナ段を整合するための付加被制御整合段であって、被制御整合段に結合される付加被制御整合段をさらに備えることにより定義される。この付加被制御整合段は、アンテナ不整合を補償するであろう。アンテナ段は、例えば、アンテナおよび／またはアンテナ接続を備えている。

この発明によるデバイスの実施形態は、スイッチング段を介して被制御整合段に結合された付加被制御整合段により定義される。このスイッチング段は例えば、被制御整合段を介して（増幅段の出力をスイッチング段に結合するために被制御整合段の一部を形成する負荷ラインを有する）増幅段の出力に結合された入力を備え、受信段に結合された出力を備え、さらに、付加被制御整合段を介してアンテナ段に結合された入／出力を備える。

この発明によるデバイスの実施形態は、
前記負荷ラインから信号を取り出すための取り出し手段と、
前記信号の信号パラメータを検出するための検出手段と、
前記整合のために前記検出に応答して調整可能インピーダンスネットワークを制御するための制御手段と、
を備える前記被制御整合段により定義される。

調整可能インピーダンスネットワークを制御することにより、負荷ラインは増幅段に整合される。

この発明によるデバイスの実施形態は、第１素子と第２素子とを備える前記取り出し手段、前記第１素子に結合された第１検出器システムと前記第２素子に結合された第２検出器システムとを備える前記検出手段、前記第１検出器システムにより実行される第１検出に応答して制御される第１調整可能インピーダンスネットワークを備えると共に前記第２検出器システムにより実行される第２検出に応答して制御される第２調整可能インピーダンスネットワークを備える前記調整可能インピーダンスネットワークにより定義される。この被制御整合段は、２つまたはそれ以上のサブ段を備える。

この発明によるデバイスの実施形態は、
前記負荷ラインから信号を取り出すための取り出し手段と、
前記信号の信号パラメータを検出するための検出手段と、
前記整合のために前記検出に応答して調整可能インピーダンスネットワークを制御するための制御手段と、
を備える前記付加被制御整合段により定義される。

この発明によるデバイスの実施形態は、第１素子と第２素子とを備える前記取り出し手段、前記第１素子に結合された第１検出器システムと前記第２素子に結合された第２検出器システムとを備える前記検出手段、前記第１検出器システムにより実行される第１検出に応答して制御される第１調整可能インピーダンスネットワークを備えると共に前記第２検出器システムにより実行される第２検出に応答して制御される第２調整可能インピーダンスネットワークを備える前記調整可能インピーダンスネットワークにより定義される。この付加被制御整合段は、２つまたはそれ以上のサブ段を備える。

この発明によるデバイスの実施形態は、前記信号のうちの１つに関するピーク情報を検出する第１ピーク検出器と、前記信号のうちの他の１つに関するピーク情報を検出する第２ピーク検出器と、前記信号の位相情報を検出する位相検出器と、を備える少なくとも１つの検出器システムにより定義される。第１検出器システムは、例えば前記複数の信号間の位相差を検出する。第２検出器システムは、例えば前記複数の信号の各信号のピーク値と、前記複数の信号間の位相差のサインおよびコサインと、を検出する。各位相検出器は線形位相検出器または非線形位相検出器であっても良い。

この発明による被制御整合段の実施形態およびこの発明による付加被制御整合段の実施形態並びにこの発明による方法の実施形態およびこの発明によるプロセッサプログラム製品の実施形態は、この発明によるデバイスの実施形態に対応する。

この発明は、とりわけ、アンテナ不整合とは異なる付加不整合がデバイス内で生じるかもしれないという洞察に基づいており、とりわけ、この付加不整合が補償されるべき必要があるという基本概念に基づいている。

この発明は、とりわけ、アンテナ不整合とは異なる付加不整合を、より高い帯域に対して補償するデバイスを提供する問題を解決して、とりわけ、被制御整合段が増幅段の線形性および効率を向上させるであろうし、サイズおよび／またはコストのさらなる低減に対して相殺（トレードオフ―trade-off―）できる信頼性の要求を和らげるであろうし、この装置のユーザが以前よりも興奮しない場合のユーザの親しみを向上させるという点で有利である。

この発明のこれらおよび他のアスペクトは、以下に説明される実施形態にしたがって明白となり、かつ、明瞭となるであろう。

図１に示されたこの発明によるデバイス５は、増幅段１、この発明による被制御整合段１０、この発明による付加被制御整合段１１、および、アンテナ段２を備える。増幅段１の出力は被制御整合段１０の入力に結合されると共に、被制御整合段１０の出力は付加被制御整合段１１の入力に結合される。付加被制御整合段１１の出力はアンテナ段２の入力に結合される。実際には、増幅段１の出力は、負荷ライン３を介してアンテナ段２の入力に結合され、両被制御整合段１０，１１はこの負荷ライン３を干渉している。増幅段１は例えば電力トランジスタを備えると共に、アンテナ段２は例えばアンテナおよび／またはアンテナ接続を備える。

図２に示されたこの発明によるデバイス５は、増幅段１、この発明による被制御整合段１０、スイッチング段４、受信機段５、この発明による付加被制御整合段１１、および、アンテナ段２を備える。増幅段１の出力は被制御整合段１０の入力に結合されると共に、被制御整合段１０の出力はスイッチング段４の入力に結合される。スイッチング段４の入／出力は、付加被制御整合段１１を介してアンテナ段２の入／出力に結合される。実際には、増幅段１の出力は負荷ライン３を介してアンテナ段２の入／出力に結合され、両被制御整合段１０，１１およびスイッチング段４はこの負荷ライン３を干渉している。スイッチング段４の出力は、受信機段５の入力に結合される。

図３に示されたこの発明による（付加）被制御整合段１０（１１）は、負荷ライン３から複数信号を取り出す取り出し手段２０，３０、前記複数信号の信号パラメータを検出する検出手段４０，５０、および、前記整合のための前記検出に応答して調整可能インピーダンスネットワーク１４，１５を制御する制御手段６０，７０を備える。インダクタ１３および調整可能インピーダンスネットワーク１４（調整可能キャパシタバンク）の直列回路は取り出し手段２０の第１部分の出力に結合されて負荷ライン３を遮断すると共に、取り出し手段３０の第２部分の入力に結合され、その出力は調整可能インピーダンスネットワーク１５（調整可能キャパシタバンク）を介して接地に結合される。

取り出し手段２０（３０）の第１（第２）部分は図４に示されると共に、例えば抵抗等の第１（第２）素子２１（３１）を備える。素子２１（３１）の入力側は、キャパシタ２２（３２）および２３（３３）の直列回路を介して接地に結合され、この直列回路の共通接続点は増幅器２４（３４）の第１入力に結合され、その第２入力は接地に結合される。素子２１（３１）の入力側はさらに、キャパシタ２５（３５）および２６（３６）の直列回路を介して接地に結合され、この直列回路の共通接続点は増幅器２７（３７）の第１入力に結合される。素子２１（３１）の出力側はキャパシタ２８（３８）および２９（３９）の直列回路を介して接地に結合され、この直列回路の共通接続点は増幅器２７（３７）の第２入力に結合される。両増幅器２４，２７（３４，３７）は、負荷ライン３から取り出される複数信号を生成する。これらの複数信号は、検出手段４０（５０）の第１（第２）部分に供給される。受動素子２１（３１）の代わりに、インダクタや（部分的に）偶数の非受動素子のような他の受動素子が用いられても良いし、それゆえに、これらは排除されない。

第１（第２）検出器システム４０（５０）が図５に示され、これは増幅器２４（３４）からの取り出し信号を受信するダイオードのような第１ピーク検出器４１（５１）を備えると共に、増幅器２７（３７）からの取り出し信号を受信するためのダイオードのような第２ピーク検出器４２（５２）を備える。第１ピーク検出器４１（５１）の入力は第１ミキサ４３（５３）の第１入力に結合されると共に、第２ピーク検出器４２（５２）の入力は位相シフタ４４（５４）を介して第１ミキサ４３（５３）の第２入力に結合される。第１ピーク検出器４１（５１）の入力は第２ミキサ４５（５５）の第１入力に結合されると共に、第２ピーク検出器４２（５２）の入力は第２ミキサ４５（５５）の第２入力に結合される。第１ピーク検出器４１（５１）は例えば検出手段４０（５０）の第１（第２）部分での負荷ライン３に現れる電圧の振幅値を生成し、第２ピーク検出器４２（５２）は例えば検出手段４０（５０）の第１（第２）部分電負荷ライン３を介して流れる電流の振幅値を生成し、第１ミキサ４３（５３）は例えば両振幅値の積および検出された位相値のサイン（sine―正弦―）であって値２により割り算された値（以下、サイン積と呼ばれる）を生成し、さらに、第２ミキサ４５（５５）は例えば両振幅値の積および検出された位相値のコサイン（cosine―余弦―）であって値２により割り算された値（以下、コサイン積と呼ばれる）を生成する。

図６Ａに示された制御手段６０の第１部分は、第１ミキサ４３からのサイン積を受信すると共にこのサイン積を加算器６２の負入力に供給するための演算器６１を備える。この加算器６２は、例えば図示されないベースバンド制御から零度であるような基準位相信号を受信するための正入力と、リミッタ６３を介してカウンタのような制御器６４へ差分信号を供給する出力と、を備える。この制御器６４は、図示されないベースバンド制御からのイネーブル信号を受信して、調整可能インピーダンスネットワーク１４を制御する。このイネーブル信号は例えばカウンタへのアップ／ダウン値をロードするための立ち上がりエッジとアップ／ダウン・カウンティングを実行させるための立ち下がりエッジとを有するパルスを備える。

図６Ｂに示された制御手段７０の第２部分は、第１ミキサ５３からのサイン積を受信すると共に第２ミキサ５５からのコサイン積を受信しさらに第２ピーク検出器５２からの電流の振幅値を受信する演算器７１を備える。この演算器７１は、前記電流の振幅値の二乗により前記コサイン値を割り算してその結果の信号を加算器７２の負入力に供給する。この加算器は、掛け算器７５の出力に結合された正入力を備える。この掛け算器７５は、前記演算器７１からサイン積の符号を受け取ると共に、図示されないベースバンド制御から公称抵抗値を受け取る。加算器７２は、リミッタ７３を介してカウンタのような制御器７４へ差分信号を供給する。この制御器７４は、図示されないベースバンド制御からのイネーブル信号を受信すると共に、調整可能インピーダンスネットワーク１５を制御する。このイネーブルシング信号は、例えば、前記カウンタへアップ／ダウン値をロードする立ち上がりエッジとアップ／ダウン・カウンティングを実行するための立ち下がりエッジとを有するパルスを備える。公称抵抗値は、取り出し手段２０の第１部分の入力における前記負荷ライン３で得られるべき抵抗値である。

図７に示されたこの発明による付加被制御整合段１１は、図３に示された付加被制御整合段とは、取り出し手段２０の第１部分の入力での負荷ライン３においてインダクタ１６がこの入力に対して直列に結合されている点のみが異なる。このインダクタ１６の一方側はこの入力に結合され、他方側はキャパシタ１７を介して接地に結合される。適切に機能させるために、掛け算器７５は今や公称抵抗値の一部分、例えば公称抵抗値の半分を受け取るべきであり、この公称抵抗値の一部分は取り出し手段２０の第１部分の入力における負荷ライン３で得られるべき抵抗値である。インダクタ１６とキャパシタ１７との共通接続点では、このため初めの抵抗値が同一の一部分をもつインピーダンス・アップ・コンバージョンにより得られるであろう。

図８は、図３の（付加）被制御整合段１０，１１に関するスミス・チャートを示す。適応性のあるインピーダンス・ダウン・コンバージョンは、（付加）被制御整合段１０，１１により得られることができる。例えば、これは、不整合とされたアンテナの虚数部分を補償するため、および、より低い直列抵抗に対してアンテナ直列抵抗を変換するために用いられることができる。第２検出器システム５０は、検知された電圧および電流を検出して、整合されたインピーダンス｜Ｚ_matched｜の大きさを決定する。さらに、この第２検出器システムは、電圧および電流間の位相差ｐｈｉのサインおよびコサインを決定する。第２検出器システム出力信号の適切な結合は、整合された抵抗値Ｒ_matched＝Ａ_ｕ／Ａ_ｉｃｏｓ（ｐｈｉ）をもたらす。この検出された抵抗値は、Ｒｎｏｍに設定された公称抵抗値と比較される。しかしながら、ｃｏｓ（ｐｈｉ）項はゼロに対して対称であり、それゆえに、１つは容量性であり他は誘導性である：２つの解を有する。唯一の解を得るため、ループが制御する抵抗値を表す公称抵抗値Ｒｎｏｍ掛け算の因数として、ｓｉｎ（ｐｈｉ）の符号が用いられる。容量性のシャント・ネットワークの属性［properties］が与えられたとすると、右手側のループは、この参照抵抗に向かって、一定の並列コンダクタンスの環状部分を超えて、図８のスミス・チャートの右手側に視覚化されているように、制御する。左手側の制御ループは、制御規準としてｓｉｎ（ｐｈｉ）＝０を用いる。その結果として、この規準は全体のリアクタンスがゼロになり、これにより所望のインダクタンスがＲｎｏｍと等しくなるように帰着するようにキャパシタを変更する。スミス・チャートの解釈は以下の通りである。並列調整可能インピーダンスネットワーク１５は、Ｒｎｏｍに等しい整合された直列抵抗Ｒ_matchedを得るように変更される。このことは、位相がゼロに設定される参照位相信号ｐｈｉ＿ｒｅｆに等しくなるように、直列のＬＣネットワーク（インダクタ１３＋調整可能インピーダンスネットワーク１４）を変更することにより補償される容量性リアクタンスに帰着する。

図９は、図７の付加被制御整合段用のスミス・チャートを示す。代替的な実施が、固定のアップ・コンバージョンに結合された適応性のあるＬダウン・コンバージョンの結合を利用する。例えば、アンテナインピーダンスをＲｎｏｍ／２にまで下げる適応性のある変更は、２の因数の固定のアップ・コンバージョンにより結合されることができる。ネットワークの固定部分は、アンテナインピーダンスを電力トランジスタのコレクタに整合させるために通常は用いられる、（固定の）整合ネットワークの一部分となり得るであろう。その利点は、第１に、適応性のあるネットワークがインピーダンスを下方へと変換し、これにより、コレクタ整合のために必要とされる方向へと変換することである。したがって、ネットワークの固定部分は、正統的な出力整合ネットワークへと、より容易に同化されることができる。第２に、スイッチまたは制御の複雑さを除去するアップおよびダウン・コンバージョン間の再構築の必要がなくなる。第３に、図示されない適応性のあるＴまたは適応性のあるＰＩ構成の場合の３つに比べて、僅か２つの検出器が必要とされるだけである。第４に、図示されない適応性のあるＴまたは適応性のあるＰＩ構成に比べて、単純な制御アルゴリズムを用いることができる。その他の利点は、図３に示された実施形態に比較して、より大きいインピーダンス適応レンジが得られ、これは、スミス・チャートのグレイの領域により視覚化される。

図５に示される第１および第２検出器システム４０，５０に関し、これらのシステムは線形位相検出器（ミキサ４３，５３，４５，５５）を備える。ミキサ４３，５３，４５，５５の入力にリミッタを導入することにより、非線形位相検出器が創出される。さらに、第１検出器システム４０からの４つの出力信号の中の１つを用いるだけの制御手段６０の第１部分を考慮して、また、第２検出器システム５０からの４つの出力信号の中の１つを用いるだけの制御手段７０の第２部分を考慮して、これらの検出器システムの特定部分が回避されることができる。

図３，図７に示された、インダクタ１３と調整可能インピーダンスネットワーク１４，１５よりなるもの以外の他のインピーダンスネットワーク構成は、例えば上述した適応性のあるＴまたは適応性のあるＰＩ構成のように、この発明の範囲から逸脱することなく、可能である。さらに、図３，図７（一方側の２０，４０，６０，１３，１４および他方側の３０，５０，７０，１５）に示された２つのサブ段の代わりに、例えば直列ＬＣネットワークまたは並列ＬＣネットワークをもつただ１つのサブ段、または３つまたはそれ以上のサブ段は、この発明の範囲を逸脱することなく可能である。負荷ライン３を増幅段１へ整合させる被制御整合段１０は、アンテナ段２を整合させる付加被制御整合段１１と結合して用いられるべき必要性は必ずしもない。例えば、アンテナ段２が不整合から相対的に小さな損害を受ける場合、付加被制御整合段１１は省略されることができる。

上述した実施形態はこの発明を限定するよりもむしろ表示すること、および、当業者が添付された請求項の範囲から逸脱することなく多くの代替的な実施形態を意図することが可能であろうことは、注目されるべきである。請求項において、括弧に挟まれて位置される何れの参照符号も請求項を限定するものとして解釈されるべきではない。「備える」という動詞の使用、および、その活用は、請求項の中で述べられた構成要素またはステップ以外のステップまたは構成要素の存在を排除するものではない。構成要素に先行する冠詞「ａ」または「ａｎ」は複数のそのような構成要素の存在を排除するものではない。この発明は、いくつかの異なる構成要素を備えるハードウェアにより、および、最適にプログラムされたコンピュータにより、実施されても良い。いくつかの手段を列挙するデバイスの請求項においては、いくつかのこれらの手段は、１つおよび同一種類のハードウェアにより実施化されても良い。特定の対策が相互に異なる独立請求項に記載されているという単なる事実は、これらの対策の組み合わせが有利に用いられることができないということを示すものではない。

増幅段、この発明による被制御整合段、この発明による付加被制御整合段、アンテナ段を備える、この発明によるデバイスを示す図。 増幅段、この発明による被制御整合段、スイッチング段、この発明による付加被制御整合段、アンテナ段を備える、この発明によるデバイスをより詳細に示す図。 この発明によるデバイス内で用いるために、この発明による（付加）被制御整合段を示す図。 図３の（付加）被制御整合段のための取り出し手段の第１（第２）部分をより詳細に示す図。 図３の（付加）被制御整合段のための検出手段の第１（第２）検出器システムをより詳細に示す図。 図３の（付加）被制御整合段のための制御手段の第１部分（Ａ）をより詳細に示す図。 図３の（付加）被制御整合段のための制御手段の第２部分（Ｂ）をより詳細に示す図。 この発明によるデバイス内で用いるために、この発明による付加被制御整合段を示す図。 図３の（付加）被制御整合段を示すスミス図である。 図７の付加被制御整合段を示すスミス図である。

Claims (3)

1. 増幅段の出力に結合された信号ラインを備えると共に、前記信号ラインを前記増幅段に整合させるための被制御整合段を備え、
   アンテナ段を整合させるための付加被制御整合段をさらに備え、この付加被制御整合段はスイッチング段を介して前記被制御整合段に結合され、
   前記被制御整合段は、
   前記信号ラインから信号を取り出すための取り出し手段と、
   前記信号の信号パラメータを検出するための検出手段と、
   前記整合のために前記検出に応答して調整可能インピーダンスネットワークを制御するための制御手段と、
   を備え、
   前記取り出し手段は第１素子と第２素子とを備え、前記検出手段は前記第１素子に結合された第１検出器システムと前記第２素子に結合された第２検出器システムとを備え、前記調整可能インピーダンスネットワークは前記第１検出器システムにより実行される第１検出に応答して制御される第１調整可能インピーダンスネットワークを備えると共に前記第２検出器システムにより実行される第２検出に応答して制御される第２調整可能インピーダンスネットワークを備え、
   前記第１検出器システムと前記第２検出器システムは、第１ピーク検出器、第２ピーク検出器、第１ミキサ、第２ミキサ、位相シフタをそれぞれ備え、
   前記第１検出器システムにおいて、
   前記第１ピーク検出器は前記第１素子の入力電圧を受信し、
   前記第２ピーク検出器は前記第１素子の入力と出力との間の電圧を受信し、
   前記第１ピーク検出器の入力が前記第１ミキサの第１入力に結合され、
   前記第２ピーク検出器の入力が前記位相シフタを介して前記第１ミキサの第２入力に結合され、
   前記第１ピーク検出器の入力が前記第２ミキサの第１入力に結合され、
   前記第２ピーク検出器の入力が前記第２ミキサの第２入力に結合されており、
   前記第２検出器システムにおいて、
   前記第１ピーク検出器は前記第２素子の入力電圧を受信し、
   前記第２ピーク検出器は前記第２素子の入力と出力との間の電圧を受信し、
   前記第１ピーク検出器の入力が前記第１ミキサの第１入力に結合され、
   前記第２ピーク検出器の入力が前記位相シフタを介して前記第１ミキサの第２入力に結合され、
   前記第１ピーク検出器の入力が前記第２ミキサの第１入力に結合され、
   前記第２ピーク検出器の入力が前記第２ミキサの第２入力に結合されており、
   前記第１素子と前記第２素子は抵抗であるデバイス。
2. 前記付加被制御整合段は、
   前記信号ラインから信号を取り出すための取り出し手段と、
   前記信号の信号パラメータを検出するための検出手段と、
   前記整合のために前記検出に応答して調整可能インピーダンスネットワークを制御するための制御手段と、
   を備える請求項１に記載のデバイス。
3. 少なくとも１つの検出器システムは、前記信号のうちの１つに関するピーク情報を検出する第１ピーク検出器と、前記信号のうちの他の１つに関するピーク情報を検出する第２ピーク検出器と、前記信号の位相情報を検出する位相検出器と、を備える請求項１又は２に記載のデバイス。

Images