JP2003179444A - 電圧制御電力増幅器 - Google Patents
電圧制御電力増幅器Info
- Publication number
- JP2003179444A JP2003179444A JP2001376682A JP2001376682A JP2003179444A JP 2003179444 A JP2003179444 A JP 2003179444A JP 2001376682 A JP2001376682 A JP 2001376682A JP 2001376682 A JP2001376682 A JP 2001376682A JP 2003179444 A JP2003179444 A JP 2003179444A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- control unit
- envelope
- input signal
- output voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】
【課題】 無線周波数の入力信号を増幅する電圧制御電
力増幅器に関し、入力信号のエンベロープに追従したド
レイン電圧の制御を可能とする。 【解決手段】 ＦＥＴ１３のドレインＤに印加するドレ
イン電圧を入力信号のエンベロープに従って制御する電
圧制御電力増幅器であって、ＦＥＴ１３のゲートＧに入
力する入力信号のエンベロープを検出するエンベロープ
検出部２と、ドレイン電圧を入力信号のエンベロープに
従って制御するスイッチング電源部９や平滑フィルタ１
０等を含む電圧制御部１と、入力信号のエンベロープと
ドレイン電圧とを比較して誤差が零となるように電圧制
御部１を制御する減算器４等を含むフィードバック制御
部とを備えている。
力増幅器に関し、入力信号のエンベロープに追従したド
レイン電圧の制御を可能とする。 【解決手段】 ＦＥＴ１３のドレインＤに印加するドレ
イン電圧を入力信号のエンベロープに従って制御する電
圧制御電力増幅器であって、ＦＥＴ１３のゲートＧに入
力する入力信号のエンベロープを検出するエンベロープ
検出部２と、ドレイン電圧を入力信号のエンベロープに
従って制御するスイッチング電源部９や平滑フィルタ１
０等を含む電圧制御部１と、入力信号のエンベロープと
ドレイン電圧とを比較して誤差が零となるように電圧制
御部１を制御する減算器４等を含むフィードバック制御
部とを備えている。
Description
【０００１】
【発明の属する技術分野】本発明は、電界効果トランジ
スタ（ＦＥＴ）のドレイン電圧を、入力信号エンベロー
プに従って制御し、低歪率且つ高効率で無線周波数の入
力信号を増幅する電圧制御電力増幅器に関する。
スタ（ＦＥＴ）のドレイン電圧を、入力信号エンベロー
プに従って制御し、低歪率且つ高効率で無線周波数の入
力信号を増幅する電圧制御電力増幅器に関する。
【０００２】
【従来の技術】無線周波数信号を増幅する電力増幅器
は、高効率且つ低歪率であることが要望されている。こ
の電力増幅器は、一般的には、高効率で動作させる為に
は、飽和領域近傍で動作させることになるが、その場合
の非線形特性により歪が多くなり、隣接チャネルに対す
る漏洩電力が妨害波として放射される問題がある。又反
対に線形特性部分で動作させると、歪は少なくなるが、
電力効率は非常に低いものとなる。
は、高効率且つ低歪率であることが要望されている。こ
の電力増幅器は、一般的には、高効率で動作させる為に
は、飽和領域近傍で動作させることになるが、その場合
の非線形特性により歪が多くなり、隣接チャネルに対す
る漏洩電力が妨害波として放射される問題がある。又反
対に線形特性部分で動作させると、歪は少なくなるが、
電力効率は非常に低いものとなる。
【０００３】そこで、非線形特性部分で動作させ、且つ
歪発生を抑制する手段を含む各種の構成が提案されてい
る。例えば、電力増幅器の歪特性の逆特性を入力信号に
与えて入力する歪補償手段や、入力信号のエンベロープ
に従って電力増幅器の電圧を制御する手段等が知られて
いる。この電圧して電力効率を改善する手段として、
（ａ）入力信号に追従して印加する電圧を制御する手段
と、（ｂ）入力信号に追従して電流を制御する手段と、
（ｃ）それを組合せた手段とが知られている。その中の
（ｂ）の電流を制御する手段は、ゲート電圧を制御する
ものであり、効率の改善は僅かであり、又（ｃ）の組合
せによる手段は、構成が複雑化することになる。そし
て、（ａ）の電圧を制御する手段は、電界効果トランジ
スタを増幅素子として用いた場合のドレイン電圧を制御
するものである。
歪発生を抑制する手段を含む各種の構成が提案されてい
る。例えば、電力増幅器の歪特性の逆特性を入力信号に
与えて入力する歪補償手段や、入力信号のエンベロープ
に従って電力増幅器の電圧を制御する手段等が知られて
いる。この電圧して電力効率を改善する手段として、
（ａ）入力信号に追従して印加する電圧を制御する手段
と、（ｂ）入力信号に追従して電流を制御する手段と、
（ｃ）それを組合せた手段とが知られている。その中の
（ｂ）の電流を制御する手段は、ゲート電圧を制御する
ものであり、効率の改善は僅かであり、又（ｃ）の組合
せによる手段は、構成が複雑化することになる。そし
て、（ａ）の電圧を制御する手段は、電界効果トランジ
スタを増幅素子として用いた場合のドレイン電圧を制御
するものである。
【０００４】例えば、前述（ａ）の電圧を制御する手段
を適用した従来例を図６に示す。同図に於いて、６１は
電圧制御部、６２はスイッチング電源部、６３はパルス
幅制御部、６４は平滑フィルタ、６５はバイアス回路、
６６は高周波信号阻止用のリアクタンス（Ｌ）、６７は
マッチング回路（ＭＴ）、６８は入力端子、６９は出力
端子、７０は電界効果トランジスタ（ＦＥＴ）、７１は
エンベロープ検出部を示す。
を適用した従来例を図６に示す。同図に於いて、６１は
電圧制御部、６２はスイッチング電源部、６３はパルス
幅制御部、６４は平滑フィルタ、６５はバイアス回路、
６６は高周波信号阻止用のリアクタンス（Ｌ）、６７は
マッチング回路（ＭＴ）、６８は入力端子、６９は出力
端子、７０は電界効果トランジスタ（ＦＥＴ）、７１は
エンベロープ検出部を示す。
【０００５】電界効果トランジスタ（以下ＦＥＴと略称
する）７０のソースＳをアースに接続し、ゲートＧにバ
イアス回路６５からバイアス電圧を印加すると共に、入
力端子６８からの無線周波数の入力信号を加え、ドレイ
ンＤに、電圧制御部６１からリアクタンス６６を介して
ドレイン電圧を印加すると共に、出力端子６９にマッチ
ング回路６７を介して接続する。又エンベロープ検出部
７１は、入力信号のエンベロープを検出して、電圧制御
部６１に制御信号として入力する。
する）７０のソースＳをアースに接続し、ゲートＧにバ
イアス回路６５からバイアス電圧を印加すると共に、入
力端子６８からの無線周波数の入力信号を加え、ドレイ
ンＤに、電圧制御部６１からリアクタンス６６を介して
ドレイン電圧を印加すると共に、出力端子６９にマッチ
ング回路６７を介して接続する。又エンベロープ検出部
７１は、入力信号のエンベロープを検出して、電圧制御
部６１に制御信号として入力する。
【０００６】電圧制御部６１は、パルス幅制御部６３を
含むスイッチング電源部６２と、平滑フィルタ６４とを
含み、パルス幅制御部６３は、エンベロープ検出信号に
従ったパルス幅の信号を出力する。パルス幅制御部は、
例えば、一定周期の鋸歯状波信号と、エンベロープ検出
信号とを比較し、鋸歯状波信号よりエンベロープ信号の
レベルが高い期間のパルス幅のパルス信号を出力する構
成とすることができる。この場合、例えば、図７に示す
ように、入力電圧（入力端子６８からの入力信号のエン
ベロープ）が図示のように変化すると、これを検出し
て、ＰＷＭ出力波形として示すように、入力電圧に対応
したパルス幅のパルス信号を得ることができる。
含むスイッチング電源部６２と、平滑フィルタ６４とを
含み、パルス幅制御部６３は、エンベロープ検出信号に
従ったパルス幅の信号を出力する。パルス幅制御部は、
例えば、一定周期の鋸歯状波信号と、エンベロープ検出
信号とを比較し、鋸歯状波信号よりエンベロープ信号の
レベルが高い期間のパルス幅のパルス信号を出力する構
成とすることができる。この場合、例えば、図７に示す
ように、入力電圧（入力端子６８からの入力信号のエン
ベロープ）が図示のように変化すると、これを検出し
て、ＰＷＭ出力波形として示すように、入力電圧に対応
したパルス幅のパルス信号を得ることができる。
【０００７】そして、パルス幅制御部６３からのパルス
信号に従って、直流電圧をスイッチングする。即ち、ス
イッチング電源部６２は、直流電源からの直流電圧をス
イッチングするトランジスタ等のスイッチング素子を含
み、このスイッチング素子をパルス信号によりオン，オ
フ制御する。従って、スイッチングによる出力電圧は、
図７について説明したパルス信号と同様な波形で出力さ
れる。これを平滑フィルタ６４により平滑化すると、ほ
ぼ入力電圧に追従した電圧となる。
信号に従って、直流電圧をスイッチングする。即ち、ス
イッチング電源部６２は、直流電源からの直流電圧をス
イッチングするトランジスタ等のスイッチング素子を含
み、このスイッチング素子をパルス信号によりオン，オ
フ制御する。従って、スイッチングによる出力電圧は、
図７について説明したパルス信号と同様な波形で出力さ
れる。これを平滑フィルタ６４により平滑化すると、ほ
ぼ入力電圧に追従した電圧となる。
【０００８】ＦＥＴ７０は、入力信号に追従した最小電
圧をドレインＤに印加することにより、電力効率の高い
動作点で増幅動作させることができるもので、その為
に、前述のように、入力信号のエンベロープを検出し、
このエンベロープ検出信号により、電圧制御部６１を制
御して、ＦＥＴ７０のドレインＤに印加する電圧を制御
するもので、ＤＶＣ（Ｄｒａｉｎ Ｖｏｌｔａｇｅ Ｃ
ｏｎｔｒｏｌ）電力増幅器として知られている。
圧をドレインＤに印加することにより、電力効率の高い
動作点で増幅動作させることができるもので、その為
に、前述のように、入力信号のエンベロープを検出し、
このエンベロープ検出信号により、電圧制御部６１を制
御して、ＦＥＴ７０のドレインＤに印加する電圧を制御
するもので、ＤＶＣ（Ｄｒａｉｎ Ｖｏｌｔａｇｅ Ｃ
ｏｎｔｒｏｌ）電力増幅器として知られている。
【０００９】
【発明が解決しようとする課題】前述の従来例に於い
て、ＦＥＴ７０のドレイン電圧を制御して、ダイナミッ
クレンジの広い入力信号を増幅する電力増幅器を構成す
ることができるもので、この場合、ドレイン電圧を制御
する為に、構成が比較的簡単なシリーズレギュレータを
用いることも考えられる。しかし、このシリーズレギュ
レータは、ドレイン電圧を下げる為に直列抵抗分を大き
くするものであるから、それに消費される電力が多くな
り、電力増幅器全体としての電力効率を向上することが
できないものである。
て、ＦＥＴ７０のドレイン電圧を制御して、ダイナミッ
クレンジの広い入力信号を増幅する電力増幅器を構成す
ることができるもので、この場合、ドレイン電圧を制御
する為に、構成が比較的簡単なシリーズレギュレータを
用いることも考えられる。しかし、このシリーズレギュ
レータは、ドレイン電圧を下げる為に直列抵抗分を大き
くするものであるから、それに消費される電力が多くな
り、電力増幅器全体としての電力効率を向上することが
できないものである。
【００１０】このシリーズレギュレータに対して、前述
のパルス幅制御によるスイッチング電源部６２は、ドレ
イン電圧を下げる為には、パルス幅を狭くするだけで済
み、トランス等を必要としないので、電力増幅器全体と
しての電力効率に影響を及ぼす程の大きさとはならな
い。従って、従来のＤＶＣ電力増幅器は、スイッチング
電源部６２をドレイン電圧を制御する電圧制御部６１を
適用している。
のパルス幅制御によるスイッチング電源部６２は、ドレ
イン電圧を下げる為には、パルス幅を狭くするだけで済
み、トランス等を必要としないので、電力増幅器全体と
しての電力効率に影響を及ぼす程の大きさとはならな
い。従って、従来のＤＶＣ電力増幅器は、スイッチング
電源部６２をドレイン電圧を制御する電圧制御部６１を
適用している。
【００１１】又電力増幅器として、例えば、Ｗ−ＣＤＭ
Ａ（Ｗｉｄｅｂａｎｄ ＣｏｄｅＤｉｖｉｓｉｏｎ Ｍ
ｕｌｔｉｐｌｅ Ａｃｃｅｓｓ）方式の基地局に適用す
ると、２ＧＨｚ帯で、２０ＭＨｚの帯域幅の信号を増幅
する必要がある。その場合、スイッチング電源部５２の
スイッチング周波数は、入力信号の帯域幅の１０倍以上
が必要とされている。従って、スイッチング電源部６２
のオン，オフのスイッチングによる出力電圧の周期は、
非常に高速となるから、平滑フィルタ５４としては、比
較的簡単なＬＣフィルタによりスイッチング周波数成分
を除去して、平滑化することができる。
Ａ（Ｗｉｄｅｂａｎｄ ＣｏｄｅＤｉｖｉｓｉｏｎ Ｍ
ｕｌｔｉｐｌｅ Ａｃｃｅｓｓ）方式の基地局に適用す
ると、２ＧＨｚ帯で、２０ＭＨｚの帯域幅の信号を増幅
する必要がある。その場合、スイッチング電源部５２の
スイッチング周波数は、入力信号の帯域幅の１０倍以上
が必要とされている。従って、スイッチング電源部６２
のオン，オフのスイッチングによる出力電圧の周期は、
非常に高速となるから、平滑フィルタ５４としては、比
較的簡単なＬＣフィルタによりスイッチング周波数成分
を除去して、平滑化することができる。
【００１２】しかし、除去すべきスイッチング周波数成
分と、入力信号のエンベロープ成分との周波数比が大き
くとれない場合、ドレイン電圧のエンベロープ成分の周
波数に対する出力インピーダンスを低くすることができ
なくなる問題がある。その為に、ドレイン電圧を可変と
することによって生じる平滑フィルタ５４側から見た負
荷インピーダンスの変動により、平滑フィルタ５４の出
力電圧が変動することになる。それにより、入力信号の
エンベロープに従ったドレイン電圧制御の誤差が大きく
なり、期待した電力効率が得られない問題がある。本発
明は、従来の問題点を解決し、入力信号のエンベロープ
に高速に追従したドレイン電圧の制御を可能とすること
を目的とする。
分と、入力信号のエンベロープ成分との周波数比が大き
くとれない場合、ドレイン電圧のエンベロープ成分の周
波数に対する出力インピーダンスを低くすることができ
なくなる問題がある。その為に、ドレイン電圧を可変と
することによって生じる平滑フィルタ５４側から見た負
荷インピーダンスの変動により、平滑フィルタ５４の出
力電圧が変動することになる。それにより、入力信号の
エンベロープに従ったドレイン電圧制御の誤差が大きく
なり、期待した電力効率が得られない問題がある。本発
明は、従来の問題点を解決し、入力信号のエンベロープ
に高速に追従したドレイン電圧の制御を可能とすること
を目的とする。
【００１３】
【課題を解決するための手段】本発明の電圧制御電力増
幅器は、図１を参照して説明すると、電界効果トランジ
スタのドレイン電圧を入力信号のエンベロープに従って
制御する電圧制御電力増幅器であって、入力信号のエン
ベロープを検出するエンベロープ検出部２と、ドレイン
電圧を入力信号のエンベロープに従って制御する電圧制
御部１と、入力信号のエンベロープとドレイン電圧とを
比較して誤差が零となるように電圧制御部１を制御する
減算器４等を含むフィードバック制御部とを備えてい
る。
幅器は、図１を参照して説明すると、電界効果トランジ
スタのドレイン電圧を入力信号のエンベロープに従って
制御する電圧制御電力増幅器であって、入力信号のエン
ベロープを検出するエンベロープ検出部２と、ドレイン
電圧を入力信号のエンベロープに従って制御する電圧制
御部１と、入力信号のエンベロープとドレイン電圧とを
比較して誤差が零となるように電圧制御部１を制御する
減算器４等を含むフィードバック制御部とを備えてい
る。
【００１４】又電圧制御部１は、フィードバック制御部
からの誤差信号によりパルス幅制御を行うスイッチング
電源部９と、このスイッチング電源部９の出力電圧を平
滑化する平滑フィルタ１０とを含む構成とすることがで
きる。
からの誤差信号によりパルス幅制御を行うスイッチング
電源部９と、このスイッチング電源部９の出力電圧を平
滑化する平滑フィルタ１０とを含む構成とすることがで
きる。
【００１５】又電圧制御部１は、フィードバック制御部
からの誤差信号により出力電圧位相を制御する第１，第
２の交流電源部と、この第１，第２の交流電源部の出力
電圧をベクトル合成する合成部と、この合成部の合成出
力信号を整流する整流回路と、この整流回路の出力電圧
を平滑化する平滑フィルタとを含む構成とすることがで
きる。又電圧制御部１は、交流電源部と、この交流電源
の出力電圧を２分岐して一方を直接入力する第１の飽和
増幅器と、他方をフィードバック制御部からの制御信号
により移相制御する移相器を介して入力する第２の飽和
増幅器と、第１，第２の飽和増幅器の出力電圧をベクト
ル合成する合成部と、この合成部の合成出力電圧を整流
する整流回路と、この整流回路の出力電圧を平滑化する
平滑フィルタとを含む構成とすることができる。又電圧
制御部は、フィードバック制御部からの制御信号を入力
する制御部と、この制御部により出力電圧位相を制御す
る第１，第２の電圧制御発振器と、この第１，第２の電
圧制御発振器の出力電圧を第１，第２の飽和増幅器によ
り増幅してベクトル合成する合成部と、この合成部の合
成出力電圧を整流する整流回路と、この整流回路の出力
電圧を平滑化する平滑フィルタとを含む構成とすること
ができる。
からの誤差信号により出力電圧位相を制御する第１，第
２の交流電源部と、この第１，第２の交流電源部の出力
電圧をベクトル合成する合成部と、この合成部の合成出
力信号を整流する整流回路と、この整流回路の出力電圧
を平滑化する平滑フィルタとを含む構成とすることがで
きる。又電圧制御部１は、交流電源部と、この交流電源
の出力電圧を２分岐して一方を直接入力する第１の飽和
増幅器と、他方をフィードバック制御部からの制御信号
により移相制御する移相器を介して入力する第２の飽和
増幅器と、第１，第２の飽和増幅器の出力電圧をベクト
ル合成する合成部と、この合成部の合成出力電圧を整流
する整流回路と、この整流回路の出力電圧を平滑化する
平滑フィルタとを含む構成とすることができる。又電圧
制御部は、フィードバック制御部からの制御信号を入力
する制御部と、この制御部により出力電圧位相を制御す
る第１，第２の電圧制御発振器と、この第１，第２の電
圧制御発振器の出力電圧を第１，第２の飽和増幅器によ
り増幅してベクトル合成する合成部と、この合成部の合
成出力電圧を整流する整流回路と、この整流回路の出力
電圧を平滑化する平滑フィルタとを含む構成とすること
ができる。
【００１６】
【発明の実施の形態】図１は本発明の第１の実施の形態
の説明図であり、１は電圧制御部、２はエンベロープ検
出部、３は遅延回路（Ｄ）、４は減算器、５は補正制御
部、６はリアクタンス（Ｌ）、７はマッチング回路（Ｍ
Ｔ）、８はバイアス回路、９はスイッチング電源部、１
０は平滑フィルタ、１１は入力端子、１２は出力端子、
１３は電界効果トランジスタ（ＦＥＴ）、１４はパルス
幅制御部を示す。
の説明図であり、１は電圧制御部、２はエンベロープ検
出部、３は遅延回路（Ｄ）、４は減算器、５は補正制御
部、６はリアクタンス（Ｌ）、７はマッチング回路（Ｍ
Ｔ）、８はバイアス回路、９はスイッチング電源部、１
０は平滑フィルタ、１１は入力端子、１２は出力端子、
１３は電界効果トランジスタ（ＦＥＴ）、１４はパルス
幅制御部を示す。
【００１７】入力端子１１からの入力信号は、前述のよ
うに、Ｗ−ＣＤＭＡ方式の基地局に於いては、２ＧＨｚ
帯で、帯域幅５ＭＨｚのチャネルを４チャネル分多重化
すると、２０ＭＨｚの帯域幅を有することになり、この
ような入力信号がＦＥＴ１３のゲートＧに入力される。
又バイアス回路８は、既に知られているように、入力信
号に対してオープンと見做せる回路構成を介して直流の
バイアス電圧をゲートＧに印加する構成を有するもので
ある。又ＦＥＴ１３のソースＳをアースに接続し、ドレ
インＤをマッチング回路７を介して出力端子１２に接続
すると共に、そのドレインＤに高周波信号阻止用のリア
クタンス６を介して電圧制御部１の出力電圧を印加す
る。又マッチング回路７も既に知られている構成を適用
することができるものであり、又出力端子１２に、例え
ば、送信アンテナが接続される。
うに、Ｗ−ＣＤＭＡ方式の基地局に於いては、２ＧＨｚ
帯で、帯域幅５ＭＨｚのチャネルを４チャネル分多重化
すると、２０ＭＨｚの帯域幅を有することになり、この
ような入力信号がＦＥＴ１３のゲートＧに入力される。
又バイアス回路８は、既に知られているように、入力信
号に対してオープンと見做せる回路構成を介して直流の
バイアス電圧をゲートＧに印加する構成を有するもので
ある。又ＦＥＴ１３のソースＳをアースに接続し、ドレ
インＤをマッチング回路７を介して出力端子１２に接続
すると共に、そのドレインＤに高周波信号阻止用のリア
クタンス６を介して電圧制御部１の出力電圧を印加す
る。又マッチング回路７も既に知られている構成を適用
することができるものであり、又出力端子１２に、例え
ば、送信アンテナが接続される。
【００１８】又電圧制御部１は、パルス幅制御部１４を
含むスイッチング電源部９と平滑フィルタ１０とを含む
構成を有し、パルス幅制御部１４は、前述の入力信号の
帯域幅の数倍〜数十倍以上の周波数のパルス信号のパル
ス幅を制御して、スイッチング電源部９のスイッチング
のオン期間を制御する。そして、直流電圧をスイッチン
グした出力電圧を平滑フィルタ１０により平滑化し、高
周波信号阻止用のリアクタンス６を介してドレインＤに
印加する。この電圧制御部１の出力電圧を減算器４に入
力する。
含むスイッチング電源部９と平滑フィルタ１０とを含む
構成を有し、パルス幅制御部１４は、前述の入力信号の
帯域幅の数倍〜数十倍以上の周波数のパルス信号のパル
ス幅を制御して、スイッチング電源部９のスイッチング
のオン期間を制御する。そして、直流電圧をスイッチン
グした出力電圧を平滑フィルタ１０により平滑化し、高
周波信号阻止用のリアクタンス６を介してドレインＤに
印加する。この電圧制御部１の出力電圧を減算器４に入
力する。
【００１９】又エンベロープ検出回路２は、多重化され
ている入力信号のエンベロープを検出し、そのエンベロ
ープ検出信号を補正制御部５と、遅延回路３を介して減
算器４とに入力する。この遅延回路３は、電圧制御部１
の出力電圧の制御遅れを補償する為のもので、理論的に
は省略することができる。
ている入力信号のエンベロープを検出し、そのエンベロ
ープ検出信号を補正制御部５と、遅延回路３を介して減
算器４とに入力する。この遅延回路３は、電圧制御部１
の出力電圧の制御遅れを補償する為のもので、理論的に
は省略することができる。
【００２０】又減算器４は、電圧制御部１の出力電圧と
エンベロープ検出信号との差分を求める為のもので、実
際には電圧値が相違するから、それを補正する分圧手段
等を設けることになる。又減算器４の出力信号を補正制
御部５に入力し、例えば、補正係数αを乗算器により乗
算して、電圧制御部１に入力する誤差信号とする。この
場合の補正係数αは、高速引込みを行う為の既に知られ
ている各種の構成で得ることがきるものであり、例え
ば、所定周期に於けるエンベロープ検出信号の前回と今
回との差分が大きい時は、補正係数αを大きい値とし、
差分が小さい時は、補正係数αを小さい値とすることが
できる。それにより、入力信号のエンベロープの大幅な
変動に対しても、電圧制御部１の出力電圧を高速に追従
して制御することができる。
エンベロープ検出信号との差分を求める為のもので、実
際には電圧値が相違するから、それを補正する分圧手段
等を設けることになる。又減算器４の出力信号を補正制
御部５に入力し、例えば、補正係数αを乗算器により乗
算して、電圧制御部１に入力する誤差信号とする。この
場合の補正係数αは、高速引込みを行う為の既に知られ
ている各種の構成で得ることがきるものであり、例え
ば、所定周期に於けるエンベロープ検出信号の前回と今
回との差分が大きい時は、補正係数αを大きい値とし、
差分が小さい時は、補正係数αを小さい値とすることが
できる。それにより、入力信号のエンベロープの大幅な
変動に対しても、電圧制御部１の出力電圧を高速に追従
して制御することができる。
【００２１】このように、入力信号のエンベロープに追
従してＦＥＴ１３のドレインＤに印加する電圧を制御す
る為のフィードバック制御部としては、理論的には、電
圧制御部１の出力電圧と、入力信号のエンベロープ検出
信号との比較誤差信号を求める為の減算器４を含む構成
でも実現できるものであるが、前述の実施の形態のよう
に、制御動作遅延の補償や、高速追従の為の補正制御部
５等を設けることにより、一層安定なドレイン電圧の制
御が可能となる。
従してＦＥＴ１３のドレインＤに印加する電圧を制御す
る為のフィードバック制御部としては、理論的には、電
圧制御部１の出力電圧と、入力信号のエンベロープ検出
信号との比較誤差信号を求める為の減算器４を含む構成
でも実現できるものであるが、前述の実施の形態のよう
に、制御動作遅延の補償や、高速追従の為の補正制御部
５等を設けることにより、一層安定なドレイン電圧の制
御が可能となる。
【００２２】又通常の安定化直流電源としてのスイッチ
ング電源の場合は、設定された出力電圧を維持するよう
に、フィードバック制御を行うものであるが、本発明の
実施の形態に於けるスイッチング電源部９は、フィード
バック制御により、入力信号のエンベロープに高速に追
従して、ＦＥＴ１３のドレインＤに印加するドレイン電
圧を制御するものである。それによって、ＦＥＴ１３を
高効率且つ低歪率で、比較的広帯域の無線周波数の入力
信号の変動による電圧制御部１の負荷変動に対して高速
追従し、安定な電力増幅が可能となる。
ング電源の場合は、設定された出力電圧を維持するよう
に、フィードバック制御を行うものであるが、本発明の
実施の形態に於けるスイッチング電源部９は、フィード
バック制御により、入力信号のエンベロープに高速に追
従して、ＦＥＴ１３のドレインＤに印加するドレイン電
圧を制御するものである。それによって、ＦＥＴ１３を
高効率且つ低歪率で、比較的広帯域の無線周波数の入力
信号の変動による電圧制御部１の負荷変動に対して高速
追従し、安定な電力増幅が可能となる。
【００２３】図２は本発明の第２の実施の形態の説明図
であり、図１と同一符号は同一部分を示し、重複した説
明は省略する。この実施の形態は、電圧制御部１とし
て、位相制御部２１と第１，第２の交流電源部２２，２
３と合成部２４と整流回路２５と平滑フィルタ２６とを
含む構成としたものである。
であり、図１と同一符号は同一部分を示し、重複した説
明は省略する。この実施の形態は、電圧制御部１とし
て、位相制御部２１と第１，第２の交流電源部２２，２
３と合成部２４と整流回路２５と平滑フィルタ２６とを
含む構成としたものである。
【００２４】第１，第２の交流電源部２２，２３は、一
定周波数で一定電圧の交流電圧を出力する同一の構成を
有し、その出力位相をエンベロープ検出信号に従って位
相制御部２１により制御するものである。例えば、交流
電源部２２，２３を電圧制御発振器の構成とし、位相制
御部２１からの制御電圧により出力電圧の位相を制御す
ることができる。又合成部２４は、交流電源部２２，２
３の出力電圧をベクトル合成し、整流回路２５により例
えば全波整流し、平滑フィルタ２６により平滑化してド
レイン電圧とする。
定周波数で一定電圧の交流電圧を出力する同一の構成を
有し、その出力位相をエンベロープ検出信号に従って位
相制御部２１により制御するものである。例えば、交流
電源部２２，２３を電圧制御発振器の構成とし、位相制
御部２１からの制御電圧により出力電圧の位相を制御す
ることができる。又合成部２４は、交流電源部２２，２
３の出力電圧をベクトル合成し、整流回路２５により例
えば全波整流し、平滑フィルタ２６により平滑化してド
レイン電圧とする。
【００２５】又第１，第２の交流電源部２２，２３の出
力電圧を、図３に示すａ（ｔ），ｂ（ｔ）とすると、合
成部２４によりベクトル合成することにより、ｃ（ｔ）
として示す出力電圧となる。即ち、第１，第２の交流電
源部２２，２３の出力電圧ａ（ｔ），ｂ（ｔ）は、Ｉ，
Ｑ軸の交点を中心とした点線で示す円上を位相制御によ
って移動することになり、同一位相とした場合に最大の
出力電圧となり、又相互に１８０度の位相差とすると、
最小の零の出力電圧となる。
力電圧を、図３に示すａ（ｔ），ｂ（ｔ）とすると、合
成部２４によりベクトル合成することにより、ｃ（ｔ）
として示す出力電圧となる。即ち、第１，第２の交流電
源部２２，２３の出力電圧ａ（ｔ），ｂ（ｔ）は、Ｉ，
Ｑ軸の交点を中心とした点線で示す円上を位相制御によ
って移動することになり、同一位相とした場合に最大の
出力電圧となり、又相互に１８０度の位相差とすると、
最小の零の出力電圧となる。
【００２６】従って、減算器４を含むフィードバック制
御部による誤差信号を零とするように、位相制御部２１
により、第１，第２の交流電源部２２，２３の出力電圧
位相を制御して、エンベロープ検出信号に追従したドレ
イン電圧を、電圧制御部１から出力することができる。
御部による誤差信号を零とするように、位相制御部２１
により、第１，第２の交流電源部２２，２３の出力電圧
位相を制御して、エンベロープ検出信号に追従したドレ
イン電圧を、電圧制御部１から出力することができる。
【００２７】この実施の形態に於ける電圧制御部１は、
前述の実施の形態に於けるスイッチング電源部を用いた
場合に比較して、スイッチングノイズの問題がなくな
る。それにより、ベクトル合成後の整流回路２５による
全波整流を行って平滑フィルタ２６により平滑化する場
合の平滑フィルタ２６に対するノイズ抑圧等の要求が緩
和され、平滑フィルタ２６の出力インピーダンスを低く
することが可能となる。従って、ＦＥＴ１３を負荷とし
た時の負荷変動に対しても正確な電圧制御が可能とな
る。それにより、電圧制御部１の出力電圧を入力信号の
エンベロープに従って制御し、ＦＥＴ１３によって高効
率且つ低歪率で安定な電力増幅を行わせることができ
る。
前述の実施の形態に於けるスイッチング電源部を用いた
場合に比較して、スイッチングノイズの問題がなくな
る。それにより、ベクトル合成後の整流回路２５による
全波整流を行って平滑フィルタ２６により平滑化する場
合の平滑フィルタ２６に対するノイズ抑圧等の要求が緩
和され、平滑フィルタ２６の出力インピーダンスを低く
することが可能となる。従って、ＦＥＴ１３を負荷とし
た時の負荷変動に対しても正確な電圧制御が可能とな
る。それにより、電圧制御部１の出力電圧を入力信号の
エンベロープに従って制御し、ＦＥＴ１３によって高効
率且つ低歪率で安定な電力増幅を行わせることができ
る。
【００２８】図４は本発明の第３の実施の形態の説明図
であり、図１及び図２と同一符号は同一部分を示し、同
一の構成部分についての重複した説明は省略する。この
実施の形態は、電圧制御部１を、交流電源部３１と、移
相器３２と、第１，第２の飽和増幅器３３，３４と、合
成部３５と、整流回路２５と、平滑フィルタ２６とを含
む構成とした場合を示す。
であり、図１及び図２と同一符号は同一部分を示し、同
一の構成部分についての重複した説明は省略する。この
実施の形態は、電圧制御部１を、交流電源部３１と、移
相器３２と、第１，第２の飽和増幅器３３，３４と、合
成部３５と、整流回路２５と、平滑フィルタ２６とを含
む構成とした場合を示す。
【００２９】第１，第２の飽和増幅器３３，３４は、例
えば、Ｃ級増幅器とし、電力効率が高くなる飽和特性領
域で動作させるもので、その飽和増幅出力の電圧を合成
部３５に入力する。又交流電源部３１は、一定周波数の
高周波発振器により構成することができるもので、その
出力電圧を２分岐して、一方は第１の飽和増幅器３３に
入力し、他方は、移相器３２を介して第２の飽和増幅器
３４に入力する。そして、フィードバック制御部の一部
を構成する補正制御部５からの誤差信号を移相器３２に
入力し、交流電源部３１からの電圧位相を制御する。
えば、Ｃ級増幅器とし、電力効率が高くなる飽和特性領
域で動作させるもので、その飽和増幅出力の電圧を合成
部３５に入力する。又交流電源部３１は、一定周波数の
高周波発振器により構成することができるもので、その
出力電圧を２分岐して、一方は第１の飽和増幅器３３に
入力し、他方は、移相器３２を介して第２の飽和増幅器
３４に入力する。そして、フィードバック制御部の一部
を構成する補正制御部５からの誤差信号を移相器３２に
入力し、交流電源部３１からの電圧位相を制御する。
【００３０】従って、合成部３５からは、前述の実施の
形態の場合と同様に、第１，第２の飽和増幅器３３，３
４の出力電圧をベクトル合成した電圧が出力され、整流
回路２５により包絡線検波と同様に整流し、平滑フィル
タ２６により平滑化することにより、ＦＥＴ１３のドレ
イン電圧を形成することができる。
形態の場合と同様に、第１，第２の飽和増幅器３３，３
４の出力電圧をベクトル合成した電圧が出力され、整流
回路２５により包絡線検波と同様に整流し、平滑フィル
タ２６により平滑化することにより、ＦＥＴ１３のドレ
イン電圧を形成することができる。
【００３１】この場合の入力信号をｖ（ｔ）、飽和増幅
器３３，３４の出力振幅をｖ0 とし、交流電源部３１の
出力電圧の角周波数をωc とすると、第１，第２の飽和
増幅器３３，３４の出力ｓ1 （ｔ），ｓ2 （ｔ）は、 ｓ1 （ｔ）＝ｖ0 ｅ（ｊωc ｔ） …（１） ｓ2 （ｔ）＝ｖ0 ｅ｛ｊωc ｔ＋ｊ２φ（ｔ）｝ …（２） φ（ｔ）＝ｃｏｓ-1（｜ｖ（ｔ）｜／２ｖ0 ） …（３） と表すことができる。なお、ｅ（ｊωc ｔ）及びｅ｛ｊ
ωc ｔ＋ｊ２φ（ｔ）｝の（ｊωc ｔ）及び｛ｊωc ｔ
＋ｊ２φ（ｔ）は、それぞれｅの巾乗数であることを示
す。又入力信号ｖ（ｔ）は、０≦｜ｖ（ｔ）｜≦２ｖ0
の関係とする。
器３３，３４の出力振幅をｖ0 とし、交流電源部３１の
出力電圧の角周波数をωc とすると、第１，第２の飽和
増幅器３３，３４の出力ｓ1 （ｔ），ｓ2 （ｔ）は、 ｓ1 （ｔ）＝ｖ0 ｅ（ｊωc ｔ） …（１） ｓ2 （ｔ）＝ｖ0 ｅ｛ｊωc ｔ＋ｊ２φ（ｔ）｝ …（２） φ（ｔ）＝ｃｏｓ-1（｜ｖ（ｔ）｜／２ｖ0 ） …（３） と表すことができる。なお、ｅ（ｊωc ｔ）及びｅ｛ｊ
ωc ｔ＋ｊ２φ（ｔ）｝の（ｊωc ｔ）及び｛ｊωc ｔ
＋ｊ２φ（ｔ）は、それぞれｅの巾乗数であることを示
す。又入力信号ｖ（ｔ）は、０≦｜ｖ（ｔ）｜≦２ｖ0
の関係とする。
【００３２】又移相器３２は、例えば、無限移相器や直
交変調器等の既に知られている構成を適用することがで
きる。又移相器３２を第２の飽和増幅器３４の前段に設
けた場合を示すが、第１の飽和増幅器３３の前段にも設
けて、両方の移相器による位相の変位を反対方向とする
ことができる。このように、２個の移相器を設けること
により構成要素が増えるが、位相制御範囲は１個の移相
器を設けた場合に比較して少なくすることができる。
交変調器等の既に知られている構成を適用することがで
きる。又移相器３２を第２の飽和増幅器３４の前段に設
けた場合を示すが、第１の飽和増幅器３３の前段にも設
けて、両方の移相器による位相の変位を反対方向とする
ことができる。このように、２個の移相器を設けること
により構成要素が増えるが、位相制御範囲は１個の移相
器を設けた場合に比較して少なくすることができる。
【００３３】図５は本発明の第４の実施の形態の説明図
であり、図１及び図２と同一符号は同一部分を示し、同
一の構成部分についての重複した説明は省略する。この
実施の形態は、電圧制御部１を、交流電源部４１と、第
１，第２の電圧制御発振器（ＶＣＯ）４２，４３と、第
１，第２の飽和増幅器４５，４６と、合成部４７と、整
流回路２５と、平滑フィルタ２６とを含む構成とした場
合を示す。
であり、図１及び図２と同一符号は同一部分を示し、同
一の構成部分についての重複した説明は省略する。この
実施の形態は、電圧制御部１を、交流電源部４１と、第
１，第２の電圧制御発振器（ＶＣＯ）４２，４３と、第
１，第２の飽和増幅器４５，４６と、合成部４７と、整
流回路２５と、平滑フィルタ２６とを含む構成とした場
合を示す。
【００３４】制御部４１は、フィードバック制御部の一
部を構成する補正制御部５からの誤差信号に従って、第
１，第２の電圧制御発振器４２，４３の出力電圧位相を
制御する。この電圧制御発振器４２，４３は、同一の発
振角周波数ωc をするものであり、又第１，第２の飽和
増幅器４５，４６は、前述の飽和増幅器３３，３４と同
様に電力効率の高い飽和特性領域で動作させるものであ
り、それぞれの出力ｓ 1 （ｔ），ｓ2 （ｔ）は、 ｓ1 （ｔ）＝ｖ0 ｅ｛ｊωc ｔ＋ｊφ（ｔ）｝ …（４） ｓ2 （ｔ）＝ｖ0 ｅ｛ｊωc ｔ−ｊφ（ｔ）｝ …（５） φ（ｔ）＝ｃｏｓ-1（｜ｖ（ｔ）｜／２ｖ0 ） …（６） と表すことができる。この場合、（４），（５）式のｅ
｛ｊωc ｔ＋ｊφ（ｔ）｝の｛ｊωc ｔ＋ｊφ（ｔ）｝
及びｅ｛ｊωc ｔ−ｊφ（ｔ）｝の｛ｊωc ｔ−ｊφ
（ｔ）｝は、ｅの巾乗数を示し、又入力信号ｖ（ｔ）
は、０≦｜ｖ（ｔ）｜≦２ｖ0 の関係とする。
部を構成する補正制御部５からの誤差信号に従って、第
１，第２の電圧制御発振器４２，４３の出力電圧位相を
制御する。この電圧制御発振器４２，４３は、同一の発
振角周波数ωc をするものであり、又第１，第２の飽和
増幅器４５，４６は、前述の飽和増幅器３３，３４と同
様に電力効率の高い飽和特性領域で動作させるものであ
り、それぞれの出力ｓ 1 （ｔ），ｓ2 （ｔ）は、 ｓ1 （ｔ）＝ｖ0 ｅ｛ｊωc ｔ＋ｊφ（ｔ）｝ …（４） ｓ2 （ｔ）＝ｖ0 ｅ｛ｊωc ｔ−ｊφ（ｔ）｝ …（５） φ（ｔ）＝ｃｏｓ-1（｜ｖ（ｔ）｜／２ｖ0 ） …（６） と表すことができる。この場合、（４），（５）式のｅ
｛ｊωc ｔ＋ｊφ（ｔ）｝の｛ｊωc ｔ＋ｊφ（ｔ）｝
及びｅ｛ｊωc ｔ−ｊφ（ｔ）｝の｛ｊωc ｔ−ｊφ
（ｔ）｝は、ｅの巾乗数を示し、又入力信号ｖ（ｔ）
は、０≦｜ｖ（ｔ）｜≦２ｖ0 の関係とする。
【００３５】この実施の形態の第１，第２の電圧制御発
振器４２，４３は、その中の何れか一方を固定発振器と
し、他方を電圧制御発振器として、その出力電圧の位相
を、フィードバック制御部からの誤差信号が零となるよ
うに制御する構成とすることも可能であるが、その位相
制御範囲を広くすることが必要となる。
振器４２，４３は、その中の何れか一方を固定発振器と
し、他方を電圧制御発振器として、その出力電圧の位相
を、フィードバック制御部からの誤差信号が零となるよ
うに制御する構成とすることも可能であるが、その位相
制御範囲を広くすることが必要となる。
【００３６】本発明は、前述の各実施の形態のみに限定
されるものではなく、種々付加変更することが可能であ
り、例えば、ＦＥＴは、１個のみ図示しているが、複数
個のＦＥＴを並列接続或いはプッシュプル接続等の構成
として、それぞれのＦＥＴのドレイン電圧を入力信号の
エンベロープに従って制御する構成とすることも可能で
ある。ＦＥＴの終段電力増幅器に対して前段の増幅器を
接続し、入力端子１１からの入力信号を増幅して、終段
電力増幅器に入力する構成とすることも可能である。
されるものではなく、種々付加変更することが可能であ
り、例えば、ＦＥＴは、１個のみ図示しているが、複数
個のＦＥＴを並列接続或いはプッシュプル接続等の構成
として、それぞれのＦＥＴのドレイン電圧を入力信号の
エンベロープに従って制御する構成とすることも可能で
ある。ＦＥＴの終段電力増幅器に対して前段の増幅器を
接続し、入力端子１１からの入力信号を増幅して、終段
電力増幅器に入力する構成とすることも可能である。
【００３７】
【発明の効果】以上説明したように、本発明は、無線周
波数の入力信号を増幅するＦＥＴからなる電力増幅器に
於いて、エンベロープ検出部２により入力信号のエンベ
ロープを検出し、そのエンベロープ検出信号と、ＦＥＴ
のドレインＤに印加するドレイン電圧とを比較して、誤
差信号を求め、この誤差信号が零となるように、ドレイ
ン電圧を出力する電圧制御部１を制御するもので、入力
信号のエンベロープが、入力信号の多重度の変更や振幅
変調成分の時間軸上の変動等により、比較的高速に変化
した場合でも、それに高速に追従してドレイン電圧を制
御することができるから、電力効率が高く、且つ歪発生
が少ない動作領域でＦＥＴを安定に動作させることがで
きる利点がある。
波数の入力信号を増幅するＦＥＴからなる電力増幅器に
於いて、エンベロープ検出部２により入力信号のエンベ
ロープを検出し、そのエンベロープ検出信号と、ＦＥＴ
のドレインＤに印加するドレイン電圧とを比較して、誤
差信号を求め、この誤差信号が零となるように、ドレイ
ン電圧を出力する電圧制御部１を制御するもので、入力
信号のエンベロープが、入力信号の多重度の変更や振幅
変調成分の時間軸上の変動等により、比較的高速に変化
した場合でも、それに高速に追従してドレイン電圧を制
御することができるから、電力効率が高く、且つ歪発生
が少ない動作領域でＦＥＴを安定に動作させることがで
きる利点がある。
【図１】本発明の第１の実施の形態の説明図である。
【図２】本発明の第２の実施の形態の説明図である。
【図３】ベクトル合成による電圧制御の説明図である。
【図４】本発明の第３の実施の形態の説明図である。
【図５】本発明の第４の実施の形態の説明図である。
【図６】従来例の説明図である。
【図７】パルス幅制御部の動作説明図である。
１ 電圧制御部
２ エンベロープ検出部
３ 遅延回路（Ｄ）
４ 減算器
５ 補正制御部
６ リアクタンス（Ｌ）
７ マッチング回路（ＭＴ）
８ バイアス回路
９ スイッチング電源部
１０ 平滑フィルタ
１１ 入力端子
１２ 出力端子
１３ 電界効果トランジスタ（ＦＥＴ）
１４ パルス幅制御部
─────────────────────────────────────────────────────
フロントページの続き
Ｆターム(参考） 5J090 AA01 AA41 CA36 FA17 HA09
HA33 KA12 KA15 KA26 KA29
KA42 KA49 KA55 MA21 MN02
NN04 SA13 TA01 TA02
5J091 AA01 AA41 CA36 FA17 HA09
HA33 KA12 KA15 KA26 KA29
KA42 KA49 KA55 MA21 SA13
TA01 TA02 UW08
5J500 AA01 AA41 AC36 AF17 AH09
AH33 AK12 AK15 AK26 AK29
AK42 AK49 AK55 AM21 AS13
AT01 AT02 NM02 NN04 WU08
Claims (5)
- 【請求項１】 電界効果トランジスタのドレイン電圧を
入力信号のエンベロープに従って制御する電圧制御電力
増幅器に於いて、 前記入力信号のエンベロープを検出するエンベロープ検
出部と、 前記ドレイン電圧を前記入力信号のエンベロープに従っ
て制御する電圧制御部と、 前記入力信号のエンベロープと前記ドレイン電圧とを比
較して誤差が零となるように前記電圧制御部を制御する
フィードバック制御部とを備えたことを特徴とする電圧
制御電力増幅器。 - 【請求項２】 前記電圧制御部は、前記フィードバック
制御部からの誤差信号によりパルス幅制御を行うスイッ
チング電源部と、該スイッチング電源部の出力電圧を平
滑化する平滑フィルタとを含む構成を有することを特徴
とする請求項１記載の電圧制御電力増幅器。 - 【請求項３】 前記電圧制御部は、前記フィードバック
制御部からの誤差信号により出力電圧位相を制御する第
１，第２の交流電源部と、該第１，第２の交流電源部の
出力電圧をベクトル合成する合成部と、該合成部の合成
出力信号を整流する整流回路と、該整流回路の出力電圧
を平滑化する平滑フィルタとを含む構成を有することを
特徴とする請求項１記載の電圧制御電力増幅器。 - 【請求項４】 前記電圧制御部は、交流電源部と、該交
流電源の出力電圧を２分岐して一方を直接入力する第１
の飽和増幅器と、他方を前記フィードバック制御部から
の制御信号により移相制御する移相器を介して入力する
第２の飽和増幅器と、前記第１，第２の飽和増幅器の出
力電圧をベクトル合成する合成部と、該合成部の合成出
力電圧を整流する整流回路と、該整流回路の出力電圧を
平滑化する平滑フィルタとを含む構成を有することを特
徴とする請求項１記載の電圧制御電力増幅器。 - 【請求項５】 前記電圧制御部は、前記フィードバック
制御部からの制御信号を入力する制御部と、該制御部に
より出力電圧位相を制御する第１，第２の電圧制御発振
器と、該第１，第２の電圧制御発振器の出力電圧を第
１，第２の飽和増幅器により増幅してベクトル合成する
合成部と、該合成部の合成出力電圧を整流する整流回路
と、該整流回路の出力電圧を平滑化する平滑フィルタと
を含む構成を有することを特徴とする請求項１記載の電
圧制御電力増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001376682A JP2003179444A (ja) | 2001-12-11 | 2001-12-11 | 電圧制御電力増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001376682A JP2003179444A (ja) | 2001-12-11 | 2001-12-11 | 電圧制御電力増幅器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003179444A true JP2003179444A (ja) | 2003-06-27 |
Family
ID=19184825
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001376682A Pending JP2003179444A (ja) | 2001-12-11 | 2001-12-11 | 電圧制御電力増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003179444A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007080741A1 (ja) * | 2006-01-10 | 2007-07-19 | Nec Corporation | 増幅装置 |
| WO2008099466A1 (ja) * | 2007-02-13 | 2008-08-21 | Panasonic Corporation | 送信装置 |
| WO2008105072A1 (ja) * | 2007-02-27 | 2008-09-04 | Panasonic Corporation | 送信装置 |
| US7696818B2 (en) | 2006-01-10 | 2010-04-13 | Nec Corporation | Amplifying apparatus |
| WO2010044346A1 (ja) * | 2008-10-16 | 2010-04-22 | 日本電気株式会社 | 電力増幅器 |
| US8872582B2 (en) | 2011-12-19 | 2014-10-28 | Fujitsu Limited | Amplifier circuit |
-
2001
- 2001-12-11 JP JP2001376682A patent/JP2003179444A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007080741A1 (ja) * | 2006-01-10 | 2007-07-19 | Nec Corporation | 増幅装置 |
| US7696818B2 (en) | 2006-01-10 | 2010-04-13 | Nec Corporation | Amplifying apparatus |
| WO2008099466A1 (ja) * | 2007-02-13 | 2008-08-21 | Panasonic Corporation | 送信装置 |
| WO2008105072A1 (ja) * | 2007-02-27 | 2008-09-04 | Panasonic Corporation | 送信装置 |
| WO2010044346A1 (ja) * | 2008-10-16 | 2010-04-22 | 日本電気株式会社 | 電力増幅器 |
| US8198950B2 (en) | 2008-10-16 | 2012-06-12 | Nec Corporation | Power amplifier |
| JP5472115B2 (ja) * | 2008-10-16 | 2014-04-16 | 日本電気株式会社 | 電力増幅器 |
| US8872582B2 (en) | 2011-12-19 | 2014-10-28 | Fujitsu Limited | Amplifier circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7054597B2 (en) | Power control for a transmitter | |
| JP4941553B2 (ja) | 増幅装置及びドハティ増幅回路の制御方法 | |
| US5508657A (en) | Feed forward cancellation amplifier utilizing dynamic vector control | |
| US5101172A (en) | Linear amplifier | |
| KR100749899B1 (ko) | 전력 증폭기 | |
| US7742541B2 (en) | Transmission circuit, and communication apparatus using the same | |
| US7058373B2 (en) | Hybrid switched mode/linear power amplifier power supply for use in polar transmitter | |
| CA2033302C (en) | Amplifier circuit with correction of amplitude and phase distortions | |
| US6590940B1 (en) | Power modulation systems and methods that separately amplify low and high frequency portions of an amplitude waveform | |
| US7496333B2 (en) | Transmission circuit and communication apparatus employing the same | |
| US7756491B2 (en) | Phase shifter | |
| JP5273056B2 (ja) | 電力増幅器 | |
| JP2004221646A (ja) | ドハ−ティ増幅器 | |
| WO2015023514A1 (en) | Stabilizing a power combining power supply system | |
| US6836646B2 (en) | Circuit and method for compensating for non-linear distortion | |
| JP2002026668A (ja) | 送信電力増幅装置及びその方法 | |
| US11108360B2 (en) | Doherty power amplifier system | |
| WO2004001958A1 (en) | Efficient generation of radio frequency currents | |
| JP2003179444A (ja) | 電圧制御電力増幅器 | |
| US6838934B2 (en) | Feedforward amplifier with dual loop | |
| JP2000151295A (ja) | 歪補償回路 | |
| EP1381155A2 (en) | A power amplifier distortion compensation apparatus and method thereof | |
| US6313680B1 (en) | Phase splitter | |
| JP2009284174A (ja) | 送信回路、電力制御方法およびコンピュータプログラム | |
| US6331801B1 (en) | RF amplifier system having an improved power supply |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Effective date: 20040823 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
| A977 | Report on retrieval |
Effective date: 20060601 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20060718 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20061205 |